JP2011119375A - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2011119375A JP2011119375A JP2009274094A JP2009274094A JP2011119375A JP 2011119375 A JP2011119375 A JP 2011119375A JP 2009274094 A JP2009274094 A JP 2009274094A JP 2009274094 A JP2009274094 A JP 2009274094A JP 2011119375 A JP2011119375 A JP 2011119375A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- insulating layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止することが可能な半導体デバイスおよびその製造方法を提供すること。
【解決手段】基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに電極間を接続する半導体層を有し、ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止する。
【選択図】図1
【解決手段】基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに電極間を接続する半導体層を有し、ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止する。
【選択図】図1
Description
本発明は、有機ELディスプレイパネル、液晶ディスプレイパネル、太陽電池パネル等に用いられる半導体デバイスおよびその製造方法に関するものである。
有機ELディスプレイパネルを例に半導体デバイスについて説明する。
有機ELディスプレイパネルの構成要素である有機EL素子は、一般的に有機EL発光素子と、それを駆動するためのトランジスタ(TFT:Thin Film Transistor)を有する構成である。一般的なトランジスタは、発光素子を駆動するための「駆動用トランジスタ」と、駆動用トランジスタをON/OFFするための「スイッチ用トランジスタ」とを有する。
有機EL素子の代表的な構造の例として、駆動用トランジスタと有機EL発光素子とを同一平面(例えば基板表面)上に配置して、駆動用トランジスタのソース電極(以下、「S電極」)又はドレイン電極(以下、「D電極」)と、有機EL発光素子の画素電極とを同一平面上で接続しているものがある。このような有機EL素子は、通常、「ボトムエミッション型有機EL素子」と称され、発光層からの光を基板を通して取り出すものである。また、有機EL素子の他の構造例として、駆動用トランジスタと有機EL発光素子とを積層させて、駆動用トランジスタのS電極又はD電極と、有機EL発光素子の画素電極とをコンタクトホールを介して接続しているものも知られている。このような有機EL素子は、通常、「トップエミッション型有機EL素子」と称され、発光層からの光を基板と反対側の封止膜を通して取り出すものである。
これら、S電極とD電極間のチャネル部にゲート絶縁膜を間に介してゲート電極(以下、「G電極」)が形成される。G電極はトランジスタをON/OFFするための電極で、S電極とD電極間のチャネル部には半導体薄膜が形成される。従来、多結晶シリコン(poly−Si、ポリシリコン)、微結晶シリコン(μc−Si、マイクロクリスタルシリコン)等の半導体薄膜は薄膜トランジスタ(TFT:Thin Film Transistor)や太陽電池に広く利用されている。多結晶シリコンTFTは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を活かして、例えば、液晶表示装置、液晶プロジェクタや有機EL表示装置などの画素回路を構成するスイッチング素子として、或いは液晶駆動用ドライバの回路素子として広く用いられている。
有機ELディスプレイパネルでは、多結晶シリコンにくらべ移動度の低いTFTでも駆動が可能である。このため、多結晶シリコンと同様にガラス基板のような透明の絶縁基板上に作製でき、結晶粒径の小さい微結晶シリコン膜の適用が可能である。また、結晶粒径が100nm以上と大きい多結晶シリコン膜を用いたTFTではS電極とD電極間のチャネル部に形成される結晶の数量がばらつくため、画素間の移動度ばらつきが発生しやすいという問題があった。微結晶シリコン膜を用いたTFTでは、結晶粒径が30nmから50nmと小さいため、チャネル部に形成される結晶の数量のばらつきが小さく、画素間の移動度ばらつきが小さいというメリットがある。
ガラス基板上に高性能なTFTを作製する方法としては、一般に高温プロセスと呼ばれている製造方法がある。TFTの製造プロセスの中でも、工程中の最高温度が1000℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜することができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能TFTを安定的に製造することができる。
しかし、高温プロセスでは固相成長によりシリコン膜の結晶化をおこなうために、600℃程度の温度で48時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板のコストが高く、大面積化には向かないとされている。
一方、工程中の最高温度を下げ、安価な大面積のガラス基板上に多結晶シリコンTFTを作製するための技術が低温プロセスと呼ばれる技術である。TFTの製造プロセスの中でも、最高温度が概ね600℃以下の温度環境下において比較的安価な耐熱性のガラス基板上に多結晶シリコンTFTを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザを用いてシリコン膜の結晶化をおこなうレーザ結晶化技術が広く使われている。レーザ結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザ光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。
しかしながら、このレーザ結晶化技術にはいくつかの大きな課題がある。一つは、レーザ結晶化技術によって形成した多結晶シリコン膜の内部に局在する多量の捕獲準位である。この捕獲準位の存在により、電圧の印加によって本来能動層を移動するはずのキャリアが捕獲され、電気伝導に寄与できず、TFTの移動度の低下、閾値電圧の増大といった悪影響を及ぼす。更に、レーザ出力の制限によって、ガラス基板のサイズが制限されるといった課題もある。レーザ結晶化工程のスループットを向上させるためには、一回で結晶化できる面積を増やす必要がある。
しかしながら、現状のレーザ出力には制限があるため、第7世代(1800mm×2100mm)といった大型基板にこの結晶化技術を採用する場合には、基板一枚を結晶化するために長時間を要する。また、レーザ結晶化技術は一般的にライン状に成形されたレーザが用いられ、これを走査させることによって結晶化を行なう。このラインビームは、レーザ出力に制限があるため基板の幅よりも短く、基板全面を結晶化するためには、レーザを数回に分けて走査する必要がある。これによって基板内にはラインビームの継ぎ目の領域が発生し、二回走査されてしまう領域ができる。この領域は一回の走査で結晶化した領域とは結晶性が大きく異なる。そのため両者の素子特性は大きく異なり、デバイスのバラツキの大きな要因となる。
最後に、レーザ結晶化装置は装置構成が複雑であり且つ、消耗部品のコストが高いため、装置コストおよびランニングコストが高いという課題がある。これによって、レーザ結晶化装置によって結晶化したポリシリコン膜を使用したTFTは製造コストが高い素子になってしまう。
このような基板サイズの制限、装置コストが高いといった課題を克服するため、熱プラズマジェット結晶化法と呼ばれる結晶化技術が研究されている(例えば、非特許文献1を参照)。本技術を以下に簡単に説明する。タングステン(W)陰極と水冷した銅(Cu)陽極を対向させ、DC電圧を印加すると両極間にアーク放電が発生する。この電極間に大気圧下でアルゴンガスを流すことによって、銅陽極に空いた噴出孔から熱プラズマが噴出する。
熱プラズマとは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が10000K程度を有する超高温の熱源である。このことから、熱プラズマは被熱物体を容易に高温に加熱することが可能であり、a−Si膜を堆積した基板が超高温の熱プラズマ前面を高速走査することによってa−Si膜を結晶化することができる。また、ミリ秒オーダーの比較的長い処理時間であるため、基板上の局所的な処理温度を600℃〜1100℃程度の比較的低い温度に制御することで、微結晶シリコン膜の形成も可能である。
このように装置構成が極めて単純であり、且つ大気圧下での結晶化プロセスであるため、装置をチャンバー等の高価な部材で覆う必要が無く、装置コストが極めて安くなることが期待できる。また結晶化に必要なユーティリティは、アルゴンガスと電力と冷却水であるため、ランニングコストも安い結晶化技術である。
図12は、この熱プラズマを用いた半導体膜の結晶化方法を説明するための模式図である。図12において、熱プラズマ発生装置101は、陰極102と、この陰極102と所定距離だけ離間して対向配置される陽極103を含んで構成される。陰極102は、例えばタングステン等の導電体からなる。陽極103は、例えば銅などの導電体からなる。
また、陽極103は、中空に形成され、この中空部分に水を通して冷却可能に構成されている。また、陽極103には噴出孔(ノズル)34が設けられている。陰極102と陽極103の間に直流(DC)電圧を印加すると両極間にアーク放電が発生する。この状態において、陰極102と陽極103の間に大気圧下でアルゴンガス等のガスを流すことによって、上記の噴出孔104から熱プラズマ105を噴出させることができる。ここで「熱プラズマ」とは、熱平衡プラズマであり、イオン、電子、中性原子などの温度がほぼ等しく、それらの温度が10000K程度を有する超高温の熱源である。
このような熱プラズマを半導体膜の結晶化のための熱処理に利用することができる。具体的には、基板106上に半導体膜107(例えば、アモルファスシリコン膜)を形成しておき、当該半導体膜107に熱プラズマ(熱プラズマジェット)105を当てる。このとき、熱プラズマ105は、半導体膜107の表面と平行な第1軸(図示の例では左右方向)に沿って相対的に移動させながら半導体膜107に当てられる。すなわち、熱プラズマ105は第1軸方向に走査しながら半導体膜107に当てられる。ここで「相対的に移動させる」とは、半導体膜107(及びこれを支持する基材106)と熱プラズマ105とを相対的に移動させることを言い、一方のみを移動させる場合と両者をともに移動させる場合のいずれも含まれる。
このような熱プラズマ105の走査により、半導体膜107が熱プラズマ105の有する高温によって加熱され、結晶化された半導体膜108(本例ではポリシリコン膜)が得られる(例えば、特許文献1を参照)。図13は、最表面からの深さと温度の関係を示す概念図である。熱プラズマ105を高速で移動させることにより、表面近傍のみを高温で処理することができる。熱プラズマ105が通り過ぎた後、加熱された領域は速やかに冷却されるので、表面近傍はごく短時間だけ高温になる。
このような熱プラズマは、点状あるいは小面積の円状領域に発生させるのが一般的である。熱プラズマは、陰極102からの熱電子放出によって維持されており、プラズマ密度の高い位置では熱電子放出がより盛んになるため、正のフィードバックがかかり、ますますプラズマ密度が高くなる。つまり、アーク放電は陰極の1点に集中して生じることとなり、熱プラズマは点状あるいは小面積の円状領域に発生する。
半導体膜の結晶化など、平板状の基材を一様に処理したい場合には、点状あるいは小面積の円状の熱プラズマを基材全体に渡って走査する必要があるが、走査回数を減らしてより短時間で安価なプロセスを構築するには、熱プラズマの照射領域を広くすることが有効である。
また、アニール時の基板への熱の影響を低減する方法として、図14に示すステンレス鋼基板111と非晶質半導体113間にSiO2の断熱層112を設けた後にレーザを照射してアニールする方法が開示されている(例えば、特許文献2を参照)。
S.Higashi, H.Kaku,T.Okada,H.Murakamiand S.Miyazaki,Jpn.J.Appl.Phys.45,5B(2006)pp.4313−4320
しかしながら、半導体の結晶化など、ごく短時間だけ基材の表面近傍を高温処理する用途に対して、従来の熱プラズマを大面積に発生させる技術は有効ではなかった。
たとえ小面積で照射領域が円状の熱プラズマであっても、その直径を大きくすれば大面積処理の際の走査回数を減らせるため、用途によっては短時間で処理が実現できる。しかし、熱プラズマの直径が大きいと、走査時に熱プラズマが基材上を通過する時間が実質的に長くなるため、ごく短時間だけ基材の表面近傍のみを高温処理することはできず、基材のかなり深い領域までが高温になり、例えばガラス基板の割れや膜剥がれなどの不具合を生じることがある。
前述のようなガラス基板の割れや膜剥がれなどの不具合を低減するために、熱プラズマ処理時の基板への熱影響を低減する必要がある。従来の特許文献2に記載されているものは、レーザアニール時にステンレス鋼基板と非晶質半導体間にCVD法によりSiO2の断熱層を設けたものを用いる方法である。しかしながら、ディスプレイのように大判基板を用いる場合には、CVDによる成膜処理では設備コストおよびプロセスコストが嵩み、大幅なコスト増になる。また、レーザアニールのように局所的にナノ秒オーダーで加熱する方法に比べ、熱プラズマで加熱する方法では、処理時間がミリ秒以上と長くなり、加える熱量も大きくなる。
また、熱伝導率がステンレス鋼基板(15〜20W/(m・K))に比べ低いガラス基板(1.0W/(m・K))は、表裏面間の熱応力により割れや膜剥がれが発生しやすく、特に大判ディスプレイ用ガラスを処理する場合は、温度差が大きく熱応力、熱歪が増大するため、基板割れや膜剥離が発生しやすい。以上のことから、基板割れや膜剥離を低減することが大きな課題となっている。
本発明は、上記従来の課題に鑑みなされたもので、非晶質半導体層を有する基材の表面近傍を高温熱処理する際に、ガラス基板に発生する熱応力を緩和し、割れや膜剥がれなく基板面内で均一度の高い結晶化処理を実施することにより、基板面内均一性能を有する半導体デバイスの構造、および製造方法の提供を目的としている。
上記目的を達成するために、本発明の半導体デバイスは、基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに前記電極間を接続する半導体層を有し、前記ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を有する構造、または、基板上とソース電極、ドレイン電極、並びに前記電極間を接続する半導体層の間に多孔質断熱層を有し、前記ソース電極、前記ドレイン電極、前記半導体層の上にゲート絶縁膜、さらにはその上にゲート電極が配置された構造である。
前記半導体層は微結晶シリコン層で、結晶粒径が10nmから100nmであり、好ましくは前記半導体層の結晶粒径が30nmから50nmであり、前記微結晶粒径とゲート絶縁膜層の表面粗さが同程度であることが望ましい。
また、本発明の半導体デバイスの製造方法は、半導体層に熱を加えて結晶化させる工程において、基板上にゲート電極を形成する工程と、前記基板およびゲート電極上に多孔質ゲート絶縁層を成膜する工程と、前記多孔質ゲート絶縁層上に非晶質半導体層を形成する工程と、前記非晶質半導体層に熱プラズマジェットを照射して微結晶半導体層を得る工程と、前記微結晶半導体層上にソース電極及びドレイン電極を形成する工程とを有し、多孔質ゲート絶縁層の成膜方法としてはゾルゲル法が好ましい。
または、半導体層に熱を加えて結晶化させる工程において、基板上に多孔質断熱層を形成する工程と、前記多孔質断熱層上にソース電極およびドレイン電極を形成する工程と、前記多孔質断熱層およびソース電極およびドレイン電極の上に非晶質半導体層を形成する工程と、前記非晶質半導体層に熱プラズマジェットを照射して微結晶半導体層を得る工程と、前記微結晶半導体層上にゲート電極形成する工程とを有し、多孔質断熱層の成膜方法がゾルゲル法であることが好ましい。
更に、前記微結晶半導体層の粒径が30nmから50nmであることが望ましく、前記熱プラズマによる処理温度が600℃から1100℃であることを特徴とする。
本構成および製造方法によって、アニール処理時の基板への熱の影響を低減することができる。
以上のように、非晶質半導体層を有する基材の表面近傍を高温熱処理する際に、ガラス基板に発生する熱応力を緩和し、割れや膜剥がれなく基板面内で均一度の高い結晶化処理を実施することにより、基板面内均一性能を有する半導体デバイスの構造、および製造方法を提供することができる。
以下、本発明の実施の形態における半導体デバイスおよびその製造方法について、有機ELディスプレイに用いられるトランジスタを例に図面を用いて説明する。
[実施の形態1]
図1に本発明における有機ELディスプレイのトランジスタ素子10の構造を示す。
図1に本発明における有機ELディスプレイのトランジスタ素子10の構造を示す。
本実施の形態で説明に用いるトランジスタ素子10はゲート電極(以下、「G電極」と称す)が下層にあるボトムゲート型トランジスタである。
このトランジスタ素子10は、基板1上に設けられたG電極2と、G電極2の上を覆って設けられたゲート絶縁層3と、ゲート絶縁層3の上に設けられたソース電極(以下、「S電極」と称す)4と、S電極4と同一平面においてギャップ5で離間して配置されたドレイン電極(以下、「D電極」と称す)6と、ゲート絶縁層3の上に、S電極4とD電極6との間のギャップ5上に配置され、S電極4とD電極6とにわたって電気的に接続する微結晶半導体層8とを備える。
なお、本実施の形態では、駆動用トランジスタは、1素子(例えばRGBで構成される1画素の中の1色)を駆動する部分に関して説明するが、実際の有機EL素子では、S電極4とD電極6の長手方向に垂直な方向を「X方向」とし、X方向に垂直な方向を「Y方向」とした場合、X,Y方向共に複数のトランジスタが規則的に連続して設けられていることは言うまでもない。
基板1としてはガラス基板あるいはシリコン基板を用いることができるが、ディスプレイ用途としてはガラス基板が好適である。ガラス基板の厚みは特に限定はされないが、本実施の形態では0.7mmの基板を用いる。
G電極2は、基板1の上に設けられる。実施の形態1に係るトランジスタ素子10は、図1(b)に示すように、G電極2は最下層に設けられているので「ボトムゲート型」と呼ばれる。G電極2の材質は特に限定されないが、例えばCr膜(5nm以下)とAu膜(100nm程度)の積層膜や、Ti膜(5nm以下)とAu膜(100nm程度)の積層膜、MoW合金膜(100nm以下)等により構成される。電極膜厚は、所定の抵抗が確保でき、前後工程への影響が無い範囲であれば、上記膜厚に限定されるものではない。
多孔質ゲート絶縁層3は、G電極2と、S電極4及びD電極6が配置されている平面と、の間に挟まれて設けられている。この多孔質ゲート絶縁層3は、厚みは30nm〜1μmで、直径が10nm〜100nmのSiO2粒子21により構成される多孔質体であり、SiO2、SiO、ZrO2、TiO2、Al2O3等の金属酸化物を用いることができる。ここで用いる材料としては、後述するゾルゲル法により形成できるもので、誘電性の材料であれば良い。
微結晶半導体層8は、S電極4とD電極6との間にわたって形成されており、S電極4とD電極6とを電気的に接続している。微結晶半導体層8は厚み10nm〜100nmで、直径10nm〜100nmの微結晶シリコンからなり、S電極4とD電極6との間のギャップ5上に形成されS電極4からD電極6にわたる電気的特性に優れ、面内ばらつきが小さいという特徴がある。
S電極4及びD電極6は、基板1上に形成された微結晶半導体層8の上面に配置され、互いはギャップ5で離間されている。なお、S電極4及びD電極6としては、アルミニウム、クロム、モリブデンクロム、チタン、金、銀、銅等の導電性金属、或いは、ポリチオフェン誘導体等の有機導電体を用いることができる。
次に、実施の形態1に係る有機ELディスプレイのトランジスタ素子10の製造方法を、図2を参照しながら説明する。
(ステップ1)
基板1として、ガラス基板を用意する。
基板1として、ガラス基板を用意する。
(ステップ2)
基板1の上にCrまたはAuまたはMoW材料を用いてG電極2を形成する(図2(a))。
基板1の上にCrまたはAuまたはMoW材料を用いてG電極2を形成する(図2(a))。
(ステップ3)
G電極2の上を覆って多孔質ゲート絶縁層3を形成する(図2(b))。
G電極2の上を覆って多孔質ゲート絶縁層3を形成する(図2(b))。
多孔質ゲート絶縁層3を形成する方法としては、例えばゾルゲル法とともにフィラーを用いる。ゾルゲル法には、例えば金属アルコキシドと有機溶媒を混合し、水と触媒を用いて加水分解を行い、水酸化物とし、それら反応物を縮合させて溶液をゾルに変え、さらに反応を進めてゲルに変えた後、乾燥する。ガラスやセラミックスの場合はさらにゲルを加熱することで金属酸化物を製造するという方法がある。
この際、溶液あるいはゾルの段階で、SiO2、TiO2、Al2O3、ZrO2などの酸化物粒子をフィラーとして含有させることで、乾燥、加熱後に多孔質を得ることができる。フィラーの粒径10nmから100nmのものを用いることで、直径が10nm〜100nmのSiO2粒子21により構成される多孔質体ゲート絶縁膜3を形成する。また、フィラーを加えることで、縮重合時に膜の収縮を軽減し、膜に作用する引張応力を低減することもできる。
この方法によれば、例えば乾燥温度や加熱温度は100℃や300℃程度であるため、ガラスを溶融させる過程を経ずに形成でき、比較的低温での膜形成が可能である。また、ペーストを塗布する既存の設備にて製造できるため、安価な製造コストと短いタクトを両立できる。なお、固体酸化物を真空中にてスパッタリングし基板に堆積させる方法(スパッタリング蒸着法)や、原料をプラズマにより分解し、堆積させる方法(化学蒸着法)などを用いてもよい。
(ステップ4)
G電極を覆うように多孔質ゲート絶縁膜3上に非晶質半導体層7をCVD法などにより成膜する(図2(c))。微結晶半導体層の狙い膜厚同等の10nm〜100nmとする。非晶質半導体としては、非晶質シリコン等加熱処理により結晶化が可能な材料であれば用いることができる。
G電極を覆うように多孔質ゲート絶縁膜3上に非晶質半導体層7をCVD法などにより成膜する(図2(c))。微結晶半導体層の狙い膜厚同等の10nm〜100nmとする。非晶質半導体としては、非晶質シリコン等加熱処理により結晶化が可能な材料であれば用いることができる。
(ステップ5)
非晶質半導体層7を図示はしないが熱源より照射された熱9により加熱し、非晶質半導体材料を結晶化させて、微結晶半導体層8を得る(図2(d))。この微結晶半導体層8によって後ほど形成するS電極4とD電極6とを電気的に接続する。加熱処理方法としては、熱プラズマジェット、レーザ、フラッシュランプ等を熱源とする瞬間熱処理法を用いる。
非晶質半導体層7を図示はしないが熱源より照射された熱9により加熱し、非晶質半導体材料を結晶化させて、微結晶半導体層8を得る(図2(d))。この微結晶半導体層8によって後ほど形成するS電極4とD電極6とを電気的に接続する。加熱処理方法としては、熱プラズマジェット、レーザ、フラッシュランプ等を熱源とする瞬間熱処理法を用いる。
(ステップ6)
G電極2上と、後ほど形成するS電極4とD電極6との間のギャップ5に相当する部分以外の微結晶半導体をフォトリソグラフィー法、ドライエッチング法などにより除去する(図2(e))。
G電極2上と、後ほど形成するS電極4とD電極6との間のギャップ5に相当する部分以外の微結晶半導体をフォトリソグラフィー法、ドライエッチング法などにより除去する(図2(e))。
(ステップ7)
微結晶半導体層8の上にS電極4を設け、S電極4と同一平面にS電極4とギャップ5で離間してD電極6を配置する(図2(f))。このS電極4及びD電極6は、Al材料を用いて形成する。
微結晶半導体層8の上にS電極4を設け、S電極4と同一平面にS電極4とギャップ5で離間してD電極6を配置する(図2(f))。このS電極4及びD電極6は、Al材料を用いて形成する。
以上が、実施の形態1に係る有機ELディスプレイのトランジスタ素子10の製造方法の一例になる。
次に、実施の形態1に係る有機ELディスプレイのトランジスタ素子10における非晶質半導体層7の熱プラズマによる結晶化装置および結晶化方法について、図を用いて説明する。
図3は本発明の実施の形態1における結晶化装置の構成を示す断面図である。
図3において、熱プラズマノズル11は、被処理物としての基材12に、距離H離した状態で対抗して配置される。 基材12は、プラズマ噴出口Fから近い側より非晶質半導体層7と多孔質ゲート絶縁層3と基板1とで構成される。熱プラズマノズル11は、中心導体でカソードである電極棒13と、これを取り囲むように配置されたアノードである電極筒14からなり、電極棒13と電極筒14の間に図示しないガス供給装置から不活性ガス15を流す。
不活性ガスとしては、典型的にはアルゴンを用いることができるが、ヘリウム、ネオン、キセノンなどの希ガスや、窒素を用いることも可能である。電極筒14の内部には冷媒流路6が設けられ、熱プラズマによる電極筒14の過熱が防止される。冷媒としては、一般に純水を用いる。熱プラズマノズル11には噴出口Fが設けられる。不活性ガス15を流しながら、図示しない電源から電極棒13と電極筒14の間に、電極棒13がマイナス、電極筒14がプラスになるよう直流電力を供給することにより、熱プラズマジェット17が発生し、噴出口Fを通過したエネルギー束が基材12の表面に作用し、基材12の表面近傍18を熱処理する。
このとき、熱プラズマノズル11と基材12との距離を一定に保ちながら、熱プラズマノズル11と基材12とを、例えば太い矢印の向きに相対的に移動させることにより、基板の表面近傍11をごく短時間だけ均一性良く高温熱処理することができる。
図4は、基材12に照射されるエネルギー分布を示す概念図である。直交するx軸、y軸(基材12から熱プラズマノズル11に向かう方向をz軸方向としている)のどちらの方向についてもほぼ同じ等方的な分布で、上に凸となるエネルギー分布である。
基材12全体を処理するためには、図5に示すX−Y駆動系を用いる。図5において、熱プラズマノズル11は、X軸ガイド19に沿って図中縦矢印の方向に可動であり、また、X軸ガイド19はY軸ガイド20に沿って図中横矢印の方向に可動である。すなわち、真空吸着法などを用いて平面ステージに固定された基材12に対して、Y軸ガイド20、X軸ガイド19から成るX−Y駆動系に設置された熱プラズマノズル11を走査することにより、時間をずらせて基材12の表面全体を熱処理することができる。なお、基材12の表面全体をムラなく熱処理するためには、走査する際の走査ピッチは、熱プラズマジェット17の直径よりも小さいことが好ましい。
また、X軸、Y軸方向の駆動方法としては、X軸ガイド19、Y軸ガイド20の代わりに、図示しないが基材12が載置されたステージを移動させてもよいし、ガントリに熱プラズマノズルを固定し駆動させてもよいし、ステージとガントリ双方を備えた方式でもよい。
図6は基材12の表面近傍を示した断面図である。図6を用いて基材12に熱プラズマジェット17を照射した際の作用について説明する。
熱プラズマジェット17を基材12に照射する。典型的な処理条件としては、不活性ガスとしてArを用い、Ar流量6L/min、投入電力20kW、噴出口径40mmのトーチを用いることで、直径約10mmの熱プラズマジェット17が得られる。得られた熱プラズマジェット17を、図6と図3で説明する基材12より距離H離した状態で図5に示したX−Y駆動系を用いて走査速度1000mm/sで処理したい方向へ走査させる。
基板全面を処理する際には、複数回走査させることで前面に熱プラズマジェット17を照射することが可能である。前述したが、基材12の表面全体をムラなく熱処理するためには、走査する際の走査ピッチは、熱プラズマジェット17の直径よりも小さいことが好ましい。処理条件は、装置の特性によって変わるものであり、熱プラズマジェットが得られる条件であれば上記条件に限定されるものではない。また、与える熱量は、Ar流量、走査速度、距離Hを変更することで調整することが可能である。
熱プラズマジェット17を基材12に照射した際の、加熱状態について説明する。最表面の非晶質半導体層7に熱が加えられる。加熱された非晶質半導体層7は600℃以上、1100℃以下の領域において、固相成長(SPC:Solid Phase Crystalization)が進行し、直径10nmから100nm以下の微結晶状態が得られる。600℃から1100℃の間において、与えられる熱量により結晶粒径は変化するが、結晶粒径ばらつきを考慮して直径30nmから50nmの粒径の微結晶半導体層が好ましい。
図7に熱プラズマジェット17で処理したサンプルのラマン分光測定結果を示す。非晶質半導体ではラマンシフトの480cm−1付近にピークを有するが、図7の結果では515から520cm−1付近にピーク23を持ち、結晶化されていることがわかる。
また、基材12の多孔質ゲート絶縁層3の表面は粒子径程度の規則性のある凹凸となっている。このため、非晶質半導体層7はその凹凸に倣って形成される。そのため、基材12に熱プラズマジェット17を照射した際には、SiO2粒子21の頂点が結晶を形成する際の核形成の起点となり、凹凸に倣って結晶粒が形成されるため、SiO2粒子21の径と同程度の粒径を有する結晶が安定して形成される。
このことから、ゾルゲル法を用いて多孔質ゲート絶縁層3を形成する際に用いるSiO2粒子の直径は、狙いの結晶粒径と同じかその近傍のものを用いることが好ましい。
熱処理により基板1に到達する熱について説明する。熱プラズマジェット17により非晶質半導体層7に加えられた熱は熱伝導により多孔質ゲート絶縁層3の表面に伝わるが、多孔質ゲート絶縁層3の中には断熱性の高い空気孔22が均一性良く多数含まれ、熱伝導が空気に比べ高いSiO2粒子21は隣接するSiO2粒子21と点あるいはごく小さい面積(点Bで示す)で接触しているため、SiO2粒子21間の熱伝導も少なく、多孔質ゲート絶縁層3内の熱伝導を平均すると、ゲート絶縁層が密な状態と比べ非常に小さくなる。
このため、多孔質ゲート絶縁層3の表面から裏面に伝わる熱量は、多孔質ゲート絶縁層3の代わりに密な断熱層を設けた場合に比べ大幅に低減し、基板1の表面の温度上昇も小さいものとなる。
図8、図9を用いてアニール処理時の基板に対する熱の影響について詳細に説明する。
図8は多孔質ゲート絶縁層3の代わりに密な断熱層(SiO2層30)とした場合の基材の断面図、図9は多孔質ゲート絶縁層3を断熱層とした場合の基材の断面図である。図8、図9における矢印は応力の方向を示すもので、対向する矢印は圧縮応力、相反する向きの矢印は引張応力を示す。
図8(a)は基板1上にSiO2層30、非晶質半導体層7を成膜した後、熱プラズマ処理を実施する前の状態であり、非晶質半導体層7、およびSiO2層30に圧縮応力が作用しているため、相対的に基板1の裏面には引張応力が作用しているが、非晶質半導体層7、およびSiO2層30の厚みが基板1に比べ十分に小さく、作用する応力も小さいことから、ガラスに生じる歪は小さい。
図8(b−1)は基材32に熱プラズマジェット17を照射した際の断面図、図8(b−2)は基板厚み方向の温度分布を示す。熱プラズマジェット17によって加熱した溶融領域31近傍においては、図8(a)で示した圧縮応力は溶融(または固液混合状態、あるいは固相成長状態)により開放され、SiO2層30表面は溶融領域31からの熱伝導により加熱され、ガラス基板もSiO2層30からの熱伝導により加熱されるため、図8(b−1)に示すように基板表面の熱膨張が基板裏面の熱膨張より大きくなるが、基板表裏面は1枚の板材であるため拘束され、基板表面には圧縮応力、基板裏面には引張応力が作用する。応力の符号は正が引張応力、負が圧縮応力を示す。この時の非晶質半導体層7表面温度をT1、SiO2層30表面温度(=非晶質半導体層7裏面温度)をT2、SiO2層30裏面温度(=基板1表面温度)をT3、基板1裏面温度をT4とする。
図8(c−1)は熱プラズマジェット17の照射終了後、室温Toまで冷却した状態の断面図である。この時、基材32の熱プラズマジェット17による加熱部は収縮するが、基材32の厚みに拘束されるため、基材32表面には引張応力σ1、裏面には圧縮応力σ2が作用し、厚み方向の応力分布は図8(c−2)に示すようになる。
基板1表面に発生する引張応力σ1および裏面に発生する圧縮応力σ2は、
σ1≒−σ2
であり
△T=T3−T4
とすると、基板1表面および裏面に発生する応力は温度変化△T1に比例し、
σ1≒−σ2∝△T1
引張応力σ1により基板1表面近傍に発生する熱歪ε1、圧縮応力σ2により基板1裏面近傍に発生する熱歪ε2はガラスの熱膨張係数をαとすると
ε1≒−ε2=α△T1
と表される。
σ1≒−σ2
であり
△T=T3−T4
とすると、基板1表面および裏面に発生する応力は温度変化△T1に比例し、
σ1≒−σ2∝△T1
引張応力σ1により基板1表面近傍に発生する熱歪ε1、圧縮応力σ2により基板1裏面近傍に発生する熱歪ε2はガラスの熱膨張係数をαとすると
ε1≒−ε2=α△T1
と表される。
図9(a)は基板1上に多孔質ゲート絶縁層3、非晶質半導体層7を成膜した後、熱プラズマ処理を実施する前の状態であり、非晶質半導体層7には成膜時の圧縮応力、および多孔質ゲート絶縁層3には成膜時の引張応力が作用しているが、非晶質半導体層7、および多孔質ゲート絶縁層3の厚みが基板1に比べ小さく、作用する応力も小さいことから、ガラスに生じる歪は小さい。
図9(b−1)は基材12に熱プラズマジェット17を照射した際の断面図、図9(b−2)は基板厚み方向の温度分布を示す。熱プラズマジェット17によって加熱した溶融領域31近傍においては、図9(a)で示した初期の応力は溶融(または固液混合状態、あるいは固相成長状態)により開放され、多孔質ゲート絶縁層3表面は溶融領域31からの熱伝導により加熱されるが、多孔質ゲート絶縁層3の熱伝導率が低いため、基板1に到達する熱量は少なく、基板1表面および裏面の温度は低く抑制することができ、図9(b−1)に示すように基板表面に圧縮応力、基板裏面に引張応力が作用する。
この時の非晶質半導体層7表面温度をT5、多孔質ゲート絶縁層3表面温度(=非晶質半導体層7裏面温度)をT6、多孔質ゲート絶縁層3裏面温度(=基板1表面温度)をT7、基板1裏面温度をT8とする。 図9(c−1)は熱プラズマジェット17の照射終了後、室温Toまで冷却した状態の断面図である。この時の厚み方向の応力分布は図9(c−2)に示すようになる。
基板1表面に発生する引張応力σ3および裏面に発生する圧縮応力σ4は、
σ3≒−σ4
であり
△T2=T7−T8
とすると、基板1表面および裏面に発生する応力は温度変化△T2に比例し、
σ3≒−σ4∝△T2
引張応力σ3により基板1表面近傍に発生する熱歪ε3、圧縮応力σ4により基板1裏面近傍に発生する熱歪ε4はガラスの熱膨張係数をαとすると
ε3≒−ε4=α△T2
と表される。ここで、図8と図9におけるガラス基板上下面の温度差△T1、△T2を比較した場合
△T1>>△T2
となるため、
|σ1|>|σ3|、|σ2|>|σ4|
ε1>ε3
となり、ガラスは圧縮応力に強く引張応力に弱いという性質があるため、図8に示した構成では基板1表面から、引張応力σ1により発生する熱歪ε1が大きくなり、クラック32が発生し基板1全体に割れが発生するが、本発明の多孔質ゲート絶縁層3を有する構成では、基板1裏面に作用する引張応力σ3が小さく、熱歪ε3も小さいため、クラックは発生しないという効果が得られる。
σ3≒−σ4
であり
△T2=T7−T8
とすると、基板1表面および裏面に発生する応力は温度変化△T2に比例し、
σ3≒−σ4∝△T2
引張応力σ3により基板1表面近傍に発生する熱歪ε3、圧縮応力σ4により基板1裏面近傍に発生する熱歪ε4はガラスの熱膨張係数をαとすると
ε3≒−ε4=α△T2
と表される。ここで、図8と図9におけるガラス基板上下面の温度差△T1、△T2を比較した場合
△T1>>△T2
となるため、
|σ1|>|σ3|、|σ2|>|σ4|
ε1>ε3
となり、ガラスは圧縮応力に強く引張応力に弱いという性質があるため、図8に示した構成では基板1表面から、引張応力σ1により発生する熱歪ε1が大きくなり、クラック32が発生し基板1全体に割れが発生するが、本発明の多孔質ゲート絶縁層3を有する構成では、基板1裏面に作用する引張応力σ3が小さく、熱歪ε3も小さいため、クラックは発生しないという効果が得られる。
特に、図5で示したようなX軸ガイド19やY軸ガイド20を用いて基材12を複数走査あるいは全面走査する場合には、直前の隣接する走査の熱影響が残留した状態で熱処理するため、SiO2層30を用いた場合では、基板1における蓄熱の影響が大きくなり、基板1の表面と裏面の温度差が大きくなり、基板1に発生する熱応力および熱歪が増大し、割れや膜剥がれが発生しやすくなる。このため、基材12を複数走査あるいは全面走査する場合、特に大判ガラス基板を用いる場合には、多孔質ゲート絶縁層3を用いた構造にすることによる効果が大きくなる。
更には、図8に示した構成では、SiO2層30を通してガラス基板方向に熱が逃げるため、非晶質半導体層7表裏面の温度差が大きくなり、アニール処理時に膜厚方向の結晶粒径ばらつきが発生するが、図9に示した多孔質ゲート絶縁層3を用いる場合には、多孔質ゲート絶縁層3の熱伝導率が小さく、ガラス基板方向への熱の逃げが少ないためT6>T2となり、非晶質半導体層7の膜厚方向の温度分布が小さくなるため、結晶粒径のばらつきも小さくなるというメリットがある。
なお、有機ELディスプレイパネル用途では、アニール処理前の非晶質半導体層7および微結晶半導体層8の膜厚を10nmから100nmとしたが、太陽電池用途では膜厚100nm〜3μmの非晶質半導体層7および微結晶半導体層8を用いる。
なお、熱プラズマノズル11は誘導結合型熱プラズマ(ICTP:Inductively Coupled Thermal Plasma)と呼ばれるものを用いてもよい。この方式では、無電極であるため、電極からの熱電子放出によらない放電維持が可能で、空間を強力な誘導電界で電離する。したがって、電極を構成する材料による基材の汚染や、パーティクル(ダスト)が少なくなり、プラズマジェットの安定性が高く、エネルギー束の変動が小さいという利点がある。
このようにして、基板1の割れなく基材12の表面近傍を高温処理し、微結晶半導体層8を得ることが可能となり、有機ELディスプレイ、液晶ディスプレイや太陽電池用半導体膜の改質に適用可能である。
[実施の形態2]
実施の形態1ではボトムゲート構造について説明したが、トップゲート構造でも同様の効果が得られる。実施の形態1にて記載の内容と同様な箇所は説明を省略する。
実施の形態1ではボトムゲート構造について説明したが、トップゲート構造でも同様の効果が得られる。実施の形態1にて記載の内容と同様な箇所は説明を省略する。
図10に本発明における有機ELディスプレイのトランジスタ素子33の構造を示す。図10において、図1と同じ構成要素については同じ符号を用い、説明を省略する。本実施の形態で説明に用いるトランジスタ素子33はゲート電極(以下、「G電極」と称す)が上層にあるトップゲート型トランジスタである。
このトランジスタ素子10は、基板1上に設けられた多孔質断熱層34と、その上に設けられたS電極4と、S電極4と同一平面においてギャップ5で離間して配置されたD電極6と、S電極4とD電極6との間のギャップ5上に配置され、S電極4とD電極6とにわたって電気的に接続する微結晶半導体層8と、S電極4、D電極6および微結晶半導体層8の上を覆って設けられたゲート絶縁層35と、ゲート絶縁層35の上に設けられたG電極2とを備える。
実施の形態1との違いとしては、ゲート絶縁膜35より微結晶半導体層8の方が下層に配置されているため、ゲート絶縁膜35には断熱層としての機能は必要なく、微結晶半導体層8およびS電極4、D電極6の下に別途多孔質断熱層34を設けたことである。
多孔質断熱層34の厚みは30nm〜1μmで、直径が10nm〜100nmのSiO2粒子21により構成される多孔質体であり、SiO2、SiO、ZrO2、TiO2、Al2O3等のフィラーを用いたゾルゲル法により形成できるものであれば良く、誘電性を有する必要はない。
ゲート絶縁層35は、G電極2と、S電極4及びD電極6が配置されている平面と、の間に挟まれて設けられている。このゲート絶縁層3は、厚みは30nm〜300nmでSiO2、SiO、ZrO2、TiO2、Al2O3等の誘電性を有する材料であれば用いることができる。
次に、図11を用いて実施の形態2に係る有機ELディスプレイのトランジスタ素子33の製造方法を述べる。図11において、図1、図2と同じ構成要素については同じ符号を用い、説明を省略する。
(ステップ1)
基板1として、ガラス基板を用意する。
基板1として、ガラス基板を用意する。
(ステップ2)
G電極2の上を覆って多孔質断熱層34を形成する(図11(a))。
G電極2の上を覆って多孔質断熱層34を形成する(図11(a))。
多孔質絶縁層34を形成する方法としては、実施の形態1と同様に、例えばゾルゲル法とともにフィラーを用いる。なお、固体酸化物を真空中にてスパッタリングし基板に堆積させる方法(スパッタリング蒸着法)や、原料をプラズマにより分解し、堆積させる方法(化学蒸着法)などを用いてもよい。
(ステップ3)
多孔質断熱層34の上にS電極4を設け、S電極4と同一平面にS電極4とギャップ5で離間してD電極6を配置する(図11(b))。このS電極4及びD電極6は、Al材料を用いて形成する。
多孔質断熱層34の上にS電極4を設け、S電極4と同一平面にS電極4とギャップ5で離間してD電極6を配置する(図11(b))。このS電極4及びD電極6は、Al材料を用いて形成する。
(ステップ4)
S電極4およびD電極6を覆うように非晶質半導体層7をCVD法などにより成膜する(図11(c))。非晶質半導体としては、非晶質シリコン等、加熱処理により結晶化が可能な材料であれば用いることができる。
S電極4およびD電極6を覆うように非晶質半導体層7をCVD法などにより成膜する(図11(c))。非晶質半導体としては、非晶質シリコン等、加熱処理により結晶化が可能な材料であれば用いることができる。
(ステップ5)
非晶質半導体層7を図示はしないが熱源より照射された熱9により加熱し、非晶質半導体材料を結晶化させて、微結晶半導体層8を得る(図11(d))。この微結晶半導体層8によってS電極4とD電極6とを電気的に接続する。加熱処理方法としては、熱プラズマジェット、レーザ、フラッシュランプ等を熱源とする瞬間熱処理法を用いる。
非晶質半導体層7を図示はしないが熱源より照射された熱9により加熱し、非晶質半導体材料を結晶化させて、微結晶半導体層8を得る(図11(d))。この微結晶半導体層8によってS電極4とD電極6とを電気的に接続する。加熱処理方法としては、熱プラズマジェット、レーザ、フラッシュランプ等を熱源とする瞬間熱処理法を用いる。
(ステップ6)
S電極4とD電極6との間のギャップ5に相当する部分以外の微結晶半導体をフォトリソグラフィー法、ドライエッチング法などにより除去する(図11(e))。
S電極4とD電極6との間のギャップ5に相当する部分以外の微結晶半導体をフォトリソグラフィー法、ドライエッチング法などにより除去する(図11(e))。
(ステップ7)
S電極4、D電極6および微結晶半導体層8の上を覆ってゲート絶縁層35を形成する(図11(f))。ゲート絶縁層35としては、例えばSiO2を用い、形成する方法としては、例えばCVD法を用いる。
S電極4、D電極6および微結晶半導体層8の上を覆ってゲート絶縁層35を形成する(図11(f))。ゲート絶縁層35としては、例えばSiO2を用い、形成する方法としては、例えばCVD法を用いる。
(ステップ8)
基板1の上にCrまたはAuまたはMoW材料を用いてG電極2を形成する(図11(g))。
基板1の上にCrまたはAuまたはMoW材料を用いてG電極2を形成する(図11(g))。
このような構成を用いることによって、実施の形態1の図8、図9で説明した場合と同様に、トップゲート構造においても基板1に作用する熱応力および熱歪を低減し、基板の割れを防止することができ、さらには粒径の均一度の高い微結晶半導体を得ることができる。
本発明の半導体デバイスおよびその製造方法は、例えば、有機ELディスプレイや液晶ディスプレイ(大画面テレビ、携帯電話などの情報機器端末のモニタなど)や太陽電池等に適用可能である。
1 基板
2 ゲート電極
3 多孔質ゲート絶縁層
4 ソース電極
5 ギャップ
6 ドレイン電極
8 微結晶半導体層
10 トランジスタ素子
2 ゲート電極
3 多孔質ゲート絶縁層
4 ソース電極
5 ギャップ
6 ドレイン電極
8 微結晶半導体層
10 トランジスタ素子
Claims (11)
- 基板上にゲート電極,ソース電極及びドレイン電極が形成され、かつ、前記ソース電極及び前記ドレイン電極間を接続する半導体層を備える半導体デバイスにおいて、
前記ソース電極及びドレイン電極並びに半導体層を跨って多孔質膜で形成されるゲート絶縁層が形成されてなる、半導体デバイス。 - 基板上にゲート電極が形成され、ゲート絶縁層を介して前記ゲート電極上にソース電極及びドレイン電極を設けると共に、前記電極間を接続する半導体層を有する、請求項1記載の半導体デバイス。
- 基板上に前記多孔質膜で形成されるゲート絶縁層が形成され、前記ゲート絶縁層上にソース電極及びドレイン電極が形成されると共に前記ソース電極及び前記ドレイン電極間を接続する半導体層を備え、前記ソース電極,ドレイン電極及び半導体層上に前記ゲート絶縁層とは異なる第2のゲート絶縁層が形成され、かつ、第2のゲート絶縁層上にゲート電極が形成されてなる、請求項1記載の半導体デバイス。
- 前記半導体層は微結晶シリコン層からなり、かつ、前記微結晶シリコン層の結晶粒径が10から100nmである、
請求項1〜3の何れか一項に記載の半導体デバイス。 - 前記半導体層は微結晶シリコン層からなり、かつ、前記微結晶シリコン層の結晶粒径が30nmから50nmである、
請求項1〜3の何れか一項に記載の半導体デバイス。 - 前記微結晶シリコン層の粒径とゲート絶縁膜の表面粗さが同程度である、請求項1〜5の何れか一項に記載の半導体デバイス。
- 半導体層に熱を加えて結晶化させる工程において、
基板上にゲート電極を形成する工程と、前記基板およびゲート電極上に多孔質ゲート絶縁層を成膜する工程と、前記多孔質ゲート絶縁層上に非晶質半導体層を形成する工程と、前記非晶質半導体層に熱プラズマジェットを照射して微結晶半導体層を得る工程と、前記微結晶半導体層上にソース電極及びドレイン電極を形成する工程とを有する、
半導体デバイスの製造方法。 - 半導体層に熱を加えて結晶化させる工程において、
基板上に多孔質断熱層を形成する工程と、前記多孔質断熱層上にソース電極およびドレイン電極を形成する工程と、前記多孔質断熱層およびソース電極およびドレイン電極の上に非晶質半導体層を形成する工程と、前記非晶質半導体層に熱プラズマジェットを照射して微結晶半導体層を得る工程と、前記微結晶半導体層上にゲート電極形成する工程とを有する、半導体デバイスの製造方法。 - 多孔質ゲート絶縁層の成膜方法がゾルゲル法である、請求項7又は8に記載の半導体デバイスの製造方法。
- 前記微結晶半導体層の粒径が30nmから50nmである、請求項7〜9の何れか一項に記載の半導体デバイスの製造方法。
- 前記熱プラズマによる処理温度が600℃から1100℃である、請求項7〜10の何れか一項に記載の半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274094A JP2011119375A (ja) | 2009-12-02 | 2009-12-02 | 半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274094A JP2011119375A (ja) | 2009-12-02 | 2009-12-02 | 半導体デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011119375A true JP2011119375A (ja) | 2011-06-16 |
Family
ID=44284382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009274094A Pending JP2011119375A (ja) | 2009-12-02 | 2009-12-02 | 半導体デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011119375A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216165A (ja) * | 2014-05-08 | 2015-12-03 | パナソニックIpマネジメント株式会社 | 半導体製造方法および半導体製造装置 |
WO2018120997A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 主动阵列基板及其制造方法 |
CN114068325A (zh) * | 2020-08-03 | 2022-02-18 | 东莞新科技术研究开发有限公司 | 一种半导体冷却处理方法 |
-
2009
- 2009-12-02 JP JP2009274094A patent/JP2011119375A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015216165A (ja) * | 2014-05-08 | 2015-12-03 | パナソニックIpマネジメント株式会社 | 半導体製造方法および半導体製造装置 |
WO2018120997A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 主动阵列基板及其制造方法 |
US10672798B2 (en) | 2016-12-30 | 2020-06-02 | HKC Corporation Limited | Active array substrate and method of manufacturing the same |
CN114068325A (zh) * | 2020-08-03 | 2022-02-18 | 东莞新科技术研究开发有限公司 | 一种半导体冷却处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8703613B2 (en) | Plasma processing apparatus and plasma processing method | |
JP6191887B2 (ja) | プラズマ処理装置 | |
JP5321552B2 (ja) | プラズマ処理装置及び方法 | |
US9601330B2 (en) | Plasma processing device, and plasma processing method | |
JP5861045B2 (ja) | プラズマ処理装置及び方法 | |
JP5617817B2 (ja) | 誘導結合型プラズマ処理装置及び誘導結合型プラズマ処理方法 | |
JP2013229211A (ja) | プラズマ処理装置及び方法 | |
JP2011119375A (ja) | 半導体デバイスおよびその製造方法 | |
JP2012174499A (ja) | プラズマ処理装置及び方法 | |
JP2014060035A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
JP5899422B2 (ja) | 誘導結合型プラズマ処理装置及び方法 | |
TW200814163A (en) | Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film | |
JP6064176B2 (ja) | 誘導結合型プラズマ処理装置及び方法 | |
JP6264762B2 (ja) | プラズマ処理装置及び方法 | |
JP2013098067A (ja) | プラズマ処理装置及び方法 | |
JP6074668B2 (ja) | プラズマ処理装置及び方法 | |
JP5617818B2 (ja) | 誘導結合型プラズマ処理装置及び誘導結合型プラズマ処理方法 | |
JP5182340B2 (ja) | プラズマ処理装置及び方法 | |
JP5578155B2 (ja) | プラズマ処理装置及び方法 | |
JP6186981B2 (ja) | プラズマ処理装置及び方法 | |
JP2013037977A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP5906391B2 (ja) | プラズマ処理装置及び方法 | |
KR20100028952A (ko) | 박막 트랜지스터의 제조방법 | |
JP2011071010A (ja) | 熱プラズマ処理装置 | |
JP2013037978A (ja) | プラズマ処理装置及びプラズマ処理方法 |