JP2015201216A5 - - Google Patents

Claims (32)

1. 命令を格納したコンピュータ可読記憶媒体であって、前記命令は単一の命令を含み、前記単一の命令は、
   第１のデータを、レジスタファイル構造の第１のレジスタ部に読み込み、第２のデータを、前記レジスタファイル構造の第２のレジスタ部に読み込むことと、なお、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造において隣接していない、
   結果としてのレジスタ部に格納されるべき、組み合わされたデータを生成するために、前記第１のレジスタ部の前記第１のデータと前記第２のレジスタ部の前記第２のデータを組み合わせることと、なお、前記結果としてのレジスタ部は、前記第１のレジスタ部よりも大きく、また、前記第２のレジスタ部よりも大きい、
   前記組み合わされたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部に格納することと
   を含む動作を開始するようにプロセッサによって実行可能である、コンピュータ可読記憶媒体。
2. 前記第１のデータは、前記結果としてのレジスタ部の第１の部分において格納され、前記第２のデータは、前記結果としてのレジスタ部の第２の部分において格納され、前記第１の部分は、前記第２の部分に連続する、請求項１に記載のコンピュータ可読記憶媒体。
3. 前記第１のレジスタ部は、３２ビット幅を含み、前記第２のレジスタ部は、３２ビット幅を含み、前記結果としてのレジスタ部は、６４ビット幅を含む、請求項２に記載のコンピュータ可読記憶媒体。
4. 前記第１のデータと前記第２のデータとを組み合わせることは、前記第１のデータと前記第２のデータとを連結することを含む、請求項１に記載のコンピュータ可読記憶媒体。
5. 前記動作はさらに、前記第１のデータと前記第２のデータとを組み合わせるために、前記レジスタファイル構造から、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを取り出すことを含む、請求項１に記載のコンピュータ可読記憶媒体。
6. 前記結果としてのレジスタ部は、３２ビット幅を含む、請求項１に記載のコンピュータ可読記憶媒体。
7. 前記動作はさらに、前記第１のレジスタ部と、前記第２のレジスタ部とを識別することを含む、請求項１に記載のコンピュータ可読記憶媒体。
8. 前記第１のデータと前記第２のデータとを組み合わせることは、前記第１のレジスタ部のすべてのデータビットと、前記第２のレジスタ部のすべてのデータビットとを組み合わせることを含み、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造の列内に隣接して配置されていない、請求項１に記載のコンピュータ可読記憶媒体。
9. 方法であって、
   実行部における命令の実行に応答して、汎用レジスタファイル構造の第１のレジスタと、前記汎用レジスタファイル構造の第２のレジスタとを識別する通信を前記実行部から受信することと、前記第１のレジスタと前記第２のレジスタは、前記汎用レジスタファイル構造において隣接せずに配置されている、
   前記実行に応答して、結果としてのレジスタにおける挿入のために、前記第１のレジスタから取り出された第１のデータと、前記第２のレジスタから取り出された第２のデータとを提供することと、なお、前記結果としてのレジスタは、前記第１のレジスタまたは前記第２のレジスタよりも大きい、
   ここにおいて、前記命令は単一の命令を含み、
   前記単一の命令を実行することは、
   前記提供することと、
   前記提供されたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部に格納することと
   を含む動作を開始する、
   を含む方法。
10. 前記第１のデータおよび前記第２のデータを、前記実行に応答して、前記汎用レジスタファイル構造における前記結果としてのレジスタに格納することをさらに含み、なお、前記第１のデータは、前記結果としてのレジスタの第１の部分に配置され、前記第２のデータは、前記結果としてのレジスタの第２の部分に配置され、前記第１の部分は前記第２の部分に連続する、請求項９に記載の方法。
11. 前記第１のレジスタは、３２ビット幅を含み、前記第２のレジスタは、３２ビット幅を含み、前記結果としてのレジスタは、６４ビット幅を含む、請求項１０に記載の方法。
12. 方法であって、
    レジスタファイル構造の第１のレジスタ部および前記レジスタファイル構造の第２のレジスタ部からのデータを組み合わせるための命令を受信することと、
    処理部において、前記命令を実行することと、を含み、
    前記命令を実行することは、
    メモリからの第１のデータを、前記第１のレジスタ部に読み込むことと、前記メモリからの第２のデータを、前記第２のレジスタ部に読み込むことと、なお、前記第１のレジスタ部および前記第２のレジスタ部は、前記レジスタファイル構造において隣接せずに配置されており、
    結果としてのレジスタ部に格納されるように構成された組み合わされたデータを形成するために、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを組み合わせることと、なお、前記結果としてのレジスタ部は、前記第１のレジスタ部または前記第２のレジスタ部よりも大きい、
    ここにおいて、前記命令は単一の命令を含み、
    前記処理部において前記単一の命令を実行することは、
    前記読み込むことと、
    前記組み合わせることと、
    前記組み合わされたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部に格納することと
    を含む動作を開始する、
    を含む、方法。
13. 前記命令を実行することは、前記第１のレジスタ部と前記第２のレジスタ部とを識別することを含み、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造の列内に隣接して配置されておらず、前記第１のデータと前記第２のデータを組み合わせることは、前記第１のレジスタ部のすべてのデータビットと、前記第２のレジスタ部のすべてのデータビットとを組み合わせることを含む、請求項１２に記載の方法。
14. 前記第１のレジスタ部と前記第２のレジスタ部とを識別することは、実行部から前記レジスタファイル構造まで、識別の通信を送ることを含む、請求項１３に記載の方法。
15. 前記第１のデータと前記第２のデータとを組み合わせることは、前記結果としてのレジスタ部の第１の部分において前記第１のデータを含むことと、前記結果としてのレジスタ部の第２の部分において前記第２のデータを含むこととをさらに含み、なお、前記第１の部分は、前記第２の部分に連続する、請求項１２に記載の方法。
16. 前記第１のレジスタ部は、３２ビット幅を含み、前記第２のレジスタ部は、３２ビット幅を含み、前記結果としてのレジスタ部は、６４ビット幅を含む、請求項１５に記載の方法。
17. 前記第１のデータと前記第２のデータとを組み合わせることは、前記レジスタファイル構造から、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを読み出すことをさらに含む、請求項１２に記載の方法。
18. 前記第１のデータと前記第２のデータとを組み合わせることは、前記第１のデータと前記第２のデータとを連結することを含む、請求項１２に記載の方法。
19. 集積回路であって、
    各パケットが１つまたは複数の命令を含むパケットを格納するメモリと、および
    前記メモリに結合されたプロセッサとを含み、前記プロセッサは、
    第１のレジスタ部および第２のレジスタ部に結合されたレジスタファイル構造と、
    前記レジスタファイル構造に結合された処理部と
    を含み、前記処理部は、
    前記メモリからの第１のデータを、前記第１のレジスタ部に読み込み、前記メモリからの第２のデータを、前記第２のレジスタ部に読み込むことと、なお、前記第１のレジスタ部および前記第２のレジスタ部は、前記レジスタファイル構造において隣接して配置されておらず、
    結果としてのレジスタ部に格納されるように構成された組み合わされたデータを形成するために、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを組み合わせることと、なお、前記結果としてのレジスタ部は、前記第１のレジスタ部または前記第２のレジスタ部よりも大きい、
    を行うために命令を実行するように動作可能であり、
    ここにおいて、前記命令は単一の命令を含み、
    前記単一の命令を実行することは、
    前記読み込むことと、
    前記組み合わせることと、
    前記組み合わされたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部に格納することと
    を含む動作を開始する、
    集積回路。
20. 前記処理部は、
    前記データを組み合わせるための命令を受信し、
    前記第１のレジスタ部と前記第２のレジスタ部を識別する、
    ようにさらに動作可能である、請求項１９に記載の集積回路。
21. 前記処理部は、前記結果としてのレジスタ部の第１の部分において前記第１のデータを含み、前記結果としてのレジスタ部の第２の部分において前記第２のデータを含むようにさらに動作可能であり、なお、前記第１の部分は、前記第２の部分と連続している、請求項１９に記載の集積回路。
22. 前記第１のレジスタ部は、３２ビット幅を含み、前記第２のレジスタ部は、３２ビット幅を含み、前記結果としてのレジスタ部は、６４ビット幅レジスタ部を含む、請求項２１に記載の集積回路。
23. 前記処理部は、前記レジスタファイル構造から、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを取り出すようにさらに動作可能である、請求項１９に記載の集積回路。
24. 前記処理部は、前記第１のデータと前記第２のデータとを連結することによって、前記第１のデータと前記第２のデータとを組み合わせるように構成される、請求項１９に記載の集積回路。
25. 前記処理部は、前記レジスタファイル構造における前記結果としてのレジスタ部に前記組み合わされたデータを格納するように構成される、請求項１９に記載の集積回路。
26. 装置であって、
    命令の実行に応答して、第１のデータを、レジスタファイル構造の第１のレジスタ部に読み込み、第２のデータを、前記レジスタファイル構造の第２のレジスタ部に読み込むための手段と、なお、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造において隣接していない、
    前記命令を実行するための手段と、
    前記実行に応答して、結果としてのレジスタ部に格納されるための組み合わされたデータを形成するために、前記第１のレジスタ部において含まれる前記第１のデータと前記第２のレジスタ部において含まれる前記第２のデータとを組み合わせるための手段と、なお、前記結果としてのレジスタ部は、前記第１のレジスタ部より大きいか、前記第２のレジスタ部よりも大きい、
    ここにおいて、前記命令は単一の命令を含み、
    前記単一の命令を実行することは、
    前記読み込むことと、
    前記組み合わせることと、
    前記組み合わされたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部に格納することと
    を含む動作を開始する、
    を含む装置。
27. 前記実行に応答して、前記第１のレジスタ部と前記第２のレジスタ部とを識別するための手段と、
    前記第１のレジスタ部と前記第２のレジスタ部とを識別する前に、前記第１のデータと前記第２のデータとを組み合わせる前記命令を受信するための手段と、をさらに含む、請求項２６に記載の装置。
28. 前記結果としてのレジスタ部の第１の部分において前記第１のデータを含むためと、前記結果としてのレジスタ部の第２の部分において前記第２のデータを含むためとの手段をさらに含み、なお、前記第１の部分は、前記第２の部分と連続する、請求項２６に記載の装置。
29. 前記第１のレジスタ部は、３２ビット幅を含み、前記第２のレジスタ部は、３２ビット幅を含み、前記結果としてのレジスタ部は、６４ビット幅を含む、請求項２８に記載の装置。
30. 前記組み合わされたデータを、前記レジスタファイル構造における前記結果としてのレジスタ部の中に格納するための手段をさらに含む、請求項２６に記載の装置。
31. 前記第１のデータと前記第２のデータとを組み合わせるための前記手段は、前記第１のデータと前記第２のデータとを連結するための手段を含む、請求項２６に記載の装置。
32. 前記第１のデータと前記第２のデータとを組み合わせるための前記手段は、前記レジスタファイル構造から、前記第１のレジスタ部の前記第１のデータと、前記第２のレジスタ部の前記第２のデータとを取り出すための手段をさらに含む、請求項２６に記載の装置。