JP2016534486A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016534486A5 JP2016534486A5 JP2016544342A JP2016544342A JP2016534486A5 JP 2016534486 A5 JP2016534486 A5 JP 2016534486A5 JP 2016544342 A JP2016544342 A JP 2016544342A JP 2016544342 A JP2016544342 A JP 2016544342A JP 2016534486 A5 JP2016534486 A5 JP 2016534486A5
- Authority
- JP
- Japan
- Prior art keywords
- page
- resident
- access
- fault
- texture information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 18
- 230000003139 buffering Effects 0.000 claims 2
- 241000257465 Echinoidea Species 0.000 claims 1
- 240000006394 Sorghum bicolor Species 0.000 claims 1
- 235000019713 millet Nutrition 0.000 claims 1
Claims (31)
- 非常駐ページを処理する方法であって、
前記方法は、メモリ管理ユニット(MMU)を用いて、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定することを備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記方法は、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことを備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記MMUを用いて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページへのアクセスが読み出しであるときにはデフォルト値へのアドレスとを返すことと、
前記MMUを用いて、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記方法は、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことを備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサを用いて、前記第2の非常駐ページのページフォールトを示す情報を受け取ることと
を備える、
方法。 - 前記1つ以上の値の第1のセットを読み出すことは、ビットまたはフラグを読み出すことを含み、
前記ページフォールトが生じることになるか生じないことになるかを決定することは、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定することを含む、請求項1に記載の方法。 - 前記デフォルト値が返されるとき、常駐検査を実行することをさらに備える、請求項1に記載の方法。
- 前記アクセスが、一部常駐テクスチャへの読み出しを含む、請求項1に記載の方法。
- 前記第1の非常駐ページへのアクセスの一部として前記一部常駐テクスチャの粗さレベルを読み出すことをさらに備える、請求項4に記載の方法。
- 前記プロセッサがアクセスしようと試みたと決定することが、前記プロセッサがカラーバッファリングのために前記第1の非常駐ページにアクセスしようと試みたと決定することを含む、請求項1に記載の方法。
- 非常駐ページを処理する方法であって、
前記方法は、メモリ管理ユニット(MMU)を用いて、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定することを備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記方法は、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことを備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサによる前記第1の非常駐ページの書き込みアクセスを中止することと、
前記MMUを用いて、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記方法は、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことを備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサを用いて、前記第2の非常駐ページのページフォールトを示す情報を受け取ることと
を備える、
方法。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記方法は、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較することをさらに備え、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと前記比較に基づいて決定することを含む、
請求項7に記載の方法。 - デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶される、請求項8に記載の方法。
- 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記1つ以上の値を読み出すことは、前記デフォルト値を読み出すことを含み、
ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、
請求項7に記載の方法。 - 中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することをさらに備える、請求項7に記載の方法。
- 非常駐ページを処理するための装置であって、
前記装置は、
複数のページを備えるメモリと、
集積回路を含むプロセッサと
を備え、
前記プロセッサは、第1の非常駐ページにアクセスしようと試みるように構成され、
前記第1の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記プロセッサは、第2の非常駐ページにアクセスしようと試みるように構成され、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記装置は、集積回路を含むメモリ管理ユニット(MMU)を備え、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することと、
前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記プロセッサが前記前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページのアクセスが読み出しであるときにはデフォルト値へのアドレスとを返すことと、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るように構成される、
装置。 - 前記1以上の値の第1のセットを読み出すために、前記MMUは、ビットまたはフラグを読み出すように構成され、
前記MMUは、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定するように構成される、請求項12に記載の装置。 - 前記プロセッサは、前記デフォルト値が返されるとき、常駐検査を実行することを行うようにさらに構成された、請求項12に記載の装置。
- 前記第1の非常駐ページにアクセスしようと試みるために、前記プロセッサが、一部常駐テクスチャへの読み出しを実行することを行うようにさらに構成された、請求項12に記載の装置。
- 前記プロセッサは、前記非常駐ページへのアクセスの一部として前記一部常駐テクスチャの粗さレベルを読み出すことを行うようにさらに構成された、請求項15に記載の装置。
- 前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定するために、前記プロセッサが、カラーバッファリングのために前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することを行うようにさらに構成された、請求項12に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
複数のページを備えるメモリと、
集積回路を含むプロセッサと
を備え、
前記プロセッサは、第1の非常駐ページにアクセスしようと試みることを行うように構成され、
前記第1の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記プロセッサは、第2の非常駐ページにアクセスしようと試みるように構成され、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記装置は、集積回路を含むメモリ管理ユニット(MMU)を備え、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することと、
前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記第1の非常駐ページの前記アクセスが書き込みであるときには、書き込みを中止するように構成され、
前記MMUは、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るように構成される、
装置。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記MMUが、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較することを行うようにさらに構成され、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定するために、前記MMUは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと前記比較に基づいて決定するように構成される、
請求項18に記載の装置。 - デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶される、請求項19に記載の装置。
- 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記1以上の値を読み出すために、前記MMUは、前記デフォルト値を読み出すように構成され、
ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、
請求項18に記載の装置。 - 前記プロセッサは、中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することを行うようにさらに構成された、請求項18に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
プロセッサと、
メモリ管理ユニット(MMU)と
を備え、
前記MMUは、前記プロセッサが第1の非常駐ページにアクセスしようと試みたと決定するための手段を備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すための手段を備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記1つ以上の値の第1のセットに基づく前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の第1の値に基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段と、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページの前記アクセスが読み出しであるときには前記プロセッサに対するデフォルト値のためのアドレスとを返すための手段と、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定するための手段と、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すための手段と
を備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段を備え、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るための手段を備える、
装置。 - 前記1以上の値の第1のセットを読み出すための手段は、ビットまたはフラグを読み出すための手段を含み、
前記ページフォールトが生じることになるか生じないことになるかを決定するための手段は、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定するための手段を備える、請求項23に記載の装置。 - デフォルト値が返されるとき、常駐検査を実行するための手段をさらに備える、請求項23に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
プロセッサと、
メモリ管理ユニット(MMU)と
を備え、
前記MMUは、前記プロセッサが第1の非常駐ページにアクセスしようと試みたと決定するための手段を備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すための手段を備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段と、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定する手段と
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すための手段を備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段を備え、
前記プロセッサは、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記第1の非常駐ページの書き込みアクセスを中止するための手段と、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定に応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るための手段と
を備える、装置。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記装置は、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較するための手段をさらに備え、
前記プロセッサが前記非常駐ページにアクセスしようと試みたと決定するための手段は、前記プロセッサが前記非常駐ページにアクセスしようと試みたと前記比較に基づいて決定するための手段を備える、
請求項26に記載の装置。 - デフォルト値を含んでいる前記メモリページの前記アドレス値を記憶するための手段をさらに備える、請求項27に記載の装置。
- 中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算するための手段をさらに備える、請求項26に記載の装置。
- 非一時的コンピュータ可読記憶媒体であって、
前記非一時的コンピュータ可読記憶媒体は、実行時に、メモリ管理ユニット(MMU)に、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定させる命令を記憶し、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出させる命令を記憶し、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定に応じて、前記MMUに、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページの前記アクセスが読み出しであるときにはデフォルト値へのアドレスを返させ、
前記MMUに、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定させる、
命令を記憶し、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出させる命令を記憶し、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサに、前記第2の非常駐ページのページフォールトを示す情報を受け取らせる、
命令を記憶する、非一時的コンピュータ可読記憶媒体。 - 非一時的コンピュータ可読記憶媒体であって、
前記非一時的コンピュータ可読記憶媒体は、実行時に、メモリ管理ユニット(MMU)に、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定させる命令を記憶し、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出させる命令を記憶し、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定に応じて、前記プロセッサに、前記第1の非常駐ページの書き込みアクセスを中止させ、
前記MMUに、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定させる、
命令を記憶し、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出させる命令を記憶し、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサに、前記第2の非常駐ページのページフォールトを示す情報を受け取らせる、
命令を記憶する、
非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/035,643 US9489313B2 (en) | 2013-09-24 | 2013-09-24 | Conditional page fault control for page residency |
US14/035,643 | 2013-09-24 | ||
PCT/US2014/053016 WO2015047642A1 (en) | 2013-09-24 | 2014-08-27 | Conditional page fault control for page residency |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016534486A JP2016534486A (ja) | 2016-11-04 |
JP2016534486A5 true JP2016534486A5 (ja) | 2017-02-09 |
JP6110044B2 JP6110044B2 (ja) | 2017-04-05 |
Family
ID=51619268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544342A Active JP6110044B2 (ja) | 2013-09-24 | 2014-08-27 | ページ常駐に関する条件付きページフォールト制御 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9489313B2 (ja) |
EP (1) | EP3049939A1 (ja) |
JP (1) | JP6110044B2 (ja) |
CN (1) | CN105556487B (ja) |
WO (1) | WO2015047642A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4447977B2 (ja) * | 2004-06-30 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
US9754561B2 (en) * | 2013-10-04 | 2017-09-05 | Nvidia Corporation | Managing memory regions to support sparse mappings |
US10310854B2 (en) | 2015-06-30 | 2019-06-04 | International Business Machines Corporation | Non-faulting compute instructions |
US10061539B2 (en) * | 2015-06-30 | 2018-08-28 | International Business Machines Corporation | Inaccessibility status indicator |
US10282808B2 (en) * | 2016-05-27 | 2019-05-07 | Intel Corporation | Hierarchical lossless compression and null data support |
US20180005349A1 (en) * | 2016-07-03 | 2018-01-04 | Intel Corporation | Buffering graphics tiled resource translations in a data port controller tlb |
US20180024938A1 (en) * | 2016-07-21 | 2018-01-25 | Advanced Micro Devices, Inc. | Allocating physical pages to sparse data sets in virtual memory without page faulting |
US10380342B2 (en) | 2016-07-29 | 2019-08-13 | Qualcomm Incorporated | Kernel-based detection of target application functionality using virtual address mapping |
US10388058B2 (en) | 2017-02-16 | 2019-08-20 | Microsoft Technology Licensing, Llc | Texture residency hardware enhancements for graphics processors |
US10248574B2 (en) * | 2017-05-30 | 2019-04-02 | Intel Corporation | Input/output translation lookaside buffer prefetching |
US10489308B2 (en) * | 2017-06-29 | 2019-11-26 | Intel Corporation | Mitigating attacks on kernel address space layout randomization |
GB2575689B (en) * | 2018-07-20 | 2021-04-28 | Advanced Risc Mach Ltd | Using textures in graphics processing systems |
US10540802B1 (en) | 2019-01-31 | 2020-01-21 | Advanced Micro Devices, Inc. | Residency map descriptors |
US11392698B2 (en) * | 2019-03-15 | 2022-07-19 | Intel Corporation | Active side-channel attack prevention |
CN113674133B (zh) * | 2021-07-27 | 2023-09-05 | 阿里巴巴新加坡控股有限公司 | Gpu集群共享显存系统、方法、装置及设备 |
GB2616643A (en) * | 2022-03-16 | 2023-09-20 | Advanced Risc Mach Ltd | Read-as-X property for page of memory address space |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6650333B1 (en) | 1999-06-09 | 2003-11-18 | 3Dlabs Inc., Ltd. | Multi-pool texture memory management |
US7710424B1 (en) | 2004-11-18 | 2010-05-04 | Nvidia Corporation | Method and system for a texture-aware virtual memory subsystem |
US7447869B2 (en) * | 2005-04-07 | 2008-11-04 | Ati Technologies, Inc. | Method and apparatus for fragment processing in a virtual memory system |
US20070055843A1 (en) | 2005-09-02 | 2007-03-08 | Silicon Graphics, Inc. | Predictive prefaulting in the page fault handler |
US7746352B2 (en) | 2006-11-03 | 2010-06-29 | Nvidia Corporation | Deferred page faulting in virtual memory based sparse texture representations |
US8451281B2 (en) | 2009-06-23 | 2013-05-28 | Intel Corporation | Shared virtual memory between a host and discrete graphics device in a computing system |
US9208084B2 (en) * | 2009-06-29 | 2015-12-08 | Oracle America, Inc. | Extended main memory hierarchy having flash memory for page fault handling |
US20110161620A1 (en) | 2009-12-29 | 2011-06-30 | Advanced Micro Devices, Inc. | Systems and methods implementing shared page tables for sharing memory resources managed by a main operating system with accelerator devices |
US8860743B2 (en) * | 2009-12-31 | 2014-10-14 | Nvidia Corporation | Sparse texture systems and methods |
US8907969B2 (en) * | 2010-12-13 | 2014-12-09 | Advanced Micro Devices, Inc. | Partially resident textures |
-
2013
- 2013-09-24 US US14/035,643 patent/US9489313B2/en active Active
-
2014
- 2014-08-27 JP JP2016544342A patent/JP6110044B2/ja active Active
- 2014-08-27 CN CN201480052005.7A patent/CN105556487B/zh active Active
- 2014-08-27 WO PCT/US2014/053016 patent/WO2015047642A1/en active Application Filing
- 2014-08-27 EP EP14772487.6A patent/EP3049939A1/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016534486A5 (ja) | ||
MX2020010933A (es) | Metodo y aparato de arranque de sistema, dispositivo electronico y medio de almacenamiento. | |
US9329789B1 (en) | Methods and apparatus for efficiently operating on a storage device | |
JP2014179084A5 (ja) | ||
KR101647274B1 (ko) | 이종 컴퓨팅 플랫폼의 상이한 타입 프로세서들 간에 공유된 가상 페이지들의 동적 피닝 | |
US9405703B2 (en) | Translation lookaside buffer | |
JP2017516232A5 (ja) | ||
JP2017501504A5 (ja) | ||
JP2012504821A5 (ja) | ||
US20050114620A1 (en) | Using paging to initialize system memory | |
JP2019506096A5 (ja) | ||
US9189426B2 (en) | Protected access to virtual memory | |
JP2014026635A5 (ja) | ||
JP2021503127A5 (ja) | ||
JP2017516228A5 (ja) | ||
US20140040593A1 (en) | Multiple sets of attribute fields within a single page table entry | |
GB2582097A (en) | Protecting in-memory configuration state registers | |
TW200713034A (en) | Preventing multiple translation lookaside buffer accesses for a same page in memory | |
JP2015505091A5 (ja) | ||
CN106201331A (zh) | 用于写入数据的方法及设备与储存媒体 | |
JP2018523876A5 (ja) | ||
JP2018518777A5 (ja) | ||
BR112015029108B1 (pt) | Controlador de memória, método e meio de armazenamento em computador para sistemas de armazenamento e memória tornada pseudônimo | |
US10254990B2 (en) | Direct access to de-duplicated data units in memory-based file systems | |
JP2014531088A5 (ja) |