JP6110044B2 - ページ常駐に関する条件付きページフォールト制御 - Google Patents
ページ常駐に関する条件付きページフォールト制御 Download PDFInfo
- Publication number
- JP6110044B2 JP6110044B2 JP2016544342A JP2016544342A JP6110044B2 JP 6110044 B2 JP6110044 B2 JP 6110044B2 JP 2016544342 A JP2016544342 A JP 2016544342A JP 2016544342 A JP2016544342 A JP 2016544342A JP 6110044 B2 JP6110044 B2 JP 6110044B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- resident
- access
- fault
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 341
- 238000000034 method Methods 0.000 claims description 86
- 238000012545 processing Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 22
- 230000003139 buffering effect Effects 0.000 claims description 6
- 241000257465 Echinoidea Species 0.000 claims 1
- 244000062793 Sorghum vulgare Species 0.000 claims 1
- 235000019713 millet Nutrition 0.000 claims 1
- 235000019587 texture Nutrition 0.000 description 109
- 239000000872 buffer Substances 0.000 description 17
- 235000019580 granularity Nutrition 0.000 description 16
- 238000009877 rendering Methods 0.000 description 13
- 238000002156 mixing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000013507 mapping Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 206010000210 abortion Diseases 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 235000020004 porter Nutrition 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/302—In image processor or graphics adapter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
Description
New_color=old_color*(1−blend_value)
+incoming_color*(blend_value)。
ら逸脱することなく本開示の構造または技法に変更を行うことができる。
以下に、本願の出願当初の特許請求の範囲に記載された発明が付記される。
[1]非常駐ページを処理する方法であって、前記方法は、前記非常駐ページにアクセスしようと試みることを備え、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記方法は、前記非常駐ページがページフォールトを生成すべきでないことを示すインジケータを検査することに基づいて前記非常駐ページがページフォールトを生じるべきでないと決定することと、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すこととを備える方法。
[2]前記インジケータがビットまたはフラグを備える、[1]に記載の方法。
[3]前記デフォルト値が返されるとき、常駐検査を実行することをさらに備える、[1]に記載の方法。
[4]前記アクセスが、一部常駐テクスチャへの読み出しを備える、[1]に記載の方法。
[5]前記読み出しが非常駐ページに対するものであるとき、前記一部常駐テクスチャの異なる粗さレベルを読み出すことをさらに備える、[4]に記載の方法。
[6]前記アクセスを試みることが、カラーバッファリングのために前記非常駐ページへのアクセスを試みることを備える、[1]に記載の方法。
[7]非常駐ページを処理する方法であって、前記方法は、前記非常駐ページにアクセスしようと試みることを備え、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すことと、前記非常駐ページの前記アクセスが書き込みであって前記非常駐ページがページフォールトを生じるべきでないとき、書き込みを中止することとを備える方法。
[8]物理アドレスがデフォルト値を含んでいる前記メモリページのアドレス値と同じであるかどうかを決定するために、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページの前記アドレス値と比較することをさらに備える、[7]に記載の方法。
[9]デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶され、前記レジスタ中に記憶された前記デフォルト値とデフォルト値を含んでいる前記メモリページの前記アドレス値との間の一致に基づいて、アクセスされているページが非常駐であると決定する、[8]に記載の方法。
[10]ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、[7]に記載の方法。
[11]中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することをさらに備える、[7]に記載の方法。
[12]非常駐ページを処理するための装置であって、前記装置は、前記非常駐ページにアクセスしようと試みることを行うように構成されたプロセッサを備え、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記プロセッサは、前記非常駐ページがページフォールトを生成すべきでないことを示すインジケータを検査することに基づいて前記非常駐ページがページフォールトを生じるべきでないと決定することと、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すこととを行うように構成される、装置。
[13]前記インジケータがビットまたはフラグを備える、[12]に記載の装置。
[14]前記プロセッサは、デフォルト値が返されるとき、常駐検査を実行することを行うようにさらに構成された、[12]に記載の装置。
[15]前記非常駐ページにアクセスするためにアクセスしようと試みるために、前記プロセッサが、一部常駐テクスチャへの読み出しを実行することを行うようにさらに構成された、[12]に記載の装置。
[16]前記プロセッサは、前記読み出しが非常駐ページに対するものであるとき、前記一部常駐テクスチャの異なる粗さレベルを読み出すことを行うようにさらに構成された、[15]に記載の装置。
[17]前記非常駐ページにアクセスしようと試みるために、前記プロセッサが、カラーバッファリングのために前記非常駐ページにアクセスすることを行うようにさらに構成された、[12]に記載の装置。
[18]非常駐ページを処理するための装置であって、前記装置は、前記非常駐ページにアクセスしようと試みることを行うように構成されたプロセッサを備え、前記非常駐ページのアドレスがデフォルト値を含んでいるメモリページを指し、前記プロセッサは、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すことと、前記非常駐ページの前記アクセスが書き込みであって前記非常駐ページがページフォールトを生じるべきでないとき、書き込みを中止することとを行うように構成される、装置。
[19]前記プロセッサが、物理アドレスがデフォルト値を含んでいる前記メモリページのアドレス値と同じであるかどうかを決定するために、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページの前記アドレス値と比較することを行うようにさらに構成された、[18]に記載の装置。
[20]デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶され、前記プロセッサが、前記レジスタ中に記憶された前記デフォルト値とデフォルト値を含んでいる前記メモリページの前記アドレス値との間の一致に基づいて、アクセスされているページが非常駐であると決定することを行うようにさらに構成された、[19]に記載の装置。
[21]ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、[18]に記載の装置。
[22]前記プロセッサは、中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することを行うようにさらに構成された、[18]に記載の装置。
[23]非常駐ページを処理するための装置であって、前記装置は、前記非常駐ページにアクセスしようと試みるための手段を備え、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記装置は、前記非常駐ページがページフォールトを生成すべきでないことを示すインジケータを検査することに基づいて前記非常駐ページがページフォールトを生じるべきでないと決定するための手段と、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、デフォルト値を返すための手段とを備える、装置。
[24]前記インジケータがビットまたはフラグを備える、[23]に記載の装置。
[25]デフォルト値が返されるとき、常駐検査を実行するための手段をさらに備える、[23]に記載の装置。
[26]ページが非常駐ページであることをクライアントに通知するための装置であって、前記装置は、非常駐ページにアクセスするための手段を備え、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記装置は、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すための手段と、前記非常駐ページの前記アクセスが書き込みであって前記非常駐ページがページフォールトを生じるべきでないとき、書き込みを中止するための手段とを備える、装置。
[27]物理アドレスがデフォルト値を含んでいる前記メモリページのアドレス値と同じであるかどうかを決定するために、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページの前記アドレス値と比較するための手段をさらに備える、[26]に記載の装置。
[28]デフォルト値を含んでいる前記メモリページの前記アドレス値を記憶するためのレジスタ手段と、前記レジスタ手段の中に記憶された前記デフォルト値とデフォルト値を含んでいる前記メモリページの前記アドレス値との間の一致に基づいて、アクセスされているページが非常駐であると決定するための手段とをさらに備える、[27]に記載の装置。
[29]中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算するための手段をさらに備える、[26]に記載の装置。
[30]非一時的コンピュータ可読記憶媒体であって、前記非一時的コンピュータ可読記憶媒体は、1つまたは複数のプロセッサによる実行時に、前記1つまたは複数のプロセッサに、非常駐ページにアクセスしようと試みることを行わせる命令を記憶し、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記非一時的コンピュータ可読記憶媒体は、前記1つまたは複数のプロセッサによる実行時に、前記1つまたは複数のプロセッサに、前記非常駐ページがページフォールトを生成すべきでないことを示すインジケータを検査することに基づいて前記非常駐ページがページフォールトを生じるべきでないと決定することと、前記非常駐ページの前記アクセスが読み出しであり、前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという指示を返し、前記デフォルト値を返すこととを行わせる命令を記憶する、非一時的コンピュータ可読記憶媒体。
[31]非一時的コンピュータ可読記憶媒体であって、前記非一時的コンピュータ可読記憶媒体は、1つまたは複数のプロセッサによる実行時に、前記1つまたは複数のプロセッサに、非常駐ページにアクセスしようと試みることを行わせる命令を記憶し、前記非常駐ページのアドレスは、デフォルト値を含んでいるメモリページを指し、前記非一時的コンピュータ可読記憶媒体は、前記1つまたは複数のプロセッサによる実行時に、前記1つまたは複数のプロセッサに、前記非常駐ページの前記アクセスが読み出しであって前記非常駐ページがページフォールトを生じるべきでないとき、メモリ読み出しが変換しなかったという、前記デフォルト値を返す指示を返すことと、前記非常駐ページの前記アクセスが書き込みであって前記非常駐ページがページフォールトを生じるべきでないとき、書き込みを中止することとを行わせる命令を記憶する、非一時的コンピュータ可読記憶媒体。
Claims (31)
- 非常駐ページを処理する方法であって、
前記方法は、メモリ管理ユニット(MMU)を用いて、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定することを備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記方法は、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことを備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記MMUを用いて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページへのアクセスが読み出しであるときにはデフォルト値へのアドレスとを返すことと、
前記MMUを用いて、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記方法は、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことを備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサを用いて、前記第2の非常駐ページのページフォールトを示す情報を受け取ることと
を備える、
方法。 - 前記1つ以上の値の第1のセットを読み出すことは、ビットまたはフラグを読み出すことを含み、
前記ページフォールトが生じることになるか生じないことになるかを決定することは、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定することを含む、請求項1に記載の方法。 - 前記デフォルト値が返されるとき、常駐検査を実行することをさらに備える、請求項1に記載の方法。
- 前記アクセスが、一部常駐テクスチャへの読み出しを含む、請求項1に記載の方法。
- 前記第1の非常駐ページへのアクセスの一部として前記一部常駐テクスチャの粗さレベルを読み出すことをさらに備える、請求項4に記載の方法。
- 前記プロセッサがアクセスしようと試みたと決定することが、前記プロセッサがカラーバッファリングのために前記第1の非常駐ページにアクセスしようと試みたと決定することを含む、請求項1に記載の方法。
- 非常駐ページを処理する方法であって、
前記方法は、メモリ管理ユニット(MMU)を用いて、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定することを備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記方法は、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことを備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサによる前記第1の非常駐ページの書き込みアクセスを中止することと、
前記MMUを用いて、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記方法は、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことを備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記方法は、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUを用いて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサを用いて、前記第2の非常駐ページのページフォールトを示す情報を受け取ることと
を備える、
方法。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記方法は、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較することをさらに備え、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと前記比較に基づいて決定することを含む、
請求項7に記載の方法。 - デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶される、請求項8に記載の方法。
- 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記1つ以上の値を読み出すことは、前記デフォルト値を読み出すことを含み、
ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、
請求項7に記載の方法。 - 中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することをさらに備える、請求項7に記載の方法。
- 非常駐ページを処理するための装置であって、
前記装置は、
複数のページを備えるメモリと、
集積回路を含むプロセッサと
を備え、
前記プロセッサは、第1の非常駐ページにアクセスしようと試みるように構成され、
前記第1の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記プロセッサは、第2の非常駐ページにアクセスしようと試みるように構成され、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記装置は、集積回路を含むメモリ管理ユニット(MMU)を備え、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することと、
前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記プロセッサが前記前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することと、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページのアクセスが読み出しであるときにはデフォルト値へのアドレスとを返すことと、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るように構成される、
装置。 - 前記1以上の値の第1のセットを読み出すために、前記MMUは、ビットまたはフラグを読み出すように構成され、
前記MMUは、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定するように構成される、請求項12に記載の装置。 - 前記プロセッサは、前記デフォルト値が返されるとき、常駐検査を実行することを行うようにさらに構成された、請求項12に記載の装置。
- 前記第1の非常駐ページにアクセスしようと試みるために、前記プロセッサが、一部常駐テクスチャへの読み出しを実行することを行うようにさらに構成された、請求項12に記載の装置。
- 前記プロセッサは、前記非常駐ページへのアクセスの一部として前記一部常駐テクスチャの粗さレベルを読み出すことを行うようにさらに構成された、請求項15に記載の装置。
- 前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定するために、前記プロセッサが、カラーバッファリングのために前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することを行うようにさらに構成された、請求項12に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
複数のページを備えるメモリと、
集積回路を含むプロセッサと
を備え、
前記プロセッサは、第1の非常駐ページにアクセスしようと試みることを行うように構成され、
前記第1の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記プロセッサは、第2の非常駐ページにアクセスしようと試みるように構成され、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記装置は、集積回路を含むメモリ管理ユニット(MMU)を備え、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定することと、
前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記第1の非常駐ページの前記アクセスが書き込みであるときには、書き込みを中止するように構成され、
前記MMUは、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定することと、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すことと
を行うように構成され、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定することを行うように構成され、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るように構成される、
装置。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記MMUが、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較することを行うようにさらに構成され、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと決定するために、前記MMUは、前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたと前記比較に基づいて決定するように構成される、
請求項18に記載の装置。 - デフォルト値を含んでいる前記メモリページの前記アドレス値がレジスタ中に記憶される、請求項19に記載の装置。
- 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記1以上の値を読み出すために、前記MMUは、前記デフォルト値を読み出すように構成され、
ページが常駐であるか、または非常駐であるかを前記デフォルト値が示す、
請求項18に記載の装置。 - 前記プロセッサは、中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算することを行うようにさらに構成された、請求項18に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
プロセッサと、
メモリ管理ユニット(MMU)と
を備え、
前記MMUは、前記プロセッサが第1の非常駐ページにアクセスしようと試みたと決定するための手段を備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すための手段を備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記1つ以上の値の第1のセットに基づく前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の第1の値に基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段と、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページの前記アクセスが読み出しであるときには前記プロセッサに対するデフォルト値のためのアドレスとを返すための手段と、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定するための手段と、
前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すための手段と
を備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段を備え、
前記プロセッサは、前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るための手段を備える、
装置。 - 前記1以上の値の第1のセットを読み出すための手段は、ビットまたはフラグを読み出すための手段を含み、
前記ページフォールトが生じることになるか生じないことになるかを決定するための手段は、前記ページフォールトが生じることになるか生じないことになるかを前記ビットまたはフラグに基づいて決定するための手段を備える、請求項23に記載の装置。 - デフォルト値が返されるとき、常駐検査を実行するための手段をさらに備える、請求項23に記載の装置。
- 非常駐ページを処理するための装置であって、
前記装置は、
プロセッサと、
メモリ管理ユニット(MMU)と
を備え、
前記MMUは、前記プロセッサが第1の非常駐ページにアクセスしようと試みたと決定するための手段を備え、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出すための手段を備え、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段と、
前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定する手段と
を備え、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記MMUは、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出すための手段を備え、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記MMUは、前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定するための手段を備え、
前記プロセッサは、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定とに応じて、前記第1の非常駐ページの書き込みアクセスを中止するための手段と、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定に応じて、前記第2の非常駐ページのページフォールトを示す情報を受け取るための手段と
を備える、装置。 - 前記第1の非常駐ページへのアドレスは、デフォルト値を含んでいるメモリページを指し、
前記装置は、ページテーブル中のアドレスを、デフォルト値を含んでいる前記メモリページのアドレス値と比較するための手段をさらに備え、
前記プロセッサが前記非常駐ページにアクセスしようと試みたと決定するための手段は、前記プロセッサが前記非常駐ページにアクセスしようと試みたと前記比較に基づいて決定するための手段を備える、
請求項26に記載の装置。 - デフォルト値を含んでいる前記メモリページの前記アドレス値を記憶するための手段をさらに備える、請求項27に記載の装置。
- 中止された書き込みから失われたデータが後で必要とされる場合、前記データを再計算するための手段をさらに備える、請求項26に記載の装置。
- 非一時的コンピュータ可読記憶媒体であって、
前記非一時的コンピュータ可読記憶媒体は、実行時に、メモリ管理ユニット(MMU)に、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定させる命令を記憶し、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出させる命令を記憶し、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定に応じて、前記MMUに、前記プロセッサへと、メモリ読み出しが変換しなかったという指示と、前記第1の非常駐ページの前記アクセスが読み出しであるときにはデフォルト値へのアドレスを返させ、
前記MMUに、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定させる、
命令を記憶し、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出させる命令を記憶し、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサに、前記第2の非常駐ページのページフォールトを示す情報を受け取らせる、
命令を記憶する、非一時的コンピュータ可読記憶媒体。 - 非一時的コンピュータ可読記憶媒体であって、
前記非一時的コンピュータ可読記憶媒体は、実行時に、メモリ管理ユニット(MMU)に、プロセッサが第1の非常駐ページにアクセスしようと試みたと決定させる命令を記憶し、
前記第1の非常駐ページは、メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第1の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第1の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第1のセットを読み出させる命令を記憶し、
前記1つ以上の値の第1のセットは、前記第1の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第1の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第1の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1以上の値の第1のセットに基づいて、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第1の非常駐ページがテクスチャ情報用であることと、前記第1の非常駐ページへのアクセスから前記ページフォールトが生じないことになるとの決定に応じて、前記プロセッサに、前記第1の非常駐ページの書き込みアクセスを中止させ、
前記MMUに、前記プロセッサが第2の非常駐ページにアクセスしようと試みたと決定させる、
命令を記憶し、
前記第2の非常駐ページは、前記メモリ内のページにマッピングしないページを備え、
前記非一時的コンピュータ可読記憶媒体は、実行時に、前記MMUに、前記第2の非常駐ページがテクスチャ情報用であるかテクスチャ情報用でないかに基づいて、前記第2の非常駐ページへのアクセスからページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを示す1つ以上の値の第2のセットを読み出させる命令を記憶し、
前記1つ以上の値の第2のセットは、前記第2の非常駐ページがテクスチャ情報用であることに基づいて前記ページフォールトが生じないことになると示し、前記第2の非常駐ページがテクスチャ情報用でないことに基づいて前記ページフォールトが生じることになると示し、
前記非一時的コンピュータ可読記憶媒体は、実行時に、
前記プロセッサが前記第2の非常駐ページにアクセスしようと試みたとの決定に応じて、前記MMUに、前記1つ以上の値の第2のセットに基づいて、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるかどうか、または、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じないことになるかどうかを決定させ、
前記第2の非常駐ページがテクスチャ情報用でないことと、前記第2の非常駐ページへのアクセスから前記ページフォールトが生じることになるとの決定とに応じて、前記プロセッサに、前記第2の非常駐ページのページフォールトを示す情報を受け取らせる、
命令を記憶する、
非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/035,643 | 2013-09-24 | ||
US14/035,643 US9489313B2 (en) | 2013-09-24 | 2013-09-24 | Conditional page fault control for page residency |
PCT/US2014/053016 WO2015047642A1 (en) | 2013-09-24 | 2014-08-27 | Conditional page fault control for page residency |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016534486A JP2016534486A (ja) | 2016-11-04 |
JP2016534486A5 JP2016534486A5 (ja) | 2017-02-09 |
JP6110044B2 true JP6110044B2 (ja) | 2017-04-05 |
Family
ID=51619268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544342A Active JP6110044B2 (ja) | 2013-09-24 | 2014-08-27 | ページ常駐に関する条件付きページフォールト制御 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9489313B2 (ja) |
EP (1) | EP3049939A1 (ja) |
JP (1) | JP6110044B2 (ja) |
CN (1) | CN105556487B (ja) |
WO (1) | WO2015047642A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4447977B2 (ja) * | 2004-06-30 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
US9754561B2 (en) * | 2013-10-04 | 2017-09-05 | Nvidia Corporation | Managing memory regions to support sparse mappings |
US10310854B2 (en) | 2015-06-30 | 2019-06-04 | International Business Machines Corporation | Non-faulting compute instructions |
US10061539B2 (en) * | 2015-06-30 | 2018-08-28 | International Business Machines Corporation | Inaccessibility status indicator |
US10282808B2 (en) * | 2016-05-27 | 2019-05-07 | Intel Corporation | Hierarchical lossless compression and null data support |
US20180005349A1 (en) * | 2016-07-03 | 2018-01-04 | Intel Corporation | Buffering graphics tiled resource translations in a data port controller tlb |
US20180024938A1 (en) * | 2016-07-21 | 2018-01-25 | Advanced Micro Devices, Inc. | Allocating physical pages to sparse data sets in virtual memory without page faulting |
US10380342B2 (en) | 2016-07-29 | 2019-08-13 | Qualcomm Incorporated | Kernel-based detection of target application functionality using virtual address mapping |
US10388058B2 (en) | 2017-02-16 | 2019-08-20 | Microsoft Technology Licensing, Llc | Texture residency hardware enhancements for graphics processors |
US10248574B2 (en) * | 2017-05-30 | 2019-04-02 | Intel Corporation | Input/output translation lookaside buffer prefetching |
US10489308B2 (en) * | 2017-06-29 | 2019-11-26 | Intel Corporation | Mitigating attacks on kernel address space layout randomization |
GB2575689B (en) * | 2018-07-20 | 2021-04-28 | Advanced Risc Mach Ltd | Using textures in graphics processing systems |
US10540802B1 (en) | 2019-01-31 | 2020-01-21 | Advanced Micro Devices, Inc. | Residency map descriptors |
US11392698B2 (en) * | 2019-03-15 | 2022-07-19 | Intel Corporation | Active side-channel attack prevention |
CN113674133B (zh) * | 2021-07-27 | 2023-09-05 | 阿里巴巴新加坡控股有限公司 | Gpu集群共享显存系统、方法、装置及设备 |
GB2616643A (en) * | 2022-03-16 | 2023-09-20 | Advanced Risc Mach Ltd | Read-as-X property for page of memory address space |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6650333B1 (en) | 1999-06-09 | 2003-11-18 | 3Dlabs Inc., Ltd. | Multi-pool texture memory management |
US7710424B1 (en) | 2004-11-18 | 2010-05-04 | Nvidia Corporation | Method and system for a texture-aware virtual memory subsystem |
US7447869B2 (en) * | 2005-04-07 | 2008-11-04 | Ati Technologies, Inc. | Method and apparatus for fragment processing in a virtual memory system |
US20070055843A1 (en) | 2005-09-02 | 2007-03-08 | Silicon Graphics, Inc. | Predictive prefaulting in the page fault handler |
US7746352B2 (en) | 2006-11-03 | 2010-06-29 | Nvidia Corporation | Deferred page faulting in virtual memory based sparse texture representations |
US8451281B2 (en) | 2009-06-23 | 2013-05-28 | Intel Corporation | Shared virtual memory between a host and discrete graphics device in a computing system |
US9208084B2 (en) * | 2009-06-29 | 2015-12-08 | Oracle America, Inc. | Extended main memory hierarchy having flash memory for page fault handling |
US20110161620A1 (en) | 2009-12-29 | 2011-06-30 | Advanced Micro Devices, Inc. | Systems and methods implementing shared page tables for sharing memory resources managed by a main operating system with accelerator devices |
US8860743B2 (en) * | 2009-12-31 | 2014-10-14 | Nvidia Corporation | Sparse texture systems and methods |
US8907969B2 (en) * | 2010-12-13 | 2014-12-09 | Advanced Micro Devices, Inc. | Partially resident textures |
-
2013
- 2013-09-24 US US14/035,643 patent/US9489313B2/en active Active
-
2014
- 2014-08-27 EP EP14772487.6A patent/EP3049939A1/en not_active Ceased
- 2014-08-27 CN CN201480052005.7A patent/CN105556487B/zh active Active
- 2014-08-27 WO PCT/US2014/053016 patent/WO2015047642A1/en active Application Filing
- 2014-08-27 JP JP2016544342A patent/JP6110044B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN105556487A (zh) | 2016-05-04 |
EP3049939A1 (en) | 2016-08-03 |
WO2015047642A1 (en) | 2015-04-02 |
CN105556487B (zh) | 2019-04-02 |
US9489313B2 (en) | 2016-11-08 |
US20150089146A1 (en) | 2015-03-26 |
JP2016534486A (ja) | 2016-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110044B2 (ja) | ページ常駐に関する条件付きページフォールト制御 | |
JP5844485B2 (ja) | グラフィックス処理システムにおけるメモリアクセス帯域幅をデスティネーションアルファ値に基づいて減少させるための技法 | |
US9134954B2 (en) | GPU memory buffer pre-fetch and pre-back signaling to avoid page-fault | |
US9311743B2 (en) | Selectively merging partially-covered tiles to perform hierarchical z-culling | |
US9530245B2 (en) | Packing multiple shader programs onto a graphics processor | |
US9569862B2 (en) | Bandwidth reduction using texture lookup by adaptive shading | |
US8823724B2 (en) | Sparse texture systems and methods | |
JP5694570B2 (ja) | グラフィックス処理のためのデータストレージアドレス割当て | |
US8022958B2 (en) | Indexes of graphics processing objects in graphics processing unit commands | |
US10114760B2 (en) | Method and system for implementing multi-stage translation of virtual addresses | |
US10078883B2 (en) | Writing graphics data from local memory to system memory | |
US20140040553A1 (en) | Cache data migration in a multicore processing system | |
KR20190078086A (ko) | 프리페칭된 그래픽스 데이터를 이용하여 타일 기반 렌더링을 수행하는 방법 및 장치 | |
US20180293761A1 (en) | Multi-step texture processing with feedback in texture unit | |
US8681169B2 (en) | Sparse texture systems and methods | |
US8860743B2 (en) | Sparse texture systems and methods | |
US20180189179A1 (en) | Dynamic memory banks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170105 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170105 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6110044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |