JP2017516228A5 - - Google Patents

Claims (12)

1. メモリと、
   ハードウェアバッファと、
   コアのセットを有するプロセッサと、を備え、前記プロセッサは、
   ゲストコードをネイティブコードに変換することと、
   変換後ゲストコードを前記プロセッサのコードキャッシュに格納することと、
   前記コードキャッシュにおける変換後コードの各位置を追跡するように前記ハードウェアバッファを維持することであり、前記ハードウェアバッファが、前記コードキャッシュにおける変換後ゲストコードの各位置と関連付けられた前記メモリ中の各位置への各アクセスに基づいて更新される、維持することと、
   前記ハードウェアバッファへのアクセス後、前記各アクセスに関連付けられた前記メモリにおける前記各位置を書き換える要求を実行することと、
   を行い、
   前記プロセッサは、前記要求が、変換後ゲストコードを含む前記コードキャッシュにおける位置と関連付けられたメモリ中の位置を書き換えるためのものである場合、例外を発生させ、
   前記メモリは、前記コードキャッシュに存在する変換後コードを追跡するべく、前記ハードウェアバッファと関連付けられたテーブルを含み、当該追跡することは、ゲストコードへの書き換え、ゲストコードへの書き換えに応答して発生する例外の種類、および前記ゲストコードがネイティブコードに変換されたかを追跡することを含む
   装置。
2. 前記ハードウェアバッファが、前記ハードウェアバッファと関連付けられた前記テーブルのキャッシュとして働くためのものであり、前記ハードウェアバッファが、前記ハードウェアバッファと関連付けられた前記テーブルのデータの部分集合を含む、請求項１に記載の装置。
3. 前記プロセッサが、ゲストコード分岐に応答して例外を発生させる、請求項１または２に記載の装置。
4. 前記要求が、自己書き換えコードによる格納である、請求項１から３のいずれか一項に記載の装置。
5. 前記要求が、直接メモリアクセス（ＤＭＡ）書き込みである、請求項１から３のいずれか一項に記載の装置。
6. 前記プロセッサが、前記ハードウェアバッファを備える、請求項１から５のいずれか一項に記載の装置。
7. メモリと、
   ハードウェアバッファ、コードキャッシュ、及びコアのセットを有するプロセッサと、を備え、前記プロセッサは、
   ゲストコードをネイティブコードに変換することと、
   変換後ゲストコードを前記プロセッサの前記コードキャッシュに格納することと、
   前記コードキャッシュにおける変換後コードの各位置を追跡するように前記ハードウェアバッファを維持することであり、前記ハードウェアバッファが、前記コードキャッシュにおける変換後ゲストコードの各位置と関連付けられた前記メモリ中の各位置への各アクセスに基づいて更新される、維持することと、
   前記コードキャッシュに存在する変換後コードを追跡するべく前記ハードウェアバッファと関連付けられたテーブルを維持することであり、前記メモリが、前記ハードウェアバッファと関連付けられた前記テーブルを含む、維持することと、
   前記ハードウェアバッファへのアクセス後、前記各アクセスに関連付けられた前記メモリにおける前記各位置を書き換える要求を実行することと、を行い、
   前記プロセッサは、前記要求が、変換後ゲストコードを含む前記コードキャッシュにおける位置と関連付けられたメモリ中の位置を書き換えるためのものである場合、例外を発生させ、
   前記メモリは、前記コードキャッシュに存在する変換後コードを追跡するべく前記ハードウェアバッファと関連付けられたテーブルを含み、当該追跡することは、ゲストコードへの書き換え、ゲストコードへの書き換えに応答して発生する例外の種類、および前記ゲストコードがネイティブコードに変換されたかを追跡することを含む
   システム。
8. 前記ハードウェアバッファが、前記ハードウェアバッファと関連付けられた前記テーブルのキャッシュとして働くためのものであり、前記ハードウェアバッファが、前記ハードウェアバッファと関連付けられた前記テーブルのデータの部分集合を含む、請求項７に記載のシステム。
9. 前記プロセッサが、ゲストコード分岐に応答して例外を発生させる、請求項７または８に記載のシステム。
10. 前記要求が、自己書き換えコードによる格納である、請求項７から９のいずれか一項に記載のシステム。
11. 前記要求が、直接メモリアクセス（ＤＭＡ）書き込みである、請求項７から９のいずれか一項に記載のシステム。
12. プログラムであって、プロセッサに、
    ゲストコードをネイティブコードに変換することと、
    変換後ゲストコードを前記プロセッサのコードキャッシュに格納することと、
    前記コードキャッシュにおける変換後コードの各位置を追跡するようにハードウェアバッファを維持することであり、前記ハードウェアバッファが、前記コードキャッシュにおける変換後ゲストコードの各位置と関連付けられたメモリ中の各位置への各アクセスに基づいて更新される、維持することと、
    前記ハードウェアバッファへのアクセス後、前記各アクセスに関連付けられた前記メモリにおける前記各位置を書き換える要求を実行することと、
    を実行させ、
    前記プロセッサは、前記要求が、変換後ゲストコードを含む前記コードキャッシュにおける位置と関連付けられたメモリ中の位置を書き換えるためのものである場合、例外を発生させ、
    前記メモリは、前記コードキャッシュに存在する変換後コードを追跡するべく前記ハードウェアバッファと関連付けられたテーブルを含み、当該追跡することは、ゲストコードへの書き換え、ゲストコードへの書き換えに応答して発生する例外の種類、および前記ゲストコードがネイティブコードに変換されたかを追跡することを含む
    プログラム。