JP2013218709A - マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム - Google Patents

マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム Download PDF

Info

Publication number
JP2013218709A
JP2013218709A JP2013103471A JP2013103471A JP2013218709A JP 2013218709 A JP2013218709 A JP 2013218709A JP 2013103471 A JP2013103471 A JP 2013103471A JP 2013103471 A JP2013103471 A JP 2013103471A JP 2013218709 A JP2013218709 A JP 2013218709A
Authority
JP
Japan
Prior art keywords
register
unit
register unit
resulting
halfword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013103471A
Other languages
English (en)
Inventor
Codrescu Lucian
ルシアン・コドレスキュ
Plondke Erich
エリック・プロンドケ
Zeng Mao
マオ・ジェング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013218709A publication Critical patent/JP2013218709A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

【課題】ディジタル信号プロセッサなどのマイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステムを提供する。
【解決手段】レジスタファイル構造内で隣接せずに配置されている第１のレジスタ部５１０、および第２のレジスタ部５２０が、処理部内のレジスタファイル構造から取り出され、単一の命令の実行中に組み合わされて、結果としてのレジスタ部５３０を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。代替として、第１のレジスタ部から、第１のハーフワード部が取り出され、第２のレジスタ部から、第２のハーフワード部が取り出され、単一の命令の実行中に、結果としてのレジスタ部の、対応する高い部分および低い部分にさらに入力されて、結果としてレジスタ部を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。
【選択図】図５

Description

本発明は、一般に、マイクロプロセッサに関し、より具体的には、例えば、ディジタル信号プロセッサなどのマイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステムに関する。
通常、コンピュータシステムは、コンピュータシステムのメモリ内に格納された値に対して操作を実行し、コンピュータシステムの全体的な動作を管理するように構成された１つまたは複数のマイクロプロセッサ部を含む。また、これらのコンピュータシステムは、例えば、サウンドカードおよび／またはビデオカードなどの、様々なマルチメディア部を含み、各マルチメディア部は、それぞれのマルチメディア部内で複雑な数学計算を実行する、例えば、ＤＳＰ（ディジタル信号プロセッサ）などの１つまたは複数のプロセッサをさらに含む。
ＤＳＰ（ディジタル信号プロセッサ）は、例えば、１つまたは複数のＡＬＵ（算術論理演算部）、１つまたは複数のＭＡＣ（multiply-and-accumulate unit）、ならびにＤＳＰ内の命令セットによって指定された動作を実行するように構成された他の機能部などの、そのような数学計算を実行するように特に構成されたハードウェア実行部を通常、含む。そのような動作には、例えば、関連する命令セットによってそれぞれが定義された、算術演算、論理演算、およびその他のデータ処理演算が含まれることが可能である。
一般に、ＤＳＰ内の実行部は、メモリおよび実行部に結合されたレジスタファイルからデータおよびオペランドを読み取り、命令動作を実行し、結果をレジスタファイルの中に格納する。レジスタファイルは、単一のレジスタとして、または隣接する２つのレジスタ部の整列されたペアとしてそれぞれがアクセス可能である、複数のレジスタ部を含む。しかし、例えば、データを足す動作または引く動作などの、いくつかの特定の動作は、レジスタファイル内の別々のレジスタ部からのデータが、命令の実行のために適切に整列されることを要求する。このため、必要とされているのは、そのようなレジスタ部内に格納されたデータの適切な整列を可能にするために、単一の命令の実行中に、ＤＳＰ内の隣接していない複数のレジスタ部を組み合わせる方法およびシステムである。
例えば、ディジタル信号プロセッサなどのマイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステムが、説明される。一実施形態では、第１のレジスタ部、および第２のレジスタ部が、処理部内のレジスタファイル構造から取り出され、第１のレジスタ部と、第２のレジスタ部とは、レジスタファイル構造内で隣接せずに配置されている。第１のレジスタ部と、第２のレジスタ部とは、単一の命令の実行中にさらに組み合わされて、結果としてレジスタ部を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。
代替の実施形態において、第１のレジスタ部、および第２のレジスタ部の取り出しに続いて、第１のレジスタ部から、第１のハーフワード（half word）部が取り出され、第２のレジスタ部から、第２のハーフワード部（half word unit）が、取り出される。第１のハーフワード部、および第２のハーフワード部は、単一の命令の実行中に、結果としてのレジスタ部の、対応する高い部分および低い部分にさらに入力されて、結果としてのレジスタ部を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。
命令セットが内部で実行されることが可能なディジタル信号処理システムを示すブロック図。 ディジタル信号処理システム内の汎用レジスタ構造の一実施形態を示すブロック図。 ＶＬＩＷ（超長命令語）ディジタル信号処理システムアーキテクチャの一実施形態を示すブロック図。 ディジタル信号処理システム内のレジスタ部を組み合わせる方法の一実施形態を示す流れ図。 図４に関連して説明されるレジスタ部を組み合わせる方法を示すブロック図。 ディジタル信号処理システム内のレジスタ部を組み合わせる方法の代替の実施形態を示す流れ図。 図６に関連して説明されるレジスタ部を組み合わせる方法を示すブロック図。
例えば、ディジタル信号プロセッサなどのマイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステムが、説明される。以下に説明されるシステムは、ＤＳＰ（ディジタル信号プロセッサ）が、レジスタ部を組み合わせることを可能にするものの、本システムは、マイクロプロセッサ部、あるいは単一の命令の実行中に、複数のレジスタ部を組み合わせて、結果としてより大きいレジスタ部（resulting larger resister）にすることができる他の任意の処理部を使用して、実施されてもよいことを理解されたい。
一般に、ＤＳＰ内の実行部は、レジスタファイルからデータおよびオペランドを読み取り、命令動作を実行し、結果をレジスタファイルの中に格納する。レジスタファイルは、単一のレジスタとして、または隣接する２つのレジスタ部の整列されたペアとしてそれぞれがアクセス可能である、複数のレジスタ部を含む。しかし、例えば、データを足す動作または引く動作などの、いくつかの特定の動作は、レジスタファイル内の別々のレジスタ部からのデータが、命令の実行のために適切に整列されることを要求する。後段で詳細に説明される実施形態は、その後のベクトル演算に備えて、そのようなレジスタ部内に格納されたデータの適切な整列を可能にするために、単一の命令の実行中にＤＳＰ内の隣接していない複数のレジスタ部の組み合わせ／連結を円滑にする。
一実施形態では、第１のレジスタ部、および第２のレジスタ部が、処理部内のレジスタファイル構造から取り出され、第１のレジスタ部と、第２のレジスタ部とは、レジスタファイル構造内で隣接せずに配置されている。第１のレジスタ部と、第２のレジスタ部とは、単一の命令の実行中にさらに組み合わされて、結果としてより大きいレジスタ部を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。
代替の実施形態において、第１のレジスタ部、および第２のレジスタ部の取り出しに続いて、第１のレジスタ部からの第１のハーフワード部、および第２のレジスタ部からの第２のハーフワード部が、取り出される。第１のハーフワード部、および第２のハーフワード部は、単一の命令の実行中に、結果としてのレジスタ部の、対応する高い部分および低い部分にさらに入力されて、結果としてレジスタ部を形成する。最後に、結果としてのレジスタ部が、さらなる処理のためにレジスタファイル構造内に格納される。
図１は、命令セットが内部で実行されることが可能なディジタル信号処理システムのブロック図である。図１に示されるとおり、ディジタル信号処理システム１００は、処理部１１０と、メモリ１５０と、処理部１１０をメモリ１５０に結合する１つまたは複数のバス１６０とを含む。
メモリ１５０は、例えば、ＶＬＩＷ（超長命令語）コンパイラによって生成されるＶＬＩＷパケットの形態などで、データおよび命令を格納し、各ＶＬＩＷパケットは、１つまたは複数の命令を備える。パケットの各命令は、通常、所定の幅であり、メモリ１５０内に或る特定のアドレスを有し、したがって、パケットの中の第１の命令は、通常、このパケットの最後の命令と比べて、より低いメモリアドレスを有する。メモリに関するアドレス指定スキームは、当技術分野でよく知られており、本明細書で詳細に説明することはしない。メモリ１５０の中の命令は、バス１６０を介して処理部１１０に読み込まれる。
処理部１１０は、１つまたは複数のパイプライン１４０を介して１つまたは複数のレジスタファイル構造１２０に結合された中央処理装置コア１３０をさらに備える。処理部１１０は、１つまたは複数のマイクロプロセッサ、ディジタル信号プロセッサなどをさらに備える。
レジスタファイル１２０は、汎用の演算をサポートし、図２に関連して、後段でさらに詳細に説明される汎用レジスタ部のセットと、例えば、ハードウェアループ、述語、およびその他の特殊なオペランドなどの専用機能をサポートする制御レジスタ部のセットとをさらに備える。
図２は、ディジタル信号処理システム内の汎用レジスタ構造の一実施形態を示すブロック図である。図２に示されるとおり、一実施形態では、レジスタファイル１２０内の汎用レジスタファイル構造２００は、例えば、３２個の３２ビット幅のレジスタ部２１０などの、複数のレジスタ部を含み、各レジスタ部は、単一のレジスタとして、または隣接する２つのレジスタ部２１０の整列されたペア２２０としてそれぞれがアクセス可能である。
汎用レジスタ部２１０は、適切な命令に基づいて、複数の名前で参照されることが可能である。例えば、レジスタ部２１０は、Ｒ０、Ｒ１、．．．、Ｒ３０、およびＲ３１として個々に参照されることが可能である。さらに、レジスタ部Ｒ０と、レジスタ部Ｒ１とが、Ｒ１：０として参照される６４ビットのレジスタペア２２０を形成することが可能である。同様に、レジスタ部Ｒ２と、レジスタ部Ｒ３とが、Ｒ３：２として参照される６４ビットのレジスタペア２２０を形成することが可能であり、レジスタ部Ｒ２８と、レジスタ部Ｒ２９とが、Ｒ２９：２８として参照される６４ビットのレジスタペア２２０を形成することが可能であり、さらに、レジスタ部Ｒ３０と、レジスタ部Ｒ３１とが、Ｒ３１：３０として参照される６４ビットのレジスタペア２２０を形成することが可能である。
一実施形態では、汎用レジスタ部２１０が、例えば、アドレス生成、スカラー算術、およびベクトル算術などの、汎用計算目的で使用され、読み込み／格納命令のためのアドレス、数値命令のためのデータオペランド、およびベクトル命令のためのベクトルオペランドを含め、命令のためのすべてのオペランドを提供する。
図３は、ＶＬＩＷ（超長命令語）ディジタル信号処理システムアーキテクチャの一実施形態を示すブロック図である。ＶＬＩＷシステムアーキテクチャ３００は、命令読み込みバス３２０、データ読み込みバス３２２、およびデータ読み込み／格納バス３２４を介してＤＳＰ（ディジタル信号プロセッサ）３３０に結合されたメモリ３１０を含む。
一実施形態では、メモリ３１０は、例えば、１つないし４つの命令を有するＶＬＩＷパケットの形態で、データおよび命令を格納する。メモリ３１０内に格納された命令は、命令読み込みバス３２０を介してＤＳＰ３３０に読み込まれる。一実施形態では、各命令は、４ワード幅を有する１２８ビット命令読み込みバス３２０を介してＤＳＰ３３０に読み込まれる、３２ビットワード幅を有する。一実施形態では、メモリ３１０は、命令とデータの両方を格納する３２ビットアドレス空間を有し、リトルエンディアンモードで動作する、統合されたバイトアドレス指定可能なメモリである。
一実施形態では、ＤＳＰ３３０は、シーケンサ３３５と、４つの処理部または実行部３４５のための４つのパイプライン３４０と、例えば、図２に関連して詳細に説明される汎用レジスタファイル構造２００などの汎用レジスタファイル構造３５０（複数の汎用レジスタ部を備える）と、制御レジスタファイル構造３６０とを備える。シーケンサ３３５は、メモリ３１０から命令のパケットを受信し、この命令内に含まれる情報を使用して、受信された各パケットの各命令に関して、適切なパイプライン３４０、およびそれぞれの実行部３４５を決定する。パケットの各命令に関して、この決定を行った後、シーケンサ３３５は、これらの命令を、適切な実行部３４５による処理のために、適切なパイプライン３４０に入力する。
一実施形態では、実行部３４５は、ベクトルシフト部、ベクトルＭＡＣ部、読み込み部、および読み込み／格納部をさらに備える。ベクトルシフト部３４５は、例えば、シフトおよび追加／サブ動作、シフトおよび論理動作、並べ替え動作、述語動作、ビット操作、およびベクトルハーフワード／ワードシフトなどのＳ型（シフト部）命令、６４ビット算術および論理動作などの６４型（６４ビット算術）命令、３２ビット論理動作、並べ替え動作、３２ビット算術動作などの３２型（３２ビット算術）命令、ジャンプ／呼び出しＰＣ関係動作などのＪ型（ジャンプ）命令、制御レジスタ転送などのＣＲ型（制御レジスタ）命令、ハードウェアループセットアップを実行する。ベクトルＭＡＣ部３４５は、例えば、単精度命令、倍精度命令、複素命令、およびベクトルバイト／ハーフワード命令などのＭ型（乗算部）命令、６４型命令、３２型命令、Ｊ型命令、ならびにジャンプ／呼び出しレジスタ動作などのＪＲ型（ジャンプレジスタ）命令を実行する。読み込み部３４５は、メモリ３１０から汎用レジスタファイル構造３５０にデータを読み込み、例えば、読み込み型命令および３２型命令を実行する。読み込み／格納部３４５は、汎用レジスタファイル構造３５０からメモリ３１０にデータを再び読み込み、格納し、例えば、読み込み型命令、格納型命令、および３２型命令を実行する。
命令を受け取った各実行部３４５は、４つの実行部３４５によって共有される汎用レジスタファイル構造３５０を使用して命令を実行する。命令によって必要とされるデータは、６４ビットデータ読み込みバス３２２を介して汎用レジスタファイル構造３５０に読み込まれる。パケットの命令が、実行部３４５によって実行された後、結果としてのデータが、汎用レジスタファイル構造３５０に格納され、その後、６４ビットデータ読み込み／格納バス３２４を介してメモリ３１０に読み込まれ、格納される。通常、パケットの１つないし４つの命令が、１クロックサイクル中に４つの実行部３４５によって並行に実行されて、１つの命令の最大値が、各クロックサイクルに関するパイプライン３４０によって受け取られて、処理される。
一実施形態では、実行部３４５が、制御レジスタファイル構造３６０を使用して、対応する命令を実行することも可能である。制御レジスタファイル構造３６０は、例えば、修飾レジスタ部、ステータスレジスタ部、および述語レジスタ部などの専用レジスタ部のセットを備える。
図４は、ディジタル信号処理システム１００内のレジスタ部を組み合わせる方法の一実施形態を示す流れ図である。図４の実施形態に示されるとおり、処理ブロック４１０で、ディジタル信号処理システム３００内のレジスタ部を組み合わせる／連結する命令が、受信される。一実施形態では、ＤＳＰ３３０内の実行部３４５が、後段で説明されるとおり、この命令を受信し、この命令を実行して、汎用レジスタファイル構造３５０の中に格納された所定のレジスタ部を組み合わせる。一実施形態では、これらの所定のレジスタ部は、汎用レジスタファイル構造内で隣接せずに配置される。
処理ブロック４２０で、例えば、第１の３２ビット幅レジスタ部および第２の３２ビット幅レジスタ部などの、所定のレジスタ部が、識別される。一実施形態では、実行部３４５が、汎用レジスタファイル構造３５０と通信し、組み合わされることが要求されるレジスタ部を識別する。一実施形態では、次に、メモリ３１０が、命令によって必要とされるデータを、６４ビットデータ読み込みバス３２２を介して汎用レジスタファイル構造３５０に読み込む。代替として、データは、識別された第１のレジスタ部および第２のレジスタ部の中に既に格納されていてもよい。
処理ブロック４３０で、識別されたレジスタ部、および関連するデータが、取り出される。一実施形態では、実行部３４５が、汎用レジスタファイル構造３５０から、識別されたレジスタ部、および関連するデータを取り出す。
処理ブロック４４０で、取り出されたレジスタ部が、結果として、より大きいレジスタペアの範囲内で組み合わされる／連結される。一実施形態では、実行部３４５が、第１の３２ビット幅レジスタ部および第２の３２ビット幅レジスタ部などの、取り出されたレジスタ部、および関連するデータを組み合わせて、結果としての６４ビット幅レジスタペア部にして、第１のレジスタ部、および関連するデータが、結果としてのレジスタ部の高い部分に入力され、第２のレジスタ部、および関連するデータが、結果としてのレジスタ部の低い部分に入力されるようにする。
最後に、処理ブロック４５０で、結果としてのレジスタペアが、さらなる処理のために格納される。一実施形態では、実行部３４５が、結果としてのレジスタ部を汎用レジスタファイル構造３５０に出力し、結果としてのレジスタ部を、さらなる命令のさらなる処理のために格納する。
図５は、図４に関連して説明されるレジスタ部を組み合わせる方法を示すブロック図である。図５に示されるとおり、ソースレジスタ部ＲＳ５１０およびＲＴ５２０が、識別され、汎用レジスタファイル構造３５０からさらに取り出される。
一実施形態では、ソースレジスタ部ＲＳ５１０とソースレジスタ部ＲＴ５２０とを組み合わせて／連結して、結果として、より大きい宛先レジスタ部ＲＤ５３０にする命令は、以下のとおりである。すなわち、
ＲＤ＝ｃｏｍｂｉｎｅ（ＲＳ，ＲＴ）
命令の実行時に、レジスタ部ＲＳ５１０とレジスタ部ＲＴ５２０とが組み合わされ／連結されて、結果として、より大きい宛先レジスタ部ＲＤ５３０となり、レジスタ部ＲＳ５１０の中に存在するデータが、レジスタ部ＲＤ５３０の高い部分に入力されるようになり、レジスタ部ＲＴ５２０の中に存在するデータが、レジスタ部ＲＤ５３０の低い部分に入力されるようになる。例えば、ＲＳ５１０とＲＴ５２０がともに、３２ビット幅レジスタ部である場合、結果としての宛先レジスタ部ＲＤ５３０は、６４ビット幅レジスタである。
図６は、ディジタル信号処理システム３００内のレジスタ部を組み合わせる方法の代替の実施形態を示す流れ図である。図６の実施形態に示されるとおり、処理ブロック６１０で、ディジタル信号処理システム３００内のレジスタ部を組み合わせる／連結する命令が、受信される。一実施形態では、ＤＳＰ３３０内の実行部３４５が、この命令を受信し、この命令を実行して、汎用レジスタファイル構造３５０の中に格納された所定のレジスタ部を組み合わせる。一実施形態では、これらの所定のレジスタ部は、汎用レジスタファイル構造内で隣接せずに配置される。
処理ブロック６２０で、例えば、第１の３２ビット幅レジスタ部、および第２の３２ビット幅レジスタ部などの所定のレジスタ部が、識別される。一実施形態では、実行部３４５が、汎用レジスタファイル構造３５０と通信し、組み合わされることが要求されるレジスタ部を識別する。一実施形態では、次に、メモリ３１０が、命令によって必要とされるデータを、６４ビットデータ読み込みバス３２２を介して汎用レジスタファイル構造３５０に読み込む。代替として、データは、識別された第１のレジスタ部および第２のレジスタ部の中に既に格納されていてもよい。
処理ブロック６３０で、識別されたレジスタ部、および関連するデータが、取り出される。一実施形態では、実行部３４５が、汎用レジスタファイル構造３５０から、識別されたレジスタ部、および関連するデータを取り出す。
処理ブロック６４０で、第１のハーフワード部が、第１のレジスタ部から取り出され、結果としてのレジスタ部に入力される。一実施形態では、実行部３４５は、第１のレジスタ部から、一実施形態では、第１のレジスタ部の高いハーフワード部であることが可能であり、あるいは、代替として、第１のレジスタ部の低いハーフワード部であることが可能である、第１の１６ビット幅ハーフワード部をさらに取り出し、第１のハーフワード部を、結果としての宛先レジスタ部の高い部分に入力する。
処理ブロック６５０で、第２のハーフワード部が、第２のレジスタ部から取り出され、結果としてのレジスタ部に入力される。一実施形態では、実行部３４５は、第２のレジスタ部から、一実施形態では、第２のレジスタ部の高いハーフワード部であることが可能であり、あるいは、代替として、第２のレジスタ部の低いハーフワード部であることが可能である、第２の１６ビット幅ハーフワード部をさらに取り出し、第２のハーフワード部を、結果としてのレジスタ部の低い部分に入力して、３２ビット幅の、結果としてのレジスタ部を獲得する。
最後に、処理ブロック６６０で、結果としてのレジスタ部が、さらなる処理のために格納される。一実施形態では、実行部３４５が、結果としてのレジスタ部を汎用レジスタファイル構造３５０に出力し、結果としてのレジスタ部を、さらなる命令のさらなる処理のために格納する。
図７は、図６に関連して説明されるレジスタ部を組み合わせる方法を示すブロック図である。図７に示されるとおり、ソースレジスタ部ＲＳ５４０およびＲＴ５５０が、識別され、汎用レジスタファイル構造２００から取り出される。
一実施形態では、ソースレジスタ部ＲＳ５４０とソースレジスタ部ＲＴ５５０とを組み合わせて／連結して、結果としての宛先レジスタ部ＲＤ５６０にする命令は、以下のとおりである。すなわち、
ＲＤ＝ｃｏｍｂｉｎｅ（ＲＴ［ＨＬ］，ＲＳ［ＨＬ］）
ただし、ＲＴ［ＨＬ］は、高いハーフワードＨと、低いハーフワードＬとを有するソースレジスタ部ＲＴであり、ＲＳは、高いハーフワードＨと、低いハーフワードＬとを有するソースレジスタ部ＲＳである。
図７に示されるとおり、命令が実行されると、ソースレジスタ部ＲＴ５５０の高いハーフワードＲＴ１、または、代替として、ソースレジスタ部ＲＴ５５０の低いハーフワードＲＴ２が、多重化装置５５５を介してレジスタ部ＲＤ５６０の高い部分に入力され、さらに、ソースレジスタ部ＲＳ５４０の高いハーフワードＲＳ１、または、代替として、ソースレジスタ部ＲＳ５４０の低いハーフワードＲＳ２が、多重化装置５４５を介してレジスタ部ＲＤ５６０の低い部分に入力される。例えば、ＲＳ５４０とＲＴ５５０がともに、３２ビット幅レジスタ部である場合、一実施形態では、ソースレジスタ部ＲＴ５５０の高いハーフワードＲＴ１は、１６ビット幅であり、ソースレジスタ部ＲＳ５４０の低いハーフワードＲＳ２もやはり、１６ビット幅であり、このため、結果としての宛先レジスタ部ＲＤ５６０は、３２ビット幅レジスタである。
情報および信号は、様々な異なる技術および技法のいずれを使用して表現されることも可能であることが、当業者には理解されよう。例えば、以上の説明の全体で言及されることが可能なデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁気粒子、光の場または粒子、あるいは以上の任意の組み合わせによって表現されることが可能である。
本明細書で開示される実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェアとして実施されても、コンピュータソフトウェアとして実施されても、あるいはその両方の組み合わせとして実施されてもよいことが、当業者にはさらに理解されよう。ハードウェアとソフトウェアの、この互換性を明確に示すのに、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概ね機能の点で以上に説明されてきた。そのような機能が、ハードウェアとして実施されるか、ソフトウェアとして実施されるかは、全体的なシステムに課される特定の応用上の制約、および設計上の制約に依存する。当業者は、説明される機能を、それぞれの特定の応用例に関して、様々な仕方で実施することができるが、そのような実施上の決定が、本発明の範囲からの逸脱を生じさせるものと解釈されてはならない。
本明細書で開示される実施形態に関連して説明される様々な例示的な論理ブロック図、モジュール、および回路は、汎用プロセッサ、ＤＳＰ（ディジタル信号プロセッサ）、ＡＳＩＣ（特定用途向け集積回路）、ＦＰＧＡ（フィールドプログラマブルゲートアレー）もしくは他のプログラミング可能なロジックデバイス、ディスクリートのゲートもしくはトランジスタロジック、ディスクリートのハードウェアコンポーネント、あるいは本明細書で説明される機能を実行するように設計された以上の任意の組み合わせを使用して、実施される、または実行されることが可能である。汎用プロセッサは、マイクロプロセッサであることが可能であるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態マシンであってもよい。また、プロセッサは、コンピューティングデバイスの組み合わせとして、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、または他の任意のそのような構成として実施されることも可能である。
本明細書で開示される実施形態に関連して説明される方法またはアルゴリズムのステップは、ハードウェアにおいて直接に、プロセッサによって実行されるソフトウェアにおいて、またはこの２つの組み合わせで実施されることが可能である。これらの実施形態は、何らかの形態のプロセッサ上、もしくはプロセッサコア（コンピュータのＣＰＵなどの）上で実行される、またはそれ以外で、マシン可読媒体上、もしくはコンピュータ可読媒体上、またはマシン可読媒体内部、もしくはコンピュータ可読媒体内部で実施される、または実現されるソフトウェアプログラムとして、またはそのようなソフトウェアプログラムをサポートするように使用されることが可能であることを理解されたい。マシン可読媒体には、マシン（例えば、コンピュータ）によって読み取られることが可能な形態で情報を格納する、または伝送するための任意の機構が含まれる。例えば、マシン可読媒体には、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルなディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている他の任意の記憶媒体が含まれる。例示的な記憶媒体は、プロセッサが、その記憶媒体から情報を読み取ること、およびその記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化していてもよい。プロセッサと記憶媒体は、ＡＳＩＣの中に存在することが可能である。このＡＳＩＣは、端末装置内に存在することが可能である。代替として、プロセッサと記憶媒体は、端末装置内のディスクリートのコンポーネントとして存在してもよい。
開示される実施形態の以上の説明は、任意の当業者が、本発明を作成する、または使用することができるようにするように提供される。これらの実施形態に対する様々な変形が、当業者には直ちに明白となり、本明細書において規定される一般的な原理は、本発明の趣旨または範囲を逸脱することなく、他の実施形態に適用されることが可能である。このため、本発明は、本明細書において示される実施形態に限定されることを意図しておらず、本明細書において開示される原理および新奇な特徴と合致する最も広い範囲を与えられるべきである。
開示される実施形態の以上の説明は、任意の当業者が、本発明を作成する、または使用することができるようにするように提供される。これらの実施形態に対する様々な変形が、当業者には直ちに明白となり、本明細書において規定される一般的な原理は、本発明の趣旨または範囲を逸脱することなく、他の実施形態に適用されることが可能である。このため、本発明は、本明細書において示される実施形態に限定されることを意図しておらず、本明細書において開示される原理および新奇な特徴と合致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
コンピュータ可読媒体であって、
処理システムにおいて実行されると、前記処理システムに、結果としてレジスタ部を形成するように、レジスタファイル構造から第１のレジスタ部および第２のレジスタ部を選択的に組み合わせるようにし、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造内で隣接せずに配置されている、前記媒体に含まれる複数の実行可能命令に関する命令を含む、コンピュータ可読媒体。
［Ｃ２］
前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータは前記結果としてのレジスタ部の対応する部分の中に格納される、Ｃ１に記載のコンピュータ可読媒体。
［Ｃ３］
前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、Ｃ２に記載のコンピュータ可読媒体。
［Ｃ４］
前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部は前記結果としてのレジスタ部の対応する部分の中に格納される、Ｃ１に記載のコンピュータ可読媒体。
［Ｃ５］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、Ｃ４に記載のコンピュータ可読媒体。
［Ｃ６］
方法であって、
実行可能命令を受信し、および
結果としてレジスタ部を形成するためレジスタファイル構造から第１のレジスタ部と第２のレジスタ部とを選択的に組み合わせるために前記命令を実行することを含み、前記第１のレジスタ部と前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されている方法。
［Ｃ７］
前記実行することは、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ６に記載の方法。
［Ｃ８］
前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、Ｃ７に記載の方法。
［Ｃ９］
前記実行することは、前記第１のレジスタ部の第１のハーフワード部、および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ６に記載の方法。
［Ｃ１０］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部であるＣ９に記載の方法。
［Ｃ１１］
前記実行することは、
前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
前記データを、前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
前記結果としてのレジスタ部に前記データを選択的に組み合わせることをさらに含む、Ｃ６に記載の方法。
［Ｃ１２］
方法であって、
処理部内のレジスタファイル構造から第１のレジスタ部および第２のレジスタ部を取り出し、前記第１のレジスタ部および前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されており、
結果としてのレジスタ部を形成するために、単一の命令の実行中に前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、および
さらなる処理のために、前記結果としてのレジスタ部を前記レジスタファイル構造内に格納することを含む方法。
［Ｃ１３］
前記組み合わせることは、
前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信すること、および
前記処理部内で前記命令を実行することをさらに含む、Ｃ１２に記載の方法。
［Ｃ１４］
前記組み合わせることは、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ１２に記載の方法。
［Ｃ１５］
前記第１のレジスタ部および前記第２のレジスタ部は、３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、Ｃ１４に記載の方法。
［Ｃ１６］
前記組み合わせることは、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ１２に記載の方法。
［Ｃ１７］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、Ｃ１６に記載の方法。
［Ｃ１８］
前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
前記結果としてのレジスタ部に前記データを選択的に組み合わせることをさらに含む、Ｃ１２に記載の方法。
［Ｃ１９］
実行可能命令を含むコンピュータ可読媒体であって、
処理システムにおいて実行されると、前記処理システムに、
処理部内のレジスタファイル構造から第１のレジスタ部および第２のレジスタ部を取り出し、前記第１のレジスタ部および前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されおり、
単一の命令の実行中に結果としてのレジスタ部を形成するため、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、および
前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納する
ことを含む方法を実行させるようにするコンピュータ可読媒体。
［Ｃ２０］
前記組み合わせることは、
前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信すること、および
前記処理部内で前記命令を実行することをさらに含む、
Ｃ１９に記載のコンピュータ可読媒体。
［Ｃ２１］
前記組み合わせることは、
前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ１９に記載のコンピュータ可読媒体。
［Ｃ２２］
前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、Ｃ２１に記載のコンピュータ可読媒体。
［Ｃ２３］
前記組み合わせることは、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、Ｃ１９に記載のコンピュータ可読媒体。
［Ｃ２４］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、Ｃ２３に記載のコンピュータ可読媒体。
［Ｃ２５］
前記方法は、
前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
前記結果としてのレジスタ部に前記データを選択的に組み合わせる、
ことをさらに含む、Ｃ１９に記載のコンピュータ可読媒体。
［Ｃ２６］
集積回路であって、
１つまたは複数の命令を含むパケットを格納するメモリと、および
前記メモリに結合されたプロセッサとを含み、前記プロセッサは処理部および前記処理部に結合されたレジスタファイル構造とをさらに含み、
前記処理部は、第１のレジスタ部と第２のレジスタ部とを前記レジスタファイル構造から取り出し、第１のレジスタ部と第２のレジスタ部は、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、単一の命令の実行中に結果としてのレジスタ部を形成し、そして前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納するため、前記レジスタファイル構造内で隣接せずに配置されている、集積回路。
［Ｃ２７］
前記処理部は前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を前記メモリからさらに受信しそして前記命令を実行する、Ｃ２６に記載の回路。
［Ｃ２８］
前記処理部は、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中にさらに格納する、Ｃ２６に記載の回路。
［Ｃ２９］
前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、Ｃ２８に記載の回路。
［Ｃ３０］
前記処理部は、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中にさらに格納する、Ｃ２６に記載の回路。
［Ｃ３１］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、Ｃ３０に記載の回路。
［Ｃ３２］
前記メモリは前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをさらに格納し、前記レジスタファイル構造は前記データをさらに取り出し前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納し、前記処理部は前記データを前記結果としてのレジスタ部内に選択的にさらに組み合わせる、Ｃ２６に記載の回路。
［Ｃ３３］
装置であって、
処理部内のレジスタファイル構造から、前記レジスタファイル構造内で隣接せずに配置されている第１のレジスタ部と第２のレジスタ部とを取り出するための手段と、
単一の命令の実行中に、結果としてレジスタ部を形成するために、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせる手段と、および
前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納するための手段と
を含む装置。
［Ｃ３４］
前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信するための手段と、
前記処理部内で前記命令を実行するための手段と
をさらに含む、Ｃ３３に記載の装置。
［Ｃ３５］
前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納するための手段をさらに含む、Ｃ３３に記載の装置。
［Ｃ３６］
前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は、４ビット幅レジスタ部である、Ｃ３５に記載の装置。
［Ｃ３７］
前記第１のレジスタ部の第１のハーフワード部、および前記第２のレジスタ部の第２のハーフワード部を、前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納するための手段をさらに含む、Ｃ３３に記載の装置。
［Ｃ３８］
前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、Ｃ３７に記載の装置。
［Ｃ３９］
前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出するための手段と、
前記データを、前記第１のレジスタ部内、および前記第２のレジスタ部内にそれぞれ格納するための手段と、
前記結果としてのレジスタ部内に前記データを選択的に組み合わせるための手段とをさらに含む、Ｃ３３に記載の装置。

Claims (39)

  1. コンピュータ可読媒体であって、
    処理システムにおいて実行されると、前記処理システムに、結果としてレジスタ部を形成するように、レジスタファイル構造から第１のレジスタ部および第２のレジスタ部を選択的に組み合わせるようにし、前記第１のレジスタ部と前記第２のレジスタ部は、前記レジスタファイル構造内で隣接せずに配置されている、前記媒体に含まれる複数の実行可能命令に関する命令を含む、コンピュータ可読媒体。
  2. 前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータは前記結果としてのレジスタ部の対応する部分の中に格納される、請求項１に記載のコンピュータ可読媒体。
  3. 前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、請求項２に記載のコンピュータ可読媒体。
  4. 前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部は前記結果としてのレジスタ部の対応する部分の中に格納される、請求項１に記載のコンピュータ可読媒体。
  5. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、請求項４に記載のコンピュータ可読媒体。
  6. 方法であって、
    実行可能命令を受信し、および
    結果としてレジスタ部を形成するためレジスタファイル構造から第１のレジスタ部と第２のレジスタ部とを選択的に組み合わせるために前記命令を実行することを含み、前記第１のレジスタ部と前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されている方法。
  7. 前記実行することは、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項６に記載の方法。
  8. 前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、請求項７に記載の方法。
  9. 前記実行することは、前記第１のレジスタ部の第１のハーフワード部、および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項６に記載の方法。
  10. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である請求項９に記載の方法。
  11. 前記実行することは、
    前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
    前記データを、前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
    前記結果としてのレジスタ部に前記データを選択的に組み合わせることをさらに含む、請求項６に記載の方法。
  12. 方法であって、
    処理部内のレジスタファイル構造から第１のレジスタ部および第２のレジスタ部を取り出し、前記第１のレジスタ部および前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されており、
    結果としてのレジスタ部を形成するために、単一の命令の実行中に前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、および
    さらなる処理のために、前記結果としてのレジスタ部を前記レジスタファイル構造内に格納することを含む方法。
  13. 前記組み合わせることは、
    前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信すること、および
    前記処理部内で前記命令を実行することをさらに含む、請求項１２に記載の方法。
  14. 前記組み合わせることは、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項１２に記載の方法。
  15. 前記第１のレジスタ部および前記第２のレジスタ部は、３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、請求項１４に記載の方法。
  16. 前記組み合わせることは、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項１２に記載の方法。
  17. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、請求項１６に記載の方法。
  18. 前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
    前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
    前記結果としてのレジスタ部に前記データを選択的に組み合わせることをさらに含む、請求項１２に記載の方法。
  19. 実行可能命令を含むコンピュータ可読媒体であって、
    処理システムにおいて実行されると、前記処理システムに、
    処理部内のレジスタファイル構造から第１のレジスタ部および第２のレジスタ部を取り出し、前記第１のレジスタ部および前記第２のレジスタ部は前記レジスタファイル構造内で隣接せずに配置されおり、
    単一の命令の実行中に結果としてのレジスタ部を形成するため、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、および
    前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納する
    ことを含む方法を実行させるようにするコンピュータ可読媒体。
  20. 前記組み合わせることは、
    前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信すること、および
    前記処理部内で前記命令を実行することをさらに含む、
    請求項１９に記載のコンピュータ可読媒体。
  21. 前記組み合わせることは、
    前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項１９に記載のコンピュータ可読媒体。
  22. 前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、請求項２１に記載のコンピュータ可読媒体。
  23. 前記組み合わせることは、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納することをさらに含む、請求項１９に記載のコンピュータ可読媒体。
  24. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、請求項２３に記載のコンピュータ可読媒体。
  25. 前記方法は、
    前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出すこと、
    前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納すること、および
    前記結果としてのレジスタ部に前記データを選択的に組み合わせる、
    ことをさらに含む、請求項１９に記載のコンピュータ可読媒体。
  26. 集積回路であって、
    １つまたは複数の命令を含むパケットを格納するメモリと、および
    前記メモリに結合されたプロセッサとを含み、前記プロセッサは処理部および前記処理部に結合されたレジスタファイル構造とをさらに含み、
    前記処理部は、第１のレジスタ部と第２のレジスタ部とを前記レジスタファイル構造から取り出し、第１のレジスタ部と第２のレジスタ部は、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせ、単一の命令の実行中に結果としてのレジスタ部を形成し、そして前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納するため、前記レジスタファイル構造内で隣接せずに配置されている、集積回路。
  27. 前記処理部は前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を前記メモリからさらに受信しそして前記命令を実行する、請求項２６に記載の回路。
  28. 前記処理部は、前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中にさらに格納する、請求項２６に記載の回路。
  29. 前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は６４ビット幅レジスタ部である、請求項２８に記載の回路。
  30. 前記処理部は、前記第１のレジスタ部の第１のハーフワード部および前記第２のレジスタ部の第２のハーフワード部を前記結果としてのレジスタ部内の同一の幅の対応する部分の中にさらに格納する、請求項２６に記載の回路。
  31. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、請求項３０に記載の回路。
  32. 前記メモリは前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをさらに格納し、前記レジスタファイル構造は前記データをさらに取り出し前記データを前記第１のレジスタ部内および前記第２のレジスタ部内にそれぞれ格納し、前記処理部は前記データを前記結果としてのレジスタ部内に選択的にさらに組み合わせる、請求項２６に記載の回路。
  33. 装置であって、
    処理部内のレジスタファイル構造から、前記レジスタファイル構造内で隣接せずに配置されている第１のレジスタ部と第２のレジスタ部とを取り出するための手段と、
    単一の命令の実行中に、結果としてレジスタ部を形成するために、前記第１のレジスタ部と前記第２のレジスタ部とを選択的に組み合わせる手段と、および
    前記結果としてのレジスタ部をさらなる処理のために前記レジスタファイル構造内に格納するための手段と
    を含む装置。
  34. 前記第１のレジスタ部と前記第２のレジスタ部とを組み合わせる前記命令を受信するための手段と、
    前記処理部内で前記命令を実行するための手段と
    をさらに含む、請求項３３に記載の装置。
  35. 前記第１のレジスタ部内に存在するデータおよび前記第２のレジスタ部内に存在するデータを前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納するための手段をさらに含む、請求項３３に記載の装置。
  36. 前記第１のレジスタ部および前記第２のレジスタ部は３２ビット幅レジスタ部であり、前記結果としてのレジスタ部は、４ビット幅レジスタ部である、請求項３５に記載の装置。
  37. 前記第１のレジスタ部の第１のハーフワード部、および前記第２のレジスタ部の第２のハーフワード部を、前記結果としてのレジスタ部内の同一の幅の対応する部分の中に格納するための手段をさらに含む、請求項３３に記載の装置。
  38. 前記第１のハーフワード部および前記第２のハーフワード部は１６ビット幅部であり、前記結果としてのレジスタ部は３２ビット幅レジスタ部である、請求項３７に記載の装置。
  39. 前記第１のレジスタ部および前記第２のレジスタ部に関連するデータをメモリから取り出するための手段と、
    前記データを、前記第１のレジスタ部内、および前記第２のレジスタ部内にそれぞれ格納するための手段と、
    前記結果としてのレジスタ部内に前記データを選択的に組み合わせるための手段とをさらに含む、請求項３３に記載の装置。
JP2013103471A 2006-08-02 2013-05-15 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム Withdrawn JP2013218709A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/498,627 2006-08-02
US11/498,627 US8417922B2 (en) 2006-08-02 2006-08-02 Method and system to combine multiple register units within a microprocessor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009523009A Division JP2009545823A (ja) 2006-08-02 2007-07-31 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013125449A Division JP5680709B2 (ja) 2006-08-02 2013-06-14 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2015107759A Division JP2015201216A (ja) 2006-08-02 2015-05-27 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム

Publications (1)

Publication Number Publication Date
JP2013218709A true JP2013218709A (ja) 2013-10-24

Family

ID=38745271

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009523009A Withdrawn JP2009545823A (ja) 2006-08-02 2007-07-31 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2013103471A Withdrawn JP2013218709A (ja) 2006-08-02 2013-05-15 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2013125449A Active JP5680709B2 (ja) 2006-08-02 2013-06-14 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2015107759A Withdrawn JP2015201216A (ja) 2006-08-02 2015-05-27 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2017038550A Pending JP2017138993A (ja) 2006-08-02 2017-03-01 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009523009A Withdrawn JP2009545823A (ja) 2006-08-02 2007-07-31 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013125449A Active JP5680709B2 (ja) 2006-08-02 2013-06-14 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2015107759A Withdrawn JP2015201216A (ja) 2006-08-02 2015-05-27 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP2017038550A Pending JP2017138993A (ja) 2006-08-02 2017-03-01 マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム

Country Status (7)

Country Link
US (1) US8417922B2 (ja)
EP (1) EP2069913A1 (ja)
JP (5) JP2009545823A (ja)
KR (1) KR101048234B1 (ja)
CN (1) CN101495959B (ja)
TW (1) TW200825906A (ja)
WO (1) WO2008016902A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8898436B2 (en) 2009-04-20 2014-11-25 Oracle America, Inc. Method and structure for solving the evil-twin problem
CN102457268B (zh) * 2010-10-15 2014-10-22 北京德威特继保自动化科技股份有限公司 32位捕获寄存器的实现方法
KR101801920B1 (ko) 2010-12-17 2017-12-28 삼성전자주식회사 동적 클러스터링이 가능한 레지스터 파일 및 동적 클러스터링이 가능한 레지스터 파일을 이용한 재구성 가능 컴퓨팅 장치
CN104025035B (zh) * 2011-12-28 2017-10-17 英特尔公司 当执行迭代处理连续数据的程序时减少对存储器io请求的数量
US9323532B2 (en) 2012-07-18 2016-04-26 International Business Machines Corporation Predicting register pairs
US9323529B2 (en) 2012-07-18 2016-04-26 International Business Machines Corporation Reducing register read ports for register pairs
US9298459B2 (en) * 2012-07-18 2016-03-29 International Business Machines Corporation Managing register pairing
US9026791B2 (en) * 2013-03-11 2015-05-05 Qualcomm Incorporated Linear feedback shift register (LFSR)
US10228941B2 (en) * 2013-06-28 2019-03-12 Intel Corporation Processors, methods, and systems to access a set of registers as either a plurality of smaller registers or a combined larger register
US9582419B2 (en) * 2013-10-25 2017-02-28 Arm Limited Data processing device and method for interleaved storage of data elements
US9886276B2 (en) * 2014-10-10 2018-02-06 Arm Limited System register access
US9952865B2 (en) * 2015-04-04 2018-04-24 Texas Instruments Incorporated Low energy accelerator processor architecture with short parallel instruction word and non-orthogonal register data file
US10162634B2 (en) * 2016-05-20 2018-12-25 International Business Machines Corporation Extendable conditional permute SIMD instructions
CN107621949A (zh) * 2016-07-15 2018-01-23 龙芯中科技术有限公司 内存拷贝方法及装置
US10747531B1 (en) * 2018-04-03 2020-08-18 Xilinx, Inc. Core for a data processing engine in an integrated circuit

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0743592A1 (en) * 1995-05-17 1996-11-20 STMicroelectronics Limited Manipulation of data
JPH10512988A (ja) * 1995-09-01 1998-12-08 フィリップス エレクトロニクス ノース アメリカ コーポレイション プロセッサのカスタム動作のための方法及び装置
JP2001312405A (ja) * 2000-04-27 2001-11-09 Inst For The Development Of Emerging Architectures Llc コンピュータ・システム
US20020027552A1 (en) * 2000-05-05 2002-03-07 Lee Ruby B. Method and system for performing subword permutation instructions for use in two-dimensional multimedia processing
JP2002229777A (ja) * 2001-02-02 2002-08-16 Toshiba Corp プロセッサ装置
US20020129224A1 (en) * 2000-12-23 2002-09-12 Ibm Method for handling 32 bit results for an out-of-order processor with A 64 bit architecture
US6463525B1 (en) * 1999-08-16 2002-10-08 Sun Microsystems, Inc. Merging single precision floating point operands
US20040064677A1 (en) * 2002-09-30 2004-04-01 Dale Morris Data processor with individually writable register subword locations
JP2005174293A (ja) * 2003-12-09 2005-06-30 Arm Ltd データ要素に対するデータ処理操作を並列に実行するためのデータ処理装置及び方法
JP2005182659A (ja) * 2003-12-22 2005-07-07 Nec Electronics Corp Ｖｌｉｗ型ｄｓｐ，及びその動作方法
US20050198054A1 (en) * 2004-03-04 2005-09-08 Jagadeesh Sankaran Speculative load of look up table entries based upon coarse index calculation in parallel with fine index calculation
JP2005535966A (ja) * 2002-08-09 2005-11-24 インテル・コーポレーション アライメントまたはブロードキャスト命令を含むマルチメディア・コプロセッサの制御メカニズム
US20070276646A1 (en) * 2004-06-01 2007-11-29 Nikil Dutt Retargetable Instruction Set Simulators
JP2009536774A (ja) * 2006-05-10 2009-10-15 クゥアルコム・インコーポレイテッド マイクロプロセッサ内において複数のレジスタユニットからの対応する半語ユニットを結合するための方法及びシステム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649085B1 (en) * 1993-10-18 1998-03-04 Cyrix Corporation Microprocessor pipe control and register translation
US5564056A (en) * 1994-03-01 1996-10-08 Intel Corporation Method and apparatus for zero extension and bit shifting to preserve register parameters in a microprocessor utilizing register renaming
JPH07262010A (ja) * 1994-03-25 1995-10-13 Hitachi Ltd 演算処理装置および演算処理方法
EP0743591B1 (en) 1995-05-16 2002-01-02 Océ-Technologies B.V. Printing system comprising a communication control apparatus
JP3526976B2 (ja) * 1995-08-03 2004-05-17 株式会社日立製作所 プロセッサおよびデータ処理装置
US5854939A (en) * 1996-11-07 1998-12-29 Atmel Corporation Eight-bit microcontroller having a risc architecture
US6052522A (en) * 1997-10-30 2000-04-18 Infineon Technologies North America Corporation Method and apparatus for extracting data stored in concatenated registers
US6041404A (en) * 1998-03-31 2000-03-21 Intel Corporation Dual function system and method for shuffling packed data elements
US6247112B1 (en) * 1998-12-30 2001-06-12 Sony Corporation Bit manipulation instructions
US7120781B1 (en) * 2000-06-30 2006-10-10 Intel Corporation General purpose register file architecture for aligned simd
JP2002132499A (ja) * 2000-10-27 2002-05-10 Hitachi Ltd データ処理装置及び記録媒体
JP3779540B2 (ja) * 2000-11-08 2006-05-31 株式会社ルネサステクノロジ 複数レジスタ指定が可能なｓｉｍｄ演算方式
GB2409066B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2411976B (en) * 2003-12-09 2006-07-19 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
US7376813B2 (en) * 2004-03-04 2008-05-20 Texas Instruments Incorporated Register move instruction for section select of source operand
US7237096B1 (en) * 2004-04-05 2007-06-26 Sun Microsystems, Inc. Storing results of producer instructions to facilitate consumer instruction dependency tracking
US8445994B2 (en) * 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
US8076762B2 (en) * 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0743592A1 (en) * 1995-05-17 1996-11-20 STMicroelectronics Limited Manipulation of data
JPH10512988A (ja) * 1995-09-01 1998-12-08 フィリップス エレクトロニクス ノース アメリカ コーポレイション プロセッサのカスタム動作のための方法及び装置
JP3739403B2 (ja) * 1995-09-01 2006-01-25 フィリップス エレクトロニクス ノース アメリカ コーポレイション プロセッサのカスタム動作のための方法及び装置
US6463525B1 (en) * 1999-08-16 2002-10-08 Sun Microsystems, Inc. Merging single precision floating point operands
JP2001312405A (ja) * 2000-04-27 2001-11-09 Inst For The Development Of Emerging Architectures Llc コンピュータ・システム
US20020027552A1 (en) * 2000-05-05 2002-03-07 Lee Ruby B. Method and system for performing subword permutation instructions for use in two-dimensional multimedia processing
US20020129224A1 (en) * 2000-12-23 2002-09-12 Ibm Method for handling 32 bit results for an out-of-order processor with A 64 bit architecture
JP2002229777A (ja) * 2001-02-02 2002-08-16 Toshiba Corp プロセッサ装置
JP2005535966A (ja) * 2002-08-09 2005-11-24 インテル・コーポレーション アライメントまたはブロードキャスト命令を含むマルチメディア・コプロセッサの制御メカニズム
US20040064677A1 (en) * 2002-09-30 2004-04-01 Dale Morris Data processor with individually writable register subword locations
JP2005174293A (ja) * 2003-12-09 2005-06-30 Arm Ltd データ要素に対するデータ処理操作を並列に実行するためのデータ処理装置及び方法
JP2005182659A (ja) * 2003-12-22 2005-07-07 Nec Electronics Corp Ｖｌｉｗ型ｄｓｐ，及びその動作方法
US20050198054A1 (en) * 2004-03-04 2005-09-08 Jagadeesh Sankaran Speculative load of look up table entries based upon coarse index calculation in parallel with fine index calculation
US20070276646A1 (en) * 2004-06-01 2007-11-29 Nikil Dutt Retargetable Instruction Set Simulators
JP2009536774A (ja) * 2006-05-10 2009-10-15 クゥアルコム・インコーポレイテッド マイクロプロセッサ内において複数のレジスタユニットからの対応する半語ユニットを結合するための方法及びシステム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014030601; Ｒｕｂｙ　Ｂ．　Ｌｅｅ: '"ＳＵＢＷＯＲＤ　ＰＡＲＡＬＬＥＬＩＳＭ　ＷＩＴＨ　ＭＡＸ-２"' ＩＥＥＥ　Ｍｉｃｒｏ Ｖｏｌｕｍｅ　１６，　Ｉｓｓｕｅ　４, 199608, ｐ．５１-５９ *
JPN6014030602; Ｓｅｌｌｉａｈ　Ｒａｔｈｎａｍ，　Ｇｅｒｔ　Ｓｌａｖｅｎｂｕｒｇ: '"Ａｎ　Ａｒｃｈｉｔｅｃｔｕｒａｌ　Ｏｖｅｒｖｉｅｗ　ｏｆ　ｔｈｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｍｕｌｔｉｍｅｄｉａ　Ｐｒｏｃｅｓｓｏｒ，　ＴＭ-１"' Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ＣＯＭＰＣＯＭ'９６　'Ｔｅｃｈｎｏｌｏｇｉｅｓ　ｆｏｒ　ｔｈｅ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｕｐｅｒｈｉｇｈｗａｙ'　Ｄｉｇｅｓｔ　ｏｆ　Ｐａｐｅｒｓ , 199602, ｐ．３１９-３２６ *

Also Published As

Publication number Publication date
KR101048234B1 (ko) 2011-07-08
JP2009545823A (ja) 2009-12-24
JP5680709B2 (ja) 2015-03-04
JP2017138993A (ja) 2017-08-10
CN101495959B (zh) 2012-04-25
WO2008016902A1 (en) 2008-02-07
TW200825906A (en) 2008-06-16
EP2069913A1 (en) 2009-06-17
US20080184007A1 (en) 2008-07-31
JP2015201216A (ja) 2015-11-12
KR20090042294A (ko) 2009-04-29
US8417922B2 (en) 2013-04-09
JP2013242879A (ja) 2013-12-05
CN101495959A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
JP5680709B2 (ja) マイクロプロセッサ内の複数のレジスタ部を組み合わせる方法およびシステム
JP6242615B2 (ja) マイクロプロセッサ内において複数のレジスタユニットからの対応する半語ユニットを結合するための方法及びシステム
JP2009527035A (ja) マイクロプロセッサにおけるパックされた加減演算
US10303399B2 (en) Data processing apparatus and method for controlling vector memory accesses
US8671266B2 (en) Staging register file for use with multi-stage execution units
JPH10232779A (ja) 命令並列処理方法及び装置
US20030005261A1 (en) Method and apparatus for attaching accelerator hardware containing internal state to a processing core
JPH10143365A (ja) 並列処理装置及びその命令発行方式
JPH10222367A (ja) ネスト可能な遅延分岐命令を有するマイクロプロセッサを備えたデータ処理装置及びそのマイクロプロセッサを動作させる方法
US11714641B2 (en) Vector generating instruction for generating a vector comprising a sequence of elements that wraps as required
US8583897B2 (en) Register file with circuitry for setting register entries to a predetermined value
JP2003005954A (ja) データ処理装置およびその制御方法
KR101056553B1 (ko) 마이크로프로세서 내에서 시프팅 및 라운딩 연산들을 수행하기 위한 방법 및 시스템
US20040078553A1 (en) Pipelined processing
US20040073776A1 (en) Instruction encoding
US20040111568A1 (en) Distributed result system for high-performance wide-issue superscalar processor
JP2002073329A (ja) プロセッサ
JP2004152049A (ja) データ処理装置
JPS63188230A (ja) 情報処理装置
JP2005134987A (ja) パイプライン演算処理装置
JP2002123389A (ja) データ処理装置
JPH1165923A (ja) 演算処理装置およびメモリアクセス方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150603

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170111