JP2015195629A - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP2015195629A
JP2015195629A JP2015158764A JP2015158764A JP2015195629A JP 2015195629 A JP2015195629 A JP 2015195629A JP 2015158764 A JP2015158764 A JP 2015158764A JP 2015158764 A JP2015158764 A JP 2015158764A JP 2015195629 A JP2015195629 A JP 2015195629A
Authority
JP
Japan
Prior art keywords
fet
current
idset
temperature
ambient temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015158764A
Other languages
English (en)
Inventor
望月 亮
Akira Mochizuki
亮 望月
秀樹 中川
Hideki Nakagawa
秀樹 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015158764A priority Critical patent/JP2015195629A/ja
Publication of JP2015195629A publication Critical patent/JP2015195629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】簡易な回路構成で短時間にアイドル電流を設定すること。【解決手段】本実施形態に係る電力増幅器装置は、高周波電力増幅用のFET3と、FETcのドレイン電流を検出する電流検出回路4と、FET3のゲート電圧を可変する電子ボリューム1と、周囲温度を取得する取得し、周囲温度に依存するFET3のアイドル電流とゲート電圧との関係に基づいてアイドル電流の設定目標値を設定し、電流検出回路4で検出されるドレイン電流が設定目標値になるまで電子ボリューム1を制御する制御回路5とを具備する。【選択図】図1

Description

本発明の実施形態は、通信衛星地球局などのマイクロ波帯の通信分野で用いられる電力増幅器に関する。
通信衛星地球局では、送信電力を増幅する電力増幅器が使用されているが、近年、電力増幅器の電力増幅部に真空管の一種である進行波管を用いる進行波管増幅器(TWTA;Traveling Wave Tube Amplifiers)に代わって、電界効果型トランジスタ(FET;Field Effect Transistor)を使用する固体化電力増幅器(Solid State Power Amplifier;SSPA)が広まってきている。その背景には、電力増幅用FETの高効率化・大電力化があり、特に窒化ガリウム系(以下GaN)の素材を用いたFET(GaN HEMT;窒化ガリウム光電子移動度トランジスタ)の登場により、SSPAの送信出力が飛躍的に向上している。
一般的に、電力増幅用FETは、A級〜AB級の動作点で動作させるため、そのFETのドレイン飽和電力(IDSS)の数%〜数10%に相当するドレインのアイドル電流(Idset)を流す必要がある。また、TWTAの置き換えになるような高利得で大電力出力のSSPAは、複数のFETを多段に接続するため、装置製造時の初期調整時には、多数のFETのアイドル電流を設定する必要があり、手間のかかる作業である。
特開2002−185263号公報
例えば、横方向拡散MOS(Metal-Oxide-Semiconductor)(LDMOS)、ガリウム砒素(GaAs)およびGaNと呼ばれる材料のFETでは、アイドル電流と無線特性(特に歪み特性)は直結した関係があり、アイドル電流を一定にすることが重要である。
また、TWTAの置き換えになるような高利得で大電力出力のSSPAは、複数の電力増幅用FETを多段に接続する必要があり、特に大電力出力のSSPAでは、多数のFETを合成する必要がある。パラレルに接続された多数のFETの互いの通過位相や歪み特性がばらつかないよう、ある程度の精度でアイドル電流を設定する必要がある。
本実施形態の目的は、簡易な回路構成で短時間にアイドル電流を設定できる電力増幅器を提供することにある。
本実施形態に係る電力増幅器は、電力増幅用のFETと、前記FETのドレイン電流を検出する電流検出手段と、前記FETのゲート電圧を可変する電圧可変手段と、前記FETの周囲温度を取得する取得手段と、予め取得しておいた、前記FETの周囲温度に依存する前記FETのアイドル電流と前記ゲート電圧との関係を示す特性グラフ情報に基づいて、前記取得手段により取得される前記周囲温度における前記FET自身の発熱による温度変化で生ずる前記アイドル電流の変化量を算出し、前記算出した変化量に基づいて前記設定目標値を設定し、前記電流検出手段で検出されるドレイン電流が前記設定目標値になるまで前記電圧可変手段を制御する制御手段とを具備するものである。
本実施形態に係る電力増幅器の回路構成例を示す図。 Ids-Vgs特性グラフの一例を示す図。 Ids-Vgs特性グラフの温度変化の一例を示す図。 本実施形態におけるIdsetの制御結果の一例を示す図。 Vgsをある一定にした場合の温度平衡後の温度-Ids特性グラフの一例を示す図。 一般的なバイアス制御回路におけるIdsetの設定例を示す図。
以下、図面を参照しながら本実施形態に係る電力増幅器を説明する。
図1は、本実施形態に係る電力増幅器の回路構成例を示す図である。この電力増幅器は、電子ボリューム1、オペアンプ2、高周波電力増幅用のFET3、電流検出回路4、制御回路5およびシャント抵抗6を有する。
FET3のドレイン電流Idsは、微小な抵抗値を持つシャント抵抗6を通る。その際に、シャント抵抗6の微小な抵抗値により通過する電流に応じてシャント抵抗6の両端に電位差が発生する。その電位差を電流検出回路4によって検出することで、制御回路5はFET3のドレイン電流Idsを検出する。一方、制御回路5は、電子ボリューム1や可変抵抗器などを用いて可変させた電圧を、高出力電流のオペアンプ2などを用いてドライブし、FET3にゲート電圧Vgsを供給する。
さらに、制御回路5は、温度センサ等で検出されるFET3の周囲温度を取得する機能を有し、取得された周囲温度に依存するFET3のアイドル電流とゲート電圧との関係に基づいてアイドル電流の設定目標値を設定し、ドレイン電流が上記設定目標値になるまで電子ボリューム1を制御する。
以下、このように構成された電力増幅器におけるアイドル電流の設定方法について詳しく説明する。
電力増幅用のFETには、ゲート電圧(Vgs)がある一定の値以上になると電流が流れ出すエンハンスメント型と呼ばれるものと、ゲート電圧が0Vでもドレイン電流(Ids)が流れるディプレッション型の2種類がある。それぞれの種類のFETのIds-Vgs特性グラフの一例を図2に示す。
アイドル電流Idsetの設定とは、Vgsを制御して任意のIdsに設定する調整を指す。Ids-Vgs特性グラフは、素子の種類によって異なるほか、同じ物性を用いた素子でも個々に特性グラフの絶対値が異なるため、Idsを監視しながら、任意の値になるようVgsを徐々に制御する必要がある。これは、エンハンスメント型とディプレッション型の両方に共通している。
図3は、Ids-Vgs特性グラフの温度変化を示したものである。図3からFETのVgs-Ids特性グラフは、温度によっても変動することがわかる。FETは、Idsが0Aのピンチオフの状態から徐々にIdsが流れ始めることで、FET自身の発熱によりFETのジャンクション部の温度が急速かつ急激に変化する。すなわち、FET自身の発熱による温度変化によって、Vgs-Ids特性グラフが変化するため、Idset設定完了後に、Vgsを一定に保っていてもIdsがIds1からIds2へ変動し一定にならないという問題が生ずる。
例えば、図3のようにIds-Vgs特性グラフが温度変化を持っているFETにおいて、Idsetを急速に設定すると、Idset設定完了直後からFETの自己発熱によってジャンクション温度が上昇し、その温度が一定になった後のIdsetは、設定完了直後と比べて変動する。また、この図からVgsを一定に保っていても、周囲温度によってIdsが一意に定まらないことも分かる。
そこで、本実施形態では、高周波電力増幅用のFET3において、そのFETドレイン飽和電力(IDSS)の数%〜数10%(例えば、1〜80%)に相当するドレインのアイドル電流(Idset)を設定する際に、制御回路5がFET3のドレイン電流(Ids)を監視し、それに応じてそのFETのゲート電圧(Vgs)の電子ボリュームを制御することでIdsetを自動的に設定する際に、FET3の周辺温度を取得することでその周辺温度におけるFET自身の発熱による温度変化で生ずるIdsetの変化量をあらかじめ予測し、この変化量を見越してIdsetを設定する。具体的手法として、そのFETの温度ごとのIds-Vgs特性グラフを代表1素子について予め取得しておき、その変化量が、半導体の物性に起因し、同材料の半導体であれば同様の傾向を示すことに着目し、同型式のFETに一律に適用する。
VgsがいくつのときにIdsがいくつになるかの定量的な傾向は、個々の素子で異なるが、Vgsの変化量(ΔVgs)に対するIdsの変化量(ΔIds)は同材料の半導体であれば同様の傾向を示し、かつ、Vgsの変化量(ΔVgs)に対するIdsの変化量(ΔIds)の温度による変化の傾向も同材料の半導体であれば同様の傾向にある。すなわち、図3のグラフの結果は取得したFET固有の結果ではあるが、同材料の半導体であれば、横軸Vgsの値と縦軸Idsの値をそのまま等量変化させた結果として得られることが知られている。
この特性を用いると、Idset設定目標値がいくつのとき、FETの自己発熱によるジャンクション温度の変化がどの程度発生し、どの程度Idsが変化するか予め予測することができる。例えば、図3のIds-Vgs特性グラフを持つFETにおいて、IdsetをIds1に目標にVgsを設定したものが、FETの自己発熱による内部温度の上昇によりIdsが変化し、ジャンクション温度の温度が一定になるころにはIdsetはIds2に変化し、この値を維持することとなる。そこで、Idsが変化する分を多めに制御することで、FETの自己発熱による内部温度の上昇によるIdsの変化を考慮でき、ジャンクション温度の温度が一定になるころに所望のIds2にすることができる。つまり、図3の例で示すと、IdsetをIds1目標に設定することで、温度平衡後はIdsetがIds2となる。
この傾向は、設定したいIdsetの設定目標値と制御開始前のジャンクション温度すなわち周囲温度によって定義されることが、図3から明らかである。例えば、このFETの場合、Idsetが比較的小さい範囲では温度によって殆ど変化しないことから、Idset設定目標値も温度平衡後の設定結果も同じになる。しかし、Idsetを徐々に高くすると温度による変化量が拡大するため、例えばIdsetをIds2に設定したい場合には、Idsetを予めIds1程度に設定することで温度平衡後にIds2になる。
図4に、本実施形態におけるIdsetの制御結果の一例を示す。この例では、温度によって、Idsが下がる傾向の半導体である。そのため、最終的に設定したいIdset(Ids2)に対し、高いIdset(Ids1)を設定目標にし、その値になるようVgsを高速に推移させて制御を完了している。その後、温度平衡になったところで、最終的に設定したいIdsetの値(Ids2)になっていることを示している。
図5は、一例として、FET3のIdset=0.4Aに制御し、Vgsをある一定にした場合の温度平衡後の温度-Idset特性グラフを示している。FET3の周囲温度に応じて、Idsetを制御した直後の値(ここでは0.4A)と温度平衡後のIdsetの値が一定の関係で変わっていることが分かる。図中の式“y=−0.0013x+0.4075”はxが温度、yが温度平衡後のIdsetを示しており、Vgsを一定にした際の温度-Idset特性グラフを取得しておけば、Idset値と周囲温度をパラメータとして導出することで、Idsetの設定目標値をいくつにすると、どの程度の値で温度平衡を迎えるかが一意に求められる。つまり、最終的に設定したいIdset値とFETの周囲温度とをパラメータにして、設定目標となるIdset値を任意に導出することが可能となる。
ここで、本実施形態との比較のため、図6に一般的なバイアス制御回路におけるIdsetの設定例を示す。一般的には、上述した温度変化に対し、電力増幅用のFETの近傍に温度センサを実装し、温度センサにより検出された温度に応じてVgsを制御することで、Idsetを一定にする温度補償機能を有するバイアス制御方法が考えられる。しかし、温度センサの実装位置は、FETの近傍であり、ジャンクション温度そのものは検出できないため、温度センサが温度を検出するタイミングは、ジャンクション温度の実際の変化より遅延する。そのため、Idsetを高速に設定する場合には、温度センサがFETの発熱に応じた温度変化を検出するのが遅延することにより、遅滞なく適切にVgsを制御することができず、遅れて検出された温度をもとに、Vgsが微調を繰り返すことになり高速なIdsetの設定は困難である。
具体的には図6に示すように、温度変化の途中の状態でIdsetの設定を完了しないよう、Idsを数秒間に渡って長時間監視し、ジャンクション温度が安定しIdsに温度による変化が見受けられない状態になるまでVgsの微調整を続ける方法であるが、複数のFETを多段に接続するSSPAのような装置では、すべてのIdsetの設定が完了するには時間がかかるという問題がある。また、温度センサから検出した温度をもとに制御回路が補償すべきVgsの制御量を計算するロジックと、補償のためのIdsが安定したと判定する閾基準を判定する判定回路、またVgsの微調整を続けるためシーケンス回路が大掛かりとなって、回路およびソフトウェアの規模増大を招き、高コストとなる問題点も生ずる。
一般的に、横方向拡散MOS(Metal-Oxide-Semiconductor)(LDMOS)、ガリウム砒素(GaAs)およびGaNと呼ばれる材料のFETでは、Idsetと無線特性(特に歪み特性)は直結した関係があり、温度変化によってIdsetが変化すると無線特性が大きく変化するため、Idsetを一定にすることが重要である。しかし、上述のように温度変化によってIdsが一定になるようVgsを制御する補償回路をバイアス制御回路に設けると、回路の小型化やコスト低減の妨げになるという問題が生ずる。
これに対し、本実施形態では、制御回路がIdsを監視しそれに応じてVgsの電子ボリュームを制御することで、Idsetを自動的に設定する際に、FETの周辺温度をもとにFET自身の発熱変化によるIdsetの変化量をあらかじめ予測し、この変化量を見越してIdset設定目標値を設定する。これにより、Vgsを微調しながらIdsを追い込まずとも、設定目標となるIdsetまで高速に制御するだけで、温度平衡後には自動的に最終的に設定したいIdset値となる。
さらに、本実施形態では、図5のようなVgsをある一定にした場合の温度平衡後の温度-Idset特性グラフを予め取得しておけば、最終的に設定したいIdset値とFETの周囲温度とをパラメータにして、設定目標となるIdset値を簡単に求めることができる。また、代表として1素子のFETについて、図3に示すような周囲温度ごとのIds-Vgs特性グラフや、図5のようなVgsをある一定にした場合の温度-Idset特性グラフを予め取得しておけば、同材料のFETに一律に適用することができる。したがって、本実施形態によれば、Ids-Vgs特性グラフが温度によって変化する電力増幅FETに対し、極めて短時間のうちに高精度でIdsetの設定を完了することができるため、複数の電力増幅用のFETを搭載した電力増幅器においても短時間のうちに調整が完了する。また、Idsが安定したと判定する閾基準を判定する大掛かりな判定回路や、Vgsの微調整を続けるため大掛かりなシーケンス回路が不要であるため、簡易な回路構成で、低コストで実現することができる。
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…電子ボリューム、2…オペアンプ、3…FET、4…電流検出回路、5…制御回路、6…シャント抵抗。

Claims (3)

  1. 電力増幅用のFETと、
    前記FETのドレイン電流を検出する電流検出手段と、
    前記FETのゲート電圧を可変する電圧可変手段と、
    前記FETの周囲温度を取得する取得手段と、
    予め取得しておいた、前記FETの周囲温度に依存する前記FETのアイドル電流と前記ゲート電圧との関係を示す特性グラフ情報に基づいて、前記取得手段により取得される前記周囲温度における前記FET自身の発熱による温度変化で生ずる前記アイドル電流の変化量を算出し、前記算出した変化量に基づいて前記設定目標値を設定し、前記電流検出手段で検出されるドレイン電流が前記設定目標値になるまで前記電圧可変手段を制御する制御手段と
    を具備することを特徴とする電力増幅器。
  2. 前記制御手段は、複数の同材料のFETを有するとき、前記FET毎に前記設定目標値を設定することを特徴とする請求項1に記載の電力増幅器。
  3. 前記制御手段は、前記取得手段により取得した前記周囲温度と、最終的に設定したい前記アイドル電流の設定完了値とに基づいて、前記設定目標値を設定することを特徴とする請求項1に記載の電力増幅器。
JP2015158764A 2015-08-11 2015-08-11 電力増幅器 Pending JP2015195629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015158764A JP2015195629A (ja) 2015-08-11 2015-08-11 電力増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158764A JP2015195629A (ja) 2015-08-11 2015-08-11 電力増幅器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012055009A Division JP2013191929A (ja) 2012-03-12 2012-03-12 電力増幅器

Publications (1)

Publication Number Publication Date
JP2015195629A true JP2015195629A (ja) 2015-11-05

Family

ID=54434250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158764A Pending JP2015195629A (ja) 2015-08-11 2015-08-11 電力増幅器

Country Status (1)

Country Link
JP (1) JP2015195629A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290129A (ja) * 1997-04-11 1998-10-27 Sony Corp 高周波増幅器
JP2002185263A (ja) * 2000-12-19 2002-06-28 Nec Corp トランジスタ電力増幅器
JP2004194287A (ja) * 2002-12-12 2004-07-08 Northrop Grumman Corp 電力増幅器用適応型アクティブ・バイアス補償技術
JP2010114793A (ja) * 2008-11-10 2010-05-20 Japan Radio Co Ltd Fetバイアス回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290129A (ja) * 1997-04-11 1998-10-27 Sony Corp 高周波増幅器
JP2002185263A (ja) * 2000-12-19 2002-06-28 Nec Corp トランジスタ電力増幅器
JP2004194287A (ja) * 2002-12-12 2004-07-08 Northrop Grumman Corp 電力増幅器用適応型アクティブ・バイアス補償技術
JP2010114793A (ja) * 2008-11-10 2010-05-20 Japan Radio Co Ltd Fetバイアス回路

Similar Documents

Publication Publication Date Title
US8963643B2 (en) Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US8810317B2 (en) High frequency circuit and high frequency module
US8624675B2 (en) Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US10958224B2 (en) Method and device for providing a bias voltage in transceivers operating in time division multiplexing operation
JP2010074407A (ja) バイアス制御装置
US7388429B2 (en) Amplifier circuit, control method of the same, and amplifier circuit module
JP6364624B2 (ja) 電力増幅器
US20170033748A1 (en) Bias circuit for low quiescent current amplifier
JP5818028B2 (ja) 利得・歪み特性安定化方法および回路
JP6589700B2 (ja) 電力増幅装置および電力増幅装置の制御方法
US20150244326A1 (en) Adaptive bias circuit and power amplifier
US10263566B1 (en) Radio frequency power amplifier
US20230421123A1 (en) Power amplifier and control method
US9974038B2 (en) Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
JP2015195629A (ja) 電力増幅器
JP2013191929A (ja) 電力増幅器
US20140010330A1 (en) Transmission device and transmission method
US9379228B2 (en) Heterojunction field effect transistor (HFET) variable gain amplifier having variable transconductance
US20180241387A1 (en) Drain lag compensation circuit for rf power transistors
JP2012199716A (ja) 増幅器、送信装置およびゲート電圧決定方法
KR100973499B1 (ko) 백 게이트를 이용한 선형 증폭기
JP2015226033A (ja) 半導体装置
JP6981359B2 (ja) 無線通信装置
EP4254786A1 (en) Bias control circuit for power transistors
US20230283243A1 (en) Circuit and method for biasing a transistor and corresponding device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220