JP5818028B2 - 利得・歪み特性安定化方法および回路 - Google Patents
利得・歪み特性安定化方法および回路 Download PDFInfo
- Publication number
- JP5818028B2 JP5818028B2 JP2012557882A JP2012557882A JP5818028B2 JP 5818028 B2 JP5818028 B2 JP 5818028B2 JP 2012557882 A JP2012557882 A JP 2012557882A JP 2012557882 A JP2012557882 A JP 2012557882A JP 5818028 B2 JP5818028 B2 JP 5818028B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- voltage
- period
- frequency signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000006641 stabilisation Effects 0.000 title claims description 15
- 238000011105 stabilization Methods 0.000 title claims description 15
- 230000000087 stabilizing effect Effects 0.000 claims description 33
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 238000005513 bias potential Methods 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003446 memory effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Description
本発明は、電力増幅器（ハイパワーアンプ）に関し、特に、ハイパワーアンプの信号利得と出力信号の歪み特性とを安定化させる、利得・歪み特性安定化方法および回路に関する。
ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓ）やＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）などの次世代ワイヤレスモバイルネットワークでは高速化が図られ、その伝送速度は数十Ｍｂｐｓに達する。一般に、伝送速度が上がるにつれて、無線データ通信用基地局に搭載された送信用ハイパワーアンプの消費電力は増加する。消費電力の増加は発熱量の増加を伴い、冷却のために、基地局の物理スペースが増加する。基地局を小型化し、かつ、運用コストを削減するため、ハイパワーアンプを高効率化することが求められている。
近年、高効率なハイパワーアンプを実現するため、信号増幅用トランジスタとして、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が利用されることがある。ＧａＮは高い破壊電界強度と大きな飽和電子速度を持つので、ＧａＮを電子走行層として用いたＨＥＭＴ（ＧａＮ−ＨＥＭＴ）は、信号増幅器として高効率動作を実現できる。さらに、ＤＰＤ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ）で出力信号の歪みを補正することによって、ハイパワーアンプをより飽和電力に近い状態で使用でき、効率を向上させることができる。
しかしながら、ＧａＮ−ＨＥＭＴは、結晶内の電子トラップによって特性が変動することがある。簡易的には、高周波信号をオンの状態からオフの状態に切り替えた後、ドレイン電流の低下によって、上記特性の変動を確認できる。このドレイン電流の過度応答は、この技術分野において「Ｉｄｓｑドリフト」と呼ばれている。
Ｉｄｓｑドリフトは、高ドレイン電圧下において、ＧａＮバッファ層に電子がトラップされることにより起こる。このトラップされた電子は、時間の経過とともに徐々に放出される。それに伴い、ＧａＮ−ＨＥＭＴもＩｄｓｑドリフト状態から徐々に回復し、数秒から数分のオーダーで通常の状態に戻る。
この通常状態に戻るまでの時間は、温度やバイアスによって変化する。一般に、トラップされた電子は高温であるほど早く放出される。よって、高温時の方が、低温時よりも早く、Ｉｄｓｑドリフト状態から回復する。また、ゲートバイアス電圧を浅くすることによっても、トラップされた電子が多く放出されるため、Ｉｄｓｑドリフトから早く回復する。
Ｉｄｓｑドリフトの高周波特性に対する影響として、まず、ドレイン電流の減少による利得の低下がある。
次に、メモリ効果の増加がある。ここで、「メモリ効果」とは、アンプ出力が現在のアンプ入力のみから決まらず、過去のアンプ入力の影響も受ける現象をいう。メモリ効果の増加は、ＤＰＤによる歪み補償を困難にし、歪み特性を劣化させる。
Ｉｄｓｑドリフトについては、特許文献１のように、ＧａＮ−ＨＥＭＴの製造過程において、抑制のための対策が講じられている。
ＧａＮ−ＨＥＭＴを用いたハイパワーアンプと、出力信号の歪みを補償するＤＰＤとを組み合わせた信号増幅系において、ＧａＮ−ＨＥＭＴの特性により、以下のような問題が起こることがある。
まず、入力電力が短時間に低下した直後、利得が大きく減少し、要求される出力が得られなくなる。
次に、動作温度の変化によって、歪み特性が大幅に劣化する。一般的に、アンプは動作温度が上昇するほど、歪み特性が劣化する。これは、アンプの飽和電力が低下することが原因である。しかし、上記の信号増幅系においては、低温時においても歪み特性の劣化が見られる。
これらの問題は、ＧａＮ−ＨＥＭＴにドレイン電流の過度応答現象が起こったことが原因である。
Ｉｄｓｑドリフトは、ドレイン電流を低下させ、これにより利得が低下する。また、メモリ効果が悪化し、これによりＤＰＤによる出力信号歪みの補償が困難になり、歪み特性が劣化する。
前述したように、特許文献１では、ＧａＮ−ＨＥＭＴの製造過程において、Ｉｄｓｑドリフト抑制のための対策を講じている。しかしながら、Ｉｄｓｑドリフトの無視できないデバイスもある。そのため、ＧａＮ−ＨＥＭＴを駆動させる回路においても対策を講じる必要がある。
尚、このような対策は、ＧａＮ−ＨＥＭＴを用いたハイパワーアンプのみに講じる必要があるものではなく、ＧａＮ−ＨＥＭＴ以外の信号増幅用トランジスタを用いたハイパワーアンプにも講じる必要がある場合もある。
近年、高効率なハイパワーアンプを実現するため、信号増幅用トランジスタとして、ＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が利用されることがある。ＧａＮは高い破壊電界強度と大きな飽和電子速度を持つので、ＧａＮを電子走行層として用いたＨＥＭＴ（ＧａＮ−ＨＥＭＴ）は、信号増幅器として高効率動作を実現できる。さらに、ＤＰＤ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ）で出力信号の歪みを補正することによって、ハイパワーアンプをより飽和電力に近い状態で使用でき、効率を向上させることができる。
しかしながら、ＧａＮ−ＨＥＭＴは、結晶内の電子トラップによって特性が変動することがある。簡易的には、高周波信号をオンの状態からオフの状態に切り替えた後、ドレイン電流の低下によって、上記特性の変動を確認できる。このドレイン電流の過度応答は、この技術分野において「Ｉｄｓｑドリフト」と呼ばれている。
Ｉｄｓｑドリフトは、高ドレイン電圧下において、ＧａＮバッファ層に電子がトラップされることにより起こる。このトラップされた電子は、時間の経過とともに徐々に放出される。それに伴い、ＧａＮ−ＨＥＭＴもＩｄｓｑドリフト状態から徐々に回復し、数秒から数分のオーダーで通常の状態に戻る。
この通常状態に戻るまでの時間は、温度やバイアスによって変化する。一般に、トラップされた電子は高温であるほど早く放出される。よって、高温時の方が、低温時よりも早く、Ｉｄｓｑドリフト状態から回復する。また、ゲートバイアス電圧を浅くすることによっても、トラップされた電子が多く放出されるため、Ｉｄｓｑドリフトから早く回復する。
Ｉｄｓｑドリフトの高周波特性に対する影響として、まず、ドレイン電流の減少による利得の低下がある。
次に、メモリ効果の増加がある。ここで、「メモリ効果」とは、アンプ出力が現在のアンプ入力のみから決まらず、過去のアンプ入力の影響も受ける現象をいう。メモリ効果の増加は、ＤＰＤによる歪み補償を困難にし、歪み特性を劣化させる。
Ｉｄｓｑドリフトについては、特許文献１のように、ＧａＮ−ＨＥＭＴの製造過程において、抑制のための対策が講じられている。
ＧａＮ−ＨＥＭＴを用いたハイパワーアンプと、出力信号の歪みを補償するＤＰＤとを組み合わせた信号増幅系において、ＧａＮ−ＨＥＭＴの特性により、以下のような問題が起こることがある。
まず、入力電力が短時間に低下した直後、利得が大きく減少し、要求される出力が得られなくなる。
次に、動作温度の変化によって、歪み特性が大幅に劣化する。一般的に、アンプは動作温度が上昇するほど、歪み特性が劣化する。これは、アンプの飽和電力が低下することが原因である。しかし、上記の信号増幅系においては、低温時においても歪み特性の劣化が見られる。
これらの問題は、ＧａＮ−ＨＥＭＴにドレイン電流の過度応答現象が起こったことが原因である。
Ｉｄｓｑドリフトは、ドレイン電流を低下させ、これにより利得が低下する。また、メモリ効果が悪化し、これによりＤＰＤによる出力信号歪みの補償が困難になり、歪み特性が劣化する。
前述したように、特許文献１では、ＧａＮ−ＨＥＭＴの製造過程において、Ｉｄｓｑドリフト抑制のための対策を講じている。しかしながら、Ｉｄｓｑドリフトの無視できないデバイスもある。そのため、ＧａＮ−ＨＥＭＴを駆動させる回路においても対策を講じる必要がある。
尚、このような対策は、ＧａＮ−ＨＥＭＴを用いたハイパワーアンプのみに講じる必要があるものではなく、ＧａＮ−ＨＥＭＴ以外の信号増幅用トランジスタを用いたハイパワーアンプにも講じる必要がある場合もある。
本発明の目的は、ハイパワーアンプの信号利得と出力信号の歪み特性とを安定化させることができる、利得・歪み特性安定化方法および回路を提供することにある。
本発明の利得・歪み特性安定化方法は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化方法であって、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御段階を備え、それによってハイパワーアンプのドリフト状態を回復させることを特徴とする。
また、本発明の利得・歪み特性安定化回路は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路であって、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御回路を備え、それによってハイパワーアンプのドリフト状態を回復させることを特徴とする。
本発明に係る利得・歪み特性安定化回路は、ハイパワーアンプの信号利得と出力信号の歪み特性とを安定化させることができる。
本発明の利得・歪み特性安定化方法は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化方法であって、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御段階を備え、それによってハイパワーアンプのドリフト状態を回復させることを特徴とする。
また、本発明の利得・歪み特性安定化回路は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路であって、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御回路を備え、それによってハイパワーアンプのドリフト状態を回復させることを特徴とする。
本発明に係る利得・歪み特性安定化回路は、ハイパワーアンプの信号利得と出力信号の歪み特性とを安定化させることができる。
図１は本発明の実施の形態に係る利得・歪み特性安定化回路（ハイパワーアンプ）の構成を示すブロック図である。
図２は本発明の第１の実施例に係る利得・歪み特性安定化回路（ハイパワーアンプ）の構成を示す回路図である。
図３は図２に示した利得安定化回路（ハイパワーアンプ）の動作を説明するためのタイムチャートである。
図２は本発明の第１の実施例に係る利得・歪み特性安定化回路（ハイパワーアンプ）の構成を示す回路図である。
図３は図２に示した利得安定化回路（ハイパワーアンプ）の動作を説明するためのタイムチャートである。
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施の形態に係る利得・歪み特性安定化回路（ハイパワーアンプ）１００の構成を示すブロック図である。図示の利得・歪み特性安定化回路（ハイパワーアンプ）１００は、信号増幅用トランジスタＱ１と、パルス入力端子１０と、バイアス電位調整器２０とから構成される。パルス入力端子１０とバイアス電位調整器２０との組み合わせは、ゲートバイアス制御回路１２０と呼ばれる。
尚、信号増幅用トランジスタＱ１のゲート端子は入力端子Ｐ１に接続され、ドレイン端子は出力端子Ｐ２に接続され、ソース端子は接地されている。また、信号増幅用トランジスタＱ１のドレイン端子には、ドレインバイアス電圧として、一定のドレイン電圧Ｖｄｄが供給されている。尚、このハイパワーアンプ１００の信号増幅用トランジスタＱ１には、ＧａＮ−ＨＥＭＴが使用されているとする。
パルス入力端子１０に入力された制御パルス（パルス信号）に基づいて、バイアス電位調整器２０は、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加するゲートバイアス電圧Ｖｇｓを生成する。このゲートバイアス電圧Ｖｇｓは、供給される間欠的な高周波信号の周期ＴＰ（図３のＡ参照）に合わせて変動し、高周波信号が入力されていない期間ＴＯＦＦ（図３のＡ参照）において、一時的に電圧が上昇する。
このように、ゲートバイアス電圧Ｖｇｓを、高周波信号が供給されていない期間ＴＯＦＦに一時的に高く（浅く）することによって、ＧａＮ−ＨＥＭＴ Ｑ１をＩｄｓｑドリフト状態から回復させる。高周波信号供給時、ＧａＮ−ＨＥＭＴ Ｑ１は、Ｉｄｓｑドリフトを最小限に抑えた状態で動作できるため、上記問題の発生を防止することができる。
図１は、本発明の実施の形態に係る利得・歪み特性安定化回路（ハイパワーアンプ）１００の構成を示すブロック図である。図示の利得・歪み特性安定化回路（ハイパワーアンプ）１００は、信号増幅用トランジスタＱ１と、パルス入力端子１０と、バイアス電位調整器２０とから構成される。パルス入力端子１０とバイアス電位調整器２０との組み合わせは、ゲートバイアス制御回路１２０と呼ばれる。
尚、信号増幅用トランジスタＱ１のゲート端子は入力端子Ｐ１に接続され、ドレイン端子は出力端子Ｐ２に接続され、ソース端子は接地されている。また、信号増幅用トランジスタＱ１のドレイン端子には、ドレインバイアス電圧として、一定のドレイン電圧Ｖｄｄが供給されている。尚、このハイパワーアンプ１００の信号増幅用トランジスタＱ１には、ＧａＮ−ＨＥＭＴが使用されているとする。
パルス入力端子１０に入力された制御パルス（パルス信号）に基づいて、バイアス電位調整器２０は、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加するゲートバイアス電圧Ｖｇｓを生成する。このゲートバイアス電圧Ｖｇｓは、供給される間欠的な高周波信号の周期ＴＰ（図３のＡ参照）に合わせて変動し、高周波信号が入力されていない期間ＴＯＦＦ（図３のＡ参照）において、一時的に電圧が上昇する。
このように、ゲートバイアス電圧Ｖｇｓを、高周波信号が供給されていない期間ＴＯＦＦに一時的に高く（浅く）することによって、ＧａＮ−ＨＥＭＴ Ｑ１をＩｄｓｑドリフト状態から回復させる。高周波信号供給時、ＧａＮ−ＨＥＭＴ Ｑ１は、Ｉｄｓｑドリフトを最小限に抑えた状態で動作できるため、上記問題の発生を防止することができる。
以下、本発明の第１の実施例について、ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式にてデータ通信を行う無線通信基地局の送信用ハイパワーアンプ１００に適用した場合を例に挙げて説明する。このハイパワーアンプ１００の信号増幅用トランジスタＱ１には、ＧａＮ−ＨＥＭＴが使用されているとする。また、このＧａＮ−ＨＥＭＴ Ｑ１は、Ｉｄｓｑドリフトの起こり得る特性を持つこととする。
図２は第１の実施例に係る利得・歪み特性安定化回路（ハイパワーアンプ）１００の回路図である。図３はその利得・歪み特性安定化回路（ハイパワーアンプ）１００の動作を説明するためのタイムチャートである。
ＧａＮ−ＨＥＭＴ Ｑ１のドレイン端子には、ドレインバイアス電圧Ｖｄｄが供給され、ゲート端子にはゲートバイアス電圧Ｖｇｓが印加され、ソース端子は接地されている。また、ＧａＮ−ＨＥＭＴ Ｑ１はＡＢ級で動作させられる。
ＴＤＤ方式では、同一周波数帯を用いて送受信を時間的に交互に行う。そのため、入力端子Ｐ１には所定の繰り返し周期ＴＰで間欠的に高周波信号が入力される。入力された信号は、ＧａＮ−ＨＥＭＴ Ｑ１で増幅され、出力端子Ｐ２から出力信号として出力される。
パルス入力端子１０には、ゲートバイアス電圧Ｖｇｓを制御するパルス信号（制御パルス）が入力される。このパルス信号（制御パルス）は、間欠的な高周波信号と同じ周期ＴＰで変動する。
バイアス電位調整器２０では、パルス入力端子１０から入力された制御パルスに同期して、ゲートバイアス電圧Ｖｇｓを変化させる。
バイアス電位調整器２０は、トランジスタＴ１と、抵抗器Ｒ１と、オペアンプＯＰ１とから構成される。
本実施例では、トランジスタＴ１としてｐチャンネル接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を使用している。トランジスタＴ１のゲート端子は、パルス入力端子１０に接続され、ソース端子には第１の電圧Ｖ１が印加され、ドレイン端子はオペアンプＯＰ１の非反転入力端子に接続されている。また、トランジスタＴ１のドレイン端子には、抵抗器Ｒ１を介して第２の電圧Ｖ２が印加されている。オペアンプＯＰ１の反転入力端子は、オペアンプＯＰ１の出力端子に接続されている。そして、オペアンプＯＰ１の出力端子は、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に接続されている。
トランジスタＴ１は入力されたパルス信号に応じて、第１の電圧Ｖ１と第２の電圧Ｖ２の切り替えスイッチの役割を担う。制御パルスがＨｉｇｈのときには第２の電圧Ｖ２が、制御パルスがＬｏｗのときには第１の電圧Ｖ１がゲートバイアス電圧Ｖｇｓとして出力され、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加される。
ＧａＮ−ＨＥＭＴ Ｑ１は、第１の電圧Ｖ１によってＡＢ級で動作させられる。第１の電圧Ｖ１をＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加し、高周波信号が入力されていないときのドレイン電流（待機電流と呼ぶ）をＩｄｓ＿ｓｅｔとする。第２の電圧Ｖ２は、待機電流がＩｄｓ＿ｓｅｔの３倍程度になるように設定される。ＧａＮ−ＨＥＭＴを用いるため、第１の電圧Ｖ１と第２の電圧Ｖ２とは負電圧であり、第２の電圧Ｖ２は第１の電圧Ｖ１よりも高い。第１および第２の電圧Ｖ１，Ｖ２の電圧値は、使用するＧａＮ−ＨＥＭＴによって異なり、個別に調整する必要がある。
本実施例では、オペアンプＯＰ１をボルテージフォロアとして用いている。これは、ＧａＮ−ＨＥＭＴ Ｑ１のゲート−ソース間に流れる電流が他のＦＥＴに比べ大きく、数十ｍＡ程度流れることがあるためである。なおかつ、ゲート−ソース間電流は、ＧａＮ−ＨＥＭＴの動作温度や、累計駆動時間などによって変動することがある。そこで、ＧａＮ−ＨＥＭＴ Ｑ１の安定動作のため、ボルテージフォロアを用いている。
以上の説明から明らかなように、ゲートバイアス制御回路１２０は、ハイパワーアンプ（信号増幅用トランジスタ）Ｑ１のゲート端子に印加される電圧Ｖｇｓを、高周波信号が供給されていない期間ＴＯＦＦに、一時的に浅くする回路である。そして、このゲートバイアス制御回路１２０は、高周波信号が供給されてない期間ＴＯＦＦの所定の期間ＴＥだけ制御パルスを入力するパルス入力端子１０と、この入力された制御パルスに応じて、ゲートバイアス電圧Ｖｇｓを変化させるバイアス電位調整器２０とから構成される。
また、バイアス電位調整器２０において、トランジスタＴ１と抵抗器Ｒ１とオペアンプＯＰ１との組み合わせは、電位切替え回路２２として動作し、ボルテージフォロアであるオペアンプＯＰ１は、供給回路２４として働く。すなわち、電位切替え回路２２は、制御パルスが入力されていないときは、第１の電圧Ｖ１を切り替えた電圧として出力し、制御パルスが入力されたときに、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２を上記切り替えた電圧として出力する回路である。供給回路２４は、この切り替えた電圧をゲートバイアス電圧Ｖｇｓとして、信号増幅用トランジスタＱ１のゲート端子へ供給する回路である。
次に、図２の回路図と図３のタイムチャートとを参照して、本実施例の動作について説明する。
図３において、タイムチャートＡは、入力端子Ｐ１に入力される間欠的な高周波信号の時間変動を示す。本実施例では、間欠的な高周波信号の繰り返し周期ＴＰは５ｍｓを、高周波信号が入力される長さＴＯＮは３ｍｓを想定する。また、タイムチャートＢは、パルス入力端子１０に入力される制御パルスを示す。ここでは、この制御パルスを「Ｖｇｓ制御パルス」と呼ぶ。タイムチャートＣは、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加されるゲートバイアス電圧Ｖｇｓの時間変動を示す。
まず、タイムチャートＡのように、時刻ｔ１から時刻ｔ２までの期間ＴＯＮに高周波信号が入力されるとする。このとき、Ｖｇｓ制御パルスはＬｏｗのままである（図３のタイムチャートＢ参照）。
高周波信号が入力されない、時刻ｔ２から時刻ｔ５までの期間ＴＯＦＦのうち、時刻ｔ３から時刻ｔ４までの所定の期間ＴＥに、Ｖｇｓ制御パルスはＨｉｇｈとなる。本実施例では、時刻ｔ３から時刻ｔ４までの時間（所定の期間）ＴＥは０．１ｍｓとする。
Ｖｇｓ制御パルスがＬｏｗのとき、トランジスタＴ１はオンとなり、タイムチャートＣで示されるように、ゲートバイアス電圧Ｖｇｓは第１の電圧Ｖ１となる。一方、Ｖｇｓ制御パルスがＨｉｇｈのとき、トランジスタＴ１はオフとなり、タイムチャートＣが示すように、ゲートバイアス電圧Ｖｇｓは第２の電圧Ｖ２となる。よって、タイムチャートＢ、Ｃのように、Ｖｇｓ制御パルスとゲートバイアス電圧Ｖｇｓとは、同期して変動する。
高周波信号が入力された後、ＧａＮ−ＨＥＭＴ Ｑ１にはＩｄｓｑドリフトが起こっている。上記のように、高周波信号が入力されていない期間ＴＯＦＦに、一時的にゲートバイアス電圧Ｖｇｓを高く（浅く）することで、出力信号に影響を与えずに、ＧａＮ−ＨＥＭＴ Ｑ１をＩｄｓｑドリフト状態から回復させる。
以上により、高周波信号が入力される期間ＴＯＮにおける、ＧａＮ−ＨＥＭＴＱ１のＩｄｓｑドリフトを最小限に抑え、利得の低下、歪み特性の劣化を防ぐことができる。
本実施例では、上記のように、時刻ｔ３から時刻ｔ４までの間隔（所定の期間）ＴＥを０．１ｍｓとした。この時間ＴＥが長いほど、ＧａＮ−ＨＥＭＴを確実にＩｄｓｑドリフトから回復させることができる。ただし、ドレインバイアス電圧Ｖｄｄを与えている状態でゲートバイアス電圧Ｖｇｓを高くするため、待機電流が増加し、消費電力が増加する。よって、時刻ｔ３から時刻ｔ４までの間隔（所定の期間）ＴＥは、Ｉｄｓｑドリフトの影響を防ぐことのできる最短の時間に設定する必要がある。
次に、本発明の第１の実施例の効果について説明する。この本発明の第１の実施例の効果は、以上で説明したように、高周波信号が入力されていない期間ＴＯＦＦに、Ｉｄｓｑドリフト状態から回復させることによる。
第１の効果は、入力される高周波信号の電力が短時間で減少したときの、信号増幅用トランジスタＱ１の利得の回復を早めることで、要求される出力レベルが常に得られることである。
第２の効果は、Ｉｄｓｑドリフトに起因するメモリ効果の増加から、信号増幅用トランジスタＱ１を早く回復させることで、ＤＰＤによる歪み補償を有効にし、出力信号の歪み特性の劣化を防ぐことである。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、本発明は、上記実施例のように、ＧａＮ−ＨＥＭＴを用いたハイパワーアンプのみに限定されるものではなく、ＧａＮ−ＨＥＭＴ以外の信号増幅用トランジスタにおいても利用できる。ただし、利用するトランジスタの種類によって、与えるゲートバイアス電圧は適宜変える必要がある。
また、上記実施例では、ＧａＮ−ＨＥＭＴのドレイン端子に与えるドレインバイアス電圧Ｖｄｄを一定にしているが、変動させても良い。例えば、ドレイン端子に電圧を与えている状態で、ゲートバイアス電圧を浅くすれば、ドレイン電流が多く流れ、消費電力が増加する。上記実施例では、ゲートバイアス電圧を浅くする時間（所定の期間）ＴＥを短くすることによって、消費電力を抑えている。一方、ゲートバイアス電圧Ｖｇｓを浅くする所定の期間ＴＥにおいて、ドレインバイアス電圧Ｖｄｄを低くすることによっても、消費電力を抑えることができる。
また、本発明は、図３のタイムチャートの、時刻ｔ２から時刻ｔ３までの期間ＴＯＦＦ１、又は、時刻ｔ４から時刻ｔ５までの期間ＴＯＦＦ２の、ゲートバイアス電圧Ｖｇｓや、ドレインバイアス電圧Ｖｄｄを制限しない。例えば、上記の期間ＴＯＦＦ１、ＴＯＦＦ２において、ゲートバイアス電圧Ｖｇｓを深くする、又は、ドレインバイアス電圧Ｖｄｄをオフにすることによって、本発明の効果を妨げずに、消費電力を低くすることができる。
更に、本発明は、増幅用トランジスタが単体のハイパワーアンプに限定されるものではない。ドハティアンプのように複数の増幅用トランジスタを用いた場合においても利用できる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１） 所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化方法であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御段階を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化方法。
（付記２） 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御段階は、
前記高周波信号が供給されていない期間内の所定の期間だけ制御パルスを入力するパルス入力段階と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整段階と、
を含む付記１に記載の利得・歪み特性安定化方法。
（付記３） 前記バイアス電位調整段階は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え段階と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給段階と、
を有する付記２に記載の利得・歪み特性安定化方法。
（付記４） 前記所定の期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧を低くする段階を更に含む、
付記２又は３に記載の利得・歪み特性安定化方法。
（付記５） 前記高周波信号が供給されていない期間内の前記所定の期間を除く期間の間、前記ゲートバイアス電圧を深くする段階を更に含む、
付記２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。
（付記６） 前記高周波信号が供給されていない期間内の前記所定の期間を除く期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧をオフとする段階を更に含む、
付記２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。
（付記７） 所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御回路を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化回路。
（付記８） 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御回路は、
前記高周波信号が供給されていない期間内の所定の期間だけ制御パルスを入力するパルス入力端子と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整器と、
を有する付記７に記載の利得・歪み特性安定化回路。
（付記９） 前記信号増幅用トランジスタは、ＧａＮ−ＨＥＭＴからなる、付記８に記載の利得・歪み特性安定化回路。
（付記１０） 前記バイアス電位調整器は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え回路と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給回路と、
を有する付記８又は９に記載の利得・歪み特性安定化回路。
（付記１１） 前記電位切替え回路は、
前記制御パルスが供給されるゲート端子と、前記第１の電圧が供給されるソース端子と、当該電位切替え回路の出力端に接続されたドレイン端子と、を持つｐチャネル電界効果トランジスタと、
一端に前記第２の電圧が供給され、他端が当該電位切替え回路の出力端に接続された抵抗器と、
を有する付記１０に記載の利得・歪み特性安定化回路。
（付記１２） 前記供給回路がボルテージフォロアから構成される、付記１０又は１１に記載の利得・歪み特性安定化回路。
図２は第１の実施例に係る利得・歪み特性安定化回路（ハイパワーアンプ）１００の回路図である。図３はその利得・歪み特性安定化回路（ハイパワーアンプ）１００の動作を説明するためのタイムチャートである。
ＧａＮ−ＨＥＭＴ Ｑ１のドレイン端子には、ドレインバイアス電圧Ｖｄｄが供給され、ゲート端子にはゲートバイアス電圧Ｖｇｓが印加され、ソース端子は接地されている。また、ＧａＮ−ＨＥＭＴ Ｑ１はＡＢ級で動作させられる。
ＴＤＤ方式では、同一周波数帯を用いて送受信を時間的に交互に行う。そのため、入力端子Ｐ１には所定の繰り返し周期ＴＰで間欠的に高周波信号が入力される。入力された信号は、ＧａＮ−ＨＥＭＴ Ｑ１で増幅され、出力端子Ｐ２から出力信号として出力される。
パルス入力端子１０には、ゲートバイアス電圧Ｖｇｓを制御するパルス信号（制御パルス）が入力される。このパルス信号（制御パルス）は、間欠的な高周波信号と同じ周期ＴＰで変動する。
バイアス電位調整器２０では、パルス入力端子１０から入力された制御パルスに同期して、ゲートバイアス電圧Ｖｇｓを変化させる。
バイアス電位調整器２０は、トランジスタＴ１と、抵抗器Ｒ１と、オペアンプＯＰ１とから構成される。
本実施例では、トランジスタＴ１としてｐチャンネル接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を使用している。トランジスタＴ１のゲート端子は、パルス入力端子１０に接続され、ソース端子には第１の電圧Ｖ１が印加され、ドレイン端子はオペアンプＯＰ１の非反転入力端子に接続されている。また、トランジスタＴ１のドレイン端子には、抵抗器Ｒ１を介して第２の電圧Ｖ２が印加されている。オペアンプＯＰ１の反転入力端子は、オペアンプＯＰ１の出力端子に接続されている。そして、オペアンプＯＰ１の出力端子は、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に接続されている。
トランジスタＴ１は入力されたパルス信号に応じて、第１の電圧Ｖ１と第２の電圧Ｖ２の切り替えスイッチの役割を担う。制御パルスがＨｉｇｈのときには第２の電圧Ｖ２が、制御パルスがＬｏｗのときには第１の電圧Ｖ１がゲートバイアス電圧Ｖｇｓとして出力され、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加される。
ＧａＮ−ＨＥＭＴ Ｑ１は、第１の電圧Ｖ１によってＡＢ級で動作させられる。第１の電圧Ｖ１をＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加し、高周波信号が入力されていないときのドレイン電流（待機電流と呼ぶ）をＩｄｓ＿ｓｅｔとする。第２の電圧Ｖ２は、待機電流がＩｄｓ＿ｓｅｔの３倍程度になるように設定される。ＧａＮ−ＨＥＭＴを用いるため、第１の電圧Ｖ１と第２の電圧Ｖ２とは負電圧であり、第２の電圧Ｖ２は第１の電圧Ｖ１よりも高い。第１および第２の電圧Ｖ１，Ｖ２の電圧値は、使用するＧａＮ−ＨＥＭＴによって異なり、個別に調整する必要がある。
本実施例では、オペアンプＯＰ１をボルテージフォロアとして用いている。これは、ＧａＮ−ＨＥＭＴ Ｑ１のゲート−ソース間に流れる電流が他のＦＥＴに比べ大きく、数十ｍＡ程度流れることがあるためである。なおかつ、ゲート−ソース間電流は、ＧａＮ−ＨＥＭＴの動作温度や、累計駆動時間などによって変動することがある。そこで、ＧａＮ−ＨＥＭＴ Ｑ１の安定動作のため、ボルテージフォロアを用いている。
以上の説明から明らかなように、ゲートバイアス制御回路１２０は、ハイパワーアンプ（信号増幅用トランジスタ）Ｑ１のゲート端子に印加される電圧Ｖｇｓを、高周波信号が供給されていない期間ＴＯＦＦに、一時的に浅くする回路である。そして、このゲートバイアス制御回路１２０は、高周波信号が供給されてない期間ＴＯＦＦの所定の期間ＴＥだけ制御パルスを入力するパルス入力端子１０と、この入力された制御パルスに応じて、ゲートバイアス電圧Ｖｇｓを変化させるバイアス電位調整器２０とから構成される。
また、バイアス電位調整器２０において、トランジスタＴ１と抵抗器Ｒ１とオペアンプＯＰ１との組み合わせは、電位切替え回路２２として動作し、ボルテージフォロアであるオペアンプＯＰ１は、供給回路２４として働く。すなわち、電位切替え回路２２は、制御パルスが入力されていないときは、第１の電圧Ｖ１を切り替えた電圧として出力し、制御パルスが入力されたときに、第１の電圧Ｖ１よりも高い第２の電圧Ｖ２を上記切り替えた電圧として出力する回路である。供給回路２４は、この切り替えた電圧をゲートバイアス電圧Ｖｇｓとして、信号増幅用トランジスタＱ１のゲート端子へ供給する回路である。
次に、図２の回路図と図３のタイムチャートとを参照して、本実施例の動作について説明する。
図３において、タイムチャートＡは、入力端子Ｐ１に入力される間欠的な高周波信号の時間変動を示す。本実施例では、間欠的な高周波信号の繰り返し周期ＴＰは５ｍｓを、高周波信号が入力される長さＴＯＮは３ｍｓを想定する。また、タイムチャートＢは、パルス入力端子１０に入力される制御パルスを示す。ここでは、この制御パルスを「Ｖｇｓ制御パルス」と呼ぶ。タイムチャートＣは、ＧａＮ−ＨＥＭＴ Ｑ１のゲート端子に印加されるゲートバイアス電圧Ｖｇｓの時間変動を示す。
まず、タイムチャートＡのように、時刻ｔ１から時刻ｔ２までの期間ＴＯＮに高周波信号が入力されるとする。このとき、Ｖｇｓ制御パルスはＬｏｗのままである（図３のタイムチャートＢ参照）。
高周波信号が入力されない、時刻ｔ２から時刻ｔ５までの期間ＴＯＦＦのうち、時刻ｔ３から時刻ｔ４までの所定の期間ＴＥに、Ｖｇｓ制御パルスはＨｉｇｈとなる。本実施例では、時刻ｔ３から時刻ｔ４までの時間（所定の期間）ＴＥは０．１ｍｓとする。
Ｖｇｓ制御パルスがＬｏｗのとき、トランジスタＴ１はオンとなり、タイムチャートＣで示されるように、ゲートバイアス電圧Ｖｇｓは第１の電圧Ｖ１となる。一方、Ｖｇｓ制御パルスがＨｉｇｈのとき、トランジスタＴ１はオフとなり、タイムチャートＣが示すように、ゲートバイアス電圧Ｖｇｓは第２の電圧Ｖ２となる。よって、タイムチャートＢ、Ｃのように、Ｖｇｓ制御パルスとゲートバイアス電圧Ｖｇｓとは、同期して変動する。
高周波信号が入力された後、ＧａＮ−ＨＥＭＴ Ｑ１にはＩｄｓｑドリフトが起こっている。上記のように、高周波信号が入力されていない期間ＴＯＦＦに、一時的にゲートバイアス電圧Ｖｇｓを高く（浅く）することで、出力信号に影響を与えずに、ＧａＮ−ＨＥＭＴ Ｑ１をＩｄｓｑドリフト状態から回復させる。
以上により、高周波信号が入力される期間ＴＯＮにおける、ＧａＮ−ＨＥＭＴＱ１のＩｄｓｑドリフトを最小限に抑え、利得の低下、歪み特性の劣化を防ぐことができる。
本実施例では、上記のように、時刻ｔ３から時刻ｔ４までの間隔（所定の期間）ＴＥを０．１ｍｓとした。この時間ＴＥが長いほど、ＧａＮ−ＨＥＭＴを確実にＩｄｓｑドリフトから回復させることができる。ただし、ドレインバイアス電圧Ｖｄｄを与えている状態でゲートバイアス電圧Ｖｇｓを高くするため、待機電流が増加し、消費電力が増加する。よって、時刻ｔ３から時刻ｔ４までの間隔（所定の期間）ＴＥは、Ｉｄｓｑドリフトの影響を防ぐことのできる最短の時間に設定する必要がある。
次に、本発明の第１の実施例の効果について説明する。この本発明の第１の実施例の効果は、以上で説明したように、高周波信号が入力されていない期間ＴＯＦＦに、Ｉｄｓｑドリフト状態から回復させることによる。
第１の効果は、入力される高周波信号の電力が短時間で減少したときの、信号増幅用トランジスタＱ１の利得の回復を早めることで、要求される出力レベルが常に得られることである。
第２の効果は、Ｉｄｓｑドリフトに起因するメモリ効果の増加から、信号増幅用トランジスタＱ１を早く回復させることで、ＤＰＤによる歪み補償を有効にし、出力信号の歪み特性の劣化を防ぐことである。
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、本発明は、上記実施例のように、ＧａＮ−ＨＥＭＴを用いたハイパワーアンプのみに限定されるものではなく、ＧａＮ−ＨＥＭＴ以外の信号増幅用トランジスタにおいても利用できる。ただし、利用するトランジスタの種類によって、与えるゲートバイアス電圧は適宜変える必要がある。
また、上記実施例では、ＧａＮ−ＨＥＭＴのドレイン端子に与えるドレインバイアス電圧Ｖｄｄを一定にしているが、変動させても良い。例えば、ドレイン端子に電圧を与えている状態で、ゲートバイアス電圧を浅くすれば、ドレイン電流が多く流れ、消費電力が増加する。上記実施例では、ゲートバイアス電圧を浅くする時間（所定の期間）ＴＥを短くすることによって、消費電力を抑えている。一方、ゲートバイアス電圧Ｖｇｓを浅くする所定の期間ＴＥにおいて、ドレインバイアス電圧Ｖｄｄを低くすることによっても、消費電力を抑えることができる。
また、本発明は、図３のタイムチャートの、時刻ｔ２から時刻ｔ３までの期間ＴＯＦＦ１、又は、時刻ｔ４から時刻ｔ５までの期間ＴＯＦＦ２の、ゲートバイアス電圧Ｖｇｓや、ドレインバイアス電圧Ｖｄｄを制限しない。例えば、上記の期間ＴＯＦＦ１、ＴＯＦＦ２において、ゲートバイアス電圧Ｖｇｓを深くする、又は、ドレインバイアス電圧Ｖｄｄをオフにすることによって、本発明の効果を妨げずに、消費電力を低くすることができる。
更に、本発明は、増幅用トランジスタが単体のハイパワーアンプに限定されるものではない。ドハティアンプのように複数の増幅用トランジスタを用いた場合においても利用できる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１） 所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化方法であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御段階を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化方法。
（付記２） 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御段階は、
前記高周波信号が供給されていない期間内の所定の期間だけ制御パルスを入力するパルス入力段階と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整段階と、
を含む付記１に記載の利得・歪み特性安定化方法。
（付記３） 前記バイアス電位調整段階は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え段階と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給段階と、
を有する付記２に記載の利得・歪み特性安定化方法。
（付記４） 前記所定の期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧を低くする段階を更に含む、
付記２又は３に記載の利得・歪み特性安定化方法。
（付記５） 前記高周波信号が供給されていない期間内の前記所定の期間を除く期間の間、前記ゲートバイアス電圧を深くする段階を更に含む、
付記２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。
（付記６） 前記高周波信号が供給されていない期間内の前記所定の期間を除く期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧をオフとする段階を更に含む、
付記２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。
（付記７） 所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間に、一時的に浅くするゲートバイアス制御回路を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化回路。
（付記８） 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御回路は、
前記高周波信号が供給されていない期間内の所定の期間だけ制御パルスを入力するパルス入力端子と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整器と、
を有する付記７に記載の利得・歪み特性安定化回路。
（付記９） 前記信号増幅用トランジスタは、ＧａＮ−ＨＥＭＴからなる、付記８に記載の利得・歪み特性安定化回路。
（付記１０） 前記バイアス電位調整器は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え回路と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給回路と、
を有する付記８又は９に記載の利得・歪み特性安定化回路。
（付記１１） 前記電位切替え回路は、
前記制御パルスが供給されるゲート端子と、前記第１の電圧が供給されるソース端子と、当該電位切替え回路の出力端に接続されたドレイン端子と、を持つｐチャネル電界効果トランジスタと、
一端に前記第２の電圧が供給され、他端が当該電位切替え回路の出力端に接続された抵抗器と、
を有する付記１０に記載の利得・歪み特性安定化回路。
（付記１２） 前記供給回路がボルテージフォロアから構成される、付記１０又は１１に記載の利得・歪み特性安定化回路。
本発明は、ＴＤＤ方式を採用した携帯電話などの無線データ通信に用いる基地局の、送信用ハイパワーアンプに利用され得る。
この出願は、２０１１年２月１５日に出願された、日本特許出願第２０１１−０２９２７４号からの優先権を基礎として、その利益を主張するものであり、その開示はここに全体として参考文献として組み込まれる。
この出願は、２０１１年２月１５日に出願された、日本特許出願第２０１１−０２９２７４号からの優先権を基礎として、その利益を主張するものであり、その開示はここに全体として参考文献として組み込まれる。
Claims (12)
- 所定の繰り返し周期（ＴＰ）で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化方法であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間（ＴＯＦＦ）の内で、前記高周波信号がＯＮからＯＦＦに切り替わる直後の期間（ＴＯＦＦ１）と前記高周波信号がＯＦＦからＯＮに切り替わる直前の期間（ＴＯＦＦ２）とを除く、所定の期間（ＴＥ）に、一時的に浅くするゲートバイアス制御段階を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化方法。 - 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御段階は、
前記高周波信号が供給されていない期間（ＴＯＦＦ）内の前記所定の期間（ＴＥ）だけ制御パルスを入力するパルス入力段階と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整段階と、
を含む請求項１に記載の利得・歪み特性安定化方法。 - 前記バイアス電位調整段階は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え段階と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給段階と、
を有する請求項２に記載の利得・歪み特性安定化方法。 - 前記所定の期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧を低くする段階を更に含む、
請求項２又は３に記載の利得・歪み特性安定化方法。 - 前記高周波信号が供給されていない期間（ＴＯＦＦ）内の前記所定の期間（ＴＥ）を除く期間の間、前記ゲートバイアス電圧を深くする段階を更に含む、
請求項２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。 - 前記高周波信号が供給されていない期間（ＴＯＦＦ）内の前記所定の期間（ＴＥ）を除く期間の間、前記信号増幅用トランジスタのドレイン端子に印加されるドレインバイアス電圧をオフとする段階を更に含む、
請求項２乃至４のいずれか１つに記載の利得・歪み特性安定化方法。 - 所定の繰り返し周期（ＴＰ）で間欠的に高周波信号が供給されるハイパワーアンプの、信号利得と出力信号の歪み特性とを安定化させる利得・歪み特性安定化回路であって、
前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、前記高周波信号が供給されていない期間（ＴＯＦＦ）内で、前記高周波信号がＯＮからＯＦＦに切り替わる直後の期間（ＴＯＦＦ１）と前記高周波信号がＯＦＦからＯＮに切り替わる直前の期間（ＴＯＦＦ２）とを除く、所定の期間（ＴＥ）に、一時的に浅くするゲートバイアス制御回路を備え、
それによって前記ハイパワーアンプのドリフト状態を回復させることを特徴とする利得・歪み特性安定化回路。 - 前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御回路は、
前記高周波信号が供給されていない期間（ＴＯＦＦ）内の前記所定の期間（ＴＥ）だけ制御パルスを入力するパルス入力端子と、
該入力された制御パルスに同期して、前記ゲートバイアス電圧を変化させるバイアス電位調整器と、
を有する請求項７に記載の利得・歪み特性安定化回路。 - 前記信号増幅用トランジスタは、ＧａＮ−ＨＥＭＴからなる、請求項８に記載の利得・歪み特性安定化回路。
- 前記バイアス電位調整器は、
前記制御パルスが入力されていないときは、第１の電圧を切り替えた電圧として出力し、前記制御パルスが入力されたときに、前記第１の電圧よりも高い第２の電圧を前記切り替えた電圧として出力する電位切替え回路と、
前記切り替えた電圧を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給回路と、
を有する請求項８又は９に記載の利得・歪み特性安定化回路。 - 前記電位切替え回路は、
前記制御パルスが供給されるゲート端子と、前記第１の電圧が供給されるソース端子と、当該電位切替え回路の出力端に接続されたドレイン端子と、を持つｐチャネル電界効果トランジスタと、
一端に前記第２の電圧が供給され、他端が当該電位切替え回路の出力端に接続された抵抗器と、
を有する請求項１０に記載の利得・歪み特性安定化回路。 - 前記供給回路がボルテージフォロアから構成される、請求項１０又は１１に記載の利得・歪み特性安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012557882A JP5818028B2 (ja) | 2011-02-15 | 2012-01-27 | 利得・歪み特性安定化方法および回路 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011029274 | 2011-02-15 | ||
| JP2011029274 | 2011-02-15 | ||
| JP2012557882A JP5818028B2 (ja) | 2011-02-15 | 2012-01-27 | 利得・歪み特性安定化方法および回路 |
| PCT/JP2012/052436 WO2012111451A1 (ja) | 2011-02-15 | 2012-01-27 | 利得・歪み特性安定化方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012111451A1 JPWO2012111451A1 (ja) | 2014-07-03 |
| JP5818028B2 true JP5818028B2 (ja) | 2015-11-18 |
Family
ID=46672382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012557882A Active JP5818028B2 (ja) | 2011-02-15 | 2012-01-27 | 利得・歪み特性安定化方法および回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5818028B2 (ja) |
| WO (1) | WO2012111451A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6128953B2 (ja) * | 2013-05-23 | 2017-05-17 | 三菱電機株式会社 | 増幅装置および増幅装置の制御方法 |
| US10924064B2 (en) * | 2017-02-22 | 2021-02-16 | Sumitomo Electric Industries, Ltd. | Bias circuit |
| JP6981359B2 (ja) * | 2018-05-01 | 2021-12-15 | 富士通株式会社 | 無線通信装置 |
| WO2021181492A1 (ja) * | 2020-03-10 | 2021-09-16 | 三菱電機株式会社 | バイアス回路及び増幅器 |
| EP4239880A1 (en) * | 2022-03-02 | 2023-09-06 | Infineon Technologies AG | Circuit and method for biasing a transistor and corresponding device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011086A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 増幅器制御装置 |
| JP2009272914A (ja) * | 2008-05-08 | 2009-11-19 | Fujitsu Ltd | Ｆｅｔ増幅器のバイアス回路 |
| JP2010268393A (ja) * | 2009-05-18 | 2010-11-25 | Fujitsu Ltd | 増幅器、送信装置および利得補償方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537080A (en) * | 1995-06-06 | 1996-07-16 | Chawla; Yogendra K. | Gain stability arrangement for HV MOSFET power amplifier |
| US6657499B2 (en) * | 2002-01-18 | 2003-12-02 | Xicor, Inc. | Method and circuit for controlling power amplifiers |
-
2012
- 2012-01-27 WO PCT/JP2012/052436 patent/WO2012111451A1/ja active Application Filing
- 2012-01-27 JP JP2012557882A patent/JP5818028B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008011086A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 増幅器制御装置 |
| JP2009272914A (ja) * | 2008-05-08 | 2009-11-19 | Fujitsu Ltd | Ｆｅｔ増幅器のバイアス回路 |
| JP2010268393A (ja) * | 2009-05-18 | 2010-11-25 | Fujitsu Ltd | 増幅器、送信装置および利得補償方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012111451A1 (ja) | 2012-08-23 |
| JPWO2012111451A1 (ja) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5818028B2 (ja) | 利得・歪み特性安定化方法および回路 | |
| US10491168B2 (en) | Power amplification circuit | |
| JP5958774B2 (ja) | 電力増幅モジュール | |
| US9385660B2 (en) | Radio frequency amplifying circuit and power amplifying module | |
| JP6229369B2 (ja) | 電力増幅器 | |
| JP6187444B2 (ja) | 電力増幅モジュール | |
| JP2010074407A (ja) | バイアス制御装置 | |
| JP4583967B2 (ja) | 高周波電力増幅器及びその出力電力調整方法 | |
| KR101814352B1 (ko) | 라디오 주파수 송신기에서 전치 보상 | |
| JP6094783B2 (ja) | バイアス制御回路及び電力増幅モジュール | |
| US9072044B2 (en) | Push-pull amplifier with quiescent current adjuster | |
| JP2001284974A (ja) | Ｆｅｔ増幅器 | |
| JPWO2008099489A1 (ja) | 電力増幅器 | |
| JP2013005353A (ja) | 電力増幅器および電力増幅方法 | |
| JP5757362B2 (ja) | 高周波増幅回路、無線装置 | |
| US8564369B2 (en) | Linear amplifier | |
| JP6981359B2 (ja) | 無線通信装置 | |
| JP6494908B2 (ja) | 高周波増幅器 | |
| JP2008103841A (ja) | 水晶発振回路 | |
| WO2015121891A1 (ja) | 増幅器 | |
| JP2021150716A (ja) | 電力増幅器 | |
| JP2011135130A (ja) | 利得安定化回路 | |
| KR20160013636A (ko) | 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술 | |
| JP2006262518A (ja) | 高周波電力増幅モジュール及び無線通信装置 | |
| EP3741041A1 (en) | Power amplifier arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5818028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |