JP2015195363A - 薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置 - Google Patents

薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置 Download PDF

Info

Publication number
JP2015195363A
JP2015195363A JP2015050395A JP2015050395A JP2015195363A JP 2015195363 A JP2015195363 A JP 2015195363A JP 2015050395 A JP2015050395 A JP 2015050395A JP 2015050395 A JP2015050395 A JP 2015050395A JP 2015195363 A JP2015195363 A JP 2015195363A
Authority
JP
Japan
Prior art keywords
moisture barrier
layer
barrier layer
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015050395A
Other languages
English (en)
Other versions
JP6506055B2 (ja
Inventor
有宣 鐘ヶ江
Arinobu Kanegae
有宣 鐘ヶ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2015050395A priority Critical patent/JP6506055B2/ja
Publication of JP2015195363A publication Critical patent/JP2015195363A/ja
Application granted granted Critical
Publication of JP6506055B2 publication Critical patent/JP6506055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】酸化物半導体を用いたトップゲート構造のＴＦＴ基板において、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性をさらに高めたＴＦＴ基板を提供する。
【解決手段】ＴＦＴ基板１は、ゲート絶縁層４及びゲート電極５を覆うように設けられるとともに、酸化物半導体層３のコンタクト領域３a1、３a2上でかつ、コンタクト領域３a1とソース電極８との接合部分、及びコンタクト領域３a2とドレイン電極９との接合部分を除いた領域と、基板２上で且つ酸化物半導体層３が存在しない領域とを覆うように設けられた第１の水分バリア層６を備える。第１の水分バリア層６は金属酸化物を含み、原子層堆積法によって形成されている。
【選択図】図１

Description

本開示は、酸化物半導体を用いた薄膜トランジスタ素子基板、及び、その製造方法、並びに、酸化物半導体を用いた薄膜トランジスタ素子基板を用いた有機ＥＬ表示装置に関する。
近年、チャネル層にＩｎ−Ｇａ−Ｚｎ−Ｏに代表される酸化物半導体を用いた薄膜トランジスタ素子基板の研究開発が盛んに行われている。以下、薄膜トランジスタ素子基板は、ＴＦＴ基板と称される場合がある。酸化物半導体を用いたＴＦＴ基板の構造は、従来のアモルファスシリコンを用いたＴＦＴ基板と同じボトムゲート構造が一般的である。しかし、ゲート電極と、ソース電極及びドレイン電極との寄生容量を低減する、より高性能なトップゲート構造のＴＦＴ基板の研究開発も盛んに行われている（特許文献１及び２）。
特許文献２に記載されたＴＦＴ基板について、図８を用いて説明する。特許文献２に記載されたＴＦＴ基板９０１は、トップゲート構造のＴＦＴ基板である。ＴＦＴ基板９０１は、ガラス基板９０２上に形成された酸化物半導体層９０３と、酸化物半導体層９０３の中央のチャネル領域９０３ｂ上に形成されたゲート絶縁層９０４とゲート電極９０５とを有する。ＴＦＴ基板９０１は、さらに、酸化アルミニウム層９０６と、層間絶縁層９０７と、ソース電極９０８と、ドレイン電極９０９とを有する。ソース電極９０８は、コンタクトホールＣＨ１で酸化物半導体層９０３のコンタクト領域９０３a1と接合されている。ドレイン電極９０９は、コンタクトホールＣＨ２で酸化物半導体層９０３のコンタクト領域９０３a2と接合されている。
酸化物半導体層９０３の中央のチャネル領域９０３ｂを挟むコンタクト領域９０３a1及び９０３a2は、チャネル領域９０３ｂよりも低抵抗化する必要がある。そこで、まず、酸化物半導体層９０３と、ゲート絶縁層９０４と、ゲート電極９０５の上にアルミニウム層をスパッタ法で形成する。そして、アルミニウム層に熱処理を施して、アルミニウム層を酸化アルミニウム層９０６に変質させる。この際、コンタクト領域９０３a1及び９０３a2にアルミニウムがドープされて、コンタクト領域９０３a1及び９０３a2は、チャネル領域９０３ｂよりも低抵抗化する。このように、ＴＦＴ基板９０１は、比較的簡単な構成で低抵抗化されたコンタクト領域を有している。また、この酸化アルミニウム層９０６は、水分のバリア性も有している。
特開２００９−２７８１１５号公報 特開２０１１−２２８６２２号公報
しかしながら、特許文献２に記載されたＴＦＴ基板９０１は、水分バリア性が不十分であり、さらなる水分バリア性の向上が望まれている。
そこで、本開示は、酸化物半導体を用いたトップゲート構造のＴＦＴ基板において、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性をさらに高めたＴＦＴ基板を提供する。
本開示の一態様に係る薄膜トランジスタ素子基板は、基板と、前記基板上の一部に設けられ、前記基板表面に沿って、チャネル領域と前記チャネル領域を挟む一対のコンタクト領域とを有する酸化物半導体層と、前記チャネル領域にゲート絶縁層を介して設けられたゲート電極と、前記一対のコンタクト領域の一方に接合されたソース電極と、前記一対のコンタクト領域の他方に接合されたドレイン電極と、前記ゲート絶縁層及び前記ゲート電極を覆うように設けられるとともに、前記酸化物半導体層の前記一対のコンタクト領域上でかつ前記コンタクト領域と前記ソース電極との接合部分及び前記コンタクト領域と前記ドレイン電極との接合部分を除いた領域と、前記基板上でかつ前記酸化物半導体層が設けられていない領域とを覆うように設けられた第１の水分バリア層と、を備え、前記第１の水分バリア層は金属酸化物を含みかつ原子層堆積法によって形成され、前記原子層堆積法によって形成された第１の水分バリア層は前記一対のコンタクト領域と接している。
本開示の一態様に係る薄膜トランジスタ素子基板では、第１の水分バリア層を形成するだけで、それと接する酸化物半導体層のコンタクト領域を低抵抗化することができる。その上、この第１の水分バリア層は、原子層堆積法で形成しているため、膜質が緻密であり、スパッタ法で形成した層よりも水蒸気透過率が低い。
従って、本開示の一態様に係る薄膜トランジスタ素子基板によれば、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性を高めた薄膜トランジスタ素子基板を提供することができる。
図１は、実施の形態１に係るＴＦＴ基板の断面図及び要部拡大図である。 図２は、実施例と比較例の水蒸気透過率の測定結果を示す図である。 実施の形態１に係るＴＦＴ基板１の製造プロセスを示す模式図であり、（ａ）は、ガラス基板１００上に樹脂基板２１を形成した時の断面図である。（ｂ）は、樹脂基板２１上に第１の水分バリア層２２を形成した時の断面図である。（ｃ）は、第１の水分バリア層２２上の一部に酸化物半導体層３を形成した時の断面図である。（ｄ）は、酸化物半導体層３の第１領域Ｒ１上にゲート絶縁層４とゲート電極５を形成した時の断面図である。（ｅ）は、第１の水分バリア層２２のうち酸化物半導体層３が形成されていない領域と、酸化物半導体層３の第２領域Ｒ２と、ゲート絶縁層４と、ゲート電極５とに接し、且つ、これらを覆うように、第２の水分バリア層６を原子層堆積法により形成した時の断面図である。（ｆ）は、コンタクト領域３ａ1及び３ａ2上の第２の水分バリア層６にコンタクトホールＣＨ１及びＣＨ２を形成した時の断面図である。（ｇ）は、第２の水分バリア層６上に、コンタクトホールＣＨ１を通じてコンタクト領域３ａ1と接合するソース電極８と、第２の水分バリア層６上に、コンタクトホールＣＨ２を通じてコンタクト領域３ａ2と接合するドレイン電極９とを形成した時の断面図である。（ｈ）は、ＴＦＴ基板１をガラス基板１００から剥離している時の断面図である。 図４は、実施の形態２に係る有機ＥＬ表示装置を示す平面図である。 図５は、実施の形態２に係る有機ＥＬ表示装置の表示領域における断面図である。 図６は、実施の形態２に係る有機ＥＬ表示装置のサブピクセルの回路構成図である。 図７は、実施の形態２に係る有機ＥＬ表示装置の表示領域から周辺領域にかけての部分の断面図である。 図８は、従来技術に係るＴＦＴ基板の断面図である。
＜本開示の基礎となる知見＞
まず、本発明者が本開示に係る各態様の発明を想到するに到った経緯を説明する。上述した特許文献２に記載されたＴＦＴ基板９０１は、酸化アルミニウム層９０６を有しているため、ある程度の水分バリア性は有している。しかし、酸化アルミニウム層９０６が酸化される前のアルミニウム層は、スパッタ法で形成された層である。このため、酸化アルミニウム層９０６は、膜質が緻密ではなく、水蒸気透過率が比較的高い。ＴＦＴ基板９０１上に液晶表示層や有機ＥＬ表示層等を形成して各種ディスプレイを製造した場合、ガラス基板９０２の内外から侵入してくる水分や、酸化アルミニウム層９０６を伝って侵入してくる水分が問題となる。上記のようにして侵入してきた水分が、液晶表示層や有機ＥＬ表示層等まで達すると、不具合が生じる。例えば、有機ＥＬ表示層には、水分によって劣化する陰極や電子注入層等が存在する。水分が、陰極や電子注入層等に達すると、有機ＥＬ表示層に非発光部（ダークスポット）が発生したり、輝度低下を招くことがある。つまり、酸化アルミニウム層９０６は、水分バリア性が不十分であり、さらなる水分バリア性の向上が望まれている。そこで、本発明者は、上記知見に基づき、以下に説明する本開示に係る各態様の発明を想到するに到った。
本開示の一態様に係る薄膜トランジスタ素子基板は、基板と、前記基板上の一部に設けられ、前記基板表面に沿って、チャネル領域と前記チャネル領域を挟む一対のコンタクト領域とを有する酸化物半導体層と、前記チャネル領域にゲート絶縁層を介して設けられたゲート電極と、前記一対のコンタクト領域の一方に接合されたソース電極と、前記一対のコンタクト領域の他方に接合されたドレイン電極と、前記ゲート絶縁層及び前記ゲート電極を覆うように設けられるとともに、前記酸化物半導体層の前記一対のコンタクト領域上でかつ、前記コンタクト領域と前記ソース電極との接合部分及び前記コンタクト領域と前記ドレイン電極との接合部分を除いた領域と、前記基板上でかつ前記酸化物半導体層が設けられていない領域とを覆うように設けられた第１の水分バリア層と、を備え、前記第１の水分バリア層は金属酸化物を含みかつ原子層堆積法によって形成され、前記原子層堆積法によって形成された第１の水分バリア層は前記一対のコンタクト領域と接している。
本態様によると、第１の水分バリア層が、ゲート絶縁層及びゲート電極を覆うように設けられるとともに、酸化物半導体層の一対のコンタクト領域上、並びに基板上でかつ酸化物半導体層が存在しない領域とに設けられている。この第１の水分バリア層は、金属酸化物を含むため、酸化物半導体層と接するコンタクト領域を低抵抗化することができる。つまり、第１の水分バリア層を形成するだけで、第１の水分バリア層と接する酸化物半導体層のコンタクト領域を低抵抗化することができる。その上、この第１の水分バリア層は、原子層堆積法で形成しているため、膜質が緻密であり、スパッタ法で形成した場合に比べて水蒸気透過率が低い。
従って、本態様に係る薄膜トランジスタ素子基板によれば、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性を高めた薄膜トランジスタ素子基板を提供することができる。
また、本開示の別の態様では、前記第１の水分バリア層は、原子レベルでの層構造を有していてもよい。これにより、第１の水分バリア層の膜状態が緻密になり、水分バリア性が高くなる。
また、本開示の別の態様では、前記第１の水分バリア層と接する前記一対のコンタクト領域は、前記第１の水分バリア層と接しない前記チャネル領域より抵抗が低くてもよい。
また、本開示の別の態様では、前記基板は、樹脂材料を主成分とする樹脂基板と、前記樹脂基板上に形成された第２の水分バリア層とを有し、前記第２の水分バリア層は、前記酸化物半導体層及び前記第１の水分バリア層と接していてもよい。このように、第１の水分バリア層と第２の水分バリア層とが直接接している領域を設けることで、水分バリア性をさらに高めることが可能となる。
また、本開示の別の態様では、前記第２の水分バリア層は、化学気相成長法、または、原子層堆積法によって形成されていてもよい。これにより、スパッタ法で形成した場合に比べて、第２の水分バリア層を緻密な膜とすることができる。さらに原子層堆積法で形成した方が、より緻密な膜を形成することができ、水分バリア性を高めることができる。
また、本開示の別の態様では、前記第１の水分バリア層と前記第２の水分バリア層とは、構成される酸化物が異なっていてもよい。これにより、例えば、樹脂基板と第２の水分バリア層との間に異物が混入した場合、第１の水分バリア層は、異物で盛り上がった部分を反映せずに、第２の水分バリア層の盛り上がりをキャンセルするように堆積される。その結果、第１の水分バリア層の形成後は、表面が平坦な形状で成膜される。
また、本開示の別の態様では、前記第１の水分バリア層は、アルミニウム（Ａｌ）の酸化物を有し、前記第２の水分バリア層は、ジルコニウム（Ｚｒ）の酸化物を有していてもよい。
また、本開示の一態様に係る薄膜トランジスタ素子基板の製造方法は、前記基板の一部の上に酸化物半導体層を形成し、前記基板上に形成された前記酸化物半導体層のチャネル領域上にゲート絶縁層を形成し、前記ゲート絶縁層上にゲート電極を形成し、前記酸化物半導体層が形成されていない前記基板の表面と、前記酸化物半導体層に配置されかつ前記チャネル領域を挟む一対のコンタクト領域と、前記ゲート絶縁層と、前記ゲート電極との各々を覆うように、金属酸化物を含む第１の水分バリア層を原子層堆積法により形成し、前記一対のコンタクト領域上の前記第１の水分バリア層に前記一対のコンタクト領域にまで貫通する一対のコンタクトホールを形成し、前記第１の水分バリア層上に、前記一対のコンタクトホールの一方を介して、前記一対のコンタクト領域の一方と接合するソース電極を形成し、前記第１の水分バリア層上に、前記一対のコンタクトホールの他方を介して、前記一対のコンタクト領域の他方と接合するドレイン電極を形成し、前記第１の水分バリア層と接する前記一対のコンタクト領域は、前記第１の水分バリア層と接しない前記チャネル領域より抵抗が低い。
本態様によると、第２の水分バリア層のうち酸化物半導体層が形成されていない領域と、酸化物半導体層の第１領域を挟む一対の第２領域と、ゲート絶縁層と、ゲート電極との各々を覆うように、第１の水分バリア層を原子層堆積法により形成する。これにより、酸化物半導体層のうち、第１領域がチャネル領域と成り、一対の第２領域が一対のコンタクト領域と成る。第１の水分バリア層は、金属酸化物を含んでいる。第１の水分バリア層を原子層堆積法によって形成することによって、金属酸化物内の金属が酸化物半導体層内にドープされる、または酸化物半導体層内の酸素が第１の水分バリア層内に引き抜かれることで、コンタクト領域を低抵抗化することができる。つまり、第１の水分バリア層を形成するだけで、第１の水分バリア層と接する酸化物半導体層のコンタクト領域を低抵抗化することができる。その上、この第１の水分バリア層は、原子層堆積法で形成しているため、膜質が緻密であり、スパッタ法で形成した場合に比べて水蒸気透過率が低い。
従って、本態様に係る薄膜トランジスタ素子基板の製造方法によれば、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性を高めた薄膜トランジスタ素子基板を提供することができる。
また、本開示の別の態様では、前記基板は、樹脂材料を主成分とする樹脂基板と、前記樹脂基板上に形成された第２の水分バリア層とを有してもよい。
また、本開示の別の態様では、前記第２の水分バリア層は、化学気相成長法、または、原子層堆積法により形成されていてもよい。これにより、スパッタ法で形成した場合に比べて、第２の水分バリア層を緻密な膜とすることができる。さらに原子層堆積法で形成した方が、より緻密な膜を形成することができ、水分バリア性を高めることができる。
また、本開示の別の態様では、前記第１の水分バリア層と前記第２の水分バリア層とは、構成される酸化物が異なっていてもよい。これにより、例えば、樹脂基板と第２の水分バリア層との間に異物が混入した場合、第１の水分バリア層は、異物で盛り上がった部分を反映せずに、第２の水分バリア層の盛り上がりをキャンセルするように堆積される。その結果、第１の水分バリア層の形成後は、表面が平坦な形状で成膜される。
また、本開示の別の態様では、前記第１の水分バリア層は、アルミニウム（Ａｌ）の酸化物を有し、前記第２の水分バリア層は、ジルコニウム（Ｚｒ）の酸化物を有していてもよい。
また、本開示の一態様に係る有機ＥＬ表示装置は、上記した本開示の一態様に係る薄膜トランジスタ素子基板と、前記薄膜トランジスタ素子基板上に形成され、陽極と、発光層と、陰極とを少なくとも有する有機ＥＬ表示層と、を備える。これにより、コンタクト領域の低抵抗化を実現するとともに、水分のバリア性を高めた薄膜トランジスタ素子基板を備えた有機ＥＬ表示装置を提供できる。
また、本開示の別の態様では、平面視において、前記陰極は、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周よりも内側に位置していてもよい。これにより、水分により劣化しやすい陰極を、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周より内側に位置させることができるため、有機ＥＬ表示装置の水分バリア性を高めることができる。
また、本開示の別の態様では、前記有機ＥＬ表示層は、さらに、電子注入層を有し、平面視において、前記電子注入層は、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周よりも内側に位置していてもよい。これにより、水分により劣化しやすい電子注入層を、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周よりも内側に位置させることができるため、有機ＥＬ表示装置の水分バリア性を高めることができる。
以下、本開示を実施するための形態を、図面を参照して詳細に説明する。
＜実施の形態１＞
（ＴＦＴ基板１の構成）
実施の形態１に係るＴＦＴ基板１について、図１を用いて説明する。ＴＦＴ基板１は、基板２と、基板２上の一部に設けられた酸化物半導体層３と、酸化物半導体層３の中央部分であるチャネル領域３ｂ上に設けられたゲート絶縁層４及びゲート電極５を有する。ＴＦＴ基板１は、さらに、基板２上であって、酸化物半導体層３が設けられていない領域と、酸化物半導体層３上であってゲート絶縁層４が設けられていないコンタクト領域３a1及び３a2と、ゲート絶縁層４及びゲート電極５とを覆っている第１の水分バリア層６を有する。ＴＦＴ基板１は、さらに、第１の水分バリア層６上にソース電極８とドレイン電極９を有する。第１の水分バリア層６には、酸化物半導体層３のコンタクト領域３a1及び３a2に至るようにそれぞれコンタクトホールＣＨ１及びＣＨ２が貫通している。コンタクトホールＣＨ１では、ソース電極８とコンタクト領域３a1とが接合している。コンタクトホールＣＨ２では、ドレイン電極９とコンタクト領域３a2とが接合している。ＴＦＴ１は所謂トップゲート型（スタガー構造；staggered structure）のＴＦＴである。
基板２は、樹脂を主成分とする樹脂基板２１（以下、樹脂基板２１と称す）と、その上に形成された第２の水分バリア層２２から構成されている。樹脂基板２１の材料としては、例えば、ポリイミド、ポリアミド、アラミド、ポリエチレン、ポリプロピレン、ポリビニレン、ポリ塩化ビニリデン等を用いることができる。その他、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリエチレンスルホン酸、シリコーン、アクリル、エポキシ、フェノール等でもよい。これらの内の２種類以上の材料が混合されていてもよく、これらの材料が化学的に修飾(chemical modification)されていてもよい。これらの材料のうち１種または２種以上を組み合わせて、多層構造の樹脂基板２１としてもよい。第２の水分バリア層２２の材料としては、酸化ジルコニウム（ＺｒＯx）、酸化アルミニウム（ＡｌＯx）等を用いることができる。第２の水分バリア層２２は、樹脂基板２１を透過して、樹脂基板２１の上方に水分等が侵入するのを防止する機能を有する。基板２として、樹脂基板２１と、その上に形成された第２の水分バリア層２２とからなる２層構造とした。しかし、これに限られるものではない。基板２として、ガラス、合成石英、熱酸化膜付きシリコン、等の単層構造としてもよい。また、その他の多層構造としてもよい。
酸化物半導体層３は、第２の水分バリア層２２上に形成されている。酸化物半導体層３は、ゲート電極５及びゲート絶縁層４の下のチャネル領域３ｂと、チャネル領域３ｂを挟むコンタクト領域３a1及び３a2とから構成されている。コンタクト領域３a1及び３a2は、チャネル領域３ｂよりも抵抗が低い。つまり、コンタクト領域３a1及び３a2は、チャネル領域３ｂよりもキャリア濃度が高い。酸化物半導体層３の材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｔｉ−Ｚｎ−Ｏ、Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ｚｎ−Ｏ等を用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏの場合を例に取ると、各元素の構成比としては、例えば、ＩｎxＧａyＺｎzＯ1.5x+1.5y+z（ｘ、ｙ、ｚは整数）である。
ゲート絶縁層４は、酸化物半導体層３のチャネル領域３ｂ上に設けられている。ゲート絶縁層４の材料としては、ＳｉＯx、ＳｉＯxＮy、ＴａＯx等を用いることができる。ゲート絶縁層４は、これらの酸化物材料を用いて、単層構造または多層構造にて形成される。
ゲート電極５は、ゲート絶縁層４上に設けられている。ゲート電極５の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ＭｏＷ、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）等を用いることができる。ゲート電極５は、これらの金属材料を用いて、単層構造または多層構造にて形成される。ゲート絶縁層４とゲート電極５の側面は揃っていて、ソース電極８及びドレイン電極９と離間している。よって、ゲート電極５とソース電極８、及びゲート電極５とドレイン電極９との間の寄生容量を低減することができる。
第１の水分バリア層６は、酸化物半導体層３が形成されていない第２の水分バリア層２２上に形成されるとともに、酸化物半導体層３のコンタクト領域３a1及び３a2と、ゲート絶縁層４と、ゲート電極５とを覆っている。第１の水分バリア層６の材料としては、金属酸化物を用いることができる。実施の形態１では、酸化アルミニウム（ＡｌＯx）を用いている。
ソース電極８は、第１の水分バリア層６上に設けられている。そして、ソース電極８は、コンタクトホールＣＨ１で酸化物半導体層３のコンタクト領域３a1と接合している。ソース電極８の材料としては、Ａｌ、Ｍｏ、Ｗ、ＭｏＷ、Ｃｕ、Ｔｉ、Ｃｒ等を用いることができる。ソース電極８は、これらの金属材料を用いて、単層構造または多層構造となるように形成される。
ドレイン電極９は、第１の水分バリア層６上に設けられている。ドレイン電極９は、コンタクトホールＣＨ２で酸化物半導体層３のコンタクト領域３a2と接合している。ドレイン電極９の材料は、Ａｌ、Ｍｏ、Ｗ、ＭｏＷ、Ｃｕ、Ｔｉ、Ｃｒ等を用いることができる。ドレイン電極９は、これらの材料を用いて、単層構造または多層構造にて形成される。
ここで、第１の水分バリア層６は、酸化物半導体層３に至るようにコンタクトホールＣＨ１及びＣＨ２を形成する前は、酸化物半導体層３のコンタクト領域３a1及び３a2上の全面に形成されていた。第１の水分バリア層６は、例えば、ＡｌＯxである。第１の水分バリア層６の形成時に、Ａｌが第１の水分バリア層６から当該第１の水分バリア層６と接する酸化物半導体層３のコンタクト領域３a1及び３a2にドープされる、もしくは酸化物半導体層３から酸素が引き抜かれると考えられる。Ａｌがドープされた、もしくは酸素が引き抜かれたコンタクト領域３a1及び３a2は、チャネル領域３ｂよりも低抵抗化する。この事実は、実験によっても裏付けされている。また、金属がコンタクト領域にドープされる、もしくは酸化物半導体層から酸素が引き抜かれるという現象は、ＡｌＯxに限らず、他の金属酸化物でも起こると考えられる。この結果、コンタクト領域３a1及び３a2は、チャネル領域３ｂよりもキャリア濃度が上昇し、ＴＦＴの適切なＯＮ／ＯＦＦ特性が得られる。
また、第１の水分バリア層６は、基板２を透過して、基板２の上方に水分等が侵入してくるのを防止する機能を有する。ＡｌＯxは、通常、スパッタ法で形成される。このスパッタ法で形成されたＡｌＯxも、ある程度の水分バリア性を有しているが、実用上、十分とは言えない。そこで、第１の水分バリア層６として用いるＡｌＯxを、原子層堆積法（Atomic Layer Deposition法。以下、ＡＬＤ法と称する。）で形成している。図１の１点鎖線で囲った領域Ｔの拡大図に示すように、原子層堆積法で形成された膜は、原子レベルでの層構造を有している。そのため、膜状態が緻密であり、水分バリア性が高い。ＡＬＤ法で形成可能な金属酸化物の例としては、ＡｌＯxの他に、ＴｉＯx、ＣａＯx、ＨｆＯx、ＴａＯx、ＬａＯx、ＹＯx等が挙げられる。
図２に、酸化アルミニウム単膜を、ＡＬＤ法で形成した実施例のサンプルと、スパッタ法で形成した比較例のサンプルとの水蒸気透過率の測定結果を示す。測定方法は、一般的に知られているＣａ（カルシウム）テストというもので行った。このＣａテストは、測定する膜を透過してきた水分により、Ｃａが導電から非導電になる傾きから水蒸気透過率を算出する。この図２の測定結果から分かるように、膜厚はほぼ同じにも関わらず、実施例のサンプルは、比較例のサンプルよりも３桁程、水蒸気透過率が低い。このため、実施の形態１のＴＦＴ基板１は、非常に優れた水分バリア性を有している。そして、第２の水分バリア層２２と、第１の水分バリア層６とが直接、接している領域は、水分バリア性が、さらに高いと考えられる。第２の水分バリア層２２は、化学気相成長法（Chemical Vapor Deposition法。以下、ＣＶＤ法と称する。）で形成してもよいが、ＡＬＤ法で形成した方が、より緻密な膜を形成することができ、水分バリア性を高めることができる。
尚、第２の水分バリア層２２と、第１の水分バリア層６とは、構成される酸化物が同じものでもよいが、異なるものとしてもよい。例えば、第２の水分バリア層２２として、ＺｒＯxを用い、第１の水分バリア層６として、ＡｌＯxを用いてもよい。基板２の樹脂基板２１と第２の水分バリア層２２との間に異物が混入した場合を想定する。すると、第２の水分バリア層２２は、その異物を反映して、その部分だけ局所的に隆起したようにして堆積していく。その第２の水分バリア層２２の上に、第２の水分バリア層２２を構成する酸化物とは異なる酸化物からなる第１の水分バリア層６を形成する。すると、第１の水分バリア層６は異物で盛り上がった部分を反映せずに、第２の水分バリア層２２の盛り上がりをキャンセルするように堆積される。その結果、第１の水分バリア層６の形成後は、第１の水分バリア層６の表面は平坦な形状となる。この理由は、構成される酸化物が異なると、結晶格子の成長度合いや、格子定数が異なるためであると推定される。
（ＴＦＴ基板１の製造プロセス）
実施の形態１に係るＴＦＴ基板１の製造プロセスについて、図３（ａ）〜（ｈ）を用いて説明する。
まず、図３（ａ）に示すように、ガラス基板１００を用意する。ガラス基板１００の材料は、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等である。尚、ガラス基板中に含まれるナトリウムやリン等の不純物が、第２の水分バリア層２２に混入すると好ましくない。そこで、ガラス基板１００の最表面（第２の水分バリア層２２と接する側の表面）に、ＳｉＮx、ＳｉＯy、ＳｉＯyＮx等からなるアンダーコート層を形成してもよい。アンダーコート層の膜厚は、例えば、１００ｎｍ〜２０００ｎｍ程度としてもよい。そして、ガラス基板１００上に、ポリイミドをスピンコート法で塗布した。そして、加熱温度４００℃にて８時間加熱し、膜厚１８μｍの樹脂基板２１を得た。樹脂基板の膜厚としては、１μｍ〜１０００μｍ程度の範囲としてもよい。１μｍよりも薄いと、機械的な強度が得られない。１０００μｍよりも厚いと曲げることが困難となり、フレキシブルな基板を得ることができない。樹脂基板２１の形成方法は、スピンコート法のように原液を塗布してもよいし、既に樹脂基板として存在するものを圧着してもよい。圧着する場合は、接着層をガラス基板１００と樹脂基板２１との間に形成してから圧着してもよい。接着層は、シリコーン系、アクリル系等、所望の粘着力が得られるものであれば、特に限定されない。
次に、図３（ｂ）に示すように、第２の水分バリア層２２として、ＺｒＯx膜をＡＬＤ法で形成した。前駆体（precursor)としてテトラキスエチルメチルアミノジルコニウムを用いた。ＺｒＯxの膜厚は、６０ｎｍ程度になるようにした。
次に、図３（ｃ）に示すように、酸化物半導体層３としてＩｎ−Ｇａ−Ｚｎ−Ｏをスパッタ法により６０ｎｍ程度、形成した。その後、フォトリソグラフィー法によりパターニングを行った。酸化物半導体層３の形成法としては、スパッタ法の他に、レーザーアブレーション法やＣＶＤ法を用いてもよい。酸化物半導体層３の膜厚は、１０ｎｍ〜３００ｎｍ程度の範囲としてもよい。
次に、図３（ｄ）に示すように、酸化物半導体層３上にゲート絶縁膜をＣＶＤ法で形成した。ゲート絶縁膜の材料として、ＳｉＯxを用いた。ＳｉＯxは、例えば、シランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）とを所定の濃度比で導入することで成膜することができる。ＳｉＯxの膜厚は、１００ｎｍ程度とした。ゲート絶縁膜としては、ＳｉＯx以外に、ＳｉＮx、ＳｉＯxＮy、或いは、それらの層を積層してもよい。ゲート絶縁膜の膜厚は、５０ｎｍ〜４００ｎｍ程度としてもよい。続いて、ゲート絶縁膜上にゲート電極膜を形成した。ゲート電極膜として、６０ｎｍのＭｏＷを形成した。ゲート電極膜の膜厚は、２０ｎｍ〜１００ｎｍ程度といしてもよい。そして、フォトリソグラフィー法により、ゲート電極膜をパターニングした。ゲート電極膜のパターニング方法としては、燐硝酢酸液を用いたウェットエッチングプロセス、或いは、六フッ化硫黄（ＳＦ6）、塩素（Ｃｌ2）等のガスを用いたドライエッチングプロセスを用いてもよい。ゲート絶縁膜のパターニングは、例えば、六フッ化硫黄（ＳＦ6）等のガスを用いたドライエッチングプロセス、或いは、フッ酸（ＨＦ）を用いたウェットエッチングプロセスを用いてもよい。ウェットエッチングプロセスでゲート電極膜のパターニングを行った後、ドライエッチングプロセスでゲート絶縁膜のパターニングを行った。その結果、図３（ｄ）に示すように、酸化物半導体層３の第１領域Ｒ１上にゲート絶縁層４とゲート電極５を形成した。
次に、図３（ｅ）に示すように、第１の水分バリア層６として、ＡｌＯx膜をＡＬＤ法で形成した。前駆体としてトリメチルアルミニウムを用いた。ＡｌＯxの膜厚は、３０ｎｍ程度であった。このＡｌＯx膜の成膜により、酸化物半導体層３のうち、ゲート絶縁層４に覆われていない一対の第２領域Ｒ２には、ＡｌＯx膜からＡｌがドープされ、低抵抗化される。この結果、酸化物半導体層３のうち、第１領域Ｒ１にチャネル領域３ｂが、また一対の第２領域Ｒ２にコンタクト領域３a1及び３a2が生成される。尚、第１の水分バリア層６の上に無機絶縁膜または有機絶縁膜を形成してもよい。これらの層を形成することで、ゲート電極５とソース電極８、及びゲート電極５とドレイン電極９との寄生容量がさらに低下する。また、異物を介した電極間ショートも防止することができる。例示すると、ＡｌＯxである第１の水分バリア層６の上に、ＣＶＤ法を用いてＳｉＯxを２００ｎｍ程度、形成してもよい。
次に、図３（ｆ）に示すように、コンタクト領域３a1及び３a2上の第１の水分バリア層６に、フォトリソグラフィー法により、コンタクト領域３a1及び３a2にまで貫通するコンタクトホールＣＨ１及びＣＨ２を形成する。
次に、図３（ｇ）に示すように、ＭｏＷ、Ａｌ、ＭｏＷから成る３層を積層して、ソース電極膜及びドレイン電極膜を形成した。ソース電極膜及びドレイン電極膜の膜厚は、５００ｎｍ程度であった。その後、燐硝酢酸液によるウェットエッチングプロセスにて、ソース電極８とドレイン電極９のパターニングを行った。
最後に、図３（ｈ）に示すように、ガラス基板１００からＴＦＴ基板１を剥離して、ＴＦＴ基板１を完成させた。剥離する方法としては、エキシマレーザーや固体レーザーをガラス基板側から照射する方法、或いは、ＴＦＴ基板１を端から手や装置等を用いて機械的に剥離をしてもよい。
＜実施の形態２＞
（有機ＥＬ表示装置１０１の構成）
図４は、実施の形態１のＴＦＴ基板１を用いて作製した有機ＥＬ表示装置１０１の平面図を示す。有機ＥＬ表示装置１０１は、サブピクセル１０２がマトリクス状に配列された表示領域と、当該表示領域の周囲を囲む周辺領域とからなる。また、周辺領域の外周部には、封止部材１０３が配置され、外部からの水分やガス等の侵入を防ぐ役割を果たしている。封止部材１０３は、緻密な樹脂材料（例えばシリコーン系樹脂、アクリル系樹脂等）、または、ガラス等からなる。図５は、１つのサブピクセル１０２の拡大図Ｓ１におけるＡ１−Ａ２線の断面を矢印方向に見た断面図である。サブピクセル１０２同士の間は、井桁状の隔壁１０７で区画されている。また、周辺領域に隣接する１つのサブピクセル１０２と当該サブピクセル１０２に隣接する周辺領域の拡大図Ｓ２の断面図を図７に示す。なお、図７は、拡大図Ｓ２におけるＢ１−Ｂ２断面を矢印方向に見た断面図である。
図５に示すように、有機ＥＬ表示装置１０１は、下から順に、ＴＦＴ基板１と、平坦化層１０４と、有機ＥＬ表示層２００と、封止層１１３と、封止樹脂１１４と、樹脂基板２１とを有する。有機ＥＬ表示層２００は、下から順に、陽極１０５と、正孔注入層１０６と、正孔輸送層１０８と、発光層１０９と、電子輸送層１１０と、電子注入層１１１と、陰極１１２とを有する。有機ＥＬ表示層２００は、さらに、各サブピクセル１０２を区画するための隔壁１０７も有している。有機ＥＬ表示装置１０１は、トップエミッション型である。図５のＴＦＴ基板１には、実施の形態１で説明したＴＦＴ基板１の他に、少なくとももう１つのＴＦＴ２（図５では不図示）を有している。図６は、サブピクセル１０２内の回路構成を示す。ＴＦＴ１は、スイッチング用のトランジスタであり、ＴＦＴ２は、駆動用のトランジスタである。ＴＦＴ１は、ＴＦＴ２、コンデンサＣと接続され、さらに、駆動回路（不図示）のいずれかに繋がるソース信号線ＳＬ、ゲート信号線ＧＬと接続されている。ＴＦＴ２は、コンデンサＣ、ＴＦＴ１、有機ＥＬ表示層２００、及び、外部から大電流を供給する電源信号線ＰＬと接続されている。ＴＦＴ２のドレイン電極１０が、平坦化層１０４に貫通されたコンタクトホールＣＨ３内で、有機ＥＬ表示層２００の陽極１０５と接合されている（図５を参照）。
有機ＥＬ表示装置１０１の各層について図５を用いて、形成されている各層を、下から順に、より詳細に説明する。ＴＦＴ基板１は、実施の形態１で説明済のため、説明を省略する。
平坦化層１０４は、ＴＦＴ１、ＴＦＴ２、及び、各種信号線と陽極１０５とを絶縁するとともに、ＴＦＴ等による段差を平坦化するために形成される。平坦化層１０４は、ポリイミド樹脂やアクリル樹脂等からなる。平坦化層１０４の膜厚は、数μｍ程度である。
陽極１０５は、平坦化層１０４上に設けられる。陽極１０５の材料としては、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属や、それらの合金、ＰＥＤＯＴ−ＰＳＳ等の有機導電性材料、ＺｎＯ、鉛添加酸化インジウム等が用いられる。これらの材料からなる膜を真空蒸着法、電子ビーム蒸着法、ＲＦスパッタ法、または、印刷法等により形成する。陽極１０５は、光反射性を有していてもよい。陽極１０５は、各サブピクセル毎にマトリクス状に形成されている。
陽極１０５の上には、所謂、機能層が形成されている。機能層は、図５においては、下から順に、正孔注入層１０６、正孔輸送層１０８、発光層１０９、電子輸送層１１０、電子注入層１１１が積層されている。正孔注入層１０６としては、例えば、銅フタロシアニンを、正孔輸送層１０８としては、例えば、α−ＮＰＤ（Bis[N-(1-Naphthyl)-N-Phenyl]benzidine）を用いることができる。発光層１０９は、有機材料で構成されており、有機材料としては、例えば、オキシノイド化合物、ペリレン化合物、クマリン化合物等を用いることができる。その他、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物等でもよい。その他、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物でもよい。その他、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物でもよい。その他、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物でもよい。その他、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩基とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等でもよい。電子輸送層１１０としては、例えば、オキサゾール誘導体を用いることができる。電子注入層１１１としては、例えば、Ａｌｑ3等を用いることができる。ここで、電子注入層１１１には、電子注入効率を向上させるために、仕事関数の低いアルカリ金属やアルカリ土類金属をドープする場合がある。例えば、Ｌｉ、Ｂａ、Ｃａ、Ｍｇ等である。 電子注入層１１１の上には、陰極１１２が形成されている。陰極１１２は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透光性金属酸化物を用いることができる。また、Ｍｇ−Ａｇ等の合金を用いてもよい。Ｍｇは、仕事関数が低く、陰極として適している。
陰極１１２の上には、封止層１１３が形成されている。封止層１１３は、有機ＥＬ表示層２００を被覆して封止し、有機ＥＬ表示層が水分や空気等に触れるのを防止するための層である。材料としては、ＳｉＮx、ＳｉＯxＮy等の透光性材料からなる。
封止樹脂１１４は、有機ＥＬ表示層２００等が形成されたＴＦＴ基板１と、当該ＴＦＴ基板１と対向する樹脂基板２１とを接着するものである。
樹脂基板２１については、実施の形態１で説明済のため説明を省略する。
また、隔壁１０７は、絶縁性の有機材料（例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等）からなる。そして、発光層１０９が設けられた領域に隣接した位置に形成されている。実施の形態２に係る隔壁１０７は井桁構造のピクセルバンクであるが、ストライプ状のラインバンクであってもよい。
次に、図７を用いて、有機ＥＬ表示装置１０１の表示領域から周辺領域にかけての部分について説明する。矢印Ｃの位置が、表示領域と周辺領域との境界である。矢印Ｄの位置が、電子輸送層１１０と、電子注入層１１１と、陰極１１２とが積層されている領域の端部である。矢印Ｂ２の位置が、第２の水分バリア層２２と第１の水分バリア層６とが積層されている領域の端部である。矢印Ｅの位置から矢印Ｂ２の位置にかけて、封止部材１０３が形成されている。
ここで、有機ＥＬ表示層２００のうち、電子注入層１１１と、陰極１１２の少なくとも一方は水分に対して劣化しやすい。先に説明したように、電子注入層１１１と、陰極１１２には、仕事関数が低いアルカリ金属やアルカリ土類金属が用いられることがある。これらの金属は、水分に対して活性である。例えば、電子注入層１１１にＢａを含む材料が用いられ、陰極１１２にＩＴＯが用いられている場合には、電子注入層１１１が水分により劣化しやすい。また、電子注入層１１１に有機材料が用いられ、陰極１１２にＭｇ−Ａｇ合金が用いられる場合には、陰極１１２が水分により劣化しやすい。そのため、電子注入層１１１と陰極１１２が設けられる領域は、樹脂基板２１を透過した水分に対してバリア性が高い領域上に設けられることが好ましい。第２の水分バリア層２２と第１の水分バリア層６とが接する領域は、水分バリア性が特に高い。
よって、電子注入層１１１と陰極１１２の両方が水分に対して劣化しやすい場合は、第２の水分バリア層２２と第１の水分バリア層６が接している領域の端部Ｂ２よりも内側に、電子注入層１１１と陰極１１２が設けられることが好ましい。つまり、有機ＥＬ表示装置１０１を平面視した場合に、電子注入層１１１と陰極１１２は、第２の水分バリア層２２と第１の水分バリア層６が接している領域の外周Ｂ２よりも内側（第１の水分バリア層６と第２の水分バリア層２２とが接する領域内）に設けられることが好ましい。
また、電子注入層１１１のみが水分に対して劣化しやすい場合は、有機ＥＬ表示装置１０１を平面視した場合に、電子注入層１１１は、第２の水分バリア層２２と第１の水分バリア層６が接している領域の外周Ｂ２よりも内側（第１の水分バリア層６と第２の水分バリア層２２とが接する領域内）に設けられることが好ましい。
また、陰極１１２のみが水分に対して劣化しやすい場合は、有機ＥＬ表示装置１０１を平面視した場合に、陰極１１２は、第２の水分バリア層２２と第１の水分バリア層６が接している領域の外周Ｂ２よりも内側（第１の水分バリア層６と第２の水分バリア層２２とが接する領域内）に設けられることが好ましい。
以上の構成により、外部から侵入してくる水分に対してバリア性の高い有機ＥＬ表示装置を実現できる。また、実施の形態２では、樹脂基板２１を用いているので、軽い、薄い、割れない、曲がるといった特長を有するフレキシブルディスプレイを実現することができる。
＜その他の事項＞
（１）実施の形態２では、トップエミッション型の有機ＥＬ表示装置について説明したが、これに限られるものではない。ボトムエミッション型の有機ＥＬ表示装置についても適用可能である。
（２）実施の形態２における有機ＥＬ表示装置の製造方法の一例としては、次の通りである。実施の形態１で説明したように、まず、ガラス基板１００上にＴＦＴ基板１を形成する。その後、ＴＦＴ基板１をガラス基板１００から剥離せずに、ＴＦＴ基板１上に一般的な製造プロセスで、平坦化層１０４、有機ＥＬ表示層２００、封止層１１３、封止部材１０３を形成する。そして、以上の各層や封止部材が形成されたＴＦＴ基板１に、封止樹脂１１４を介して、ガラス基板１００とは反対側から樹脂基板２１を貼り付ける。そして、最後に、ガラス基板１００を剥離して、フレキシブルな有機ＥＬ表示装置を完成させる。
（３）本開示に係る薄膜トランジスタ素子基板、及びその製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ＥＬ表示装置は、実施の形態の部分的な構成を、適宜組み合わせてなる構成であってもよい。また、実施の形態に記載した材料、数値等は好ましいものを例示しているだけであり、それに限定されることはない。さらに、本開示の技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることは可能である。本開示は、薄膜トランジスタ素子基板、及びその製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ＥＬ表示装置全般に広く利用可能である。
本開示に係る薄膜トランジスタ素子基板は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、デジタルカメラなどの固体撮像装置又はその他様々な電子機器に広く利用することができる。
１ 薄膜トランジスタ素子（ＴＦＴ）基板
２ 基板
２１ 樹脂基板
２２ 第２の水分バリア層
３ 酸化物半導体層
３a1、３a2 コンタクト領域
３b チャネル領域
４ ゲート絶縁層
５ ゲート電極
６ 第１の水分バリア層
８ ソース電極
９、１０ ドレイン電極
１０１ 有機ＥＬ表示装置
１０５ 陽極
１０９ 発光層
１１１ 電子注入層
１１２ 陰極
２００ 有機ＥＬ表示層
Ｒ１ 第１領域
Ｒ２ 第２領域
ＣＨ１、ＣＨ２、ＣＨ３ コンタクトホール

Claims (15)

  1. 基板と、
    前記基板上の一部に設けられ、前記基板表面に沿って、チャネル領域と前記チャネル領域を挟む一対のコンタクト領域とを有する酸化物半導体層と、
    前記チャネル領域にゲート絶縁層を介して設けられたゲート電極と、
    前記一対のコンタクト領域の一方に接合されたソース電極と、
    前記一対のコンタクト領域の他方に接合されたドレイン電極と、
    前記ゲート絶縁層及び前記ゲート電極を覆うように設けられるとともに、前記酸化物半導体層の前記一対のコンタクト領域上でかつ、前記コンタクト領域と前記ソース電極との接合部分及び前記コンタクト領域と前記ドレイン電極との接合部分を除いた領域と、前記基板上でかつ前記酸化物半導体層が設けられていない領域とを覆うように設けられた第１の水分バリア層と、を備え、
    前記第１の水分バリア層は金属酸化物を含みかつ原子層堆積法によって形成され、前記原子層堆積法によって形成された第１の水分バリア層は前記一対のコンタクト領域と接している薄膜トランジスタ素子基板。
  2. 前記第１の水分バリア層は、原子レベルでの層構造を有している請求項１に記載の薄膜トランジスタ素子基板。
  3. 前記第１の水分バリア層と接する前記一対のコンタクト領域は、前記第１の水分バリア層と接しない前記チャネル領域より抵抗が低い、請求項２に記載の薄膜トランジスタ素子基板。
  4. 前記基板は、樹脂材料を主成分とする樹脂基板と、前記樹脂基板上に形成された第２の水分バリア層とを有し、
    前記第２の水分バリア層は、前記酸化物半導体層及び前記第１の水分バリア層と接している請求項１または２に記載の薄膜トランジスタ素子基板。
  5. 前記第２の水分バリア層は、化学気相成長法、または、原子層堆積法によって形成されている請求項４に記載の薄膜トランジスタ素子基板。
  6. 前記第１の水分バリア層と前記第２の水分バリア層とは、構成される酸化物が異なる請求項４に記載の薄膜トランジスタ素子基板。
  7. 前記第１の水分バリア層は、アルミニウム（Ａｌ）の酸化物を有し、前記第２の水分バリア層は、ジルコニウム（Ｚｒ）の酸化物を有する請求項４に記載の薄膜トランジスタ素子基板。
  8. 前記基板の一部の上に酸化物半導体層を形成し、
    前記基板上に形成された前記酸化物半導体層のチャネル領域上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極を形成し、
    前記酸化物半導体層が形成されていない前記基板の表面と、前記酸化物半導体層に配置されかつ前記チャネル領域を挟む一対のコンタクト領域と、前記ゲート絶縁層と、前記ゲート電極との各々を覆うように、金属酸化物を含む第１の水分バリア層を原子層堆積法により形成し、
    前記一対のコンタクト領域上の前記第１の水分バリア層に前記一対のコンタクト領域にまで貫通する一対のコンタクトホールを形成し、
    前記第１の水分バリア層上に、前記一対のコンタクトホールの一方を介して、前記一対のコンタクト領域の一方と接合するソース電極を形成し、
    前記第１の水分バリア層上に、前記一対のコンタクトホールの他方を介して、前記一対のコンタクト領域の他方と接合するドレイン電極を形成し、
    前記第１の水分バリア層と接する前記一対のコンタクト領域は、前記第１の水分バリア層と接しない前記チャネル領域より抵抗が低い
    薄膜トランジスタ素子基板の製造方法。
  9. 前記基板は、樹脂材料を主成分とする樹脂基板と、前記樹脂基板上に形成された第２の水分バリア層とを有する請求項８に記載の薄膜トランジスタ素子基板の製造方法。
  10. 前記第２の水分バリア層は、化学気相成長法、または、原子層堆積法により形成される請求項９に記載の薄膜トランジスタ素子基板の製造方法。
  11. 前記第１の水分バリア層と前記第２の水分バリア層とは、構成される酸化物が異なる請求項９または１０に記載の薄膜トランジスタ素子基板の製造方法。
  12. 前記第１の水分バリア層は、アルミニウム（Ａｌ）の酸化物を有し、前記第２の水分バリア層は、ジルコニウム（Ｚｒ）の酸化物を有する請求項９から１１のいずれかに記載の薄膜トランジスタ素子基板の製造方法。
  13. 請求項３から６のいずれかに記載の薄膜トランジスタ素子基板と、
    前記薄膜トランジスタ素子基板上に形成され、陽極と、発光層と、陰極とを少なくとも有する有機ＥＬ表示層と、
    を備える有機ＥＬ表示装置。
  14. 前記陰極は、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周よりも内側に位置する請求項１３に記載の有機ＥＬ表示装置。
  15. 前記有機ＥＬ表示層は、さらに、電子注入層を有し、
    前記電子注入層は、前記第１の水分バリア層と前記第２の水分バリア層とが接する領域の外周よりも内側に位置する請求項１３または１４に記載の有機ＥＬ表示装置。
JP2015050395A 2014-03-17 2015-03-13 薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置 Active JP6506055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015050395A JP6506055B2 (ja) 2014-03-17 2015-03-13 薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014053233 2014-03-17
JP2014053233 2014-03-17
JP2015050395A JP6506055B2 (ja) 2014-03-17 2015-03-13 薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019062862A Division JP6714121B2 (ja) 2014-03-17 2019-03-28 有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP2015195363A true JP2015195363A (ja) 2015-11-05
JP6506055B2 JP6506055B2 (ja) 2019-04-24

Family

ID=54069936

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015050395A Active JP6506055B2 (ja) 2014-03-17 2015-03-13 薄膜トランジスタ素子基板、及び、その製造方法、並びに、薄膜トランジスタ素子基板を用いた有機ｅｌ表示装置
JP2019062862A Active JP6714121B2 (ja) 2014-03-17 2019-03-28 有機ｅｌ表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019062862A Active JP6714121B2 (ja) 2014-03-17 2019-03-28 有機ｅｌ表示装置

Country Status (3)

Country Link
US (2) US10199601B2 (ja)
JP (2) JP6506055B2 (ja)
CN (3) CN111081734A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018181807A (ja) * 2017-04-21 2018-11-15 大日本印刷株式会社 表示装置形成用基板の製造方法および表示装置の製造方法
US10593809B2 (en) 2017-11-14 2020-03-17 Sharp Kabushiki Kaisha Semiconductor device including oxide semiconductor thin-film transistor having multilayer structure oxide semiconductor layer
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456061B1 (ko) * 2015-10-08 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106935593B (zh) * 2015-12-31 2019-10-11 昆山工研院新型平板显示技术中心有限公司 柔性显示装置及其制作方法
KR20180064600A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
CN106950280B (zh) 2017-03-16 2019-04-12 东北大学 基于激光无损扫描的纤维增强复合材料参数辨识方法
KR102471464B1 (ko) * 2017-10-31 2022-11-25 엘지디스플레이 주식회사 디스플레이 장치
CN108008586B (zh) * 2017-12-19 2021-04-30 深圳市华星光电半导体显示技术有限公司 阵列基板、阵列基板制备方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110116A (ja) * 2002-01-16 2013-06-06 Seiko Epson Corp 電気光学装置及び電子機器
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20130256673A1 (en) * 2012-03-28 2013-10-03 Sony Corporation Semiconductor device and electronic apparatus
JP2013207015A (ja) * 2012-03-28 2013-10-07 Sony Corp 半導体装置、表示装置および電子機器
JP2013211410A (ja) * 2012-03-30 2013-10-10 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100469A (ja) * 2000-09-25 2002-04-05 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US8039739B1 (en) 2006-05-05 2011-10-18 Nanosolar, Inc. Individually encapsulated solar cells and solar cell strings
JP4245015B2 (ja) * 2006-08-11 2009-03-25 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法並びに電子機器
FR2905300B1 (fr) * 2006-09-04 2008-10-17 Mollertech Sas Soc Par Actions Dispositif ameliore de fabrication d'une piece multicouche comprenant une couche d'aspect a surface granulee
EP2082619B1 (en) 2006-11-06 2022-10-12 Agency for Science, Technology And Research Nanoparticulate encapsulation barrier stack
WO2008062645A1 (fr) * 2006-11-21 2008-05-29 Konica Minolta Holdings, Inc. Panneau électroluminescent organique et élément de scellement
JP5220106B2 (ja) 2007-06-22 2013-06-26 ザ・リージエンツ・オブ・ザ・ユニバーシティ・オブ・コロラド 原子層堆積法及び分子層堆積法を用いて製造された有機電子デバイス用の保護被膜
JP2009134984A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5655277B2 (ja) 2009-04-24 2015-01-21 凸版印刷株式会社 薄膜トランジスタおよびアクティブマトリクスディスプレイ
BRPI1012604A2 (pt) * 2009-06-19 2016-03-22 Sharp Kk dispositivo de exibição de el orgânica e método de fabricação do mesmo
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101114348B1 (ko) * 2011-03-08 2012-02-13 주식회사 엘지화학 유기발광소자의 봉지 구조
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013025972A (ja) 2011-07-20 2013-02-04 Sumitomo Chemical Co Ltd 表示装置およびその製造方法
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
KR101960371B1 (ko) * 2012-02-29 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6220641B2 (ja) * 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102048926B1 (ko) * 2012-11-19 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN103022354B (zh) * 2012-12-28 2016-05-11 昆山工研院新型平板显示技术中心有限公司 一种柔性衬底
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) * 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110116A (ja) * 2002-01-16 2013-06-06 Seiko Epson Corp 電気光学装置及び電子機器
JP2013175710A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
US20130256673A1 (en) * 2012-03-28 2013-10-03 Sony Corporation Semiconductor device and electronic apparatus
JP2013207015A (ja) * 2012-03-28 2013-10-07 Sony Corp 半導体装置、表示装置および電子機器
JP2013211410A (ja) * 2012-03-30 2013-10-10 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018181807A (ja) * 2017-04-21 2018-11-15 大日本印刷株式会社 表示装置形成用基板の製造方法および表示装置の製造方法
US10593809B2 (en) 2017-11-14 2020-03-17 Sharp Kabushiki Kaisha Semiconductor device including oxide semiconductor thin-film transistor having multilayer structure oxide semiconductor layer
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法

Also Published As

Publication number Publication date
US20150263312A1 (en) 2015-09-17
JP6714121B2 (ja) 2020-06-24
CN110867469A (zh) 2020-03-06
US20190123300A1 (en) 2019-04-25
US10199601B2 (en) 2019-02-05
CN104934437B (zh) 2019-12-13
CN104934437A (zh) 2015-09-23
US10811631B2 (en) 2020-10-20
CN110867469B (zh) 2023-12-29
CN111081734A (zh) 2020-04-28
JP6506055B2 (ja) 2019-04-24
JP2019135778A (ja) 2019-08-15

Similar Documents

Publication Publication Date Title
JP6714121B2 (ja) 有機ｅｌ表示装置
CN110120412B (zh) 柔性显示装置及其制造方法
TWI620361B (zh) 有機發光顯示裝置以及製造有機發光顯示裝置之方法
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
CN111567142B (zh) 显示装置及其制造方法
US11765935B2 (en) Display apparatus
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
US11957015B2 (en) Display device
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US20170170252A1 (en) Organic light emitting diode display and manufacturing method thereof
JP6083053B2 (ja) 薄膜トランジスタ装置とその製造方法、および表示装置
US7839073B2 (en) Light-emitting display apparatus incorporating combined first and second auxiliary electrodes arranged at intervals and method of producing the same
KR101899477B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
US20220130929A1 (en) Display device
KR102456299B1 (ko) 유기 발광 표시 장치
WO2019186819A1 (ja) 表示装置及びその製造方法
JP7152448B2 (ja) ディスプレイ装置
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
WO2023073781A1 (ja) 表示装置
WO2023162094A1 (ja) 表示装置
US20240049510A1 (en) Display device
CN112753279B (zh) 显示装置及显示装置的制造方法
WO2023007582A1 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190328

R151 Written notification of patent or utility model registration

Ref document number: 6506055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250