JP2015185718A - チップ電子部品及びその製造方法 - Google Patents

Abstract

【課題】小型化を図ることが可能なチップ電子部品及びその製造方法を提供する。
【解決手段】チップ電子部品１Ａは、互いに対向する各第一主面１０ａ，２０ａ及び各第二主面１０ｂ，２０ｂと、各側面１０ｃ〜１０ｆ，２０ｃ〜２０ｆと、を有し、対向方向に沿って各第一主面１０ａ，２０ａと各第二主面１０ｂ，２０ｂとが交互に位置するように配列されている第一機能素子部１０及び第二機能素子部２０と、第一機能素子部１０の第一主面１０ａに接続されている外部電極２と、第二機能素子部２０の第二主面２０ｂに接続されている外部電極４と、第一機能素子部１０及び第二機能素子部２０を電気的且つ物理的に連結し、第一機能素子部１０の第二主面１０ｂと、第二機能素子部２０の第一主面２０ａと、に接続されている連結部３０と、を備え、連結部３０は、側面１０ｃ〜１０ｆ，２０ｃ〜２０ｆよりも窪んでいる。
【選択図】図１

Description

本発明は、チップ電子部品及びその製造方法に関する。

チップ電子部品として、直方体状の部品本体と、部品本体の両端面側に配置された一対の第一外部電極と、部品本体の表面における一対の第一外部電極の間の領域上に配置された第二外部電極と、を備えているチップ電子部品が知られている（たとえば、特許文献１参照）。特許文献１のチップ電子部品は、一対の第一外部電極と第二外部電極との間に容量成分が形成される３端子コンデンサ（いわゆる貫通型コンデンサ）である。

特開２００２−２５２１３６号公報

スマートフォンなどの電子機器の小型化又は薄型化にともなって、これらに搭載されるチップ電子部品には小型化が望まれている。しかしながら、特許文献１に記載のチップ電子部品では、小型化に際して、以下のような問題点が生じる懼れがある。

第二外部電極は、部品本体の表面における一対の第一外部電極の間の領域上に配置されている。チップ電子部品の小型化が進むと、部品本体の表面上における、第一外部電極と第二外部電極との距離が短くなる。第一外部電極と第二外部電極との距離が短いと、チップ電子部品を他の電子機器（たとえば、回路基板又は電子部品など）に実装する場合、チップ電子部品と他の電子機器とを接続する接続材料（たとえば、はんだ又は導電性接着剤など）が第一外部電極と第二外部電極とにわたって付着しやすい。接続材料が第一外部電極と第二外部電極とにわたって付着すると、第一外部電極と第二外部電極とが短絡し、チップ電子部品は所望の電気的特性を生じさせなくなってしまう。

接続材料により第一外部電極と第二外部電極とが短絡するという問題点は、チップ電子部品の小型化を阻害する要因となる。特に、特許文献１に記載のチップ電子部品では、第二外部電極が部品本体の表面上に配置されているため、第二外部電極に付着した接続材料と第一外部電極に付着した接続材料とが繋がりやすい傾向にある。

ところで、電子機器には、様々な種類のチップ電子部品（たとえば、コンデンサ、バリスタ、チップビーズ、及び抵抗など）が搭載されている。また、同じ種類であっても、複数のチップ電子部品が搭載されている。これらの複数のチップ電子部品を一体化することができれば、結果的に、チップ電子部品の小型化を図ることができる。

本発明は、小型化を図ることが可能なチップ電子部品及びその製造方法を提供することを目的とする。

本発明に係るチップ電子部品は、互いに対向する第一主面及び第二主面と、第一主面と第二主面との間を連結する側面と、を有し、第一主面と第二主面との対向方向に沿って第一主面と第二主面とが交互に位置するように配列されている複数の機能素子部と、複数の機能素子部のうち、複数の機能素子部の配列方向での一端に位置する機能素子部の第一主面に接続されている第一端子部と、複数の機能素子部のうち、複数の機能素子部の配列方向での他端に位置する機能素子部の第二主面に接続されている第二端子部と、複数の機能素子部のうち互いに隣り合う二つの機能素子部を電気的且つ物理的に連結し、一方の機能素子部の第二主面と、他方の機能素子部の第一主面と、に接続されている連結部と、を備え、連結部は、側面よりも窪んでいる。

本発明に係るチップ電子部品では、互いに隣り合う二つの機能素子部が連結部により電気的且つ物理的に連結されている。すなわち、複数の機能素子部が連結部を介して一体化されている。連結部は、第一及び第二端子部と同様に、機能素子部に対して端子として機能する。すなわち、本発明に係るチップ電子部品は、他の電子機器に実装される際、第一及び第二端子部だけでなく、連結部も、他の電子機器に接続材料により電気的且つ物理的に接続される。この際、連結部に付着する接続材料は、連結部が機能素子部の側面よりも窪んでいることから、連結部の位置に溜まりやすく、当該位置に保持されやすい。このため、連結部と第一端子部又は第二端子部などとの間隔が比較的狭く設定される場合でも、連結部に付着する接続材料が、第一端子部又は第二端子部などに付着される接続材料と繋がり難く、連結部と第一端子部又は第二端子部などとが短絡するのが抑制される。これらのことから、チップ電子部品の小型化を図ることができる。

第一端子部、第二端子部、及び連結部は、金属成分とガラス成分とをそれぞれ含み、連結部のガラス成分の含有量は、第一端子部及び第二端子部それぞれのガラス成分の含有量よりも多くてもよい。この場合、連結部のガラス成分の含有量が第一端子部及び第二端子部それぞれのガラス成分の含有量よりも多いことにより、各機能素子部と連結部との物理的な接続強度を高めることができる。

連結部は、連結部と隣り合う各機能素子部に接続されている一対の第一部分と、一対の第一部分を電気的且つ物理的に連結する第二部分と、を有し、各第一部分は、少なくとも金属成分を含み、第二部分は、金属成分とガラス成分とを含み、各第一部分のガラス成分の含有量は、第二部分のガラス成分の含有量よりも少なくてもよい。この場合、各第一部分のガラス成分の含有量が第二部分よりもガラス成分の含有量よりも少ないことにより、各第一部分によって、各機能素子部において、所望の電気的特性が発現し易くなる。

本発明に係る製造方法は、上述した本発明に係るチップ電子部品を製造する製造方法であって、複数の機能素子部となる複数の焼結基板を準備し、準備した複数の焼結基板を、連結部となる電極材料の層を間に挟み且つ第一端子部となる電極材料の層と第二端子部となる電極材料の層とが両端に位置するように積層して積層基板を得、得た積層基板を熱処理し、熱処理した積層基板を固片化して、複数のチップ積層体を得、得た複数のチップ積層体をバレル研磨する。

本発明に係る製造方法は上述した本発明に係るチップ電子部品を製造する製造方法であって、複数の機能素子部となる複数の焼結基板を準備し、準備した複数の焼結基板を、連結部となる電極材料の層を間に挟むようにして積層して積層基板を得、得た積層基板を熱処理し、熱処理した積層基板を固片化して、複数のチップ積層体を得、得た複数のチップ積層体をバレル研磨し、バレル研磨されたチップ積層体の積層方向での両端に、第一端子部となる電極材料と第二端子部となる電極材料とをそれぞれ付与し、熱処理する。

これら本発明に係る製造方法それぞれによれば、小型化を図り得るチップ電子部品を製造することができる。

連結部となる電極材料、第一端子部となる電極材料、及び第二端子部となる電極材料は、金属成分とガラス成分とをそれぞれ含み、連結部となる電極材料のガラス成分の含有量は、第一端子部及び第二端子部となる各電極材料のガラス成分の含有量よりも多くてもよい。この場合、製造されたチップ電子部品において、各機能素子部と連結部との物理的な接続強度を高めることができる。

連結部が、連結部と隣り合う各機能素子部に接続されている一対の第一部分と、一対の第一部分を電気的且つ物理的に連結する第二部分と、を有しており、複数の焼結基板を準備する際に、第一部分となる導体層が形成されている複数の焼結基板を準備し、積層基板を得る際に、連結部の電極材料として第二部分となる電極材料の層を間に挟んでもよい。この場合、連結部が第一及び第二部分を有しているチップ電子部品を簡便に製造することができる。

第一端子部、第二端子部、及び連結部にめっき処理してもよい。

本発明によれば、小型化を図ることが可能なチップ電子部品及びその製造方法を提供することができる。

第１実施形態に係るチップ電子部品を示す斜視図である。 図１に示すII-II線に沿った断面図である。 回路基板に実装した状態のチップ電子部品の断面図である。 第１実施形態に係るチップ電子部品の製造方法を示すフロー図である。 第１実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。 第２実施形態及びその変形例に係るチップ電子部品を示す斜視図である。 図６に示すVII-VII線に沿った断面図である。 第２実施形態に係るチップ電子部品の製造方法を示すフロー図である。 第２実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。 第２実施形態の変形例に係るチップ電子部品の、図６に示すVII-VII線に沿った断面図である。 第３実施形態に係るチップ電子部品を示す斜視図である。 第３実施形態に係るチップ電子部品の製造方法を示すフロー図である。 第３実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１及び図２を参照して、第１実施形態に係るチップ電子部品１Ａの構成を説明する。図１は、第１実施形態に係るチップ電子部品を示す斜視図である。図２は、図１に示すII-II線に沿った断面図である。

本実施形態に係るチップ電子部品１Ａは、他の電子機器（たとえば、回路基板又は電子部品など）に実装されるチップ電子部品である。図１及び図２に示されるように、チップ電子部品１Ａは、第一機能素子部１０と、第二機能素子部２０と、外部電極２，４と、連結部３０と、を備える。

第一機能素子部１０及び第二機能素子部２０は、各種の電子部品（たとえば、コンデンサ、バリスタ、チップビーズ、又は抵抗等の受動素子）のうちのいずれか一の電子部品として機能する機能部分である。第一機能素子部１０及び第二機能素子部２０は、各種の電子部品のうちのいずれか一の電子部品としての電気的特性を発現する。チップ電子部品１Ａにおいては、第一機能素子部１０及び第二機能素子部２０の組合せによって、各種の電子部品が一体化されている。たとえば、バリスタとして機能する第一機能素子部１０及びコンデンサとして機能する第二機能素子部２０の組、バリスタとして機能する第一機能素子部１０及び抵抗として機能する第二機能素子部２０の組、又は、バリスタとして機能する第一機能素子部１０及びバリスタとして機能する第二機能素子部２０の組等として、チップ電子部品１Ａが複合機能化される。第一機能素子部１０及び第二機能素子部２０は、各種の電子部品としての電気的特性を発現可能な焼結基板から構成される。焼結基板は、たとえば、上記電気的特性を発現させるためのセラミック材料を含むグリーンシートを焼成することにより得ることができる。

第一機能素子部１０は、互いに対向する第一主面１０ａ及び第二主面１０ｂと、第一主面１０ａと第二主面１０ｂとの間を連結するように延びる複数の側面１０ｃ，１０ｄ，１０ｅ，１０ｆと、を有する。側面１０ｃ，１０ｄ，１０ｅ，１０ｆのうち、いずれか一つの側面は、図示しない他の電子機器に対面する面（実装面）として規定される。

第二機能素子部２０は、互いに対向する第一主面２０ａ及び第二主面２０ｂと、第一主面２０ａと第二主面２０ｂとの間を連結するように延びる複数の側面２０ｃ，２０ｄ，２０ｅ，２０ｆと、を有する。側面２０ｃ，２０ｄ，２０ｅ，２０ｆのうち、いずれか一つの側面は、図示しない他の電子機器に対面する面（実装面）として規定される。

第一機能素子部１０と第二機能素子部２０とは、並んで配置されている。第一機能素子部１０及び第二機能素子部２０の各第一主面１０ａ，２０ａ及び各第二主面１０ｂ，２０ｂは、第一主面１０ａと第二主面１０ｂとの対向方向（第一主面２０ａと第二主面２０ｂとの対向方向）に沿って第一主面１０ａ、第二主面１０ｂ、第一主面２０ａ、第二主面２０ｂの順に配置されている。つまり、第一機能素子部１０と第二機能素子部２０とは、各第一主面１０ａ，２０ａと各第二主面１０ｂ，２０ｂとが交互に位置するように配列されており、互いに隣り合っている。第一機能素子部１０は、第一機能素子部１０及び第二機能素子部２０の配列方向での一端に位置する。第二機能素子部２０は、第一機能素子部１０及び第二機能素子部２０の配列方向での他端に位置する。

外部電極２，４は、導電性を有する金属（たとえば、Ｐｔ、Ｐｄ、Ａｇ、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、又はＡｕ等）成分と、ガラス（たとえば、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｚｎ等の酸化物を含むガラス）成分と、をそれぞれ含む。外部電極２，４は、たとえば上記金属の粒子を主成分とする導電性金属粉末及びガラス粉末（ガラスフリット等）を含有する電極材料から形成される。必要に応じて、外部電極２，４は、めっき処理される。

外部電極２は、第一機能素子部１０の第一主面１０ａに接続されている第一端子部である。外部電極２は、第一機能素子部１０の第一主面１０ａのみに接し、第一主面１０ａのみを覆っている。すなわち、外部電極２は、側面１０ｃ，１０ｄ，１０ｅ，１０ｆに回り込んでいない。

外部電極４は、第二機能素子部２０の第二主面２０ｂに接続されている第二端子部である。外部電極４は、第二機能素子部２０の第二主面２０ｂのみに接し、第二主面２０ｂのみを覆っている。すなわち、外部電極４は、側面２０ｃ，２０ｄ，２０ｅ，２０ｆに回り込んでいない。

連結部３０は、導電性を有する金属（たとえば、Ｐｔ、Ｐｄ、Ａｇ、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、又はＡｕ等）成分と、ガラス（たとえば、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｚｎ等の酸化物を含むガラス）成分と、をそれぞれ含み、全体として導電性を有する。連結部３０は、たとえば上記金属の粒子を主成分とする導電性金属粉末及びガラス粉末（ガラスフリット等）を含有する電極材料から形成される。連結部３０のガラス成分の含有量は、外部電極２，４それぞれのガラス成分の含有量よりも多い。連結部３０のガラス成分の含有量は、たとえば５０〜７５ｖоｌ％であり、外部電極２，４それぞれのガラス成分の含有量は、たとえば４５〜６５ｖоｌ％である。必要に応じて、連結部３０は、めっき処理される。

連結部３０は、第一機能素子部１０の第二主面１０ｂに接続されている第三主面３０ａと、第二機能素子部２０の第一主面２０ａに接続されている第四主面３０ｂと、第三主面３０ａと第四主面３０ｂとの間を連結するように延びる複数の側面３０ｃ，３０ｄ，３０ｅ，３０ｆと、を有する。第三主面３０ａと第四主面３０ｂとは、第一主面１０ａと第二主面１０ｂとの対向方向（第一主面２０ａと第二主面２０ｂとの対向方向）において、互いに対向している。第三主面３０ａは、第一機能素子部１０の第二主面１０ｂに接合され、第四主面３０ｂは、第二機能素子部２０の第一主面２０ａに接合されている。これらの結果、連結部３０により、第一機能素子部１０と第二機能素子部２０とが、電気的且つ物理的に連結されている。

連結部３０の各側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、第一機能素子部１０及び第二機能素子部２０に電気的及び物理的に接続されていない。すなわち、各側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、第一機能素子部１０及び第二機能素子部２０に覆われておらず、外部に露出した面である。連結部３０は、第一機能素子部１０の各側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の各側面２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪んでいる。すなわち、各側面３０ｃ，３０ｄ，３０ｅ，３０ｆが、各側面１０ｃ，１０ｄ，１０ｅ，１０ｆ，２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪んでいる。側面３０ｃ，３０ｄ，３０ｅ，３０ｆのうち、いずれか一つの側面は、図示しない他の電子機器に対面する面（実装面）として規定される。

外部電極２，４及び連結部３０の機能は、第一機能素子部１０及び第二機能素子部２０の組合せに応じて異なる。たとえば、第一機能素子部１０がバリスタとして機能し、且つ、第二機能素子部２０がコンデンサとして機能する場合には、外部電極２，４はグラウンド電極として機能し、連結部３０は入力電極として機能する。第一機能素子部１０がバリスタとして機能し、且つ、第二機能素子部２０が抵抗として機能する場合には、外部電極２はグラウンド電極として機能し、連結部３０は入力電極として機能し、外部電極４は出力電極として機能する。第一機能素子部１０がバリスタとして機能し、且つ、第二機能素子部２０がバリスタとして機能する場合には、外部電極２，４はいずれも入力電極として機能し、連結部３０はグラウンド電極として機能する。

次に、図３を参照して、チップ電子部品１Ａの実装状態について説明する。図３は、回路基板に実装した状態のチップ電子部品の断面図である。図３の（ａ）は図１で示すII-II線に沿った断面図であり、図３の（ｂ）は図１で示すIII-III線に沿った断面図である。

図３に示されるように、チップ電子部品１Ａは、外部電極２，４及び連結部３０が回路基板Ｂのランド電極ＷＰにはんだ付けされることにより、外部電極２，４及び連結部３０とランド電極ＷＰとが電気的及び物理的に接合された状態で回路基板Ｂに実装される。このとき、外部電極２，４とランド電極ＷＰとの間にわたって、はんだＳによるフィレットが形成される。回路基板Ｂに対面する連結部３０の側面３０ｅは、回路基板Ｂに対面する第一機能素子部１０の側面１０ｅ及び回路基板Ｂに対面する第二機能素子部２０の側面２０ｅよりも窪んでいる。このため、連結部３０の位置（連結部３０の側面３０ｅとランド電極ＷＰとの間）にはんだＳが溜まりやすく、当該位置に保持されやすい。

次に、図４及び図５を参照して、本実施形態におけるチップ電子部品１Ａの製造方法について説明する。図４は、第１実施形態に係るチップ電子部品の製造方法を示すフロー図である。図５は、第１実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。

まず、第一機能素子部１０用の焼結基板１１を準備し（Ｓ１）、第二機能素子部２０用の焼結基板２１を準備する（Ｓ２）。ここで、焼結基板１１及び焼結基板２１は、セラミック材料を含むグリーンシートを焼成して得られる、各種の電子部品（たとえば、コンデンサ、バリスタ、チップビーズ、又は抵抗等）の電気的特性を発現可能な基板である（図５の（ａ）参照）。

続いて、焼結基板１１及び焼結基板２１上に、外部電極２，４及び連結部３０用の電極材料の層を印刷等によって形成する（Ｓ３）。具体的には、図５の（ｂ）に示されるように、焼結基板１１の一方の面１１ａ上に電極材料を印刷等によって付与することで、外部電極２用の電極材料の層３を形成する。焼結基板２１の一方の面２１ａ上に電極材料を印刷等によって付与することで、連結部３０用の電極材料の層３１を形成する。焼結基板２１の他方の面２１ｂ上に電極材料を印刷等によって付与することで、外部電極４用の電極材料の層５を形成する。なお、電極材料としては、たとえば、導電性金属粉末と、ガラスフリットと、有機ビヒクルと、添加剤とを含む導電性ペーストが用いられる。連結部３０用の層３１を形成するための導電性ペーストは、外部電極２，４用の層３，５を形成するための導電性ペーストよりも多くのガラスフリットを含む。

続いて、焼結基板１１及び焼結基板２１を貼り合わせる（Ｓ４）。具体的には、図５の（ｃ）に示されるように、焼結基板１１の他方の面１１ｂと焼結基板２１の一方の面２１ａとが、連結部３０用の電極材料の層３１で接合される。つまり、連結部３０用の電極材料の層３１を間に挟み、且つ、外部電極２用の電極材料の層３と外部電極４用の電極材料の層５とが両端に位置するように積層する。これにより、積層基板Ｍ１が得られる。

続いて、得た積層基板Ｍ１を熱処理し（Ｓ５）、熱処理した積層基板Ｍ１を切断処理により固片化する（Ｓ６）。熱処理によって、層３、層５、及び、層３１は、それぞれ、外部電極２、外部電極４、及び、連結部３０となる。切断処理によって、焼結基板１１及び焼結基板２１は、それぞれ、第一機能素子部１０及び第二機能素子部２０となる。これらの結果、第一機能素子部１０、第二機能素子部２０、外部電極２、外部電極４、及び、連結部３０をそれぞれ含んだ複数のチップ積層体１ａが得られる（図５の（ｄ）参照）。なお、Ｓ５における熱処理は、焼結基板１１及び焼結基板２１が発現可能な電気的特性に影響のない温度で行われる。

続いて、各チップ積層体１ａのバレル研磨を行う（Ｓ７）。バレル研磨が行われた各チップ積層体１ａは、角部や稜線が丸められる。この結果、チップ電子部品１Ａが得られる（図５の（ｅ）参照）。

第一機能素子部１０及び第二機能素子部２０は、セラミック材料を含む焼結基板から構成される。連結部３０は、セラミック材料よりも柔らかい金属材料を含む電極材料から構成されるので、第一機能素子部１０及び第二機能素子部２０よりも柔らかい。このため、連結部３０は、バレル処理によって第一機能素子部１０及び第二機能素子部２０よりも窪む。その結果、連結部３０の側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、第一機能素子部１０の側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の側面，２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪む（図１及び図２参照）。続いて、必要に応じてめっき処理を行う（Ｓ８）。具体的には、外部電極２，４及び連結部３０に対してめっき処理を行い、外部電極２，４及び連結部３０が有するめっき層７０を形成する（図５の（ｆ）参照）。

以上、本実施形態に係るチップ電子部品１Ａによれば、互いに隣り合う第一機能素子部１０及び第二機能素子部２０が連結部３０により電気的且つ物理的に連結されている。すなわち、第一機能素子部１０及び第二機能素子部２０が連結部３０を介して一体化されている。連結部３０は、外部電極２，４と同様に、第一機能素子部１０及び第二機能素子部２０に対して端子として機能する。すなわち、チップ電子部品１Ａは、他の電子機器に実装される際、外部電極２，４だけでなく、連結部３０も、他の電子機器に接続材料により電気的且つ物理的に接続される。この際、連結部３０に付着する接続材料（たとえば、はんだ又は導電性接着剤など）は、連結部３０が第一機能素子部１０の側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の側面２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪んでいることから、連結部３０の位置に溜まりやすく、当該位置に保持されやすい。このため、連結部３０と外部電極２，４などとの間隔が比較的狭く設定される場合でも、連結部３０に付着する接続材料が、外部電極２，４などに付着される接続材料と繋がり難く、連結部３０と外部電極２，４などとが短絡するのが抑制される。これらのことから、チップ電子部品１Ａの小型化を図ることができる。

チップ電子部品１Ａによれば、連結部３０のガラス成分の含有量が外部電極２，４それぞれのガラス成分の含有量よりも多いことにより、第一機能素子部１０及び第二機能素子部２０と連結部３０との物理的な接続強度を高めることができる。なお、連結部３０は、金属材料を含む電極材料から構成されるので柔らかく、たとえば第一機能素子部１０及び第二機能素子部２０単体と比べて焼結基板１１，２１のたわみ応力に強い。その結果、チップ電子部品１Ａにおけるクラックを抑制することができる。

（第２実施形態）
図６及び図７を参照して、第２実施形態に係るチップ電子部品１Ｂの構成を説明する。図６は、第２実施形態及びその変形例に係るチップ電子部品を示す斜視図である。図７は、図６に示すVII-VII線に沿った断面図である。

本実施形態に係るチップ電子部品１Ｂは、上記実施形態に係るチップ電子部品１Ａと同様、他の電子機器に実装されるチップ電子部品である。図６及び図７に示されるように、チップ電子部品１Ｂは、第一機能素子部１０と、第二機能素子部２０と、外部電極２，４と、連結部３０と、を備える。第一機能素子部１０及び第二機能素子部２０の各構成は、第１実施形態に係るチップ電子部品１Ａと同様である。本実施形態に係るチップ電子部品１Ｂにおいては、外部電極２，４及び連結部３０の構成が、第１実施形態に係るチップ電子部品１Ａと異なる。以下、異なる点について説明する。

外部電極２は、第一外部電極部分４３と、第二外部電極部分４６と、を有する（図７参照）。第一外部電極部分４３は、第一機能素子部１０の第一主面１０ａ上に配置され、当該第一主面１０ａの一部に接続されている。第二外部電極部分４６は、第一機能素子部１０の第一主面１０ａ上の第一外部電極部分４３を挟んで当該第一主面１０ａに接続されている。これらの結果、外部電極２は、第一機能素子部１０の第一主面１０ａに接続されている。

第一外部電極部分４３は、導電性を有する金属（たとえば、Ｐｄ、Ａｇ−Ｐｄ合金、Ｎｉ等）成分からなる導体層である。第二外部電極部分４６は、導電性を有する金属（たとえば、Ｐｔ、Ｐｄ、Ａｇ、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、又はＡｕ等）成分と、ガラス（たとえば、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｚｎ等の酸化物を含むガラス）成分と、をそれぞれ含む。つまり、第一外部電極部分４３のガラス成分の含有量は、第二外部電極部分４６のガラス成分の含有量よりも少ない。このような第一外部電極部分４３が第一機能素子部１０の第一主面１０ａの一部に接続されているので、当該第一主面１０ａの一部において第一外部電極部分４３が電極として機能する。これにより、第一機能素子部１０において、所望の電気的特性が発現し易くなる。第一外部電極部分４３は、第二外部電極部分４６のガラス成分の含有量よりも少ない含有量であれば、ガラス成分を含んでいてもよい。

外部電極４も、外部電極２と同様に、第一外部電極部分４４と、第二外部電極部分４８と、を有する。第一外部電極部分４４は、第二機能素子部２０の第二主面２０ｂ上に配置され、当該第二主面１０ｂの一部に接続されている。第二外部電極部分４８は、第二機能素子部２０の第二主面２０ｂ上の第一外部電極部分４４を挟んで当該第二主面２０ｂに接続されている。これらの結果、外部電極４は、第二機能素子部２０の第二主面２０ｂに接続されている。

第一外部電極部分４４は、第一外部電極部分４３と同じく、導電性を有する金属成分からなる導体層である。第二外部電極部分４８は、第二外部電極部分４６と同じく、導電性を有する金属成分と、ガラス成分と、をそれぞれ含む。つまり、第一外部電極部分４４のガラス成分の含有量は、第二外部電極部分４８のガラス成分の含有量よりも少ない。このような第一外部電極部分４４が第二機能素子部２０の第二主面２０ｂの一部に接続されているので、当該第二主面２０ｂの一部において第一外部電極部分４４が電極として機能する。これにより、第二機能素子部２０において、所望の電気的特性が発現し易くなる。第一外部電極部分４４は、第二外部電極部分４８のガラス成分の含有量よりも少ない含有量であれば、ガラス成分を含んでいてもよい。

連結部３０は、一対の第一部分４１，４２と、第二部分３５と、を有する。一対の第一部分４１，４２は、導電性を有する金属（たとえば、Ｐｄ、Ａｇ−Ｐｄ合金、Ｎｉ等）成分からなる導体層である。第一部分４１は、第一機能素子部１０の第二主面１０ｂ上に配置され、当該第二主面１０ｂの一部に接続されている。第一部分４２は、第二機能素子部２０の第一主面２０ａ上に配置され、当該第一主面２０ａの一部に接続されている。

第二部分３５は、導電性を有する金属（たとえば、Ｐｔ、Ｐｄ、Ａｇ、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、又はＡｕ等）成分と、ガラス（たとえば、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｚｎ等の酸化物を含むガラス）成分と、をそれぞれ含む。第二部分３５は、第一機能素子部１０の第二主面１０ｂの一部（第一部分４１から露出した領域）に接続され、第二機能素子部２０の第一主面２０ａの一部（第一部分４２から露出した領域）に接続されている。連結部３０の第三主面３０ａは、第一部分４１と第二部分３５とにより構成される。連結部３０の第四主面３０ｂは、第一部分４２と第二部分３５とにより構成される。連結部３０の各側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、第二部分３５により構成される。これらの結果、第一機能素子部１０と第二機能素子部２０とは、一対の第一部分４１，４２及び第二部分３５を介して、電気的且つ物理的に連結されている。

各第一部分４１，４２それぞれのガラス成分の含有量は、第二部分３５のガラス成分の含有量よりも少ない。このような第一部分４１が第一機能素子部１０の第二主面１０ｂの一部に接続され、且つ、第一部分４２が第二機能素子部２０の第一主面２０ａの一部に接続されている。このため、第一機能素子部１０の第二主面１０ｂの一部において第一部分４１が電極として機能し、且つ、第二機能素子部２０の第一主面２０ａの一部において第一部分４２が電極として機能する。これにより、第一機能素子部１０及び第二機能素子部２０において、所望の電気的特性が発現し易くなる。各第一部分４１，４２は、第二部分３５のガラス成分の含有量よりも少ない含有量であれば、ガラス成分を含んでいてもよい。

次に、図８及び図９を参照して、本実施形態におけるチップ電子部品１Ｂの製造方法について説明する。図８は、第２実施形態に係るチップ電子部品の製造方法を示すフロー図である。図９は、第２実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。

まず、第一機能素子部１０用の焼結基板１１を準備し（Ｓ２１）、第二機能素子部２０用の焼結基板２１を準備する（Ｓ２２）。ここで、焼結基板１１及び焼結基板２１は、セラミック材料を含むグリーンシートを焼成して得られる、各種の電子部品の電気的特性を発現可能な基板である（図９の（ａ）参照）。

続いて、焼結基板１１及び焼結基板２１上に、第一部分４１，４２及び第一外部電極部分４３，４４（導体層）用の電極材料の層を印刷等によって形成する（Ｓ２３）。具体的には、図９の（ｂ）に示されるように、焼結基板１１の面１１ａ上に電極材料を印刷等によって付与することで、第一外部電極部分４３用の電極材料の層５３を複数形成し、焼結基板１１の面１１ｂ上に電極材料を印刷等によって付与することで、第一部分４１用の電極材料の層５１を複数形成する。焼結基板２１の面２１ａ上に電極材料を印刷等によって付与することで、第一部分４２用の電極材料の層５２を複数形成し、焼結基板２１の面２１ｂ上に電極材料を印刷等によって付与することで、第一外部電極部分４４用の電極材料の層５４を複数形成する。第一部分４１，４２及び第一外部電極部分４３，４４用の電極材料としては、たとえば、金属粉末と、有機ビヒクルと、添加剤とを含む導電性ペーストが用いられる。

続いて、焼結基板１１及び焼結基板２１上に、各第二外部電極部分４６，４８及び第二部分３５用の電極材料の層を印刷等によって形成する（Ｓ２４）。具体的には、図９の（ｃ）に示されるように、焼結基板１１の面１１ａ上の電極材料の層５３を覆うように電極材料を印刷等によって付与することで、第二外部電極部分４６用の電極材料の層４７を形成する。焼結基板２１の面２１ａ上の電極材料の層５２を覆うように電極材料を印刷等によって付与することで、第二部分３５用の電極材料の層３６を形成する。焼結基板２１の面２１ｂ上の電極材料の層５４を覆うように電極材料を印刷等によって付与することで、第二外部電極部分４８用の電極材料の層４９を形成する。

続いて、焼結基板１１及び焼結基板２１を貼り合わせる（Ｓ２５）。具体的には、図９の（ｄ）に示されるように、焼結基板１１の他方の面１１ｂと焼結基板２１の一方の面２１ａとが、電極材料の各層５１，５２及び電極材料の層３６によって接合される。つまり、電極材料の各層５１，５２及び電極材料の層３６を間に挟み、且つ、第二外部電極部分４６用の電極材料の層４７と第二外部電極部分４８用の電極材料の層４９とが両端に位置するように積層する。これにより、積層基板Ｍ２が得られる。

続いて、得た積層基板Ｍ２を熱処理し（Ｓ２６）、熱処理した積層基板Ｍ２を切断処理により固片化する（Ｓ２７）。熱処理によって、層５１〜５４、層４７、層４９、及び、層３６は、それぞれ、第一部分４１，４２及び第一外部電極部分４３，４４、第二外部電極部分４６、第二外部電極部分４８、並びに、第二部分３５となる。切断処理によって、焼結基板１１及び焼結基板２１は、それぞれ、第一機能素子部１０及び第二機能素子部２０となる。これにより、第一機能素子部１０、第二機能素子部２０、第一部分４１，４２及び第一外部電極部分４３，４４、第二外部電極部分４６、第二外部電極部分４８、並びに、第二部分３５をそれぞれ含んだ複数のチップ積層体１ｂが得られる（図９の（ｅ）参照）。なお、Ｓ２６における熱処理は、焼結基板１１及び焼結基板２１が発現可能な電気的特性に影響のない温度で行われる。

続いて、各チップ積層体１ｂのバレル研磨を行う（Ｓ２８）。バレル研磨が行われた各チップ積層体１ｂは、角部や稜線が丸められる。この結果、チップ電子部品１Ｂが得られる（図９の（ｆ）参照）。

第一機能素子部１０及び第二機能素子部２０は、セラミック材料を含む焼結基板から構成される。第二部分３５は、セラミック材料よりも柔らかい金属材料を含む電極材料から構成されるので、第一機能素子部１０及び第二機能素子部２０よりも柔らかい。このため、第二部分３５は、バレル処理によって第一機能素子部１０及び第二機能素子部２０よりも窪む。その結果、連結部３０の各側面３０ｃ，３０ｄ，３０ｅ，３０ｆ（第二部分３５における、外部に露出している面）は、第一機能素子部１０の側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の側面，２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪む（図６及び図８参照）。続いて、必要に応じてめっき処理を行う（Ｓ２９）。具体的には、第二外部電極部分４６、第二外部電極部分４８、及び第二部分３５に対してめっき処理を行い、第二外部電極部分４６、第二外部電極部分４８、及び第二部分３５が有するめっき層７０を形成する（図９の（ｇ）参照）。

Ｓ２１において、電極材料の層５１，５３を焼結基板１１となるグリーンシートに付与し、当該グリーンシートとの同時焼成により、第一部分４１及び第一外部電極部分４３となる導体層が形成された焼結基板１１を得てもよい。Ｓ２２において、電極材料の層５２，５４を焼結基板２１となるグリーンシートに付与し、当該グリーンシートとの同時焼成により、第一部分４２及び第一外部電極部分４４となる導体層が形成された焼結基板２１を得てもよい。これらの場合、Ｓ２３を省略し、焼結基板１１及び焼結基板２１上に、各第二外部電極部分４６，４８及び第二部分３５用の電極材料の層を形成する工程（Ｓ２４）に進む。

以上、本実施形態に係るチップ電子部品１Ｂにおいても、互いに隣り合う第一機能素子部１０及び第二機能素子部２０が連結部３０により電気的且つ物理的に連結されている。すなわち、第一機能素子部１０及び第二機能素子部２０が連結部３０を介して一体化されている。連結部３０は、外部電極２，４と同様に、第一機能素子部１０及び第二機能素子部２０に対して端子として機能する。すなわち、チップ電子部品１Ｂは、他の電子機器に実装される際、外部電極２，４だけでなく、連結部３０も、他の電子機器に接続材料により電気的且つ物理的に接続される。この際、連結部３０の第二部分３５に付着する接続材料は、第二部分３５（連結部３０）が第一機能素子部１０の側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の側面２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪んでいることから、第二部分３５の位置に溜まりやすく、当該位置に保持されやすい。このため、連結部３０と外部電極２，４などとの間隔が比較的狭く設定される場合でも、連結部３０の第二部分３５に付着する接続材料が、外部電極２，４の第二外部電極部分４６，４８などに付着される接続材料と繋がり難く、連結部３０と外部電極２，４などとが短絡するのが抑制される。これらのことから、チップ電子部品１Ｂの小型化を図ることができる。

更に、本実施形態に係るチップ電子部品１Ｂにおいては、連結部３０は、一対の第一部分４１，４２と、第二部分３５とを有する。各第一部分４１，４２のガラス成分の含有量は、第二部分３５のガラス成分の含有量よりも少ない。第二部分３５よりもガラス成分の含有量が少ない第一部分４１が第一機能素子部１０の第二主面１０ｂの一部に接続されていることから、当該第二主面１０ｂの一部において第一部分４１が電極として機能する。第二部分３５よりもガラス成分の含有量が少ない第一部分４２が第二機能素子部２０の第一主面２０ａの一部に接続されていることから、当該第一主面２０ａの一部において第一部分４２が電極として機能する。したがって、第一機能素子部１０及び第二機能素子部２０において、所望の電気的特性を発現し易くすることができる。

本実施形態に係る製造方法によれば、連結部３０が第一部分４１及び第一部分４２を有しているチップ電子部品１Ｂを簡便に製造することができる。

続いて、第２実施形態の変形例に係るチップ電子部品１Ｃについて説明する。図１０は、第２実施形態の変形例に係るチップ電子部品の、図６に示すVII-VII線に沿った断面図である。

図１０に示されるように、チップ電子部品１Ｃにおいては、第一部分４１は、第一機能素子部１０の第二主面１０ｂ全体を覆うように第一機能素子部１０に接合されている。第一部分４２は、第二機能素子部２０の第一主面２０ａ全体を覆うように、第二機能素子部２０に接合されている。第一外部電極部分４３は、第一機能素子部１０の第一主面１０ａ全体を覆うように第一機能素子部１０に接合されている。第一外部電極部分４４は、第二機能素子部２０の第二主面２０ｂ全体を覆うように、第二機能素子部２０に接合されている。

第一外部電極部分４３は、第一機能素子部１０の第一主面１０ａの全体に接続されている。第二外部電極部分４６は、第一外部電極部分４３における、第一機能素子部１０の第一主面１０ａに接続されている面と対向する面の全体に接続されている。すなわち、第二外部電極部分４６は、第一外部電極部分４３を介して第一機能素子部１０の第一主面１０ａに接続されている。これらの結果、外部電極２は、第一機能素子部１０の第一主面１０ａに接続されている。

第一外部電極部分４４は、第二機能素子部２０の第二主面２０ｂの全体に接続されている。第二外部電極部分４８は、第一外部電極部分４３における、第二機能素子部２０の第二主面２０ｂに接続されている面と対向する面の全体に接続されている。すなわち、第二外部電極部分４８は、第一外部電極部分４４を介して第二機能素子部２０の第二主面２０ｂに接続されている。これらの結果、外部電極４は、第二機能素子部２０の第二主面２０ｂに接続されている。

第一部分４１は、第一機能素子部１０の第二主面１０ｂの全体に接続されている。第一部分４２は、第二機能素子部２０の第一主面２０ａの全体に接続されている。

第二部分３５は、第一部分４１における、第一機能素子部１０の第二主面１０ｂに接続されている面（本実施形態においては、すなわち、第三主面３０ａ）と対向する面の全体に接続されている。すなわち、第二部分３５は、第一部分４１を介して第一機能素子部１０の第二主面１０ｂに接続されている。第二部分３５は、第一部分４２における、第二機能素子部２０の第一主面２０ａに接続されている面（本実施形態においては、すなわち、第四主面３０ｂ）と対向する面の全体に接続されている。すなわち、第二部分３５は、第一部分４２を介して第二機能素子部２０の第一主面２０ａに接続されている。これらの結果、互いに隣り合う第一機能素子部１０と第二機能素子部２０とが、電気的且つ物理的に連結されている。

以上のように、チップ電子部品１Ｃにおいては、第二部分３５よりもガラス成分の含有量が少ない第一部分４１が第一機能素子部１０の第二主面１０ｂの全体に接続されていることから、当該第二主面１０ｂの全体において第一部分４１が電極として機能する。第二部分３５よりもガラス成分の含有量が少ない第一部分４２が第二機能素子部２０の第一主面２０ａの全体に接続されていることから、当該第一主面２０ａの全体において第一部分４２が電極として機能する。したがって、第一機能素子部１０及び第二機能素子部２０において、所望の電気的特性を一層発現し易くすることができる。

（第３実施形態）
図１１を参照して、第３実施形態に係るチップ電子部品１Ｄの構成を説明する。図１１は、第３実施形態に係るチップ電子部品を示す斜視図である。

図１１に示されるように、本実施形態に係るチップ電子部品１Ｄは、第１実施形態に係るチップ電子部品１Ａと同様、他の電子機器である回路基板に実装されるチップ電子部品であり、第一機能素子部１０と、第二機能素子部２０と、外部電極２，４と、連結部３０と、を備える。第一機能素子部１０、第二機能素子部２０、連結部３０の各構成は、第１実施形態に係るチップ電子部品１Ａと同様である。本実施形態に係るチップ電子部品１Ｄにおいては、外部電極２，４の構成が、第１実施形態に係るチップ電子部品１Ａと異なる。以下、異なる点について説明する。

本実施形態に係る外部電極２，４は、印刷法ではなく、上記金属の粒子を主成分とする導電性金属粉末及びガラス粉末（ガラスフリット等）を含有する電極材料にバレル研磨後のチップ積層体を浸漬させるディップ法によって形成されている。

外部電極２は、第一機能素子部１０の第一主面１０ａを覆い、且つ、第一機能素子部１０の各側面１０ｃ，１０ｄ，１０ｅ，１０ｆに回り込んでいる。外部電極４は、第二機能素子部２０の第二主面２０ｂを覆い、且つ、第二機能素子部２０の各側面２０ｃ，２０ｄ，２０ｅ，２０ｆに回り込んでいる。

次に、図１２及び図１３を参照して、本実施形態におけるチップ電子部品１Ｄの製造方法について説明する。図１２は、第３実施形態に係るチップ電子部品の製造方法を示すフロー図である。図１３は、第２実施形態に係るチップ電子部品の製造方法を説明するための断面模式図である。

まず、第一機能素子部１０用の焼結基板１１を準備し（Ｓ３１）、第二機能素子部２０用の焼結基板２１を準備する（Ｓ３２）。ここで、焼結基板１１及び焼結基板２１は、セラミック材料を含むグリーンシートを焼成して得られる、各種の電子部品の電気的特性を発現可能な基板である（図１３の（ａ）参照）。

続いて、焼結基板１１及び焼結基板２１のいずれか一方の上に、連結部３０用の電極材料の層を印刷等によって形成する（Ｓ３３）。具体的には、図１３の（ｂ）に示されるように、焼結基板２１の面２１ａ上に電極材料を印刷等によって付与することで、連結部３０用の電極材料の層３１を形成する。

続いて、焼結基板１１及び焼結基板２１を貼り合わせる（Ｓ３４）。具体的には、図１３の（ｃ）に示されるように、焼結基板１１の他方の面１１ｂと焼結基板２１の一方の面２１ａとが、連結部３０用の電極材料の層３１で接合される。つまり、連結部３０用の電極材料の層３１を間に挟むようにして積層する。これにより、積層基板Ｍ３が得られる。

続いて、得た積層基板Ｍ３を熱処理し（Ｓ３５）、熱処理した積層基板Ｍ３を切断処理により固片化する（Ｓ３６）。熱処理によって、層３１は、連結部３０となる。切断処理によって、焼結基板１１及び焼結基板２１は、第一機能素子部１０及び第二機能素子部２０となる。これにより、第一機能素子部１０、第二機能素子部２０、及び、連結部３０をそれぞれ含んだ複数のチップ積層体１ｄが得られる（図１３の（ｄ）参照）。なお、Ｓ３５における熱処理は、焼結基板１１及び焼結基板２１が発現可能な電気的特性に影響のない温度で行われる。

続いて、各チップ積層体１ｄのバレル研磨を行う（Ｓ３７）。バレル研磨が行われた各チップ積層体１ｄは、角部や稜線が丸められる（図５の（ｅ）参照）。第１実施形態と同様、連結部３０は、バレル処理によって第一機能素子部１０及び第二機能素子部２０よりも窪む。その結果、連結部３０の側面３０ｃ，３０ｄ，３０ｅ，３０ｆは、第一機能素子部１０の側面１０ｃ，１０ｄ，１０ｅ，１０ｆ及び第二機能素子部２０の側面，２０ｃ，２０ｄ，２０ｅ，２０ｆよりも窪む。

続いて、外部電極２，４を形成する（Ｓ３８）。具体的には、ディップ法によって各チップ積層体１ｄの積層方向での両端を電極材料に浸漬させて引き上げることにより、当該両端に電極材料を付与し、焼成することで外部電極２，４を形成する。これにより、チップ電子部品１Ｄが得られる（図１３の（ｆ）参照）。続いて、必要に応じてめっき処理を行う（Ｓ３９：めっき処理工程）。具体的には、外部電極２，４及び連結部３０に対してめっき処理を行い、外部電極２，４及び連結部３０が有するめっき層７０を形成する（図１３の（ｇ）参照）。

以上、本実施形態に係るチップ電子部品１Ｄにおいても、上記実施形態と同様の効果を奏する。すなわち、小型化を図ることが可能なチップ電子部品１Ｄを提供することができる。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

たとえば、チップ電子部品は三つ以上の機能素子部を備えていてもよい。上記実施形態においては、チップ電子部品は第一機能素子部１０及び第二機能素子部２０を備えるとしたが、たとえばこれに加えて第三機能素子部を備えるとしてもよい。

１Ａ，１Ｂ，１Ｃ，１Ｄ…チップ電子部品、２，４…外部電極、１０…第一機能素子部、１０ａ…第一主面、１０ｂ…第二主面、１０ｃ，１０ｄ，１０ｅ，１０ｆ…側面、２０…第二機能素子部，２０ａ…第一主面、２０ｂ…第二主面、２０ｃ，２０ｄ，２０ｅ，２０ｆ…側面、３０…連結部、３５…第二部分、４１，４２…第一部分、１１，２１…焼結基板、Ｍ１〜Ｍ３…積層基板、１ａ，１ｂ，１ｄ…チップ積層体。

Claims (8)

1. 互いに対向する第一主面及び第二主面と、前記第一主面と前記第二主面との間を連結する側面と、を有し、前記第一主面と前記第二主面との対向方向に沿って前記第一主面と前記第二主面とが交互に位置するように配列されている複数の機能素子部と、
   前記複数の機能素子部のうち、前記複数の機能素子部の配列方向での一端に位置する機能素子部の前記第一主面に接続されている第一端子部と、
   前記複数の機能素子部のうち、前記複数の機能素子部の配列方向での他端に位置する機能素子部の前記第二主面に接続されている第二端子部と、
   前記複数の機能素子部のうち互いに隣り合う二つの機能素子部を電気的且つ物理的に連結し、一方の前記機能素子部の前記第二主面と、他方の前記機能素子部の前記第一主面と、に接続されている連結部と、を備え、
   前記連結部は、前記側面よりも窪んでいる、チップ電子部品。
2. 前記第一端子部、前記第二端子部、及び前記連結部は、金属成分とガラス成分とをそれぞれ含み、
   前記連結部のガラス成分の含有量は、前記第一端子部及び前記第二端子部それぞれのガラス成分の含有量よりも多い、
   請求項１に記載のチップ電子部品。
3. 前記連結部は、前記連結部と隣り合う各前記機能素子部に接続されている一対の第一部分と、前記一対の第一部分を電気的且つ物理的に連結する第二部分と、を有し、
   各前記第一部分は、少なくとも金属成分を含み、
   前記第二部分は、金属成分とガラス成分とを含み、
   各前記第一部分のガラス成分の含有量は、前記第二部分のガラス成分の含有量よりも少ない、
   請求項１に記載のチップ電子部品。
4. 請求項１に記載のチップ電子部品を製造する製造方法であって、
   前記複数の機能素子部となる複数の焼結基板を準備し、
   準備した前記複数の焼結基板を、前記連結部となる電極材料の層を間に挟み且つ前記第一端子部となる電極材料の層と前記第二端子部となる電極材料の層とが両端に位置するように積層して積層基板を得、
   得た前記積層基板を熱処理し、
   熱処理した前記積層基板を固片化して、複数のチップ積層体を得、
   得た前記複数のチップ積層体をバレル研磨する、製造方法。
5. 請求項１に記載のチップ電子部品を製造する製造方法であって、
   前記複数の機能素子部となる複数の焼結基板を準備し、
   準備した前記複数の焼結基板を、前記連結部となる電極材料の層を間に挟むようにして積層して積層基板を得、
   得た前記積層基板を熱処理し、
   熱処理した前記積層基板を固片化して、複数のチップ積層体を得、
   得た前記複数のチップ積層体をバレル研磨し、
   バレル研磨された前記チップ積層体の積層方向での両端に、前記第一端子部となる電極材料と前記第二端子部となる電極材料とをそれぞれ付与し、熱処理する、製造方法。
6. 前記連結部となる電極材料、前記第一端子部となる電極材料、及び前記第二端子部となる電極材料は、金属成分とガラス成分とをそれぞれ含み、
   前記連結部となる電極材料のガラス成分の含有量は、前記第一端子部及び前記第二端子部となる各電極材料のガラス成分の含有量よりも多い、
   請求項４又は５に記載の製造方法。
7. 前記連結部が、前記連結部と隣り合う各前記機能素子部に接続されている一対の第一部分と、前記一対の第一部分を電気的且つ物理的に連結する第二部分と、を有しており、
   前記複数の焼結基板を準備する際に、前記第一部分となる導体層が形成されている複数の焼結基板を準備し、
   前記積層基板を得る際に、前記連結部の電極材料として前記第二部分となる電極材料の層を間に挟む、請求項４又は５に記載の製造方法。
8. 前記第一端子部、前記第二端子部、及び前記連結部にめっき処理する、
   請求項４〜７のいずれか一項に記載の製造方法。

Images