JP2015182390A - 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 - Google Patents
記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 Download PDFInfo
- Publication number
- JP2015182390A JP2015182390A JP2014062724A JP2014062724A JP2015182390A JP 2015182390 A JP2015182390 A JP 2015182390A JP 2014062724 A JP2014062724 A JP 2014062724A JP 2014062724 A JP2014062724 A JP 2014062724A JP 2015182390 A JP2015182390 A JP 2015182390A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- data
- signal
- latch
- recording head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
【課題】高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供することである。
【解決手段】複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタとを備えた記録ヘッドに次の構成を備える。即ち、シフトレジスタに入力されたデータ信号の内、ブロック時分割駆動のために各ブロックを選択するブロック選択データをラッチする第1のラッチ回路と、当該各ブロックを駆動するための記録データをラッチする第2のラッチ回路とを備える。そして、前記入力されたデータ信号に含まれる制御信号に基づいて、第2のラッチ回路にラッチされた記録データの更新を制御する制御回路とを備える。
【選択図】 図3
【解決手段】複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタとを備えた記録ヘッドに次の構成を備える。即ち、シフトレジスタに入力されたデータ信号の内、ブロック時分割駆動のために各ブロックを選択するブロック選択データをラッチする第1のラッチ回路と、当該各ブロックを駆動するための記録データをラッチする第2のラッチ回路とを備える。そして、前記入力されたデータ信号に含まれる制御信号に基づいて、第2のラッチ回路にラッチされた記録データの更新を制御する制御回路とを備える。
【選択図】 図3
Description
本発明は記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法に関し、特に、例えば、インクジェット記録ヘッド、その記録ヘッドに対してデータを転送するデータ転送装置、その装置を用いた記録装置、及びデータ転送方法に関する。
インクジェット記録装置は、これまでにも記録ヘッドに備えられるインク吐出ノズル(以下、ノズル)の数を増やし、その駆動周期を速くすることで記録速度の高速化を図ってきた。このとき、記録装置の電源に常に全てのノズルからインクを同時吐出する容量を備えることは、電源のコストアップにつながり、更には電源サイズの大型化を招く等の理由により困難である。これに対処するため、複数のノズルを複数のブロックに分割し、各ブロックを時分割駆動することで比較的小さい容量の電源を用いることを可能にしている。この場合、分割されたブロックを順次駆動し、全ブロックを一巡することで全てのノズルを駆動することになる。
一般には記録ヘッドを搭載したキャリッジをその移動方向(主走査方向)に移動させながら、上記の駆動を繰り返すことでキャリッジ1走査分の記録を行う。
図14は記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
図15は記録ヘッドの内部論理構成の概略を示すブロック図である。
図14〜図15に示されている記録データ信号(H_DATA)はクロック信号(H_CLK)に同期して記録ヘッド送信される。一方、20ビットシフトレジスタ200はクロック信号(H_CLK)のパルスの立ち上がりと立ち下がりに同期して記録データ信号(H_DATA)を内部に取り込む。図14に示すように、記録データ信号(H_DATA)として記録データのビット15(D15)から順にビット0(D0)までシリアルに送信され、その後、ブロック選択信号のビット3(BE3)からビット0(BE0)が送信される。
クロック信号(H_CLK)の10個分のパルスによって20ビットのデータが20ビットシフトレジスタ200に取り込まれる。また、ラッチ信号(H_LATCH)のパルスの立ち上がりによって記録データは16ビットラッチ202に、ブロック選択データは4ビットラッチ201にラッチされる。4ビットラッチ201に保持されたブロック選択データは4→16デコーダ203で16ビットのブロック選択データにデコードされ、3入力AND回路210に接続される。3入力AND回路210には、ブロック選択データが16ビットにデコードされた信号と、16ビットラッチ202からの出力信号と、ヒート信号(H_HEAT)の信号が入力される。そして、これら3入力が全て“1”の値となった場合のみ、ヒータ(SEG0〜255)211が過熱されインクが吐出される。
図14に示す例では、ラッチ信号(H_LATCH)から次のラッチ信号(H_LATCH)までの周期はTμ秒である。
さて、ブロック選択データの制御に関し、例えば、特許文献1は駆動ブロックパターンを予めメモリに格納し、所定タイミング毎にアドレス0からブロック駆動順をそのメモリから読み出して、時分割駆動におけるブロック駆動順を制御する技術を開示している。
図16はメモリに記憶される駆動ブロックパターンの例を示す図である。
図16の例は、メモリのアドレス0からアドレス15まで16分割のブロックパターンを保持する例である。ビットb3〜b0は保持されているブロックパターンを4ビットの2進数で表記したものであり、右端のhexはブロックパターンを16進数で表記したものである。ブロックパターンは0からFまでがメモリ内に保持されている。
また、特許文献2は、画像記録の際、複数のノズルからの単位時間あたりのインク吐出回数に応じて、時分割駆動制御を行う構成を開示している。駆動順には、隣接ノズルからのインク吐出時に生じるインク界面振動がノズルに伝わる前にインク吐出を行う連続型の駆動順と、隣接ノズルからのインク吐出時に生じるインク界面振動がノズルに伝わり始めた後にインク吐出がなされる分散型の駆動順とがある。特許文献2では、複数のノズルからの単位時間あたりのインク吐出回数に応じて、これらのいずれかの駆動順を選択して時分割駆動するように制御し、画像記録時の記録条件に応じて、ブロックの駆動順番を異ならせる構成を提案している。
さて、近年になり記録装置にはますますその高速化と高画質化が望まれている。このため、高速化の要求を満たすため、記録ヘッドのノズル数を増加させることが考えられる。ノズル数を増加させる事で、一度に記録可能な記録幅を広げることが可能となり、ノズル当りより少ない吐出回数で印刷物の記録が行えるため、1ページ当たりの印刷時間短縮が図られる。一方、ノズル数を増加させると記録ヘッドの生産コストは上昇し、ノズル数の増加に対応するため制御回路の回路規模も大きくなり、結果として記録装置自体のサイズも大型化するという問題がある。
また別の記録高速化の手段として記録ヘッドの走査速度を上げ、吐出周波数を大きくすることも考えられる。しかしながら、吐出周波数を大きくするためには、記録データの記録ヘッドへの送信をより高速に行う必要がある。
図17は図14に示す場合と比較して2倍の速度で、即ち、周期T/2μ秒で記録データを送信する際のタイミングチャートを示す図である。
図17に示すタイミング波形では図14に示す周期Tμ秒での記録動作と比べ半分の時間で送信を完了する為に、クロック信号(H_CLK)と記録データ信号(H_DATA)の送信周波数が2倍になっていることが分かる。
図18はクロック信号(H_CLK)のパルスの立ち上がりエッジに同期して記録データ信号(H_DATA)を取り込むタイミングを示す信号波形である。
図18に示す例では、クロック信号(H_CLK)のパルスの立ち上がりエッジと立ち下がりエッジの両方で、記録データ信号(H_DATA)の取り込みを行っている。記録データ信号(H_DATA)の値が“0(ロー)”から“1(ハイ)”に変化後、クロック信号(H_CLK)のパルス立ち上がりまでの時間T1はデータセットアップタイムとして半導体の技術仕様で要求時間Nナノ秒として規定されている。同様に、クロック信号(H_CLK)のパルス立ち上がりで記録データ信号(H_DATA)の状態を保持する時間T2もデータホールドタイムとして規定されている。また、クロック信号(H_CLK)のパルス立ち下がりに関してもデータセットアップタイムT3、データホールドタイムT4が規定されている。
通常、データセットアップタイムとデータホールドタイムとは、クロック信号(H_CLK)と記録データ信号(H_DATA)の波形の歪み(“なまり”ともいう)の影響があるため、必要時間Nナノ秒よりも十分に長い時間となる様に設計されている。具体的には、セットアップタイムとデータホールドタイムの要求時間が10ナノ秒であった場合、実際の駆動では波形の歪みを鑑みて20ナノ秒程度で動作をさせている。
しかしながら、図17に示すように、記録周期をT/2μ秒にした場合には、クロック信号(H_CLK)と記録データ信号(H_DATA)の送信周波数を倍にする必要があるため、セットアップタイムとデータホールドタイムの要求時間を満たせない。一方、データ送信をより高速に行うためには、セットアップタイムとデータホールドタイムの要求時間を短くする必要がある。そのためには、インピーダンスの低い、より微細な半導体プロセスでの新規設計やデータの配線による遅延、波形の歪みを減らすパターンの変更等が必要となる。これは、再設計と新しい製造設備の更新などを必要とし、コストアップの要因となってしまう。
また、記録高速化実現のため、記録ヘッドの走査速度を上げ、印刷間隔を間引くことがもう一つの手段として考えられる。この場合、記録ヘッドの走査速度を2倍として、記録周期2回に1回の記録動作にすることで記録周期をTμ秒確保することが可能となり、セットアップタイムとデータホールドタイムの要求時間を満たすことができる。しかしながら、この場合、記録動作を間引いてしまうため、得られる印刷物の画像濃度が減少してしまい、高品位な印刷成果物を得ることができない。
本発明は上記従来例に鑑みてなされたもので、高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供すること目的とする。
上記目的を達成するために本発明の記録ヘッドは次のような構成からなる。
即ち、複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタと、前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第1のラッチ回路と、前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第2のラッチ回路と、前記シフトレジスタに入力された前記記録データ信号に含まれる制御データに基づいて、前記第2のラッチ回路にラッチされた記録データの更新を制御する制御回路とを有することを特徴とする。
また本発明を別の側面から見れば、上記構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、前記記録ヘッドを通常記録させる場合には、前記第1のラッチ回路と前記第2のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送装置を備える。
さらに本発明を別の側面から見れば、上記構成のデータ転送装置を用いた記録装置を備える。
またさらに本発明を別の側面から見れば、上記構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、前記記録ヘッドを通常記録させる場合には、前記第1のラッチ回路と前記第2のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送方法を備える。
従って本発明によれば、記録データ信号にブロック選択データと記録データと制御データとが含まれる転送と、ブロック選択データと制御データのみが含まれる転送とが混在するようにできる。その結果、ブロック選択データと制御データのみの転送時にはデータの転送時間を短縮することが可能となり、これにより記録ヘッドの高速記録を達成することができる。
このように、複雑な制御を行ったり、回路構成を複雑にするすることなく、記録の高速化を達成できる。また、高速記録時には、ラッチされた記録データが更新されることなく、そのまま用いることも可能になるので、印刷成果物の記録濃度を低下させることなく高品位な記録が達成できる。
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
なお、この明細書において、「記録」(以下、「プリント」とも称する)とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
最初に共通実施例として用いるインクジェット記録装置の構成について説明する。
一般にインクジェット記録装置(以下、記録装置)は、インクジェット記録ヘッド(以下、記録ヘッド)とインクタンクとを搭載するキャリッジと、例えば、記録紙のような記録媒体を搬送する搬送手段と、これらを制御する為の制御手段とを備えている。そして、その記録装置では、インクの液滴を吐出する複数のインク吐出口(以下、ノズル)を設けた記録ヘッドを記録媒体の搬送方向(副走査方向)とは直交する方向(主走査方向)に走査させる一方、記録媒体にインクを吐出して記録を行う。このとき、インクを吐出する多数のノズルが副走査方向に直線上に配置することにより、記録ヘッドが記録媒体上を1回走査することでそのノズル数に対応した幅の記録が行われる。
<記録装置の構成>
図1は、本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
図1は、本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
図1に示すように、記録装置100は、インクを吐出して記録を行なう記録ヘッド103を搭載したキャリッジ102にキャリッジモータM1によって発生する駆動力を伝達機構104より伝え、キャリッジ102を矢印A方向に往復移動させる。これとともに、例えば、記録紙などの記録媒体Pを給紙機構105を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド103から記録媒体Pにインクを吐出することで記録を行なう。
また、記録ヘッド103の状態を良好に維持するためにキャリッジ102を回復装置110の位置まで移動させ、間欠的に記録ヘッド103の吐出回復処理を行う。
記録装置100のキャリッジ102には記録ヘッド103を搭載するのみならず、記録ヘッド103に供給するインクを貯留するインクカートリッジ106を装着する。インクカートリッジ106はキャリッジ102に対して着脱自在になっている。記録装置100はカラー記録が可能であり、そのためにキャリッジ102にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。
さて、キャリッジ102と記録ヘッド103とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド103は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、記録ヘッド103は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備える。そして、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
図1に示されているように、キャリッジ102はキャリッジモータM1の駆動力を伝達する伝達機構104の駆動ベルト107の一部に連結されており、ガイドシャフト113に沿って矢印A方向に摺動自在に案内支持されるようになっている。従って、キャリッジ102は、キャリッジモータM1の正転及び逆転によってガイドシャフト113に沿って往復移動する。また、キャリッジ102の移動方向(矢印A方向、この実施例におけるノズル列と交差する方向)に沿ってキャリッジ102の絶対位置を示すためのエンコーダスケール108が備えられている。この実施例では、エンコーダスケール108は透明なPETフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ109に固着され、他方は板バネ(不図示)で支持されている。
また、キャリッジ102の背面にはエンコーダ(不図示)を備え、キャリッジ102の移動速度の検出を行い、キャリッジ102を駆動する時に、そのフィードバック制御を行うように構成されている。また、エンコーダスケール108の位置情報をエンコーダにより読み取ることで、記録ヘッド103のインク吐出タイミング(以下、ヒートタイミング)が得られる。
また、記録装置100には、記録ヘッド103の吐出口(不図示)が形成された吐出口面に対向してプラテン(不図示)が設けられており、キャリッジモータM1の駆動力によって記録ヘッド103を搭載したキャリッジ102が往復移動される。これと同時に、記録ヘッド103に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Pの全幅にわたって記録が行われる。
さらに、図1において、搬送ローラ114は記録媒体Pを搬送するために搬送モータM2によって駆動され、ピンチローラ115はバネ(不図示)により記録媒体Pを搬送ローラ114に当接する。ピンチローラホルダ116は、ピンチローラ115を回転自在に支持する。搬送ローラギア117は搬送ローラ114の一端に固着されている。そして、搬送ローラギア117に中間ギア(不図示)を介して伝達された搬送モータM2の回転により、搬送ローラ114が駆動される。
またさらに、排出ローラ120は記録ヘッド103によって画像が形成された記録媒体Pを記録装置外ヘ排出するために用いられ、搬送モータM2の回転が伝達されることで駆動されるようになっている。なお、排出ローラ120は記録媒体Pをバネ(不図示)により圧接する拍車ローラ(不図示)により当接する。なお、拍車ローラは拍車ホルダ122により回転自在に支持される。
またさらに、記録装置100には、記録ヘッド103の吐出不良を回復するための回復装置110が配設されている。図1に示されているように、回復装置110は記録ヘッド103を搭載するキャリッジ102の記録動作のための往復運動の範囲外(記録領域外)の所望位置(例えば、ホームポジション)に備えられる。
回復装置110は、記録ヘッド103の吐出口面をキャッピングするキャッピング機構111と記録ヘッド103の吐出口面をクリーニングするワイピング機構112を備えている。キャッピング機構111による吐出口面のキャッピングに連動して回復装置110内の吸引構成(吸引ポンプ等)により吐出口からインクを強制的に排出させる。それによって、記録ヘッド103のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理が実行される。
また、非記録動作時等には、記録ヘッド103の吐出口面をキャッピング機構111によるキャッピングすることによって、記録ヘッド103を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構112はキャッピング機構111の近傍に配され、記録ヘッド103の吐出口面に付着したインク液滴を拭き取るようになっている。
これらキャッピング機構111及びワイピング機構112により、記録ヘッド103のインク吐出状態を正常に保つことが可能となっている。
図2は記録ヘッドの制御ロジックの概略を示すブロック図である。
図2に示す構成によれば、ホストPC136から送信された記録データ(カラー記録データ)は記録装置内部のインタフェース(以下、I/F)制御ブロック137で受信される。その受信データはデータ展開ブロック138によってカラー記録データの各色成分(YMCBk)毎及び各ノズル列毎の記録データに展開される。ここで、CPU140はROM139に記憶された制御プログラムを読み出して実行し、記録動作を制御する。データ展開ブロック138により展開された記録データはCPU140によって制御されるDMAコントローラ132によりDRAM131に転送されて一時的に格納される。
DRAM131に格納された記録データは、記録タイミング生成回路130に入力されたエンコーダ信号に基づいて記録ヘッド103の位置を検出しながら、再びDMAコントローラ132によって読み出される。そして、シーケンスコントローラ134を経て記録ヘッド103のヘッドロジック135に転送される。このとき、転送されるデータは色数分の記録データ信号(H_DATA1、H_DATA2……)がクロック信号(H_CLK)に従って、シーケンスコントローラ134から出力される。そして、そのデータ転送後、ラッチ信号(H_LATCH)がヘッドロジック135に出力され、記録データ信号がヘッドロジック135内のラッチ回路にラッチされる。
一方、シーケンスコントローラ134はブロック生成回路133によって生成され、その内部メモリに格納されたブロック選択信号を入力する。このブロック選択信号により、時分割駆動におけるブロック駆動順が指定される。そのブロック選択信号はシーケンスコントローラ134で記録データ信号(H_DATAn)にマージされ記録ヘッド103に出力される。なお、n=1,2,……Nである。ラッチ生成回路141はエンコーダ信号に基づいて記録タイミング生成回路130から出力された記録タイミング信号に基づいて、記録タイミングを示すラッチ信号(H_LATCH)を生成する。
図3は記録ヘッド103のヘッドロジックの概略構成を示すブロック図である。なお、図3において、既に図15で説明したのと同じ構成要素や同じ信号には同じ参照番号や記号を用いている。
図4は図3に示すヘッドロジックに含まれる22ビットシフトレジスタ200と16ビットラッチ202の接続詳細図である。
図5は記録ヘッドに送信される記録データ信号(H_DATA)の詳細を示すタイミングチャートである。
図3〜図5に示されているように、クロック信号(H_CLK)のパルスの両エッジに同期して、記録データ信号(H_DATA)が22ビットシフトレジスタ200’に取り込まれる。22ビットシフトレジスタ200’のビットbit0〜15は記録データ信号のD0〜D15が保持され、ビットbit16〜19はブロック選択データの4ビット(BE0〜BE3)が保持される。22ビットシフトレジスタ200’のビットbit20は、“0”の値のデータが固定的に設定され(送信データを偶数とする為)、ビットbit21は制御データ(SELデータ)が保持される。
SELデータの値が“0”の場合、インバータ205による反転信号とラッチ信号(H_LATCH)の値“1”がAND回路204に入力され論理積が演算され、その結果信号により16ビットラッチ202に記録データ信号(D0〜D15)が遷移する。これに対して、SELデータの値が“1”の場合、AND回路204からの出力は“0”であり、“1’とならないため、16ビットラッチ202のデータは更新されない。このように、16ビットラッチ202のデータの更新制御という点から見ると、AND回路204とインバータ205とにより制御回路が構成される。
一方、22ビットシフトレジスタ200’のビットbit16〜19に保持された4ビットのブロック選択データ(BE0〜BE3)は、SEL信号の値“0”或いは“1”に係りなく、4ビットラッチ201に遷移する。4ビットラッチ201に遷移したブロック選択データは4→16デコーダ203で16ビット信号にデコードされる。デコードされた信号は、3入力AND回路210に16ビットラッチ202からの記録データ信号、ヒート信号(H_HEAT)と共に入力される。そして、これら3入力の値が“1”となった3入力AND回路210に対応するヒータ(記録素子)とこれを駆動する駆動素子からなる記録要素(SEGi)211が駆動される。ここで、i=0,1,……255である。
図6は記録ヘッドに転送される信号のタイミングチャートである。
図6において、(A)は通常記録時のタイミングチャート、(B)は高速記録を行った際のタイミングチャートである。
通常記録時には、図6(A)に示すように、記録データとブロックデータは周期T秒毎に記録ヘッド103に送信し、SEL信号は常に値“0”を送信する。これにより、ラッチ信号(H_LATCH)の値が“1”になる毎に22ビットシフトレジスタ200’に保持された記録データ(D0〜15)と、4ビットのブロック選択データ(BE0〜3)は16ビットラッチ202、4ビットラッチ201に夫々遷移する。ここで、ヒート信号(H_HEAT)はラッチ信号(H_LATCH)の値が“1”となってから時間t1後に出力される。
一方、高速記録時には、図6(B)に示すように、最初の送信ではSEL信号の値は、“0”で記録データとブロック選択データが送信される。そして、次に入力されるラッチ信号(H_LATCH)で、22ビットシフトレジスタ200’に保持された記録データ(D0〜15)と、4ビットのブロック選択データ(BE0〜3)は、16ビットラッチ202、4ビットラッチ201に夫々遷移する。また、次の送信ではSEL信号の値は、“1”で4ビットのブロック選択データのみが送信される。この送信では、記録データの送信を行わないので通常記録の周期T秒のN分の1の時間で送信することができる。周期T/N秒での送信では、ヒート信号(H_HEAT)はラッチ信号(H_LATCH)のパルスが“1”になってから時間t2後に出力される。これは、周期T→周期T/N→周期T→周期T/N……と記録動作繰り返した際に、ヒート信号(H_HEAT)の入力間隔を一定間隔にするためである。もし、ヒート信号(H_HEAT)の入力周期が一定でない場合、画像ムラとして現れてしまう。
また、時間t1とt2はヒート信号(H_HEAT)の入力間隔が{T秒+(T/N)}/2秒となるように定められている。
また、時間t1とt2はヒート信号(H_HEAT)の入力間隔が{T秒+(T/N)}/2秒となるように定められている。
さて、図3に示す構成から分かるように、記録ヘッド103のヒータ数は256である一方、記録データを取り込むラッチ回路のラッチ容量は16ビットである。従って、時分割駆動により記録ヘッド103の全てのヒータに1回の記録機会を与えるために、16ブロック(ブロック(Block)0〜15)分の記録動作が必要である。
図7は記録ヘッドに転送される信号が複数ステップに及ぶ様子を示すタイミングチャートである。
図7において、(A)は通常記録時のタイミングチャート、(B)は高速記録時のタイミングチャートである。
通常記録時では、図7(A)に示すように、ステップ0で送信された記録データとブロックデータ(ブロック0)は、ラッチ信号(H_LATCH)の入力タイミングLT1で、16ビットラッチ202と4ビットラッチ201に夫々、遷移する。そして、ステップ1で入力されるヒータ信号(H_HEAT)によりブロック0のヒータが駆動される。同時にステップ1では、記録データとブロック選択データ(ブロック8)の送信が行われ、タイミングLT2でこれらのデータは16ビットラッチ202、4ビットラッチ201に遷移する。そして、ステップ2で入力されるヒータ信号(H_HEAT)によりブロック8のヒータが駆動される。上記動作を16ブロック分にわたり繰り返すことにより1サイクル分の記録が行われる。通常記録時では、全ステップでSEL信号の値は常に“0”で送信が行われる。
高速記録時では、図7(B)に示すように、ステップ0で送信された記録データとブロックデータ(ブロック0)は、ラッチ信号(H_LATCH)の入力タイミングLT1で、16ビットラッチ202と4ビットラッチ201に夫々、遷移する。そして、ステップ1で入力されるヒータ信号(H_HEAT)によりブロック0のヒータが駆動される。同時にステップ1では、ブロック選択データ(ブロック1)のみが送信され、そのデータがタイミングLT2で4ビットラッチ201に遷移する。ここで、16ビットラッチ202に保持された記録データはステップ0で送信された記録データのままであり、タイミングLT2では更新されない。次に、ステップ2ではステップ0で送信された記録データとステップ1で送信されたブロックデータ(ブロック1)とヒータ信号(H_HEAT)とによりヒータが駆動される。また、ステップ2では記録データとブロックデータ(ブロック8)とが送信される。上記動作を16ブロック分にわたり繰り返すことにより1サイクル分の記録が行われる。高速記録時では、SEL信号の値はステップ0では“0”、ステップ1では“1”、ステップ2では“0”、ステップ3では“1”、……と、1ステップ毎に“0”、“1”、“0”、“1”、……と反転する。
図8は記録ヘッドのヒータを駆動する駆動制御を示すフローチャートである。
ステップS101では、クロック信号(H_CLK)の入力に応じて22ビットシフトレジスタ200’にデータが取り込まれる。ステップS102ではラッチ信号(H_LATCH)がアサートされると、処理はステップS103に進み、シフトレジスタ200’の最下位ビットにセットされるSEL信号の値が判定される。
ここで、SEL=“0”であった場合には、処理はステップS104に進み、16ビットラッチ202には記録データが、4ビットラッチ201にブロック選択データがラッチされる。さらに、ステップS105では入力されるヒータ信号(H_HEAT)によりステップS104でラッチした記録データをブロック選択データで選択されたノズルのヒータを駆動する。
これに対して、ステップS103で最下位ビットのSEL=“1”であった場合には、処理はステップS107に進み、4ビットラッチ201にブロック選択データのみがラッチされる。さらに、ステップS108ではラッチされたブロック選択データを用いて選択されたノズルのヒータが入力されるヒータ信号(H_HEAT)によって駆動される。
ステップS105又はステップS108の処理後、ステップS106では全記録データを用いた記録動作が終了したかどうかを調べる。ここで、全記録データを用いた記録動作が終了していないと判定された場合、処理はステップS101に戻り、全記録データを用いた記録動作が終了したと判定された場合、処理は終了する。
なお、通常記録時、22ビットシフトレジスタ200’の最下位ビットは常に“0”であり、ステップS103での判断は常にYesとなり、処理は常にステップS104に進む。一方、高速記録時にはステップS103での判断は、ラッチ信号の入力タイミングLT毎にYes、No、Yes、No、……となり、ステップS104とステップS107とに進む処理とが交互に繰り返される。
図9は通常記録時の記録紙面上のドット配置を示す図である。
図9において、1番左の列は記録ヘッド103に備えられる255個のノズルを模式的に示し、左から2番目の列はノズル番号(SEG)を示し、0から255まで示されている。左から3番目の列は16ビットラッチ202から出力された16ビットの記録データの接続先を示している。即ち、ビット0の記録データはSEG0〜15まで接続され、ビット1の記録データはSEG16〜31まで接続され……、ビット15の記録データはSEG240〜255に接続されている。
次に、左から4番目の列は記録データが接続されるブロック番号を示し、4→16デコーダ203でデコードされた16ビットのブロック選択信号である。ブロック選択信号の0ビットは、SEG0、16、32、……、240とノズル(ヒータ)16個とびに接続されている。ブロック選択信号の1ビットは、SEG1、17、33、……、241とSEG1を起点にノズル(ヒータ)16個とびに接続されている。一般的には、ブロック選択信号のNビットは、SEGNを起点にノズル(ヒータ)16個とびに接続されることになる。
例えば、記録データのビット0が“1”でブロックに“0”が選択された場合、SEG0からインクが吐出される。また、記録データのビット0が“1”でブロックに“1”が選択された場合、SEG1からインクが吐出される。このような制御をブロック0〜15まで繰り返すことで、16ビットの記録データと4ビットのブロック選択データの組み合わせで、ノズル番号(SEG)0〜255の255個のノズルからインクを吐出することができる。図9では、ブロック0→8→4→……→B→7→F(数字は16進表記)の順に3ライン分の記録が行われた際のインクドットの配置を示している。
図10はヒータを16ブロックに分割して時分割駆動する場合のタイミングチャートである。
図10によれば、ステップ0では16ビットの記録データと4ビットのブロック選択データ“0000”がシリアルでヘッドロジック135に送信される。次に、タイミングLT1では、20ビットシフトレジスタ200’に取り込まれたデータに関し、16ビットラッチ202に記録データが、4ビットラッチ201にブロック選択データがラッチされる。ここで、ブロック選択データ“0000”は2進数表現であり、その値は“0”である。従って、ブロック0が選択されステップ1で記録データとブロック選択データで選択されたヒータがヒータ信号(H_HEAT)によって駆動されインクが吐出される。
また、ステップ1では吐出動作と同時に次のステップ2で吐出する為の、記録データとブロック選択データ“1000”がヘッドロジック135に送信される。ブロック選択データ“1000”は2進数表現であり、その値は“8”である。従って、ブロック15が選択される。このような処理を16回繰り返すことで、256個全てのヒータに1回のインク吐出機会を与える1サイクル分の記録データを用いた記録がなされる。
図11は高速記録時の記録紙面上のドット配置を示す図である。
なお、図11において、左から1番目〜4番目までの列が表わすものは図9に示したものと同じである。
高速記録時には、ブロック0とブロック1は同じ記録データを用いた記録が行われ、ブロック8とブロック9も同じ記録データで記録が行われる。同じ記録データを用いた記録が2ブロックづつ行われるため、NULLの記録データを用いた記録も同様に2ブロックづつの行われる。このため、ドットも2つ連続で抜けることとなる。
この実施例では、同一の記録データを用いて記録を行うのは、一般化して表現すると、ブロックNとブロックN+1としているが、ブロックNとブロックN+2でもなんら問題はない。16回のブロックについてデータ送信を行う際に、ブロック0からブロック15までが送信されれば良いわけである。
また、この実施例では同一記録データを用いて2つのブロックの記録を行うとしているが、同一記録データを用いて3ブロック或いは4ブロックの記録を行うことも可能であり、これにより更なる高速印刷を達成できる。
図12は同一記録データを4ブロックの記録を行う場合のタイミングチャートである。
図12に示されるように、ステップ0で送信された記録データとブロック選択データ(ブロック0)はラッチ信号の入力タイミングLT1で、16ビットラッチ202、4ビットラッチ201に遷移する。そして、ステップ1で入力されるヒータ信号(H_HEAT)によりブロック0のヒータが駆動される。同時にステップ1では、ブロックデータ(ブロック1)のみが送信され、ラッチ信号の入力タイミングLT2で4ビットラッチ201に遷移する。ここで16ビットラッチ202に保持されている記録データはステップ0で送信した記録データのままでありタイミングLT2では更新されない。
次にステップ2では、ステップ0で送信された記録データとステップ1で送信されたブロック選択データ(ブロック1)とを用いてヒータ信号(H_HEAT)によりブロック1のヒータが駆動される。またステップ2ではブロックデータ(ブロック2)のみが送信される。
さらにステップ3では、ブロックデータ(ブロック3)の送信が行われる。同時にステップ0で送信された記録データとステップ2で送信されたブロックデータ(ブロック2)とを用いてヒータ信号(H_HEAT)によりブロック2のヒータが駆動される。
そしてステップ4では、ステップ0で送信された記録データとステップ3で送信されたブロックデータ(ブロック3)とを用いてヒータ信号(H_HEAT)によりブロック3のヒータが駆動される。これと同時に、新たな記録データとブロック選択データ(ブロック8)が送信される。
このように、記録データは4回の記録データ信号(H_DATA)の送信毎にのみ更新され、ブロックデータはその送信毎に別のブロックに更新される。
図13は同一記録データを用いて4ブロックを記録し、高速記録を行う際の記録紙面上のドット配置を示す図である。
なお、図13において、左から1番目〜4番目までの列が表わすものは図9と図11とに示したものと同じである。
図13に示されるように、同一記録データを用いて、4つのヒータ(SEGN〜SEG(N+3))が駆動されるので、NULLの記録データを用いた場合には、4つヒータに対応するドットはインク吐出はなされない。このように、同じ記録データを用いた記録が4ブロックづつなされるので、NULLの記録データを用いた記録の場合には、4ブロックに対応する4つドットの記録が抜けることとなる。
従って以上説明した実施例に従えば、高速記録を行う場合には、同じ記録データを用いて複数のブロックにわたって記録を行うので、記録ヘッドに転送される記録データ量を削減しながらも記録濃度は一定の濃度に維持することができる。また、この構成を実現するためにはブロック選択信号を各ブロックの記録するときには送信することと、複数のブロックにわたって同じ記録データを用いる際には記録データ信号を保持するラッチ回路の内容が更新されないようにする必要があるだけである。
これは、データ送信側からすれば、ラッチ回路の内容が更新されるタイミングを指示する信号を送信する以外にはデータ送信構成を変更する必要がないことを意味する。また、データを受信する記録ヘッドの側からすれば、図3〜図4に示すように、記録ヘッドのヘッドロジックにおいて、シフトレジスタの容量を数ビット増やすことと、1つのインバータ回路と1つのAND回路を増設することに過ぎない。
以上のように、この実施例に従えば、回路の変更と回路規模の増大を最小限に抑えつつ、高速記録における記録濃度の低下を抑えることを実現できる。
200’ シフトレジスタ、201 4ビットラッチ、202 16ビットラッチ、
204 AND回路、205 インバータ、211 記録要素
204 AND回路、205 インバータ、211 記録要素
Claims (13)
- 複数の記録素子と、
記録データ信号をシリアルに入力して格納するシフトレジスタと、
前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第1のラッチ回路と、
前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第2のラッチ回路と、
前記シフトレジスタに入力された前記記録データ信号に含まれる制御データに基づいて、前記第2のラッチ回路にラッチされた記録データの更新を制御する制御回路とを有することを特徴とする記録ヘッド。 - 前記第1のラッチ回路と前記第2のラッチ回路におけるラッチの動作を行うためにラッチ信号を入力し、
前記制御回路は前記ラッチ信号の入力タイミングで前記第2のラッチ回路にラッチされた記録データの更新を行うことを特徴とする請求項1に記載の記録ヘッド。 - 前記制御回路は、
前記シフトレジスタに入力された制御データの値を入力して反転するインバータと、
前記ラッチ信号と前記インバータにより値が反転された制御データとを入力して論理積を演算するAND回路とを有し、
前記AND回路から出力される前記論理積の演算の結果を表わす信号に基づいて、前記第2のラッチ回路にラッチされた記録データの更新の制御を行うことを特徴とする請求項2に記載の記録ヘッド。 - 前記第1のラッチ回路によりラッチされたブロック選択データをデコードしてブロック選択信号を生成するデコーダをさらに有し、
前記複数の記録素子は、前記ブロック選択信号と前記第2のラッチ回路にラッチされた記録データと、入力されるヒータ信号とに基づいて時分割駆動されることを特徴とする請求項1乃至3のいずれか1項に記載の記録ヘッド。 - 前記複数の記録素子それぞれに対応して備えられ、前記複数の記録素子を駆動する複数の駆動素子をさらに有することを特徴とする請求項1乃至4のいずれか1項に記載の記録ヘッド。
- 前記記録ヘッドは、前記複数の記録素子からインクを吐出するインクジェット記録ヘッドであることを特徴とする請求項1乃至5のいずれか1項に記載の記録ヘッド。
- 請求項1乃至6のいずれか1項に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、
前記記録ヘッドを通常記録させる場合には、前記第1のラッチ回路と前記第2のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送装置。 - 前記記録ヘッドを通常記録させる場合に転送される制御データの値と、前記記録ヘッドを高速記録させる場合に転送される制御データの値とは異なることを特徴とする請求項7に記載のデータ転送装置。
- 前記ブロック選択データは該データが転送されるごとに異なるブロックを選択することを特徴とする請求項7又は8に記載のデータ転送装置。
- 前記ブロックの駆動順を指定するデータを格納するメモリをさらに有することを特徴とする請求項9に記載のデータ転送装置。
- 前記転送手段は、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送を行う場合の前記ラッチ信号の転送の間隔より、前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送を行う場合の前記ラッチ信号の転送の間隔を短くするよう前記ラッチ信号を転送するタイミングを制御することを特徴とする請求項7乃至10のいずれか1項に記載のデータ転送装置。
- 請求項7乃至11のいずれか1項に記載のデータ転送装置を用いることを特徴とする記録装置。
- 請求項1乃至6のいずれか1項に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、
前記記録ヘッドを通常記録させる場合には、前記第1のラッチ回路と前記第2のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、
前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014062724A JP2015182390A (ja) | 2014-03-25 | 2014-03-25 | 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014062724A JP2015182390A (ja) | 2014-03-25 | 2014-03-25 | 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015182390A true JP2015182390A (ja) | 2015-10-22 |
Family
ID=54349477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014062724A Pending JP2015182390A (ja) | 2014-03-25 | 2014-03-25 | 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015182390A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10873715B2 (en) | 2016-07-01 | 2020-12-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, imaging device, and method of controlling solid-state image sensor |
-
2014
- 2014-03-25 JP JP2014062724A patent/JP2015182390A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10873715B2 (en) | 2016-07-01 | 2020-12-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, imaging device, and method of controlling solid-state image sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4863482B2 (ja) | 記録装置及びその制御方法、記録ヘッドの制御回路及び記録ヘッドの駆動方法 | |
JP4262070B2 (ja) | 記録ヘッドの素子基体、記録ヘッド及び記録ヘッドの制御方法 | |
JP4227489B2 (ja) | 記録装置及び記録方法 | |
JP2008279616A (ja) | 記録装置、及びクロック生成方法 | |
JP4497877B2 (ja) | 記録装置 | |
JP5247075B2 (ja) | 記録装置及び該装置の制御方法 | |
JP2015182390A (ja) | 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 | |
JP5383210B2 (ja) | 記録装置 | |
JP5898423B2 (ja) | インクジェット記録装置および記録方法 | |
JP5997461B2 (ja) | 記録装置 | |
JP5017202B2 (ja) | 記録ヘッド、及びその記録ヘッドを用いた記録装置 | |
JP6649694B2 (ja) | 記録装置及び記録制御方法 | |
JP2015182391A (ja) | 記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法 | |
JP5451042B2 (ja) | 記録ヘッド及び記録装置 | |
JP5863489B2 (ja) | インクジェット記録ヘッド、及び、記録装置 | |
JP2008183742A (ja) | インクジェット記録装置及びインクジェット記録方法 | |
JP2002307685A (ja) | 記録ヘッド、その記録ヘッドを用いた記録装置、記録ヘッドカートリッジ、及び記録素子基板 | |
JP2001246751A (ja) | 記録ヘッド、該記録ヘッドを備えた記録装置および記録ヘッドの駆動方法 | |
JP2007156560A (ja) | 情報処理システム、記録装置及びアクセス制御方法 | |
JP3159897B2 (ja) | 記録装置及び記録方法 | |
JP4298243B2 (ja) | 記録装置、記録方法 | |
JP2020142424A (ja) | 液体吐出装置および記録ヘッドの保温制御方法 | |
JP2009125943A (ja) | 液体吐出用ヘッド及びその制御方法、及び記録装置 | |
JP3658216B2 (ja) | 記録ヘッド及びその記録ヘッドを用いた記録装置 | |
JP2018024230A (ja) | 素子基板、記録ヘッド、及び記録装置 |