JP2002307685A - 記録ヘッド、その記録ヘッドを用いた記録装置、記録ヘッドカートリッジ、及び記録素子基板 - Google Patents

Abstract

(57)【要約】 【課題】 たとえ記録素子の数が多くともより高速に記
録を行うことのできる記録ヘッド、その記録ヘッドを用
いた記録装置、記録ヘッドカートリッジ、及び記録素子
基板を提供することである。 【解決手段】 Ｎ個のブロックに分割された各ブロック
に属するＭ個の記録素子の駆動に必要な記録信号とその
ブロック選択に必要な選択制御信号の転送を、Ｌ（Ｌ＜
Ｍ）個の記録素子に対応した記録信号をクロック信号を
用いて第１の信号線からシリアル入力するとともに、残
りの（Ｍ−Ｌ）個の記録素子に対応した記録信号と選択
制御信号とを同じクロック信号を用いて第２の信号線か
らシリアル入力するようにして行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記録ヘッド、その記
録ヘッドを用いた記録装置、記録ヘッドカートリッジ、
及び記録素子基板に関し、特に、例えば、熱エネルギー
を利用してインクを吐出するインクジェット方式に従っ
た記録ヘッド、その記録ヘッドを用いた記録装置、記録
ヘッドカートリッジ、及び記録素子基板に関する。

【０００２】

【従来の技術】熱エネルギーを利用して記録を行うイン
クジェット方式に従う記録ヘッドは、インク液滴を吐出
する吐出口に連通する部位に発熱素子を設け、この発熱
素子に数μ秒程度の間だけ通電することにより、インク
中に気泡を発生させ、その発泡力を利用してインク液滴
を吐出口から吐出させて記録を行う。このような記録ヘ
ッドは、多数の吐出口及び発熱素子を高密度に配置する
ことが容易であるので、高精細な記録画像を行うことが
できる。

【０００３】さて、このように記録ヘッドの全ての発熱
素子が同時に駆動すると、その記録ヘッドに瞬時に流れ
る電流が大きくなってしまうので、通常は、数１０ない
し数１００個の発熱素子を複数のブロックに分け、ブロ
ック毎の駆動のタイミングを僅かに異ならせることによ
り、記録ヘッドの全ての発熱素子を同時に駆動させない
ように制御することで、瞬時に流れる全電流を低く押え
るようにしている。

【０００４】また、多数の発熱素子を駆動するにあた
り、記録ヘッドに発熱素子の駆動回路を内蔵し、記録ヘ
ッドとこれを搭載する記録装置との間の配線数が多くな
らないようにしている。そして、この駆動回路を発熱素
子の基板として用いるＳｉ（シリコン）ウエハに内蔵す
る構造が広く用いられている。

【０００５】この駆動回路の構成には、様々なものがあ
るが、その代表的な構成を以下に挙げる。

【０００６】各発熱素子の駆動は、各発熱素子のブロッ
ク番号を示すブロック制御信号（ＢＬＫｎ）とブロック
制御信号に対応した記録信号（ＤＡＴＡ）により制御さ
れる。ブロック制御信号（ＢＬＫｎ）としては、ブロッ
ク番号を二値データにエンコードされたものが用いられ
ている。全発熱素子数（Ｔ）を総ブロック数（Ｎ）で除
算した値が１回の駆動動作で同時に駆動できる発熱素子
数（Ｍ＝Ｔ／Ｎ）であり、また、記録データ１ビットが
１発熱素子に対応し、これを１回の駆動動作で同時に駆
動させる発熱素子分づつ転送するとすれば、Ｍが１回の
駆動動作で同時に発熱素子（記録素子）を駆動させる記
録信号（ＤＡＴＡ）のビット数である。

【０００７】さらに、発熱素子の数（Ｔ）と等しいビッ
ト数のゲートやトランジスタを有し、１回の駆動動作で
同時に発熱素子（記録素子）を駆動させる記録信号（Ｄ
ＡＴＡ）のビット数とブロック制御信号（ＢＬＫｎ）の
ビット数分のシフトレジスタとラッチ回路を設ける。そ
して、これらの記録信号（ＤＡＴＡ）とブロック制御信
号（ＢＬＫｎ）から構成される１本のシリアルデータ
を、記録装置からそのシフトレジスタにシリアル転送
し、これをラッチさせ、ラッチされたブロック制御信号
をデコードした結果、ラッチされた記録信号、及び、ブ
ロック毎に与えられる駆動信号に対応するゲートを介し
て各発熱素子に対応したトランジスタを駆動する。

【０００８】なお、トランジスタとしてはバイポーラト
ランジスタ、或いは、ＦＥＴの何れでも良い。

【０００９】

【発明が解決しようとする課題】しかしながら上記従来
例の駆動回路では、以下のような問題がある。

【００１０】即ち、発熱素子の数が多い記録ヘッドの場
合には、記録信号とブロック制御信号からなるシリアル
データのビット長は長くなる。一方、シリアルデータ転
送は１本の信号線を用いてなされる構成となっている。

【００１１】さて、半導体製造装置を導入して記録ヘッ
ドの回路基板を大量生産することによる記録ヘッド製造
のコストアップの防止や装置の共通化によるコストダウ
ンを実施するために記録ヘッドを製造するときの半導体
プロセスを同一とするのであれば、シリアルデータの転
送クロック周波数を高めた回路を特別に構成して製造す
ることができない。

【００１２】従って、シリアルデータのビット長が長く
なるのに伴って、必然的にシリアルデータの転送所要時
間が長くなり、その結果、転送時間がネックになり記録
時間の短縮ができないといった問題があった。

【００１３】本発明は上記従来例に鑑みてなされたもの
で、たとえ記録素子の数が多くともより高速に記録を行
うことのできる記録ヘッド、その記録ヘッドを用いた記
録装置、記録ヘッドカートリッジ、及び記録素子基板を
提供することを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明の記録ヘッドは以下のような構成からなる。

【００１５】即ち、Ｍ個ずつＮ個のブロックに分割して
Ｍ個ずつＮ回に分けて時分割駆動されるＭ×Ｎ個の記録
素子と、前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ
×Ｎ個の駆動回路と、前記Ｍ個の記録素子に対応した記
録信号の内、Ｌ（Ｌ＜Ｍ）個の記録素子に対応した記録
信号をクロック信号を用いて第１の信号線からシリアル
入力して一時的に格納する第１のシフトレジスタと、前
記Ｍ個の記録素子に対応した記録信号の内（Ｍ−Ｌ）個
の記録素子に対応した記録信号と前記Ｎ個のブロックの
内１つを選択する選択制御信号とを前記クロック信号を
用いて第２の信号線からシリアル入力して一時的に格納
する第２のシフトレジスタと、前記選択制御信号に基づ
いて選択されたブロックに属するＭ個の記録素子を前記
第１及び第２のシフトレジスタに格納された前記Ｍ個の
記録素子に対応した記録信号によって駆動する選択駆動
回路とを有することを特徴とする記録ヘッドを備える。

【００１６】さらに、第１のシフトレジスタに格納され
たＬ個の記録素子に対応した記録信号をラッチする第１
のラッチ回路と、第２のシフトレジスタに格納された
（Ｍ−Ｌ）個の記録素子に対応した記録信号をラッチす
る第２のラッチ回路と、第２のシフトレジスタに格納さ
れた選択制御信号をラッチする第３のラッチ回路とを備
えても良い。

【００１７】またさらに、第３のラッチ回路にラッチさ
れた選択制御信号をデコードしてブロック選択を行なう
ブロック選択信号を生成するデコード回路を備えても良
い。

【００１８】前記選択駆動回路は第１及び第２のラッチ
回路にラッチされた記録信号と前記ブロック選択信号と
の論理積を演算するＡＮＤ回路を含み、このＡＮＤ回路
の演算結果に基づいて、駆動する記録素子を選択すると
良い。

【００１９】また、デコード回路を備える代わりに、第
３のラッチ回路にラッチされたブロック選択制御信号を
デコードの不要なブロック選択信号としても良い。

【００２０】なお、前記第１、第２、及び第３のラッチ
回路におけるラッチ動作は共通のラッチ信号によって実
行されることが好ましい。

【００２１】さて、前記Ｍ×Ｎ個の記録素子は電気熱変
換体を含み、前述の記録ヘッドは、インクを吐出して記
録を行うインクジェット記録ヘッドであることが好まし
い。このインクジェット記録ヘッドは、熱エネルギーを
利用してインクを吐出するために、前記電気熱変換体に
通電することにより、インクに与える熱エネルギーを発
生するような構成であれば、さらに好ましい。

【００２２】また他の発明によれば、上記構成の記録ヘ
ッドと該記録ヘッドに供給するインクを貯留したインク
タンクとを接続したことを特徴とする記録ヘッドカート
リッジを備える。

【００２３】この記録ヘッドとインクタンクとは分離可
能であっても良いし、一体化していても良い。

【００２４】さらに他の発明によれば、上記構成の記録
ヘッドを用いて記録を行なう記録装置であって、記録デ
ータを１ブロックの記録当りＭ個の記録素子に対応する
記録信号に変換し、前記記録信号を前記第１及び第２の
信号線とを介して、前記クロック信号を用いて前記記録
ヘッドに転送するよう制御する制御手段を有することを
特徴とする記録装置を備える。

【００２５】そして、この制御手段には、１ブロック分
の記録に対応する記録信号を前記記録ヘッドに転送中
に、該転送の直前に転送した１ブロックに対応する記録
素子を駆動して記録動作を実行するために、イネーブル
信号を転送するよう制御することが望ましい。

【００２６】またさらに他の発明によれば、少なくと
も、Ｍ個×Ｎブロックの記録素子と、該Ｍ個×Ｎブロッ
クの記録素子に対応したＭ×Ｎ個の駆動回路と、前記Ｍ
個の記録素子に対応した記録信号の内、Ｌ（Ｌ＜Ｍ）個
の記録素子に対応した記録信号をクロック信号を用いて
第１の信号線からシリアル入力して一時的に格納する第
１のシフトレジスタと、前記Ｍ個の記録素子に対応した
記録信号の内（Ｍ−Ｌ）個の記録素子に対応した記録信
号と前記Ｎ個のブロックの内１つを選択する選択制御信
号とを前記クロック信号を用いて第２の信号線からシリ
アル入力して一時的に格納する第２のシフトレジスタ
と、前記選択制御信号に基づいて選択されたブロックに
属するＭ個の記録素子を前記第１及び第２のシフトレジ
スタに格納された前記Ｍ個の記録素子に対応した記録信
号によって駆動する選択駆動回路とを有し、前記記録素
子、前記駆動回路、前記第１のシフトレジスタ、前記第
２のシフトレジスタおよび前記選択駆動回路を有する記
録素子基板であって、前記記録素子、前記駆動回路、前
記第１のシフトレジスタ、前記第２のシフトレジスタお
よび前記選択駆動回路が同一基板上に形成されているこ
とを特徴とする記録素子基板を備える。

【００２７】以上の構成により本発明は、Ｎ個のブロッ
クに分割された各ブロックに属するＭ個の記録素子の駆
動に必要な記録信号とそのブロック選択に必要な選択制
御信号の転送を、Ｌ（Ｌ＜Ｍ）個の記録素子に対応した
記録信号をクロック信号を用いて第１の信号線からシリ
アル入力するとともに、残りの（Ｍ−Ｌ）個の記録素子
に対応した記録信号と選択制御信号とを同じクロック信
号を用いて第２の信号線からシリアル入力するようにし
て行なう。

【００２８】またさらに他の発明によれば、複数の記録
素子と、前記複数の記録素子を複数のブロックに分割し
て駆動を行う分割駆動回路と、前記１つのブロックを構
成する複数の記録素子中の所定数の記録素子に対応した
記録信号を、クロック信号を用いて第１の信号線からシ
リアル入力して一時的に格納する第１のシフトレジスタ
と、前記１つのブロックを構成する前記所定数の記録素
子と異なる記録素子に対応した記録信号と、駆動を行う
べきブロックを選択するためのブロック選択信号と、を
前記クロック信号を用いて第２の信号線からシリアル入
力して一時的に格納する第２のシフトレジスタと、前記
第１及び第２のシフトレジスタに格納された記録信号
と、前記第２のシフトレジスタに格納されたブロック選
択信号とに応じて駆動を行う駆動回路と、を有すること
を特徴とする記録ヘッドを備える。

【００２９】またさらに他の発明によれば、複数の記録
素子と、前記複数の記録素子を複数のブロックに分割し
て駆動を行う分割駆動回路と、前記１つのブロックを構
成する複数の記録素子中の所定数の記録素子に対応した
記録信号を、クロック信号を用いて第１の信号線からシ
リアル入力して一時的に格納する第１のシフトレジスタ
と、前記１つのブロックを構成する前記所定数の記録素
子と異なる記録素子に対応した記録信号と、駆動を行う
べきブロックを選択するためのブロック選択信号と、を
前記クロック信号を用いて第２の信号線からシリアル入
力して一時的に格納する第２のシフトレジスタと、前記
第１及び第２のシフトレジスタに格納された記録信号
と、前記第２のシフトレジスタに格納されたブロック選
択信号とに応じて駆動を行う駆動回路と、を有する記録
素子基板であって、前記記録素子、前記駆動回路、前記
第１のシフトレジスタ、前記第２のシフトレジスタおよ
び前記選択駆動回路が同一基板上に形成されていること
を特徴とする記録素子基板を備える。

【００３０】以上の構成により本発明は、複数のブロッ
クに分割され、各ブロックに属する複数の記録素子の駆
動に必要な記録信号とそのブロック選択に必要な選択制
御信号の転送を、１つのブロックを構成する所定個の記
録素子に対応した記録信号をクロック信号を用いて第１
の信号線からシリアル入力するとともに、１つのブロッ
クを構成する所定個の記録素子と異なる残りの記録素子
に対応した記録信号と選択制御信号とを同じクロック信
号を用いて第２の信号線からシリアル入力するようにし
て行なう。

【００３１】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について詳細に説明する。

【００３２】＜装置本体の概略説明＞図１は、本発明の
代表的な実施形態であるインクジェットプリンタ（以
下、プリンタという）ＩＪＲＡの構成の概要を示す外観
斜視図である。図１において、駆動モータ５０１３の正
逆回転に連動して駆動力伝達ギア５００９〜５０１１を
介して回転するリードスクリュー５００５の螺旋溝５０
０４に対して係合するキャリッジＨＣはピン（不図示）
を有し、ガイドレール５００３に支持されて矢印ａ，ｂ
方向を往復移動する。キャリッジＨＣには、記録ヘッド
ＩＪＨとインクタンクＩＴとを内蔵した一体型インクジ
ェットカートリッジＩＪＣが搭載されている。５００２
は紙押え板であり、キャリッジＨＣの移動方向に亙って
記録用紙Ｐをプラテン５０００に対して押圧する。５０
０７，５００８はフォトカプラで、キャリッジのレバー
５００６のこの域での存在を確認して、モータ５０１３
の回転方向切り換え等を行うためのホームポジション検
知器である。５０１６は記録ヘッドＩＪＨの前面をキャ
ップするキャップ部材５０２２を支持する部材で、５０
１５はこのキャップ内を吸引する吸引器で、キャップ内
開口５０２３を介して記録ヘッドの吸引回復を行う。５
０１７はクリーニングブレードで、５０１９はこのブレ
ードを前後方向に移動可能にする部材であり、本体支持
板５０１８にこれらが支持されている。ブレードは、こ
の形態でなく周知のクリーニングブレードが本例に適用
できることは言うまでもない。又、５０２１は、吸引回
復の吸引を開始するためのレバーで、キャリッジと係合
するカム５０２０の移動に伴って移動し、駆動モータか
らの駆動力がクラッチ切り換え等の公知の伝達機構で移
動制御される。

【００３３】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００３４】＜制御構成の説明＞次に、上述した装置の
記録制御を実行するための制御構成について説明する。

【００３５】図２はプリンタＩＪＲＡの制御回路の構成
を示すブロック図である。制御回路を示す同図におい
て、１７００は記録データを入力するインタフェース、
１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行す
る制御プログラムを格納するプログラムＲＯＭ、１７０
３は各種データ（上記記録データや記録ヘッドＩＪＨに
供給される記録信号等）を保存しておくＤＲＡＭであ
る。１７０４は記録ヘッドＩＪＨに対する記録信号の供
給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタ
フェース１７００、ＭＰＵ１７０１、ＤＲＡＭ１７０３
間のデータ転送制御も行う。１７１０は記録ヘッドＩＪ
Ｈを搬送するためのキャリアモータ、１７０９は記録媒
体（例えば、記録紙）搬送のための搬送モータである。
１７０５は記録ヘッドＩＪＨを駆動するヘッドドライ
バ、１７０６，１７０７はそれぞれ搬送モータ１７０
９、キャリアモータ１７１０を駆動するためのモータド
ライバである。

【００３６】上記制御構成の動作を説明すると、インタ
フェース１７００に記録データが入るとゲートアレイ１
７０４とＭＰＵ１７０１との間で記録データがプリント
用の記録信号に変換される。そして、モータドライバ１
７０６、１７０７が駆動されると共に、ヘッドドライバ
１７０５に送られた記録データに従って記録ヘッドＩＪ
Ｈが駆動され、記録が行われる。

【００３７】なお、上述のように、インクタンクＩＴと
記録ヘッドＩＪＨとは一体的に形成されて交換可能なイ
ンクカートリッジＩＪＣを構成しても良いが、これらイ
ンクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成
して、インクがなくなったときにインクタンクＩＴだけ
を交換できるようにしても良い。

【００３８】図３は、インクタンクとヘッドとが分離可
能なインクカートリッジＩＪＣの構成を示す外観斜視図
である。インクカートリッジＩＪＣは、図３に示すよう
に、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩ
ＪＨとが分離可能である。インクカートリッジＩＪＣに
はこれがキャリッジＨＣに搭載されたときには、キャリ
ッジＨＣ側から供給される電気信号を受け取るための電
極（不図示）が設けられており、この電気信号によっ
て、前述のように記録ヘッドＩＪＨが駆動されてインク
が吐出される。

【００３９】なお、図３において、５００はインク吐出
口列である。また、インクタンクＩＴにはインクを保持
するために繊維質状もしくは多孔質状のインク吸収体が
設けられており、そのインク吸収体によってインクが保
持される。

【００４０】次に、上記構成のプリンタＩＪＲＡで用い
られる記録ヘッドＩＪＨの駆動回路の詳細な構成につい
て説明する。

【００４１】なお、この実施形態における記録ヘッドＩ
ＪＨはインクを吐出するための３２４個の記録素子（発
熱素子）を有し、これらの記録素子が２７個づつ１２の
ブロック（分割数（Ｎ）＝１２）に分割され、各ブロッ
クから１つずつの記録素子（合計２７個の記録素子）が
同時駆動される（１回の駆動で同時に駆動させる記録素
子数（Ｍ）＝２７）構成となっている。

【００４２】＜記録ヘッドＩＪＨの詳細な構成＞図４は
記録ヘッドＩＪＨを構成する素子基板上の駆動回路の構
成を示すブロック図である。

【００４３】この素子基板は、シリコンなどの基板に図
４で示すような回路を成膜技術により作り込んだもので
ある。そしてこの基板の発熱素子に対応した位置にイン
クを供給する流路とインクを吐出する吐出口が配されて
いて記録ヘッドＩＪＨが構成されている。

【００４４】この回路は、記録ヘッドＩＪＨに供給され
る記録信号（Ｄ１〜Ｄ２７）、ブロック制御信号（Ｂ１
〜Ｂ４）をシフトレジスタ及びラッチ回路を介して与え
るように構成されている。図４に示されているように、
プリンタＩＪＲＡから供給される記録信号（ＤＡＴＡ
１）は記録信号（Ｄ１〜Ｄ１６）によって構成され、記
録信号（ＤＡＴＡ２）は記録信号（Ｄ１７〜Ｄ２７）と
ブロック制御信号（Ｂ１〜Ｂ４）によって構成される。

【００４５】図４において、１０３はプリンタＩＪＲＡ
から供給されるクロック信号（ＣＫ）に従って記録信号
（ＤＡＴＡ１）をシリアルに入力する１６ビットシフト
レジスタであり、１０４はプリンタＩＪＲＡから供給さ
れるラッチ信号（ＬＡＴＣＨ）に従って１６ビットシフ
トレジスタ１０３に格納された１６ビット分の記録信号
（ＤＡＴＡ１）をラッチする１６ビットラッチ回路であ
り、１０８はプリンタＩＪＲＡから供給されるクロック
信号（ＣＫ）に従って記録信号（ＤＡＴＡ２）をシリア
ルに入力する５ビットシフトレジスタであり、１０５は
プリンタＩＪＲＡから供給されるクロック信号（ＣＫ）
に従ってシフトレジスタ１０８からシフト出力される記
録信号（ＤＡＴＡ２）をシリアルに入力する１１ビット
シフトレジスタであり、１０６はプリンタＩＪＲＡから
供給されるラッチ信号（ＬＡＴＣＨ）に従って１１ビッ
トシフトレジスタ１０５に格納された１１ビット分の記
録データをラッチする１１ビットラッチ回路である。

【００４６】また、１０９はプリンタＩＪＲＡから供給
されるラッチ信号（ＬＡＴＣＨ）に従って５ビットシフ
トレジスタ１０８に格納された４ビット分のブロック制
御信号（Ｂ１〜Ｂ４）をラッチする４ビットラッチ回路
であり、１０７はイネーブル信号（ＥＮＢ）と、１６ビ
ットラッチ回路１０４と１１ビットラッチ回路１０６と
にラッチされた合計２７ビットの記録信号各ビットとの
論理積を演算するＡＮＤ回路１０７である。

【００４７】１１０はプリンタＩＪＲＡから供給される
ブロック制御信号（Ｂ１〜Ｂ４）を入力してデコードし
ブロック選択信号（Ｎ１〜Ｎ１２）を発生する４→１２
デコーダであり、Ｈ１〜Ｈ３２４は記録を行うための発
熱素子であり、Ｔ１〜Ｔ３２４は発熱素子Ｈ１〜Ｈ３２
４に通電するパワートランジスタであり、Ａ１〜Ａ３２
４はパワートランジスタＴ１〜Ｔ３２４に対応したＡＮ
Ｄ回路である。また、ＡＮＤ回路Ａ１〜Ａ３２４は、プ
リンタＩＪＲＡから入力される記録信号（Ｄ１〜Ｄ２
７）と４→１２デコーダ１１０から出力されるブロック
選択信号（Ｎ１〜Ｎ１２）との論理積を実行する。

【００４８】このようにして、ブロック選択信号（Ｎ１
〜Ｎ１２）による選択に基づいて、ＡＮＤ回路１０７か
らの出力が記録信号（Ｄ１〜Ｄ２７）として発熱素子Ｈ
１〜Ｈ３２４に供給される。これらの出力と４→１２デ
コーダ１１０からの出力であるブロック選択信号（Ｎ１
〜Ｎ１２）により発熱素子Ｈ１〜Ｈ３２４の駆動タイミ
ング及び駆動パルス幅が定められる。なお、イネーブル
信号（ＥＮＢ）は負論理で動作するようになっている。
即ち、イネーブル信号（ＥＮＢ）が“ロー”のときに発
熱素子Ｈ１〜Ｈ３２４は駆動される。

【００４９】また、図４に示した構成によれば、電源電
圧（ＶＨ）の供給線と接地電圧（ＧＮＤＨ）の信号線と
を含めて、７本の信号線（記録信号（ＤＡＴＡ１）、記
録信号（ＤＡＴＡ２）、クロック（ＣＫ）、イネーブル
信号（ＥＮＢ）、ラッチ信号（ＬＡＴＣＨ）、電源電圧
（ＶＨ）、接地電圧（ＧＮＤＨ）の信号線が各１本ず
つ）がプリンタＩＪＲＡとの間に存在する。

【００５０】この実施形態に示す駆動回路は、発熱素子
Ｈ１〜Ｈ３２４と発熱素子Ｈ１〜Ｈ３２４に通電するパ
ワートランジスタＡ１〜Ａ３２４とともに同一の半導体
基板（例えば、シリコン基板）に半導体製造工程を用い
て形成される。

【００５１】図５は図４に示す構成の記録ヘッドＩＪＨ
の駆動タイミングを示すタイムチャートである。

【００５２】図５に示されているように、また、図４に
示す構成からも分かるように、記録信号（ＤＡＴＡ１と
ＤＡＴＡ２）とは共通のクロック信号（ＣＫ）を用いて
並列的にデータ転送することができる。また、４ビット
のブロック制御信号（Ｂ１〜Ｂ４）を１１ビットの記録
信号（ＤＡＴＡ２）に続けて同じ信号ラインを用いて転
送するので、１６ビットの記録データ（ＤＡＴＡ１）を
転送し終わったときには（図５のｔ＝ｔ1）、１１ビッ
トの記録信号（ＤＡＴＡ２）と４ビットのブロック制御
信号（Ｂ１〜Ｂ４）の転送も終了していることになるの
で、直ぐにラッチ信号（ＬＡＴＣＨ）を送信して（図５
のｔ＝ｔ2）、合計２７ビットの記録信号（ＤＡＴＡ１
とＤＡＴＡ２）と４ビットのブロック制御信号（Ｂ１〜
Ｂ４）のラッチ動作を実行することができる。

【００５３】また、ラッチ動作が完了すると、ＡＮＤ回
路１０７のラッチ回路からの信号入力端子には直ちに記
録信号（ＤＡＴＡ１とＤＡＴＡ２）が供給され、ＡＮＤ
回路Ａ１〜Ａ３２４の４→１２デコーダ１１０からの信
号入力端子にはブロック選択信号（Ｎ１〜Ｎ１２）が供
給される状態となっている。

【００５４】従って、イネーブル信号（ＥＮＢ）がプリ
ンタから供給されるや否やパワートランジスタＴ１〜Ｔ
３２４を駆動して記録動作が実行される（ｔ＝ｔ3）。
また、この状態ではラッチ動作が完了しているので、次
のサイクルの記録信号（ＤＡＴＡ１とＤＡＴＡ２）とブ
ロック制御信号（Ｂ１〜Ｂ４）の入力が可能になる。

【００５５】以上のように、この実施形態に従う記録ヘ
ッドＩＪＨの駆動回路は、プリンタからの供給される記
録信号（ＤＡＴＡ１とＤＡＴＡ２）を１６ビットシフト
レジスタ１０３、５ビットシフトレジスタ１０８、及び
１１ビットシフトレジスタ１０５がシリアル転送される
タイミングと、プリンタから供給される発熱素子を駆動
するためのイネーブル信号（ＥＮＢ）の入力タイミング
とが重複しても動作する。これにより、転送タイミング
と駆動タイミングとを時間的に重複させることが可能に
なるので、記録信号の転送タイミング間隔と発熱素子の
駆動タイミング間隔の短縮が可能になり、その結果、プ
リンタＩＪＲＡの記録速度が向上する。

【００５６】図６は、記録ヘッド素子基板を半導体チッ
プ上に作り込む場合のレイアウト構成を示す図である。
この図に示す構成では、図４に示した回路をインク供給
穴２０２に対してほぼ線対称に２組有している。なお記
録ヘッド素子基板の材料（素子基体）としては、従来と
同様にＳｉ（シリコン）ウェハなどが用いられる。

【００５７】２２１、２２２、２２３および２２４は、
プリンタＩＪＲＡ本体から記録ヘッドＩＪＫへ供給され
る信号線（記録データＤＡＴＡ１およびＤＡＴＡ２、ラ
ッチ信号ＬＡＴＣＨ、クロック信号ＣＫ、イネーブル信
号ＥＮＢ、電源電圧ＶＨ、接地電圧ＧＮＤＨ）を接続す
るための入力端子のエリアである。

【００５８】記録データＤＡＴＡ１は、端子２２１、２
２２へ接続され、記録データＤＡＴＡ２は、端子２２
３、２２４へ接続される。２１９および２２０は、１６
ビットのシフトレジスタのエリアであり、１６ビットシ
フトレジスタ１０３により構成される。２２４および２
２５は、１６ビットのシフトレジスタのエリアであり、
５ビットシフトレジスタ１０８と１１ビットシフトレジ
スタ１０５により構成される。

【００５９】２１７および２１８は、１６ビットのラッ
チ回路のエリアであり、１６ビットラッチ回路１０４に
より構成される。２２６および２２７は、１６ビットの
ラッチ回路のエリアであり、４ビットラッチ回路１０９
と１１ビットラッチ回路１０６により構成される。

【００６０】２１５および２１６はＡＮＤ回路１０７の
エリアであり、２０３および２０４はデコーダ１１０の
エリアであり、２０９および２１０はＡ１〜３２４のＡ
ＮＤゲートのエリアであり、２１１および２１２はＴ１
〜３２４のパワートランジスタのエリアであり、２１３
および２１４は、Ｈ１〜３２４の発熱素子のエリアであ
る。２０７および２０８は、Ｄ１〜２７，Ｎ１〜１２お
よびＢ１〜４の各信号線の配線エリアである。

【００６１】また、２００および２０１は、パワートラ
ンジスタ２１１および２１２の駆動能力をアップさせる
ために、パワートランジスタのゲート電圧をロジック回
路の駆動電圧よりも上昇させるための昇圧回路のエリア
である。２０２は、インクを裏面から発熱素子Ｈ１〜３
２４に供給するための供給穴のエリアである。２０５お
よび２０６は、１つの発熱素子とその発熱素子に対応し
て設けられているパワートランジスタおよびＡＮＤゲー
トとを含んでいる駆動回路用エリアである。

【００６２】なお、言うまでもないことであるが、この
実施形態に従う記録ヘッドＩＪＨを用いるプリンタから
は記録信号（ＤＡＴＡ１とＤＡＴＡ２）を同時に転送す
るために２本の信号線とこの転送に必要な共通のクロッ
ク信号（ＣＫ）を供給する信号線が記録ヘッドＩＪＨと
接続され、１回の記録動作当り３２４ビットの記録デー
タを記録ヘッドＩＪＨの構成に合わせて１２分割し、１
２分割された各２７ビットの記録データを１６ビットと
１１ビットとに分けて前者を記録信号（ＤＡＴＡ１）と
し、後者を記録信号（ＤＡＴＡ２）として記録ヘッドＩ
ＪＨに転送するようにＭＰＵ１７０１が制御する。

【００６３】以上説明した実施形態に従えば、１つのク
ロック信号（ＣＫ）を用いて記録信号（ＤＡＴＡ１とＤ
ＡＴＡ２）を２つに分けて並列的に記録ヘッドに転送す
ることが可能になるので、１記録サイクル当りの記録信
号が長いものであっても簡単な制御で分割転送でき、こ
れによって記録信号の転送時間を短くすることができ
る。さらに、上述のように発熱素子Ｈ１〜３２４の駆動
区間と記録信号の転送時間とを重複させることにより、
記録動作に要する時間を短縮することができる。このよ
うにして、記録動作の高速化を図ることができる。

【００６４】また、記録信号の転送を発熱素子Ｈ１〜３
２４の駆動が終了した後にのみ行なうように制御するの
であれば、図４に示した１６ビットラッチ回路１０４、
１１ビットラッチ回路１０６、及び４ビットラッチ回路
１０９を記録ヘッドの駆動回路から省略することも可能
であり、これにより回路規模を小さくすることができる
という利点もある。

【００６５】さらに、図５のタイムチャートから分かる
ように、この実施形態では、クロック信号（ＣＫ）の立
ち上がりと立ち下がりの両エッジを用いて、記録信号
（ＤＡＴＡ１とＤＡＴＡ２）を、１６ビットシフトレジ
スタ１０３、５ビットシフトレジスタ１０８、１１ビッ
トシフトレジスタ１０５に取り込んでいるが、本発明は
これによって限定されるものではない。例えば、クロッ
ク信号（ＣＫ）の立ち上がりエッジ、或いは、立ち下が
りエッジのみに同期して記録信号を取り込んでも良い。

【００６６】またさらに、シフトレジスタの構成をクロ
ック信号（ＣＫ）のエッジに同期して動作するフリップ
フロップ回路による構成から、スルーラッチで構成され
るラッチ回路により構成しても良い。同様に、１６ビッ
トラッチ回路１０４、１１ビットラッチ回路１０６や４
ビットラッチ回路１０９もラッチ回路による構成からフ
リップフロップ回路による構成にしても良いし、ラッチ
回路のラッチ論理をハイスルーにしても良いし、フリッ
プフロップ回路で構成するなら、信号の取り込み条件を
ラッチ信号の立ち上がりエッジでも、立ち下がりエッジ
にしても良い。

【００６７】またさらに、以上の構成のＡＮＤゲート１
０７の代わりに、４→１２デコーダ１１０の出力である
ブロック選択信号（Ｎ１〜Ｎ１２）とイネーブル信号
（ＥＮＢ）との論理積を求めるＡＮＤゲートを設けても
良いし、４→１２デコーダ１１０の出力であるブロック
選択信号（Ｎ１〜Ｎ１２）とイネーブル信号（ＥＮＢ）
と１６ビットラッチ回路１０４と１１ビットラッチ回路
１０６の出力との論理積の演算をＡＮＤ回路Ａ１〜Ａ３
２４の構成を３入力構成にすることにより実現しても良
い。

【００６８】またさらに、以上説明した実施形態では、
ブロック制御信号（Ｂ１〜Ｂ４）を記録データ（ＤＡＴ
Ａ２）と同じ信号線を用いてシリアル転送し、その後、
この信号をデコードする構成としているが、ブロック選
択信号（Ｎ１〜Ｎ１２）そのものをシリアル転送し、４
→１２デコーダを削除しても良い。

【００６９】また以上説明した実施形態では、記録デー
タ（ＤＡＴＡ２）とこの記録データ（ＤＡＴＡ２）に後
続するブロック制御信号（Ｂ１〜Ｂ４）をシフトレジス
タ１０８に転送し、このシフトレジスタ１０８を経由し
て後段のシフトレジスタ１０５に記録データ（ＤＡＴＡ
２）を転送しているが、シフトレジスタ１０５から、記
録データ（ＤＡＴＡ２）を入力するように構成すること
で、記録データ（ＤＡＴＡ２）より先行してブロック制
御信号（Ｂ１〜Ｂ４）を転送させるようにしても良い。

【００７０】またさらに、記録信号（ＤＡＴＡ１とＤＡ
ＴＡ２）とブロック制御信号の信号線への割付はいかな
るように構成しても良い。

【００７１】またさらに、以上説明した実施形態では、
記録信号の転送を２つの信号線（ＤＡＴＡ１とＤＡＴＡ
２とを夫々転送する信号線）で行なう構成としたが、本
発明はこれによって限定されるものではなく、例えば、
発熱素子の数が多い構成の記録ヘッドの場合には、記録
線の本数を２本から更に増加させても良いことは言うま
でもない。

【００７２】また、図６に示すように、ＤＡＴＡ１に接
続されるシフトレジスタとラッチ回路、ＤＡＴＡ２に接
続されるシフトレジスタとラッチ回路を、チップレイア
ウト的に反対辺の端子に接続することにより、シフトレ
ジスタとラッチ回路を記録素子の列の片一方の端に設け
る場合より、記録素子の列の両端に設けた場合の方が、
シフトレジスタとラッチ回路が均等にレイアウトできる
ことにより、回路のバランスが良くなるので、全体の配
置面積を減少させることができる。従って、一枚の半導
体ウェハからの収量が増加し、記録ヘッドのコストを低
減することができる。

【００７３】なお、以上の実施形態において、記録ヘッ
ドから吐出される液滴はインクであるとして説明し、さ
らにインクタンクに収容される液体はインクであるとし
て説明したが、その収容物はインクに限定されるもので
はない。例えば、記録画像の定着性や耐水性を高めた
り、その画像品質を高めたりするために記録媒体に対し
て吐出される処理液のようなものがインクタンクに収容
されていても良い。

【００７４】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段（例え
ば電気熱変換体やレーザ光等）を備え、前記熱エネルギ
ーによりインクの状態変化を生起させる方式を用いるこ
とにより記録の高密度化、高精細化が達成できる。

【００７５】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体（インク）
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて核沸騰を越
える急速な温度上昇を与える少なくとも１つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に１対１で対応した液体
（インク）内の気泡を形成できるので有効である。この
気泡の成長、収縮により吐出用開口を介して液体（イン
ク）を吐出させて、少なくとも１つの滴を形成する。こ
の駆動信号をパルス形状をすると、即時適切に気泡の成
長収縮が行われるので、特に応答性に優れた液体（イン
ク）の吐出が達成でき、より好ましい。

【００７６】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

【００７７】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書を用いた構成も本発明に含まれ
るものである。加えて、複数の電気熱変換体に対して、
共通するスロットを電気熱変換体の吐出部とする構成を
開示する特開昭５９−１２３６７０号公報や熱エネルギ
ーの圧力波を吸収する開口を吐出部に対応させる構成を
開示する特開昭５９−１３８４６１号公報に基づいた構
成としても良い。

【００７８】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。

【００７９】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００８０】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００８１】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。

【００８２】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【００８３】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。この
ような場合インクは、特開昭５４−５６８４７号公報あ
るいは特開昭６０−７１２６０号公報に記載されるよう
な、多孔質シート凹部または貫通孔に液状または固形物
として保持された状態で、電気熱変換体に対して対向す
るような形態としてもよい。本発明においては、上述し
た各インクに対して最も有効なものは、上述した膜沸騰
方式を実行するものである。

【００８４】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。

【００８５】なお、本発明は、複数の機器（例えばホス
トコンピュータ、インタフェース機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【００８６】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納された
プログラムコードを読み出し実行することによっても、
達成されることは言うまでもない。この場合、記憶媒体
から読み出されたプログラムコード自体が前述した実施
形態の機能を実現することになり、そのプログラムコー
ドを記憶した記憶媒体は本発明を構成することになる。
また、コンピュータが読み出したプログラムコードを実
行することにより、前述した実施形態の機能が実現され
るだけでなく、そのプログラムコードの指示に基づき、
コンピュータ上で稼働しているオペレーティングシステ
ム（ＯＳ）などが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【００８７】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるＣＰＵなどが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【００８８】

【発明の効果】以上説明したように本発明によれば、Ｎ
個のブロックに分割された各ブロックに属するＭ個の記
録素子の駆動に必要な記録信号とそのブロック選択に必
要な選択制御信号の転送を、Ｌ（Ｌ＜Ｍ）個の記録素子
に対応した記録信号をクロック信号を用いて第１の信号
線からシリアル入力するとともに、残りの（Ｍ−Ｌ）個
の記録素子に対応した記録信号と選択制御信号とを同じ
クロック信号を用いて第２の信号線からシリアル入力す
るようにして行なうので、たとえ記録素子の数が多い構
成の記録ヘッドを用いる場合においても、記録信号と選
択制御信号から構成される信号を複数のシリアルデータ
に分割する事により記録装置から転送できるので、シリ
アルデータの転送時間の短縮が図られるという効果があ
る。

【００８９】これにより記録時間も短縮され、トータル
な記録速度を向上させることができるという利点があ
る。

【００９０】また、同じクロック信号を用いて記録信号
の転送を行なうので、複雑な転送制御が必要になること
なく、簡単な構成でデータ転送時間の短縮が図られる。

【図面の簡単な説明】

【図１】本発明の代表的な実施形態であるインクジェッ
トプリンタＩＪＲＡの外観斜視図である。

【図２】インクジェットプリンタの制御回路の構成を示
すブロック図である。

【図３】インクタンクとヘッドとが分離可能なインクカ
ートリッジＩＪＣの構成を示す外観斜視図である。

【図４】記録ヘッドＩＪＨの駆動回路の構成を示すブロ
ック図である。

【図５】図４に示す構成の記録ヘッドＩＪＨの駆動タイ
ミングを示すタイムチャートである。

【図６】記録ヘッド素子基板を半導体チップ上に作り込
む場合のレイアウト構成を示す図である。

【符号の説明】

１７００ インタフェース １７０１ ＭＰＵ １７０２ ＲＯＭ １７０３ ＲＡＭ １７０４ ゲートアレイ（Ｇ．Ａ．） １７０５ ヘッドドライバ ＩＪＨ 記録ヘッド

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C056 EA01 EC07 EC37 EC42 FA10 KC02 KC11 KC22 2C057 AF02 AG12 AG69 AG80 AM19 AN01 AR03 AR17 BA03 BA13

Claims (17)

【特許請求の範囲】
1. 【請求項１】 Ｍ×Ｎ個の記録素子と、 前記Ｍ×Ｎ個の記録素子をＭ個ずつＮ個のブロックに分
   割してＭ個ずつＮ回に分けて時分割駆動するＭ×Ｎ個の
   駆動回路と、 前記Ｍ個の記録素子に対応した記録信号の内、Ｌ（Ｌ＜
   Ｍ）個の記録素子に対応した記録信号をクロック信号を
   用いて第１の信号線からシリアル入力して一時的に格納
   する第１のシフトレジスタと、 前記Ｍ個の記録素子に対応した記録信号の内（Ｍ−Ｌ）
   個の記録素子に対応した記録信号と前記Ｎ個のブロック
   の内１つを選択する選択制御信号とを前記クロック信号
   を用いて第２の信号線からシリアル入力して一時的に格
   納する第２のシフトレジスタと、 前記選択制御信号に基づいて選択されたブロックに属す
   るＭ個の記録素子を前記第１及び第２のシフトレジスタ
   に格納された前記Ｍ個の記録素子に対応した記録信号に
   よって駆動する選択駆動回路とを有することを特徴とす
   る記録ヘッド。
2. 【請求項２】 前記第１のシフトレジスタに格納された
   前記Ｌ個の記録素子に対応した記録信号をラッチする第
   １のラッチ回路と、 前記第２のシフトレジスタに格納された前記（Ｍ−Ｌ）
   個の記録素子に対応した記録信号をラッチする第２のラ
   ッチ回路と、 前記第２のシフトレジスタに格納された選択制御信号を
   ラッチする第３のラッチ回路とをさらに有することを特
   徴とする請求項１に記載の記録ヘッド。
3. 【請求項３】 前記第３のラッチ回路にラッチされた選
   択制御信号をデコードしてブロック選択を行なうブロッ
   ク選択信号を生成するデコード回路をさらに有すること
   を特徴とする請求項２に記載の記録ヘッド。
4. 【請求項４】 前記選択駆動回路は前記第１及び第２の
   ラッチ回路にラッチされた記録信号と前記ブロック選択
   信号との論理積を演算するＡＮＤ回路を含み、前記ＡＮ
   Ｄ回路の演算結果に基づいて、駆動する記録素子を選択
   することを特徴とする請求項３に記載の記録ヘッド。
5. 【請求項５】 前記第３のラッチ回路にラッチされたブ
   ロック選択制御信号はデコードの不要なブロック選択信
   号であることを特徴とする請求項３に記載の記録ヘッ
   ド。
6. 【請求項６】 前記第１、第２、及び第３のラッチ回路
   におけるラッチ動作は共通のラッチ信号によって実行さ
   れることを特徴とする請求項２に記載の記録ヘッド。
7. 【請求項７】 前記Ｍ×Ｎ個の記録素子は電気熱変換体
   を含むことを特徴とする請求項１に記載の記録ヘッド。
8. 【請求項８】 前記記録ヘッドは、インクを吐出して記
   録を行うインクジェット記録ヘッドであることを特徴と
   する請求項７に記載の記録ヘッド。
9. 【請求項９】 前記インクジェット記録ヘッドは、熱エ
   ネルギーを利用してインクを吐出するために、前記電気
   熱変換体に通電することにより、インクに与える熱エネ
   ルギーを発生することを特徴とする請求項８に記載の記
   録ヘッド。
10. 【請求項１０】 請求項８或いは請求項９に記載の記録
    ヘッドと該記録ヘッドに供給するインクを貯留したイン
    クタンクとを接続したことを特徴とする記録ヘッドカー
    トリッジ。
11. 【請求項１１】 前記記録ヘッドと前記インクタンクと
    は分離可能であることを特徴とする請求項１０に記載の
    記録ヘッドカートリッジ。
12. 【請求項１２】 前記記録ヘッドと前記インクタンクと
    は一体化していることを特徴とする請求項１０に記載の
    記録ヘッドカートリッジ。
13. 【請求項１３】 請求項１乃至９のいずれかに記載の記
    録ヘッドを用いて記録を行なう記録装置であって、 記録データを１ブロックの記録当りＭ個の記録素子に対
    応する記録信号に変換し、前記記録信号を前記第１及び
    第２の信号線とを介して、前記クロック信号を用いて前
    記記録ヘッドに転送するよう制御する制御手段を有する
    ことを特徴とする記録装置。
14. 【請求項１４】 前記制御手段は、１ブロック分の記録
    に対応する記録信号を前記記録ヘッドに転送中に、該転
    送の直前に転送した１ブロックに対応する記録素子を駆
    動して記録動作を実行するために、イネーブル信号を転
    送するよう制御することを特徴とする請求項１３に記載
    の記録装置。
15. 【請求項１５】 少なくとも、Ｍ個×Ｎブロックの記録
    素子と、 該Ｍ個×Ｎブロックの記録素子に対応したＭ×Ｎ個の駆
    動回路と、 前記Ｍ個の記録素子に対応した記録信号の内、Ｌ（Ｌ＜
    Ｍ）個の記録素子に対応した記録信号をクロック信号を
    用いて第１の信号線からシリアル入力して一時的に格納
    する第１のシフトレジスタと、 前記Ｍ個の記録素子に対応した記録信号の内（Ｍ−Ｌ）
    個の記録素子に対応した記録信号と前記Ｎ個のブロック
    の内１つを選択する選択制御信号とを前記クロック信号
    を用いて第２の信号線からシリアル入力して一時的に格
    納する第２のシフトレジスタと、 前記選択制御信号に基づいて選択されたブロックに属す
    るＭ個の記録素子を前記第１及び第２のシフトレジスタ
    に格納された前記Ｍ個の記録素子に対応した記録信号に
    よって駆動する選択駆動回路と、を有する記録素子基板
    であって、 前記記録素子、前記駆動回路、前記第１のシフトレジス
    タ、前記第２のシフトレジスタおよび前記選択駆動回路
    が同一基板上に形成されていることを特徴とする記録素
    子基板。
16. 【請求項１６】 複数の記録素子と、 前記複数の記録素子を複数のブロックに分割して駆動を
    行う分割駆動回路と、 前記１つのブロックを構成する複数の記録素子中の所定
    数の記録素子に対応した記録信号を、クロック信号を用
    いて第１の信号線からシリアル入力して一時的に格納す
    る第１のシフトレジスタと、 前記１つのブロックを構成する前記所定数の記録素子と
    異なる記録素子に対応した記録信号と、駆動を行うべき
    ブロックを選択するためのブロック選択信号と、を前記
    クロック信号を用いて第２の信号線からシリアル入力し
    て一時的に格納する第２のシフトレジスタと、 前記第１及び第２のシフトレジスタに格納された記録信
    号と、前記第２のシフトレジスタに格納されたブロック
    選択信号とに応じて駆動を行う駆動回路と、を有するこ
    とを特徴とする記録ヘッド。
17. 【請求項１７】 複数の記録素子と、 前記複数の記録素子を複数のブロックに分割して駆動を
    行う分割駆動回路と、 前記１つのブロックを構成する複数の記録素子中の所定
    数の記録素子に対応した記録信号を、クロック信号を用
    いて第１の信号線からシリアル入力して一時的に格納す
    る第１のシフトレジスタと、 前記１つのブロックを構成する前記所定数の記録素子と
    異なる記録素子に対応した記録信号と、駆動を行うべき
    ブロックを選択するためのブロック選択信号と、を前記
    クロック信号を用いて第２の信号線からシリアル入力し
    て一時的に格納する第２のシフトレジスタと、 前記第１及び第２のシフトレジスタに格納された記録信
    号と、前記第２のシフトレジスタに格納されたブロック
    選択信号とに応じて駆動を行う駆動回路と、を有する記
    録素子基板であって、 前記複数の記録素子、前記分割駆動回路、前記第１のシ
    フトレジスタ、第２のシフトレジスタおよび前記駆動回
    路が同一基板上に形成されていることを特徴とする記録
    素子基板。