JP2015181250A - バイアスノードへの低減されたカップリングを有するpllチャージポンプ - Google Patents
バイアスノードへの低減されたカップリングを有するpllチャージポンプ Download PDFInfo
- Publication number
- JP2015181250A JP2015181250A JP2015095184A JP2015095184A JP2015181250A JP 2015181250 A JP2015181250 A JP 2015181250A JP 2015095184 A JP2015095184 A JP 2015095184A JP 2015095184 A JP2015095184 A JP 2015095184A JP 2015181250 A JP2015181250 A JP 2015181250A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- current
- node
- transistor
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title claims description 14
- 238000010168 coupling process Methods 0.000 title claims description 14
- 238000005859 coupling reaction Methods 0.000 title claims description 14
- 230000007704 transition Effects 0.000 claims description 30
- 230000001808 coupling effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electronic Switches (AREA)
Abstract
【課題】低電流レベルで動作するときのチャージポンプの非線形の動作特性を改善する。【解決手段】UP電流ミラー回路182及びDN電流ミラー回路181で構成し、UP電流ミラー回路は、入力UP信号151に従い、DN電流ミラー回路は、入力DN信号146に従い、出力ノード193上にチャージを供給又は引き出す。UP電流ミラー回路及びDN電流ミラー回路のバイアスノード214、198上のディスターバンスを防止するため、レプリカ回路184、183が設けられる。各レプリカ回路184、183は、バイアスノード214、198に結合され、電流ミラーをコントロールする入力信号151,146とは反対の極性の入力信号145、150によってコントロールされ、電流ミラーのスイッチングによって生成されるディスターバンスを妨害する傾向にあるディスターバンスを生成する。【選択図】図7
Description
開示された実施形態は、チャージポンプに関し、特にフェイズロックループ(PLL)に用いられるチャージポンプに関する。
PLLは、多くのアプリケーションで使用され、セルラー電話の受信機及び送信機のローカルオシレータでの使用を含む。セルラー電話のローカルオシレータ内等のPLLは、デジタル相補的金属酸化物半導体(CMOS)製造プロセスを用いてしばしばインプリメントされ、しばしばリングタイプの電圧制御発振器(VCO)をふくみ、それはインバータ遅延エレメントによって構築される。そのようなVCOは、ナノメータCMOSプロセスを用いてインプリメントされたときに、典型的にはハイゲインを有する。ハイゲインVCOを用いるPLLは、ループフィルタキャパシタンスを増加させることによって、或いはチャージポンプ電流を減少させることによって、安定化させることができる。ループフィルタキャパシタンスの所与の値に対し、これらのVCOトポロジーを用いるPLLは、大きなVCOゲインを補償するために、チャージポンプ電流の低い値を用いることを制限される。所望の動作特性を有して低電流レベルで動作するチャージポンプを構築することは、チャレンジングである。低電流レベルでのチャージポンプパフォーマンスは、2次効果に対してセンシティブであるかもしれず、他のノードへのバイアスノードの望ましくないカップリングに悩まされるかもしれない。
図1(従来技術)は、PLL内の典型的なチャージポンプ1の回路図である。チャージポンプ1は、アップチャージポンプコントロール信号(UPB)を入力ノード2上に受け、ダウンチャージポンプコントロール信号(DN)を入力ノード3上に受ける。信号UPBは、チャージポンプアップ電流(IUP)をコントロールし、信号DNは、チャージポンプダウン電流(IDN)をコントロールする。ノード5及び6は、バイアスノードである。チャージポンプ1は、アップ電流(IUP)を伝導させることによってチャージポンプ出力ノード4上にチャージを供給し、ダウン電流(IDN)を伝導させることによってチャージポンプ出力ノード4からチャージを移動させる。結果としてのチャージポンプ電流パルストレイン信号ICPは、典型的には、パルスを積分することによって直流(DC)信号を発生させるループフィルタに供給される。DC信号は、PLLのVCOに供給されVCOをコントロールする。チャージポンプ1のようなチャージポンプは、低電流レベルで動作するとき、望ましくないロウゲインであり、非線形の動作特性を呈するように考えられる。
チャージポンプは、UP電流ミラー回路及びDN電流ミラー回路を含んでいる。UP電流ミラー回路は、入力UPB信号を受け、入力UPB信号に応答してチャージポンプ出力ノード上にチャージを供給する。DN電流ミラー回路は、入力DN信号を受け、入力DNB信号に応答してチャージポンプ出力ノードからチャージを引き入れる。入力UPB及びDN信号は、例えば、フェイズロックループ(PLL)内の位相周波数検出器(PFD)から受けられるかもしれない。そうしなければ起こるかもしれないUP及びDN電流ミラー回路のバイアスノード上のバイアス電圧に対する望ましくないディスターバンスを防止するために、UP及びDN電流ミラー回路の一部分のレプリカ回路が設けられる。各レプリカ回路は、対応する電流ミラー回路のバイアスノードに結合され、電流ミラー回路のスイッチングによって生成される望ましくないディスターバンスを妨害する傾向にあるディスターバンスをレプリカ回路が生成するように、電流ミラー回路がスイッチする方法(way)と反対の仕方(opposite fashion)でスイッチするようにコントロールされる。
一実施形態において、電流ミラー回路は、第1のレグ(leg)及び第2のレグを含む。第1のレグは、チャージポンプ出力ノードに結合され、第1のレグ内の電流の流れは入力信号によってコントロールされる。入力信号が第1のデジタルロジックレベルを有しているとき、第1のレグ内の電流は流れることを許容されるが、入力信号が第2のデジタルロジックレベルを有しているとき、第1のレグ内に電流は流れない。流れることを許容されているときの第1のレグ内のミラーされた電流(mirrored current)の大きさは、第2のレグ内の電流の大きさによって決定される。レプリカ回路は、第1のレグのレプリカであるが、レプリカ回路は、第1のレグをコントロールする入力信号とは反対の極性の信号によってコントロールされる。第1及び第2のレグ内のミラートランジスタのゲートは、電流ミラーの方式で互いに結合され、レプリカ回路内のトランジスタのゲートにも結合されている。チャージポンプは、例えば、UP電流ミラー回路に結合された第1のレプリカ回路を含むかもしれず、DN電流ミラー回路に結合された第2のレプリカ回路を含むかもしれない。
いくつかの実施形態において、レプリカ回路は、対応する電流ミラー回路が電流を伝導させる方向(way)と同様にして(similar fashion)(例えば、電源ノード(supply node)からチャージポンプ出力ノード、或いはチャージポンプ出力ノードからグラウンドノード)、電流を伝導させる(例えば、電源ノードからグラウンドノード)。他の実施形態において、レプリカ回路は、電源ノード及びグラウンドノード以外のDC電圧ノードに及び/又はから電流を伝導させる。さらに他の実施形態において、レプリカ回路は、入力スイッチング信号を受けるが、レプリカ回路は、実質的なレプリカ電流を伝導させない。
前述はサマリーであり、それ故、詳細の必要性、単純性、一般性及び排除性を含み、その結果、当業者は、サマリーは例証だけであり、いかなる限定も目的としていないことを了解するであろう。クレームによって規定されるような、他の視点、発明的な特徴、及びここで説明されるデバイス及び/又はプロセスの効果は、ここで明らかにされる非限定的な詳細な説明において明らかになるであろう。
図2は、一視点にしたがったモバイル通信デバイス100の非常に単純化されたハイレベルブロック図である。この例において、モバイル通信デバイス100は、セルラー電話である。セルラー電話は、アンテナ102と、2つの集積回路103及び104とを含んでいる(いくつかの他のコンポーネントは図示されていない)。集積回路104は、“デジタルベースバンド集積回路”と呼ばれる。集積回路103は、無線周波数(RF)トランシーバ集積回路である。RFトランシーバ集積回路103は、送信機と受信機を含むために、“トランシーバ”と呼ばれる。
図3は、図2のRFトランシーバ集積回路103のより詳細なブロック図である。受信機は、いわゆる“受信チェイン”105と、ローカルオシレータ(LO)106とを含んでいる。セルラー電話が受信をしているとき、高周波RF信号107がアンテナ102上に受信される。信号107からのインフォメーションは、デュプレクサ108、マッチングネットワーク109、及び受信チェイン105を通って通過する。信号107は、ロウノイズ増幅器(LNA)110によって増幅され、ミキサ11によって周波数がダウンコンバートされる。結果としてのダウンコンバートされた信号は、ベースバンドフィルタ112によってフィルタされ、デジタルベースバンド集積回路104へと通過する。デジタルベースバンド集積回路104内のアナログ−デジタルコンバータ113は、信号をデジタル形式に変換し、結果としてのデジタル情報は、デジタルベースバンド集積回路104内のデジタル回路によって処理される。デジタルベースバンド集積回路104は、ローカルオシレータ出力114からミキサ111に供給されるローカルオシレータ(LO)信号の周波数をコントロールすることによって、受信機をチューニングする。
セルラー電話が送信をしているとすると、送信されるインフォメーションは、デジタルベースバンド集積回路104内のデジタル−アナログコンバータ(DAC)115によってアナログ形式に変換され、RFトランシーバ集積回路103内の“送信チェイン”116に供給される。ベースバンドフィルタ117は、デジタル−アナログ変換プロセスに起因するノイズをフィルタする。ローカルオシレータ119のコントロール下のミキサブロック118は、信号を高周波信号にアップコンバートする。ドライバ増幅器120及び外部電力増幅器121は、アンテナ102をドライブするために高周波信号を増幅し、高周波RF信号122がアンテナ102から送信されるようにする。デジタルベースバンド集積回路104は、ローカルオシレータ出力123からミキサ118に供給されるローカルオシレータ信号の周波数をコントロールすることによって、送信機をコントロールする。デジタルベースバンド集積回路104は、デジタルバス124、バスインターフェース125、及びコントロールライン126及び127を通る適切なコントロールインフォメーションを送ることにより、ローカルオシレータ106及び119をコントロールする。
図4は、図3のさらに詳細なローカルオシレータ106を示した回路図である。ローカルオシレータ106は、リファレンスクロック信号XOのソース128と、フェイズロックループ(PLL)129とを含んでいる。ソース128は、クリスタルオシレータであるかもしれず、或いはオシレータの一部であるかもしれず、或いはリファレンスクロック信号XOが通信されるコンダクタのようなリファレンスクロック信号XOの他のソースであるかもしれない。ソース128は、位相−周波数検出器(PFD)138の第1の入力リード144上へリファレンスクロック信号XOを供給する。コンダクタ126を介して受け取られるコントロールインフォメーションは、ループディバイダ136をコントロールするために用いられる。ループディバイダ136は、コンダクタ141上のマルチビットデジタル除数(divisor)値によって、シングルビットのローカルオシレータ出力信号LOを周波数分割し、結果としての分周されたシングルビットのフィードバック信号DIVOUTを、コンダクタ142及びPFD138の第2の入力リード143に出力する。PLL129は、位相−周波数検出器(PFD)138、チャージポンプ139、ループフィルタ134、電圧制御発振器(VCO)135、及びループディバイダ136を含んでいる。PFD138は、リファレンスクロック信号XOを第1の入力リード144に受け、フィードバックDIVOUT信号を第2の入力リード143に受ける。これらの信号から、PFD138は、アップチャージポンプコントロール信号(UP)及びダウンチャージポンプコントロール信号(DN)を発生させる。UP及びDN信号は、それぞれ、コンダクタ145及び146を介して、チャージポンプ139に供給される。
図5は、PFD138、チャージポンプ139、及びループフィルタ134のさらに詳細を示した回路図である。PFD138は、第1のフリップフロップ147、第2のフリップフロップ148、及びANDゲート149を含んでいる。図5の回路は、用いることのできるPFD回路の一例である。この特定の回路は、ここではインストラクショナルな目的に対して示される。
正位相の状態において、PFD138は以下のように働く。もし信号XO及びDIVOUTが最初にハイデジタルロジックレベルであり、もしフリップフロップ147及び148がリセットされ、ロウデジタルロジックレベルを出力しているとすると、ANDゲート149は、ロウデジタルロジックレベルを出力し、フリップフロップ147及び148は、リセットされている状態ではない。もし信号XOがハイデジタルロジックレベルに遷移すると、フリップフロップ147はセットされ、UP信号はハイデジタルロジックレベルにアサートされる。コンディションは、信号DIVOUTがハイに遷移するまで持続する。信号DIVOUTがハイに遷移するとき、フリップフロップ148はセットされ、信号DNはハイにアサートされる。信号DNがハイに遷移するとき、ANDゲート149の入力に供給されるUP及びDN信号はハイである。ANDゲート149は、デジタルロジックハイの値を出力し、それはフリップフロップ147及び148を非同時的にリセットする。信号UP及びDNは、ロウデジタルロジックレベルを有するように素早くディアサートされる。信号DNのロウからハイへの遷移のすぐ後のポイントにおいて、PFD138はリセットコンディションであり、他の立ち上がりエッジコンディションの位相を測定する用意をしている。信号DNがハイにアサートされる時間の量は、ANDゲート149を通してフリップフロップ147及び148が非同時的にリセットされるのに必要とされる時間の量である。信号UPがハイにアサートされる時間の量は、しかしながら、XOの立ち上がりエッジ及びDIVOUTの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、信号UPがハイにアサートされるのが長い。
負位相の状態において、PFD138は以下のように働く。もし信号XO及びDIVOUTが最初にロウデジタルロジックレベルであり、もしフリップフロップ147及び148がリセットされ、ロウデジタルロジックレベルを出力し、もし信号DIVOUTが信号XOよりも前にハイデジタルロジックレベルに遷移すると、フリップフロップ148はセットされる。DN信号は、ハイにアサートされる。コンディションは、信号XOがハイに遷移するまで持続する。信号XOがハイに遷移するとき、フリップフロップ147はセットされ、信号UPはハイにアサートされる。このポイントにおいて、信号UP及びDNはハイである。ANDゲート149は、ハイデジタルロジックレベルを出力し、それはフリップフロップ147及び148を非同時的にリセットする。信号UP及びDNは、ロウデジタルロジックレベルを有するようにディアサートされる。PFD136は、他の立ち上がりエッジコンディションを測定するように用意される。信号UPがハイにアサートされる時間の量は、ANDゲート149を通してフリップフロップ147及び148を非同時的にリセットするのに必要とされる時間の量である。信号DNがハイにアサートされる時間の量は、しかしながら、XOの立ち上がりエッジ及びDIVOUTの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、DNがハイにアサートされるのが長い。
図5のチャージポンプ139の例証は、単純化されたものである。単純化において、チャージポンプ139は、第1のスイッチ152及び第2のスイッチ153を含み、それらは、それぞれ、PFDによって発生したUPB及びDN信号によってコントロールされる(すなわち、オン及びオフにスイッチするようにコントロールされる)。チャージポンプ139は、第1の電流源158及び第2の電流源159をさらに含んでいる。第1のスイッチ152は、IUP電流の流れをコントロールし、第2のスイッチ153は、IDN電流の流れをコントロールする。PFD138によって発生したUPB信号は、コンダクタ151及びコントロールスイッチ152を介して供給される。PFD138によって発生したDN信号は、コンダクタ146及びコントロールスイッチ153を介して供給される。PFD139はさらに、コンダクタ151を介して信号UPBを、コンダクタ150を介して信号DNBを、チャージポンプ130に供給する。信号UP及びDNBは、レプリカ回路(図5では図示されない)をコントロールする。コンダクタ151を介して受け取られたコントロール信号UPBがロウデジタルロジック値を有しているとき、電流IUPは、電源ノード167から、第1のスイッチ152、第1の電流源158を通して、コンダクタ156に流れる。コンダクタ146を介して受け取られたコントロール信号DNがハイデジタルロジックレベルを有しているとき、チャージは、コンダクタ156から、第2の電流源159、第2のスイッチ153を通して、グラウンドノード168に流れる。もし、立ち上がりXO/DIVOUTエッジコンディションの位相測定の最中に、信号DNがハイであるよりも長く信号UPがハイである(UPBがロウである)とすると、IDN電流を介してコンダクタ156から移動するよりも多くのチャージが、IUP電流を介してコンダクタ156に供給される。その結果は、正電流ICPのパルスである。もし、一方、立ち上がりXO/DIVOUTエッジコンディションの位相測定の最中に、信号UPがハイであるよりも長く信号DNがハイであるとすると、IDN電流によってコンダクタ156から移動するよりも少ないチャージが、IUP電流を介してコンダクタ156に供給される。その結果は、負電流ICPのパルスである。正及び負のICPパルスはともに、チャージポンプ電流パルストレイン(train)信号ICPを構成する。パルストレイン信号ICPは、コンダクタ156を介してループフィルタ134に供給される。この例において、ループフィルタ134はロウパスフィルタである。ロウパスフィルタリングパルストレイン信号ICPの後に、ループフィルタ134は、図5に示されるように、コンダクタ157を介して信号VCOINを供給する。図5に示されたループフィルタ134は、ここではイラストレーション目的に対して与えられる単純化されたものである。
図6は、図5の回路の動作を示した理想化された波形の図である。図6の左側の波形は、正位相コンディションを示している。信号UPのパルス161は、電流ICPの正パルス163に起因する信号DNのパルス162よりも長い。図6の右側の波形は、負位相コンディションを示している。信号UPのパルス164は、電流ICPの負パルス166に起因する信号DNのパルス165よりも短い。
図7は、図5のチャージポンプ139をさらに詳細に示した回路図である。チャージポンプ139は、DN電流ミラー回路181、UP電流ミラー回路182、DN第1レグ(leg)レプリカ回路183、UP第1レグレプリカ回路184、DN電流源185、及びUP電流源186を含んでいる。チャージポンプ139は、チャージポンプ電流パルストレイン信号ICPを、チャージポンプ出力ノード193上に出力する。コンダクタ156は、チャージポンプ出力ノード193の一部分である
DN電流ミラー回路181は、第1のレグ195、第2のレグ196、及びキャパシタ197を含んでいる。第1のレグ195は、Nチャネルミラートランジスタ201及びNチャネルスイッチトランジスタ202を含んでいる。ミラートランジスタ201のゲートは、DNバイアスノード198に結合されている。スイッチトランジスタ202のゲートは、コンダクタ146に結合され、信号DNによってコントロールされている。ミラートランジスタ201及びミラートランジスタ203は、電流ミラーを形成している。スイッチトランジスタ202がターンオンすると、電源ノード167から、電流源185、及び第2のレグ196を通って流れる電流は、第1のレグ195上にミラーされ、電流IDNが、チャージポンプ出力ノード193から、第1のレグ195を通ってグラウンドノード168に流れる。
DN電流ミラー回路181は、第1のレグ195、第2のレグ196、及びキャパシタ197を含んでいる。第1のレグ195は、Nチャネルミラートランジスタ201及びNチャネルスイッチトランジスタ202を含んでいる。ミラートランジスタ201のゲートは、DNバイアスノード198に結合されている。スイッチトランジスタ202のゲートは、コンダクタ146に結合され、信号DNによってコントロールされている。ミラートランジスタ201及びミラートランジスタ203は、電流ミラーを形成している。スイッチトランジスタ202がターンオンすると、電源ノード167から、電流源185、及び第2のレグ196を通って流れる電流は、第1のレグ195上にミラーされ、電流IDNが、チャージポンプ出力ノード193から、第1のレグ195を通ってグラウンドノード168に流れる。
DN第1レグレプリカ回路183は、第1のNチャネルトランジスタ204及び第2のNチャネルトランジスタ205を含んでいる。第1のトランジスタ204及び第2のトランジスタ205は、幾何学及びレイアウトが、DN電流ミラー回路181の第1のレグ195のトランジスタと実質的に同一であるために、“レプリカ回路”を形成していると言える。それ故、第1のトランジスタ204は、ミラートランジスタ201と同一の幅及び長さ寸法を有しており、第2のトランジスタ(或いは、スイッチトランジスタ)205は、スイッチトランジスタ202と同一の幅及び長さ寸法を有している。第1のトランジスタ204のゲートは、電流ミラー回路181のバイアスノード198に結合されている。第2のトランジスタ205のゲートは、コンダクタ150に結合され、信号DNBによってコントロールされる。信号DNBがハイにアサートされ、バイアスノード198の電圧が第1のトランジスタ204をターンオンさせるのに十分であるとすると、レプリカ電流206は、電源ノード167から、第1のトランジスタ204、第2のトランジスタ205を通って、グラウンドノード168に流れる。
UP電流ミラー回路182は、第1のレグ211、第2のレグ212、及びキャパシタ213を含んでいる。第1のレグ211は、Pチャネルミラートランジスタ215及びPチャネルスイッチトランジスタ216を含んでいる。ミラートランジスタ215のゲートは、UPバイアスノード214に結合されている。スイッチトランジスタ216のゲートは、コンダクタ151に結合され、信号UPの反転バージョン(inverted version)である信号UPBによってコントロールされている。第2のレグ212は、Pチャネルミラートランジスタ217を含んでいる。ミラートランジスタ217のゲートは、バイアスノード214に結合されている。ミラートランジスタ215及びミラートランジスタ217は、電流ミラーを形成している。スイッチトランジスタ216がターンオンすると、電源ノード167から第2のレグ212を通って流れる電流は、第1のレグ211上にミラーされ、電流IUPが、電源ノード167から、第1のレグ211を通って、チャージポンプ出力ノード193に流れる。
UP第1レグレプリカ回路184は、第1のPチャネルトランジスタ218及び第2のPチャネルトランジスタ219を含んでいる。第1のトランジスタ218及び第2のトランジスタ219は、幾何学及びレイアウトが、UP電流ミラー回路182の第1のレグ211のトランジスタと実質的に同一であるために、“レプリカ回路”を形成していると言える。それ故、第1のトランジスタ218は、ミラートランジスタ215と同一の幅及び長さ寸法を有しており、第2のトランジスタ(或いは、スイッチトランジスタ)219は、スイッチトランジスタ216と同一の幅及び長さ寸法を有している。第1のトランジスタ218のソースは、第2のトランジスタ219のドレインに結合され、第1のトランジスタ218のドレインは、グラウンドノード168に結合されている。第1のトランジスタ218のゲートは、電流ミラー回路182のバイアスノード214に結合されている。第2のトランジスタ219のソースは、電源ノード167に結合されている。第2のトランジスタ219のゲートは、コンダクタ145に結合され、信号UPによってコントロールされる。信号UPが、ハイデジタルロジックレベルからロウデジタルロジックレベルに遷移し、バイアスノード214の電圧が第1のトランジスタ218をターンオンさせるのに十分低いとすると、レプリカ電流220は、電源ノード167から、第2のトランジスタ219、第1のトランジスタ218を通って、グラウンドノード168に流れる。
動作において、信号DNがハイに向かうとき、電流IDNは、第1のレグ195を通って流される。電流IDNの大きさは、電流源185を流れる電流によって設定される。電流がDN電流ミラー回路181を通って流されるとき、DNバイアスノード198上に摂動(perturbation)があり、電流がDN電流ミラー回路181を流れるのをストップさせられるとき、他の摂動がある。DNバイアスノード198上の摂動の一例は、電圧ディスターバンス(disturbance)である。DN電流ミラー回路181と反対のやり方でスイッチするDN第1レグレプリカ回路183を設けることにより(DN第1レグレプリカ回路183のトランジスタは、DN第1レグ回路195の対応するトランジスタのレプリカである)、DN電流ミラー回路181上でチューニングすることによって生じる電圧ディスターバンスは、第1レグレプリカ回路183がターンオフするときに、反対の電圧ディスターバンスによって妨害される。同様に、UP第1レグレプリカ回路184は、UP電流ミラー回路182をスイッチすることによって生じるUPバイアスノード214上の電圧ディスターバンスを妨害する(counteract)傾向にある。
図8は、チャージポンプ139の動作に影響する傾向にある寄生カップリングの一タイプを示すチャージポンプ139の回路図である。いくつかのケースにおいて、寄生キャパシタンスはチャージポンプ139内に存在し、DNバイアスノード198及びUPバイアスノード214上の電圧ディスターバンスを引き起こす傾向にある。寄生カップリングは、DNコンダクタ146及びDNバイアスノード198間に(寄生キャパシタンス221及び222を通して)存在する。それ故、コンダクタ146上のDN信号が遷移するとき、DNバイアスノード198上の電圧はディスターブされる。同様に、寄生カップリングは、UPBコンダクタ151及びUPバイアスノード214間に(寄生キャパシタンス223及び224を通して)存在する。それ故、コンダクタ151上のUPB信号が遷移するとき、UPバイアスノード214上の電圧はディスターブされる。しかしながら、これは、そのような電圧ディスターバンスを引き起こす傾向にある現象の一タイプの単純化された説明にすぎない。実際には、動作において多くのカップリングメカニズムが存在する。
レプリカ回路183及び184は、バイアスノード198及び214上のこれらの電圧ディスターバンスの影響を減少させるために設けられている。DNレプリカ回路183は、DNBコンダクタ150及びDNバイアスノード198間に(寄生キャパシタンス226及び225を通して)、寄生カップリングを展開させている。第1レグ回路195及びレプリカ回路183が同一であり、反対の極性の信号によってクロックされるため、信号DNの遷移によって生じるDNバイアスノード198上のディスターバンスは、信号DNBの遷移の最中にレプリカ回路183によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。ノード146上のチャージポンプ入力信号DN及びバイアスノード198上の電圧の対応する遷移間のカップリング効果を妨害する、ノード150上のチャージポンプ入力信号DNB及びバイアスノード198上の電圧の遷移間にカップリング効果が存在する。
同様に、UPレプリカ回路184は、UPコンダクタ145及びUPバイアスノード214間に(寄生キャパシタンス227及び228を通して)、寄生カップリングを展開させている。第1レグ回路211及びレプリカ回路184が同一であり、反対の極性の信号によってクロックされるため、信号UPBの遷移によって生じるUPバイアスノード214上のディスターバンスは、信号UPの遷移の最中にレプリカ回路184によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。
図9は、チャージポンプ入力信号DN及びUPBの遷移の最中に生じるバイアスノード198及び214上の電圧ディスターバンスを示した波形図である。図7のチャージポンプ139の一動作例において、ロウデジタルロジックレベルからハイデジタルロジックレベルへの信号DNの立ち上がり遷移(波形230)は、DNバイアスノード198(図7参照)上の電圧ディスターバンスを生じさせる。DN BIAS NODEとラベルされた波形は、チャージポンプ139がレプリカ回路183とともに動作するとき、及びレプリカ回路183が含まれていないような他のケースのときに、信号DNの遷移の最中に、時間(ナノ秒)に対してプロットされた図7のDNバイアスノード198上の電圧(ミリボルト)を示している。波形231は、チャージポンプ139がレプリカ回路183なしに動作しているとしたときの、DNバイアスノード198の電圧を表している。波形232は、チャージポンプ139が図7のようなレプリカ回路183とともに動作しているとしたときの、DNバイアスノード198の電圧を表している。波形231は、レプリカ回路が取り除かれて用いられないとした場合に、DNバイアス電圧が約625mVに下がることを示している。波形232は、レプリカ回路183が用いられているときに、DNバイアス電圧が約690mVに下がることを示している。それ故、DNバイアスノード上の電圧ディスターバンスは、レプリカ回路183を用いることによって減少する。
同様に、ハイデジタルロジックレベルからロウデジタルロジックレベルへの信号UPBの立ち下がり遷移(波形233)は、UPバイアスノード214上の電圧ディスターバンスを生じさせる。UP BIAS NODEとラベルされた波形は、チャージポンプ139がレプリカ回路184とともに動作するとき、及びレプリカ回路184が含まれていないような他のケースのときに、信号UPBの遷移の最中に、時間(ナノ秒)に対してプロットされた図7のUPバイアスノード214上の電圧(ミリボルト)を示している。波形234は、チャージポンプ139がレプリカ回路184なしに動作しているとしたときの、UPバイアスノード214の電圧を表している。波形235は、チャージポンプ139が図7のようなレプリカ回路184とともに動作しているときの、UPバイアスノード214の電圧を表している。波形234は、レプリカ回路184が取り除かれて用いられないときに、信号UPBの遷移上でUPバイアス電圧が約700mVに上がることを示している。波形235は、レプリカ回路184が用いられているときに、UPバイアス電圧が約525mVに上がることを示している。それ故、UPバイアスノード上の電圧ディスターバンスは、レプリカ回路184を用いることによって減少する。
図10は、電力消費が少ない図5のチャージポンプ139の第2の実施形態の回路図である。チャージポンプ241は、レプリカ回路183及び184が電源及びグラウンドノードに結合されていないことを除いて、図7に示されたチャージポンプ139とほぼ同一である。レプリカ回路183及び184を流れる電流がないことは、電力消費が少ないことに帰結する。DNレプリカ回路183は、(トランジスタ201及び202に対して、同一のサイズ及びレイアウトの)第1のトランジスタ204及び第2のトランジスタ205を含んでいる。しかしながら、第1のトランジスタ204のドレインがグラウンドノードに結合され、第2のトランジスタ205のソースがグラウンドノードに結合されているため、トランジスタ205がオン及びコンダクティブにコントロールされるときに、最小の電流がDNレプリカ回路183を通って流れる。同様に、UPレプリカ回路184は、(トランジスタ215及び216に対して、同一のサイズ及びレイアウトの)第1のトランジスタ218及び第2のトランジスタ219を含んでいる。しかしながら、第1のトランジスタ218のドレインが電源ノードに結合され、第2のトランジスタ219のソースが電源ノードに結合されているため、最小の電流がUPレプリカ回路184を通って流れる。その結果、レプリカ回路183及び184を流れる最小化された電流に起因して、チャージポンプ241による電力消費が少なくなる。
図11は、一視点にしたがった方法300のフローチャートである。第1のステップ(ステップ301)において、チャージポンプ入力信号は、電流ミラー回路上に受けられる。電流ミラー回路は、第1のレグ及び第2のレグを含む。例えば、図7において、入力信号DNは、チャージポンプ入力ノード及びコンダクタ146上に、及び電流ミラー回路181のトランジスタ202のゲート上に受けられる。電流ミラー回路181は、第1のレグ195及び第2のレグ196を含んでいる。第1のステップ(ステップ301)はさらに、第2のレグを流れる電流を第1のレグを流れる電流にミラーすることを含んでいる。第1のステップ(ステップ301)において、第1の電流はチャージポンプ入力信号DNによってコントロールされ(すなわち、スイッチオン及びオフするようにコントロールされ)、第2のレグ196のミラートランジスタ203のゲートは、バイアスノード198及び第1のレグ195のミラートランジスタ201のゲートに結合される。図7に示されるように、入力信号DNは、スイッチトランジスタ202をコントロールし、それは第1のレグ195を通る電流IDNの流れをコントロールする。
第2のステップ(ステップ302)において、チャージポンプ入力信号の反転バージョン(inverted version)は、実質的に構成的に(substantially structurally)第1のレグと同一であるレプリカ回路に受けられる。図7に示されるように、入力信号DNB(信号DNの反転バージョン)は、入力ノード及びコンダクタ150上に、及びDN第1レグレプリカ回路183のトランジスタ205のゲート上に受けられる。DNレプリカ回路183のトランジスタ204のゲートは、バイアスノード198に結合される。
特定の実施形態が説明目的のために上述されたが、この特許書類の教示は、一般的な適応性を有し、上述された特定の実施形態に限定されない。したがって、説明された特定の実施形態の種々の特徴の種々の変更、適応及び組み合わせは、以下に明らかにされるクレームの範囲から逸脱することなく実施することができる。
特定の実施形態が説明目的のために上述されたが、この特許書類の教示は、一般的な適応性を有し、上述された特定の実施形態に限定されない。したがって、説明された特定の実施形態の種々の特徴の種々の変更、適応及び組み合わせは、以下に明らかにされるクレームの範囲から逸脱することなく実施することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]第1のレグ及び第2のレグを含む電流ミラー回路であって、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流はチャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されている電流ミラー回路と、
実質的に構成的に前記第1のレグと同一であるレプリカ回路であって、前記レプリカ回路は前記チャージポンプ入力信号の反転バージョンを受け、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されているレプリカ回路と、
を備えた装置。
[2]前記レプリカ回路は、レプリカ電流を電源ノードからグラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされる
[1]の装置。
[3]前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲートに与えられる
[2]の装置。
[4]前記レプリカ回路の前記トランジスタのドレインは、グラウンドノード、電源電圧ノード、及び直流(DC)電圧をキャリーするノードからなるグループから選択されるノードに結合される
[1]の装置。
[5]前記第1の電流は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに流れ、前記第1の電流は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに流れない
[1]の装置。
[6]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲートに与えられる
[1]の装置。
[7]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記レプリカ回路は、ゲートが前記バイアスノードに結合された前記トランジスタとスイッチトランジスタとを含み、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記スイッチトランジスタのゲートに与えられ、前記第1のレグの前記ミラートランジスタとゲートが前記バイアスノードに結合された前記レプリカ回路の前記トランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタであり、前記第1のレグの前記スイッチトランジスタと前記レプリカ回路の前記スイッチトランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタである
[1]の装置。
[8]第1のレグ及び第2のレグを含む第2の電流ミラー回路であって、前記第1のレグを通って前記電源ノードから前記チャージポンプ出力ノードに流れる第3の電流は、前記電源ノードから前記第2のレグを通って流れる第4の電流にミラーされ、前記第3の電流は第2のチャージポンプ入力信号によってコントロールされ、前記第2の電流ミラー回路の前記第2のレグのミラートランジスタのゲートは、第2のバイアスノード及び前記第2の電流ミラー回路の前記第1のレグのミラートランジスタのゲートに結合されている第2の電流ミラー回路と、
実質的に構成的に前記第2の電流ミラー回路の前記第1のレグと同一であり、第2のレプリカ電流を前記電源ノードから前記グラウンドノードに伝導させる第2のレプリカ回路であって、前記第2のレプリカ電流は前記第2のチャージポンプ入力信号の反転バージョンによってコントロールされ、前記第2のレプリカ回路のトランジスタのゲートは前記第2のバイアスノードに結合されている第2のレプリカ回路と、
をさらに備えた[1]の装置。
[9]前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
[1]の装置。
[10]チャージポンプ入力信号を電流ミラー回路上に受けることであって、前記電流ミラー回路は第1のレグ及び第2のレグを含み、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流は前記チャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されていることと、
前記チャージポンプ入力信号の反転バージョンをレプリカ回路上に受けることであって、前記レプリカ回路は、実質的に構成的に前記第1のレグと同一であり、レプリカ電流を電源ノードから前記グラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされ、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されていることと、
を備えた方法。
[11]前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに前記第1の電流の流れをイネーブルにすることによって前記第1の電流をコントロールし、前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに前記第1の電流の流れをディセーブルにすることによって前記第1の電流をコントロールする
[10]の方法。
[12]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲート上に受け取られる
[10]の方法。
[13]前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲート上に受け取られる
[10]の方法。
[14]チャージポンプ出力ノードと、
第1のチャージポンプ入力信号が第1のロジックレベルを有しているときに、前記チャージポンプ出力ノードから第1の電流ミラー電流を伝導させる第1の電流ミラー回路と、
第2のチャージポンプ入力信号が第2のロジックレベルを有しているときに、前記チャージポンプ出力ノードに第2の電流ミラー電流を伝導させる第2の電流ミラー回路と、
前記第1の電流ミラー回路の一部分のレプリカである第1のレプリカ回路であって、前記第1のレプリカ回路は、前記第1のチャージポンプ入力信号の反転バージョンが前記第1のロジックレベルを有しているときに第1のレプリカ電流を伝導させ、前記第1のレプリカ回路のトランジスタのゲートは、前記第1の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第1のレプリカ回路と、
前記第2の電流ミラー回路の一部分のレプリカである第2のレプリカ回路であって、前記第2のレプリカ回路は、前記第2のチャージポンプ入力信号の反転バージョンが前記第2のロジックレベルを有しているときに第2のレプリカ電流を伝導させ、前記第2のレプリカ回路のトランジスタのゲートは、前記第2の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第2のレプリカ回路と、
を備えたチャージポンプ。
[15]前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第1のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをイネーブルにすることによって前記第1の電流ミラー電流をコントロールし、前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第2のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをディセーブルにすることによって前記第1の電流ミラー電流をコントロールする
[14]のチャージポンプ。
[16]前記第1のチャージポンプ入力信号、前記第1のチャージポンプ入力信号の反転バージョン、前記第2のチャージポンプ入力信号、及び前記第2のチャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
[14]のチャージポンプ。
[17]チャージポンプ出力ノードと、
チャージポンプ入力信号を受ける第1のチャージポンプ入力ノードと、
前記チャージポンプ入力信号の反転バージョンを受ける第2のチャージポンプ入力ノードと、
バイアスノードを有する電流ミラーであって、前記チャージポンプ入力信号の遷移に応答して前記チャージポンプ出力ノードからグラウンドノードへの電流の流れを始めるように適合され、前記チャージポンプ入力信号の前記遷移と前記バイアスノード上の電圧との間に第1のカップリング効果がある電流ミラーと、
前記チャージポンプ入力信号の反転バージョンの遷移と前記バイアスノード上の電圧との間の第2のカップリング効果を誘起することによって、前記電流ミラーの前記バイアスノード上の電圧ディスターバンスを減少させる手段であって、前記第1及び第2のカップリング効果は反対の大きさである手段と、
を備えた装置。
[18]前記手段は、前記第1及び第2のカップリング効果が実質的に互いにキャンセルされるように前記第2のカップリング効果を誘起する
[17]の装置。
[19]前記第1のカップリング効果は、前記第1のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含み、前記第2のカップリング効果は、前記第2のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含む
[17]の装置。
[20]前記装置は、位相検出器から前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンを受けるチャージポンプである
[17]の装置。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]第1のレグ及び第2のレグを含む電流ミラー回路であって、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流はチャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されている電流ミラー回路と、
実質的に構成的に前記第1のレグと同一であるレプリカ回路であって、前記レプリカ回路は前記チャージポンプ入力信号の反転バージョンを受け、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されているレプリカ回路と、
を備えた装置。
[2]前記レプリカ回路は、レプリカ電流を電源ノードからグラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされる
[1]の装置。
[3]前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲートに与えられる
[2]の装置。
[4]前記レプリカ回路の前記トランジスタのドレインは、グラウンドノード、電源電圧ノード、及び直流(DC)電圧をキャリーするノードからなるグループから選択されるノードに結合される
[1]の装置。
[5]前記第1の電流は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに流れ、前記第1の電流は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに流れない
[1]の装置。
[6]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲートに与えられる
[1]の装置。
[7]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記レプリカ回路は、ゲートが前記バイアスノードに結合された前記トランジスタとスイッチトランジスタとを含み、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記スイッチトランジスタのゲートに与えられ、前記第1のレグの前記ミラートランジスタとゲートが前記バイアスノードに結合された前記レプリカ回路の前記トランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタであり、前記第1のレグの前記スイッチトランジスタと前記レプリカ回路の前記スイッチトランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタである
[1]の装置。
[8]第1のレグ及び第2のレグを含む第2の電流ミラー回路であって、前記第1のレグを通って前記電源ノードから前記チャージポンプ出力ノードに流れる第3の電流は、前記電源ノードから前記第2のレグを通って流れる第4の電流にミラーされ、前記第3の電流は第2のチャージポンプ入力信号によってコントロールされ、前記第2の電流ミラー回路の前記第2のレグのミラートランジスタのゲートは、第2のバイアスノード及び前記第2の電流ミラー回路の前記第1のレグのミラートランジスタのゲートに結合されている第2の電流ミラー回路と、
実質的に構成的に前記第2の電流ミラー回路の前記第1のレグと同一であり、第2のレプリカ電流を前記電源ノードから前記グラウンドノードに伝導させる第2のレプリカ回路であって、前記第2のレプリカ電流は前記第2のチャージポンプ入力信号の反転バージョンによってコントロールされ、前記第2のレプリカ回路のトランジスタのゲートは前記第2のバイアスノードに結合されている第2のレプリカ回路と、
をさらに備えた[1]の装置。
[9]前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
[1]の装置。
[10]チャージポンプ入力信号を電流ミラー回路上に受けることであって、前記電流ミラー回路は第1のレグ及び第2のレグを含み、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流は前記チャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されていることと、
前記チャージポンプ入力信号の反転バージョンをレプリカ回路上に受けることであって、前記レプリカ回路は、実質的に構成的に前記第1のレグと同一であり、レプリカ電流を電源ノードから前記グラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされ、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されていることと、
を備えた方法。
[11]前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに前記第1の電流の流れをイネーブルにすることによって前記第1の電流をコントロールし、前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに前記第1の電流の流れをディセーブルにすることによって前記第1の電流をコントロールする
[10]の方法。
[12]前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲート上に受け取られる
[10]の方法。
[13]前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲート上に受け取られる
[10]の方法。
[14]チャージポンプ出力ノードと、
第1のチャージポンプ入力信号が第1のロジックレベルを有しているときに、前記チャージポンプ出力ノードから第1の電流ミラー電流を伝導させる第1の電流ミラー回路と、
第2のチャージポンプ入力信号が第2のロジックレベルを有しているときに、前記チャージポンプ出力ノードに第2の電流ミラー電流を伝導させる第2の電流ミラー回路と、
前記第1の電流ミラー回路の一部分のレプリカである第1のレプリカ回路であって、前記第1のレプリカ回路は、前記第1のチャージポンプ入力信号の反転バージョンが前記第1のロジックレベルを有しているときに第1のレプリカ電流を伝導させ、前記第1のレプリカ回路のトランジスタのゲートは、前記第1の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第1のレプリカ回路と、
前記第2の電流ミラー回路の一部分のレプリカである第2のレプリカ回路であって、前記第2のレプリカ回路は、前記第2のチャージポンプ入力信号の反転バージョンが前記第2のロジックレベルを有しているときに第2のレプリカ電流を伝導させ、前記第2のレプリカ回路のトランジスタのゲートは、前記第2の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第2のレプリカ回路と、
を備えたチャージポンプ。
[15]前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第1のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをイネーブルにすることによって前記第1の電流ミラー電流をコントロールし、前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第2のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをディセーブルにすることによって前記第1の電流ミラー電流をコントロールする
[14]のチャージポンプ。
[16]前記第1のチャージポンプ入力信号、前記第1のチャージポンプ入力信号の反転バージョン、前記第2のチャージポンプ入力信号、及び前記第2のチャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
[14]のチャージポンプ。
[17]チャージポンプ出力ノードと、
チャージポンプ入力信号を受ける第1のチャージポンプ入力ノードと、
前記チャージポンプ入力信号の反転バージョンを受ける第2のチャージポンプ入力ノードと、
バイアスノードを有する電流ミラーであって、前記チャージポンプ入力信号の遷移に応答して前記チャージポンプ出力ノードからグラウンドノードへの電流の流れを始めるように適合され、前記チャージポンプ入力信号の前記遷移と前記バイアスノード上の電圧との間に第1のカップリング効果がある電流ミラーと、
前記チャージポンプ入力信号の反転バージョンの遷移と前記バイアスノード上の電圧との間の第2のカップリング効果を誘起することによって、前記電流ミラーの前記バイアスノード上の電圧ディスターバンスを減少させる手段であって、前記第1及び第2のカップリング効果は反対の大きさである手段と、
を備えた装置。
[18]前記手段は、前記第1及び第2のカップリング効果が実質的に互いにキャンセルされるように前記第2のカップリング効果を誘起する
[17]の装置。
[19]前記第1のカップリング効果は、前記第1のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含み、前記第2のカップリング効果は、前記第2のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含む
[17]の装置。
[20]前記装置は、位相検出器から前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンを受けるチャージポンプである
[17]の装置。
Claims (20)
- 第1のレグ及び第2のレグを含む電流ミラー回路であって、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流はチャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されている電流ミラー回路と、
実質的に構成的に前記第1のレグと同一であるレプリカ回路であって、前記レプリカ回路は前記チャージポンプ入力信号の反転バージョンを受け、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されているレプリカ回路と、
を備えた装置。 - 前記レプリカ回路は、レプリカ電流を電源ノードからグラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされる
請求項1の装置。 - 前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲートに与えられる
請求項2の装置。 - 前記レプリカ回路の前記トランジスタのドレインは、グラウンドノード、電源電圧ノード、及び直流(DC)電圧をキャリーするノードからなるグループから選択されるノードに結合される
請求項1の装置。 - 前記第1の電流は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに流れ、前記第1の電流は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに流れない
請求項1の装置。 - 前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲートに与えられる
請求項1の装置。 - 前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記レプリカ回路は、ゲートが前記バイアスノードに結合された前記トランジスタとスイッチトランジスタとを含み、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記スイッチトランジスタのゲートに与えられ、前記第1のレグの前記ミラートランジスタとゲートが前記バイアスノードに結合された前記レプリカ回路の前記トランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタであり、前記第1のレグの前記スイッチトランジスタと前記レプリカ回路の前記スイッチトランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するNチャネルトランジスタである
請求項1の装置。 - 第1のレグ及び第2のレグを含む第2の電流ミラー回路であって、前記第1のレグを通って前記電源ノードから前記チャージポンプ出力ノードに流れる第3の電流は、前記電源ノードから前記第2のレグを通って流れる第4の電流にミラーされ、前記第3の電流は第2のチャージポンプ入力信号によってコントロールされ、前記第2の電流ミラー回路の前記第2のレグのミラートランジスタのゲートは、第2のバイアスノード及び前記第2の電流ミラー回路の前記第1のレグのミラートランジスタのゲートに結合されている第2の電流ミラー回路と、
実質的に構成的に前記第2の電流ミラー回路の前記第1のレグと同一であり、第2のレプリカ電流を前記電源ノードから前記グラウンドノードに伝導させる第2のレプリカ回路であって、前記第2のレプリカ電流は前記第2のチャージポンプ入力信号の反転バージョンによってコントロールされ、前記第2のレプリカ回路のトランジスタのゲートは前記第2のバイアスノードに結合されている第2のレプリカ回路と、
をさらに備えた請求項1の装置。 - 前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
請求項1の装置。 - チャージポンプ入力信号を電流ミラー回路上に受けることであって、前記電流ミラー回路は第1のレグ及び第2のレグを含み、前記第1のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第1の電流は、前記第2のレグを通って前記グラウンドノードに流れる第2の電流にミラーされ、前記第1の電流は前記チャージポンプ入力信号によってコントロールされ、前記第2のレグのミラートランジスタのゲートはバイアスノード及び前記第1のレグのミラートランジスタのゲートに結合されていることと、
前記チャージポンプ入力信号の反転バージョンをレプリカ回路上に受けることであって、前記レプリカ回路は、実質的に構成的に前記第1のレグと同一であり、レプリカ電流を電源ノードから前記グラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされ、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されていることと、
を備えた方法。 - 前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第1のロジックレベルを有しているときに前記第1の電流の流れをイネーブルにすることによって前記第1の電流をコントロールし、前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第2のロジックレベルを有しているときに前記第1の電流の流れをディセーブルにすることによって前記第1の電流をコントロールする
請求項10の方法。 - 前記第1のレグは、前記第1のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第1の電流は、前記チャージポンプ出力ノードから前記第1のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲート上に受け取られる
請求項10の方法。 - 前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第2のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第2のトランジスタのゲート上に受け取られる
請求項10の方法。 - チャージポンプ出力ノードと、
第1のチャージポンプ入力信号が第1のロジックレベルを有しているときに、前記チャージポンプ出力ノードから第1の電流ミラー電流を伝導させる第1の電流ミラー回路と、
第2のチャージポンプ入力信号が第2のロジックレベルを有しているときに、前記チャージポンプ出力ノードに第2の電流ミラー電流を伝導させる第2の電流ミラー回路と、
前記第1の電流ミラー回路の一部分のレプリカである第1のレプリカ回路であって、前記第1のレプリカ回路は、前記第1のチャージポンプ入力信号の反転バージョンが前記第1のロジックレベルを有しているときに第1のレプリカ電流を伝導させ、前記第1のレプリカ回路のトランジスタのゲートは、前記第1の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第1のレプリカ回路と、
前記第2の電流ミラー回路の一部分のレプリカである第2のレプリカ回路であって、前記第2のレプリカ回路は、前記第2のチャージポンプ入力信号の反転バージョンが前記第2のロジックレベルを有しているときに第2のレプリカ電流を伝導させ、前記第2のレプリカ回路のトランジスタのゲートは、前記第2の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第2のレプリカ回路と、
を備えたチャージポンプ。 - 前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第1のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをイネーブルにすることによって前記第1の電流ミラー電流をコントロールし、前記第1のチャージポンプ入力信号は、前記第1のチャージポンプ入力信号が前記第2のロジックレベルを有しているときに前記第1の電流ミラー電流の流れをディセーブルにすることによって前記第1の電流ミラー電流をコントロールする
請求項14のチャージポンプ。 - 前記第1のチャージポンプ入力信号、前記第1のチャージポンプ入力信号の反転バージョン、前記第2のチャージポンプ入力信号、及び前記第2のチャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
請求項14のチャージポンプ。 - チャージポンプ出力ノードと、
チャージポンプ入力信号を受ける第1のチャージポンプ入力ノードと、
前記チャージポンプ入力信号の反転バージョンを受ける第2のチャージポンプ入力ノードと、
バイアスノードを有する電流ミラーであって、前記チャージポンプ入力信号の遷移に応答して前記チャージポンプ出力ノードからグラウンドノードへの電流の流れを始めるように適合され、前記チャージポンプ入力信号の前記遷移と前記バイアスノード上の電圧との間に第1のカップリング効果がある電流ミラーと、
前記チャージポンプ入力信号の反転バージョンの遷移と前記バイアスノード上の電圧との間の第2のカップリング効果を誘起することによって、前記電流ミラーの前記バイアスノード上の電圧ディスターバンスを減少させる手段であって、前記第1及び第2のカップリング効果は反対の大きさである手段と、
を備えた装置。 - 前記手段は、前記第1及び第2のカップリング効果が実質的に互いにキャンセルされるように前記第2のカップリング効果を誘起する
請求項17の装置。 - 前記第1のカップリング効果は、前記第1のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含み、前記第2のカップリング効果は、前記第2のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含む
請求項17の装置。 - 前記装置は、位相検出器から前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンを受けるチャージポンプである
請求項17の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/763,418 | 2010-04-20 | ||
US12/763,418 US8330511B2 (en) | 2010-04-20 | 2010-04-20 | PLL charge pump with reduced coupling to bias nodes |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506279A Division JP5989636B2 (ja) | 2010-04-20 | 2011-04-20 | バイアスノードへの低減されたカップリングを有するpllチャージポンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015181250A true JP2015181250A (ja) | 2015-10-15 |
Family
ID=44065305
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506279A Active JP5989636B2 (ja) | 2010-04-20 | 2011-04-20 | バイアスノードへの低減されたカップリングを有するpllチャージポンプ |
JP2015095184A Pending JP2015181250A (ja) | 2010-04-20 | 2015-05-07 | バイアスノードへの低減されたカップリングを有するpllチャージポンプ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506279A Active JP5989636B2 (ja) | 2010-04-20 | 2011-04-20 | バイアスノードへの低減されたカップリングを有するpllチャージポンプ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8330511B2 (ja) |
EP (1) | EP2561616B1 (ja) |
JP (2) | JP5989636B2 (ja) |
KR (1) | KR101537147B1 (ja) |
CN (1) | CN102870328B (ja) |
WO (1) | WO2011133699A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8710907B2 (en) | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
US8710909B2 (en) * | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
TWI499215B (zh) * | 2012-10-17 | 2015-09-01 | Mstar Semiconductor Inc | 充放電電路以及使用此充放電電路的鎖相迴路電路 |
US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
US9130575B2 (en) | 2013-03-14 | 2015-09-08 | Samsung Electronics Co., Ltd. | Communication system with charge pump mechanism and method of operation thereof |
CN103259984B (zh) * | 2013-05-07 | 2016-04-27 | 上海华力微电子有限公司 | Cmos电荷泵电路 |
US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
EP3248388B1 (en) * | 2015-01-20 | 2020-03-11 | TDK Corporation | Impedance circuit for a charge pump arrangement and charge pump arrangement |
US9490696B2 (en) * | 2015-02-09 | 2016-11-08 | Qualcomm Incorporated | Charge pump with switching gate bias |
US9473022B2 (en) * | 2015-02-10 | 2016-10-18 | Qualcomm Incorporated | Self-biased charge pump |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
US9991896B2 (en) * | 2016-08-09 | 2018-06-05 | Synopsys, Inc. | Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction |
CN112165249B (zh) * | 2020-09-08 | 2022-03-15 | 浙江大学 | 宽输出电压范围低电流失配的电荷泵电路设计方法及应用 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2879763B2 (ja) * | 1989-06-27 | 1999-04-05 | ソニー株式会社 | Pllのチャージポンプ回路 |
US5334953A (en) * | 1993-07-22 | 1994-08-02 | Motorola, Inc. | Charge pump bias control in a phase lock loop |
US6107849A (en) * | 1998-08-25 | 2000-08-22 | Cadence Design Systems, Inc. | Automatically compensated charge pump |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
JP2000269807A (ja) * | 1999-03-16 | 2000-09-29 | Huabang Electronic Co Ltd | 位相ロックループおよび信号同期方法 |
KR100374631B1 (ko) * | 2000-06-09 | 2003-03-04 | 삼성전자주식회사 | 전하펌프 회로 |
KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
US6483358B2 (en) * | 2001-02-02 | 2002-11-19 | Broadcom Corporation | Low power, charge injection compensated charge pump |
US6529082B1 (en) * | 2001-10-11 | 2003-03-04 | International Business Machines Corporation | Dual mode charge pump |
JP2003218694A (ja) * | 2002-01-28 | 2003-07-31 | Sony Corp | チャージポンプ回路およびこれを用いたpll回路 |
US7012473B1 (en) | 2002-07-17 | 2006-03-14 | Athena Semiconductors, Inc. | Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on |
US6989698B2 (en) * | 2002-08-26 | 2006-01-24 | Integrant Technologies Inc. | Charge pump circuit for compensating mismatch of output currents |
FR2882871A1 (fr) * | 2005-03-01 | 2006-09-08 | Atmel Corp | Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee |
JP2007295180A (ja) * | 2006-04-24 | 2007-11-08 | Kawasaki Microelectronics Kk | チャージポンプ回路、それを用いたpll回路及びdll回路 |
US7812652B2 (en) * | 2009-01-16 | 2010-10-12 | Micron Technology, Inc. | Locked loops, bias generators, charge pumps and methods for generating control voltages |
-
2010
- 2010-04-20 US US12/763,418 patent/US8330511B2/en active Active
-
2011
- 2011-04-20 EP EP11716789.0A patent/EP2561616B1/en not_active Not-in-force
- 2011-04-20 JP JP2013506279A patent/JP5989636B2/ja active Active
- 2011-04-20 KR KR1020127030246A patent/KR101537147B1/ko active IP Right Grant
- 2011-04-20 CN CN201180019957.5A patent/CN102870328B/zh not_active Expired - Fee Related
- 2011-04-20 WO PCT/US2011/033297 patent/WO2011133699A1/en active Application Filing
-
2015
- 2015-05-07 JP JP2015095184A patent/JP2015181250A/ja active Pending
Non-Patent Citations (3)
Title |
---|
JPN6013060798; A. Maxim: 'Low-Voltage CMOS Charge-Pump PLL Architecture for Low Jitter Operation' Proceedings of the 28th European Solid-State Circuits Conference, 2002 , 20020924, pp.423 - 426 * |
JPN6016008880; A. Maxim: 'A low voltage, 10-2550MHz, 0.15mu CMOS, process and divider modulus independent PLL using zero-VT MO' Proceedings of the 29th European Solid-State Circuits Conference, 2003 , 20030916, pp.105 - 108, IEEE * |
JPN6016008882; A. Maxim, et al.: 'A low-jitter 125-1250-MHz process-independent and ripple-poleless 0.18-mum CMOS PLL based on a sampl' IEEE Journal of Solid-State Circuits Vol.36, No.11, pp.1673 - 1683, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
US20110254615A1 (en) | 2011-10-20 |
EP2561616B1 (en) | 2016-03-30 |
KR101537147B1 (ko) | 2015-07-15 |
EP2561616A1 (en) | 2013-02-27 |
JP5989636B2 (ja) | 2016-09-07 |
CN102870328B (zh) | 2016-05-11 |
US8330511B2 (en) | 2012-12-11 |
WO2011133699A1 (en) | 2011-10-27 |
JP2013526183A (ja) | 2013-06-20 |
CN102870328A (zh) | 2013-01-09 |
KR20130019428A (ko) | 2013-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5989636B2 (ja) | バイアスノードへの低減されたカップリングを有するpllチャージポンプ | |
US8699548B2 (en) | LO generation and distribution in a multi-band transceiver | |
US8503597B2 (en) | Method to decrease locktime in a phase locked loop | |
US20140241335A1 (en) | Phase-locked loop using dual loop mode to achieve fast resettling | |
KR20120101536A (ko) | 구성가능한 디지털-아날로그 위상 동기 루프 | |
Lad Kirankumar et al. | A dead-zone-free zero blind-zone high-speed phase frequency detector for charge-pump PLL | |
US20150318860A1 (en) | Low noise phase locked loops | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
US8305155B2 (en) | Phase locked loop circuit with variable voltage sources | |
US9473022B2 (en) | Self-biased charge pump | |
US8373481B2 (en) | Spur reduction technique for sampling PLL's | |
US8022740B2 (en) | Fast-response phase-locked loop charge-pump driven by low voltage input | |
US9088285B2 (en) | Dynamic divider having interlocking circuit | |
US9059686B2 (en) | Pseudo-CML latch and divider having reduced charge sharing between output nodes | |
US10270348B2 (en) | Synchronous switching regulator circuit | |
US20090289674A1 (en) | Phase-locked loop | |
US9473154B2 (en) | Semiconductor device and phase locked loop including the same | |
US9019029B2 (en) | Systems and methods for impedance switching | |
Li et al. | Zeroing of power supply noise sensitivity for ring oscillators operating from 1 to 4 GHz | |
KR101796877B1 (ko) | 전압 펌프 및 위상 동기 제어 장치 | |
JP3923826B2 (ja) | 無線受信回路 | |
US7518421B1 (en) | System and method for providing a kick back compensated charge pump with kicker capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161018 |