JP2013526183A

JP2013526183A - バイアスノードへの低減されたカップリングを有するｐｌｌチャージポンプ

Info

Publication number: JP2013526183A
Application number: JP2013506279A
Authority: JP
Inventors: ラグナサン、アシュウィン; ワドファ、サメーア; ペドラリ−ノイ、マルツィオ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-04-20
Filing date: 2011-04-20
Publication date: 2013-06-20
Anticipated expiration: 2031-04-20
Also published as: CN102870328A; WO2011133699A1; EP2561616A1; JP5989636B2; CN102870328B; US8330511B2; KR20130019428A; KR101537147B1; EP2561616B1; JP2015181250A; US20110254615A1

Abstract

チャージポンプは、ＵＰ電流ミラー及びＤＮ電流ミラーを含む。ＵＰ電流ミラーは、入力ＵＰ信号によってコントロールされ、出力ノード上にチャージを供給する。ＤＮ電流ミラーは、入力ＤＮ信号によってコントロールされ、出力ノードからチャージを引き出す。入力ＵＰ及びＤＮ信号は、ＰＬＬ内の位相検出器から受け取られる。ＵＰ及びＤＮ電流ミラーのバイアスノード上のディスターバンスを防止するため、ＵＰ及びＤＮ電流ミラーの一部分のレプリカ回路が設けられる。各レプリカ回路は、対応する電流ミラーのバイアスノードに結合され、電流ミラーをコントロールする入力信号とは反対の極性の入力信号によってコントロールされ、電流ミラーのスイッチングによって生成されるディスターバンスを妨害する傾向にあるディスターバンスをレプリカ回路が生成する。

Description

開示された実施形態は、チャージポンプに関し、特にフェイズロックループ（ＰＬＬ）に用いられるチャージポンプに関する。

ＰＬＬは、多くのアプリケーションで使用され、セルラー電話の受信機及び送信機のローカルオシレータでの使用を含む。セルラー電話のローカルオシレータ内等のＰＬＬは、デジタル相補的金属酸化物半導体（ＣＭＯＳ）製造プロセスを用いてしばしばインプリメントされ、しばしばリングタイプの電圧制御発振器（ＶＣＯ）をふくみ、それはインバータ遅延エレメントによって構築される。そのようなＶＣＯは、ナノメータＣＭＯＳプロセスを用いてインプリメントされたときに、典型的にはハイゲインを有する。ハイゲインＶＣＯを用いるＰＬＬは、ループフィルタキャパシタンスを増加させることによって、或いはチャージポンプ電流を減少させることによって、安定化させることができる。ループフィルタキャパシタンスの所与の値に対し、これらのＶＣＯトポロジーを用いるＰＬＬは、大きなＶＣＯゲインを補償するために、チャージポンプ電流の低い値を用いることを制限される。所望の動作特性を有して低電流レベルで動作するチャージポンプを構築することは、チャレンジングである。低電流レベルでのチャージポンプパフォーマンスは、２次効果に対してセンシティブであるかもしれず、他のノードへのバイアスノードの望ましくないカップリングに悩まされるかもしれない。

図１（従来技術）は、ＰＬＬ内の典型的なチャージポンプ１の回路図である。チャージポンプ１は、アップチャージポンプコントロール信号（ＵＰＢ）を入力ノード２上に受け、ダウンチャージポンプコントロール信号（ＤＮ）を入力ノード３上に受ける。信号ＵＰＢは、チャージポンプアップ電流（ＩＵＰ）をコントロールし、信号ＤＮは、チャージポンプダウン電流（ＩＤＮ）をコントロールする。ノード５及び６は、バイアスノードである。チャージポンプ１は、アップ電流（ＩＵＰ）を伝導させることによってチャージポンプ出力ノード４上にチャージを供給し、ダウン電流（ＩＤＮ）を伝導させることによってチャージポンプ出力ノード４からチャージを移動させる。結果としてのチャージポンプ電流パルストレイン信号ＩＣＰは、典型的には、パルスを積分することによって直流（ＤＣ）信号を発生させるループフィルタに供給される。ＤＣ信号は、ＰＬＬのＶＣＯに供給されＶＣＯをコントロールする。チャージポンプ１のようなチャージポンプは、低電流レベルで動作するとき、望ましくないロウゲインであり、非線形の動作特性を呈するように考えられる。

チャージポンプは、ＵＰ電流ミラー回路及びＤＮ電流ミラー回路を含んでいる。ＵＰ電流ミラー回路は、入力ＵＰＢ信号を受け、入力ＵＰＢ信号に応答してチャージポンプ出力ノード上にチャージを供給する。ＤＮ電流ミラー回路は、入力ＤＮ信号を受け、入力ＤＮＢ信号に応答してチャージポンプ出力ノードからチャージを引き入れる。入力ＵＰＢ及びＤＮ信号は、例えば、フェイズロックループ（ＰＬＬ）内の位相周波数検出器（ＰＦＤ）から受けられるかもしれない。そうしなければ起こるかもしれないＵＰ及びＤＮ電流ミラー回路のバイアスノード上のバイアス電圧に対する望ましくないディスターバンスを防止するために、ＵＰ及びＤＮ電流ミラー回路の一部分のレプリカ回路が設けられる。各レプリカ回路は、対応する電流ミラー回路のバイアスノードに結合され、電流ミラー回路のスイッチングによって生成される望ましくないディスターバンスを妨害する傾向にあるディスターバンスをレプリカ回路が生成するように、電流ミラー回路がスイッチする方法（way）と反対の仕方（opposite fashion）でスイッチするようにコントロールされる。

一実施形態において、電流ミラー回路は、第１のレグ（leg）及び第２のレグを含む。第１のレグは、チャージポンプ出力ノードに結合され、第１のレグ内の電流の流れは入力信号によってコントロールされる。入力信号が第１のデジタルロジックレベルを有しているとき、第１のレグ内の電流は流れることを許容されるが、入力信号が第２のデジタルロジックレベルを有しているとき、第１のレグ内に電流は流れない。流れることを許容されているときの第１のレグ内のミラーされた電流（mirrored current）の大きさは、第２のレグ内の電流の大きさによって決定される。レプリカ回路は、第１のレグのレプリカであるが、レプリカ回路は、第１のレグをコントロールする入力信号とは反対の極性の信号によってコントロールされる。第１及び第２のレグ内のミラートランジスタのゲートは、電流ミラーの方式で互いに結合され、レプリカ回路内のトランジスタのゲートにも結合されている。チャージポンプは、例えば、ＵＰ電流ミラー回路に結合された第１のレプリカ回路を含むかもしれず、ＤＮ電流ミラー回路に結合された第２のレプリカ回路を含むかもしれない。

いくつかの実施形態において、レプリカ回路は、対応する電流ミラー回路が電流を伝導させる方向（way）と同様にして（similar fashion）（例えば、電源ノード（supply node）からチャージポンプ出力ノード、或いはチャージポンプ出力ノードからグラウンドノード）、電流を伝導させる（例えば、電源ノードからグラウンドノード）。他の実施形態において、レプリカ回路は、電源ノード及びグラウンドノード以外のＤＣ電圧ノードに及び／又はから電流を伝導させる。さらに他の実施形態において、レプリカ回路は、入力スイッチング信号を受けるが、レプリカ回路は、実質的なレプリカ電流を伝導させない。

前述はサマリーであり、それ故、詳細の必要性、単純性、一般性及び排除性を含み、その結果、当業者は、サマリーは例証だけであり、いかなる限定も目的としていないことを了解するであろう。クレームによって規定されるような、他の視点、発明的な特徴、及びここで説明されるデバイス及び／又はプロセスの効果は、ここで明らかにされる非限定的な詳細な説明において明らかになるであろう。

図１（従来技術）は、ＰＬＬ内の典型的なチャージポンプの回路図である。図２は、一視点にしたがったモバイル通信デバイス１００の一タイプの非常に単純化されたハイレベルブロック図である。図３は、図２のＲＦトランシーバ集積回路１０３のより詳細なブロック図である。図４は、図３のローカルオシレータ１０６をさらに詳細に示した回路図である。図５は、図４のＰＦＤ１３８、チャージポンプ１３９及びループフィルタ１３４をさらに詳細に示した回路図である。図６は、図５のＰＦＤ１３８、チャージポンプ１３９及びループフィルタ１３４の動作を示す理想化された波形の図である。図７は、図５のさらに詳細なチャージポンプ１３９の第１の実施形態を示した回路図である。図８は、チャージポンプ１３９の動作に影響する傾向にあるカップリングの一タイプを示すチャージポンプ１３９の回路図である。図９は、チャージポンプ入力信号の遷移によって引き起こされるチャージポンプバイアスノード上の電圧ディスターバンスを示した波形図である。図１０は、電力消費がより少ない図５のチャージポンプ１３９の第２の実施形態を示した回路図である。図１１は、一視点にしたがった方法の単純化されたフローチャートである。

図２は、一視点にしたがったモバイル通信デバイス１００の非常に単純化されたハイレベルブロック図である。この例において、モバイル通信デバイス１００は、セルラー電話である。セルラー電話は、アンテナ１０２と、２つの集積回路１０３及び１０４とを含んでいる（いくつかの他のコンポーネントは図示されていない）。集積回路１０４は、“デジタルベースバンド集積回路”と呼ばれる。集積回路１０３は、無線周波数（ＲＦ）トランシーバ集積回路である。ＲＦトランシーバ集積回路１０３は、送信機と受信機を含むために、“トランシーバ”と呼ばれる。

図３は、図２のＲＦトランシーバ集積回路１０３のより詳細なブロック図である。受信機は、いわゆる“受信チェイン”１０５と、ローカルオシレータ（ＬＯ）１０６とを含んでいる。セルラー電話が受信をしているとき、高周波ＲＦ信号１０７がアンテナ１０２上に受信される。信号１０７からのインフォメーションは、デュプレクサ１０８、マッチングネットワーク１０９、及び受信チェイン１０５を通って通過する。信号１０７は、ロウノイズ増幅器（ＬＮＡ）１１０によって増幅され、ミキサ１１によって周波数がダウンコンバートされる。結果としてのダウンコンバートされた信号は、ベースバンドフィルタ１１２によってフィルタされ、デジタルベースバンド集積回路１０４へと通過する。デジタルベースバンド集積回路１０４内のアナログ−デジタルコンバータ１１３は、信号をデジタル形式に変換し、結果としてのデジタル情報は、デジタルベースバンド集積回路１０４内のデジタル回路によって処理される。デジタルベースバンド集積回路１０４は、ローカルオシレータ出力１１４からミキサ１１１に供給されるローカルオシレータ（ＬＯ）信号の周波数をコントロールすることによって、受信機をチューニングする。

セルラー電話が送信をしているとすると、送信されるインフォメーションは、デジタルベースバンド集積回路１０４内のデジタル−アナログコンバータ（ＤＡＣ）１１５によってアナログ形式に変換され、ＲＦトランシーバ集積回路１０３内の“送信チェイン”１１６に供給される。ベースバンドフィルタ１１７は、デジタル−アナログ変換プロセスに起因するノイズをフィルタする。ローカルオシレータ１１９のコントロール下のミキサブロック１１８は、信号を高周波信号にアップコンバートする。ドライバ増幅器１２０及び外部電力増幅器１２１は、アンテナ１０２をドライブするために高周波信号を増幅し、高周波ＲＦ信号１２２がアンテナ１０２から送信されるようにする。デジタルベースバンド集積回路１０４は、ローカルオシレータ出力１２３からミキサ１１８に供給されるローカルオシレータ信号の周波数をコントロールすることによって、送信機をコントロールする。デジタルベースバンド集積回路１０４は、デジタルバス１２４、バスインターフェース１２５、及びコントロールライン１２６及び１２７を通る適切なコントロールインフォメーションを送ることにより、ローカルオシレータ１０６及び１１９をコントロールする。

図４は、図３のさらに詳細なローカルオシレータ１０６を示した回路図である。ローカルオシレータ１０６は、リファレンスクロック信号ＸＯのソース１２８と、フェイズロックループ（ＰＬＬ）１２９とを含んでいる。ソース１２８は、クリスタルオシレータであるかもしれず、或いはオシレータの一部であるかもしれず、或いはリファレンスクロック信号ＸＯが通信されるコンダクタのようなリファレンスクロック信号ＸＯの他のソースであるかもしれない。ソース１２８は、位相−周波数検出器（ＰＦＤ）１３８の第１の入力リード１４４上へリファレンスクロック信号ＸＯを供給する。コンダクタ１２６を介して受け取られるコントロールインフォメーションは、ループディバイダ１３６をコントロールするために用いられる。ループディバイダ１３６は、コンダクタ１４１上のマルチビットデジタル除数（divisor）値によって、シングルビットのローカルオシレータ出力信号ＬＯを周波数分割し、結果としての分周されたシングルビットのフィードバック信号ＤＩＶＯＵＴを、コンダクタ１４２及びＰＦＤ１３８の第２の入力リード１４３に出力する。ＰＬＬ１２９は、位相−周波数検出器（ＰＦＤ）１３８、チャージポンプ１３９、ループフィルタ１３４、電圧制御発振器（ＶＣＯ）１３５、及びループディバイダ１３６を含んでいる。ＰＦＤ１３８は、リファレンスクロック信号ＸＯを第１の入力リード１４４に受け、フィードバックＤＩＶＯＵＴ信号を第２の入力リード１４３に受ける。これらの信号から、ＰＦＤ１３８は、アップチャージポンプコントロール信号（ＵＰ）及びダウンチャージポンプコントロール信号（ＤＮ）を発生させる。ＵＰ及びＤＮ信号は、それぞれ、コンダクタ１４５及び１４６を介して、チャージポンプ１３９に供給される。

図５は、ＰＦＤ１３８、チャージポンプ１３９、及びループフィルタ１３４のさらに詳細を示した回路図である。ＰＦＤ１３８は、第１のフリップフロップ１４７、第２のフリップフロップ１４８、及びＡＮＤゲート１４９を含んでいる。図５の回路は、用いることのできるＰＦＤ回路の一例である。この特定の回路は、ここではインストラクショナルな目的に対して示される。

正位相の状態において、ＰＦＤ１３８は以下のように働く。もし信号ＸＯ及びＤＩＶＯＵＴが最初にハイデジタルロジックレベルであり、もしフリップフロップ１４７及び１４８がリセットされ、ロウデジタルロジックレベルを出力しているとすると、ＡＮＤゲート１４９は、ロウデジタルロジックレベルを出力し、フリップフロップ１４７及び１４８は、リセットされている状態ではない。もし信号ＸＯがハイデジタルロジックレベルに遷移すると、フリップフロップ１４７はセットされ、ＵＰ信号はハイデジタルロジックレベルにアサートされる。コンディションは、信号ＤＩＶＯＵＴがハイに遷移するまで持続する。信号ＤＩＶＯＵＴがハイに遷移するとき、フリップフロップ１４８はセットされ、信号ＤＮはハイにアサートされる。信号ＤＮがハイに遷移するとき、ＡＮＤゲート１４９の入力に供給されるＵＰ及びＤＮ信号はハイである。ＡＮＤゲート１４９は、デジタルロジックハイの値を出力し、それはフリップフロップ１４７及び１４８を非同時的にリセットする。信号ＵＰ及びＤＮは、ロウデジタルロジックレベルを有するように素早くディアサートされる。信号ＤＮのロウからハイへの遷移のすぐ後のポイントにおいて、ＰＦＤ１３８はリセットコンディションであり、他の立ち上がりエッジコンディションの位相を測定する用意をしている。信号ＤＮがハイにアサートされる時間の量は、ＡＮＤゲート１４９を通してフリップフロップ１４７及び１４８が非同時的にリセットされるのに必要とされる時間の量である。信号ＵＰがハイにアサートされる時間の量は、しかしながら、ＸＯの立ち上がりエッジ及びＤＩＶＯＵＴの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、信号ＵＰがハイにアサートされるのが長い。

負位相の状態において、ＰＦＤ１３８は以下のように働く。もし信号ＸＯ及びＤＩＶＯＵＴが最初にロウデジタルロジックレベルであり、もしフリップフロップ１４７及び１４８がリセットされ、ロウデジタルロジックレベルを出力し、もし信号ＤＩＶＯＵＴが信号ＸＯよりも前にハイデジタルロジックレベルに遷移すると、フリップフロップ１４８はセットされる。ＤＮ信号は、ハイにアサートされる。コンディションは、信号ＸＯがハイに遷移するまで持続する。信号ＸＯがハイに遷移するとき、フリップフロップ１４７はセットされ、信号ＵＰはハイにアサートされる。このポイントにおいて、信号ＵＰ及びＤＮはハイである。ＡＮＤゲート１４９は、ハイデジタルロジックレベルを出力し、それはフリップフロップ１４７及び１４８を非同時的にリセットする。信号ＵＰ及びＤＮは、ロウデジタルロジックレベルを有するようにディアサートされる。ＰＦＤ１３６は、他の立ち上がりエッジコンディションを測定するように用意される。信号ＵＰがハイにアサートされる時間の量は、ＡＮＤゲート１４９を通してフリップフロップ１４７及び１４８を非同時的にリセットするのに必要とされる時間の量である。信号ＤＮがハイにアサートされる時間の量は、しかしながら、ＸＯの立ち上がりエッジ及びＤＩＶＯＵＴの立ち上がりエッジ間の位相差に依存して変化する。位相差が大きいほど、ＤＮがハイにアサートされるのが長い。

図５のチャージポンプ１３９の例証は、単純化されたものである。単純化において、チャージポンプ１３９は、第１のスイッチ１５２及び第２のスイッチ１５３を含み、それらは、それぞれ、ＰＦＤによって発生したＵＰＢ及びＤＮ信号によってコントロールされる（すなわち、オン及びオフにスイッチするようにコントロールされる）。チャージポンプ１３９は、第１の電流源１５８及び第２の電流源１５９をさらに含んでいる。第１のスイッチ１５２は、ＩＵＰ電流の流れをコントロールし、第２のスイッチ１５３は、ＩＤＮ電流の流れをコントロールする。ＰＦＤ１３８によって発生したＵＰＢ信号は、コンダクタ１５１及びコントロールスイッチ１５２を介して供給される。ＰＦＤ１３８によって発生したＤＮ信号は、コンダクタ１４６及びコントロールスイッチ１５３を介して供給される。ＰＦＤ１３９はさらに、コンダクタ１５１を介して信号ＵＰＢを、コンダクタ１５０を介して信号ＤＮＢを、チャージポンプ１３０に供給する。信号ＵＰ及びＤＮＢは、レプリカ回路（図５では図示されない）をコントロールする。コンダクタ１５１を介して受け取られたコントロール信号ＵＰＢがロウデジタルロジック値を有しているとき、電流ＩＵＰは、電源ノード１６７から、第１のスイッチ１５２、第１の電流源１５８を通して、コンダクタ１５６に流れる。コンダクタ１４６を介して受け取られたコントロール信号ＤＮがハイデジタルロジックレベルを有しているとき、チャージは、コンダクタ１５６から、第２の電流源１５９、第２のスイッチ１５３を通して、グラウンドノード１６８に流れる。もし、立ち上がりＸＯ／ＤＩＶＯＵＴエッジコンディションの位相測定の最中に、信号ＤＮがハイであるよりも長く信号ＵＰがハイである（ＵＰＢがロウである）とすると、ＩＤＮ電流を介してコンダクタ１５６から移動するよりも多くのチャージが、ＩＵＰ電流を介してコンダクタ１５６に供給される。その結果は、正電流ＩＣＰのパルスである。もし、一方、立ち上がりＸＯ／ＤＩＶＯＵＴエッジコンディションの位相測定の最中に、信号ＵＰがハイであるよりも長く信号ＤＮがハイであるとすると、ＩＤＮ電流によってコンダクタ１５６から移動するよりも少ないチャージが、ＩＵＰ電流を介してコンダクタ１５６に供給される。その結果は、負電流ＩＣＰのパルスである。正及び負のＩＣＰパルスはともに、チャージポンプ電流パルストレイン（train）信号ＩＣＰを構成する。パルストレイン信号ＩＣＰは、コンダクタ１５６を介してループフィルタ１３４に供給される。この例において、ループフィルタ１３４はロウパスフィルタである。ロウパスフィルタリングパルストレイン信号ＩＣＰの後に、ループフィルタ１３４は、図５に示されるように、コンダクタ１５７を介して信号ＶＣＯＩＮを供給する。図５に示されたループフィルタ１３４は、ここではイラストレーション目的に対して与えられる単純化されたものである。

図６は、図５の回路の動作を示した理想化された波形の図である。図６の左側の波形は、正位相コンディションを示している。信号ＵＰのパルス１６１は、電流ＩＣＰの正パルス１６３に起因する信号ＤＮのパルス１６２よりも長い。図６の右側の波形は、負位相コンディションを示している。信号ＵＰのパルス１６４は、電流ＩＣＰの負パルス１６６に起因する信号ＤＮのパルス１６５よりも短い。

図７は、図５のチャージポンプ１３９をさらに詳細に示した回路図である。チャージポンプ１３９は、ＤＮ電流ミラー回路１８１、ＵＰ電流ミラー回路１８２、ＤＮ第１レグ（leg）レプリカ回路１８３、ＵＰ第１レグレプリカ回路１８４、ＤＮ電流源１８５、及びＵＰ電流源１８６を含んでいる。チャージポンプ１３９は、チャージポンプ電流パルストレイン信号ＩＣＰを、チャージポンプ出力ノード１９３上に出力する。コンダクタ１５６は、チャージポンプ出力ノード１９３の一部分である
ＤＮ電流ミラー回路１８１は、第１のレグ１９５、第２のレグ１９６、及びキャパシタ１９７を含んでいる。第１のレグ１９５は、Ｎチャネルミラートランジスタ２０１及びＮチャネルスイッチトランジスタ２０２を含んでいる。ミラートランジスタ２０１のゲートは、ＤＮバイアスノード１９８に結合されている。スイッチトランジスタ２０２のゲートは、コンダクタ１４６に結合され、信号ＤＮによってコントロールされている。ミラートランジスタ２０１及びミラートランジスタ２０３は、電流ミラーを形成している。スイッチトランジスタ２０２がターンオンすると、電源ノード１６７から、電流源１８５、及び第２のレグ１９６を通って流れる電流は、第１のレグ１９５上にミラーされ、電流ＩＤＮが、チャージポンプ出力ノード１９３から、第１のレグ１９５を通ってグラウンドノード１６８に流れる。

ＤＮ第１レグレプリカ回路１８３は、第１のＮチャネルトランジスタ２０４及び第２のＮチャネルトランジスタ２０５を含んでいる。第１のトランジスタ２０４及び第２のトランジスタ２０５は、幾何学及びレイアウトが、ＤＮ電流ミラー回路１８１の第１のレグ１９５のトランジスタと実質的に同一であるために、“レプリカ回路”を形成していると言える。それ故、第１のトランジスタ２０４は、ミラートランジスタ２０１と同一の幅及び長さ寸法を有しており、第２のトランジスタ（或いは、スイッチトランジスタ）２０５は、スイッチトランジスタ２０２と同一の幅及び長さ寸法を有している。第１のトランジスタ２０４のゲートは、電流ミラー回路１８１のバイアスノード１９８に結合されている。第２のトランジスタ２０５のゲートは、コンダクタ１５０に結合され、信号ＤＮＢによってコントロールされる。信号ＤＮＢがハイにアサートされ、バイアスノード１９８の電圧が第１のトランジスタ２０４をターンオンさせるのに十分であるとすると、レプリカ電流２０６は、電源ノード１６７から、第１のトランジスタ２０４、第２のトランジスタ２０５を通って、グラウンドノード１６８に流れる。

ＵＰ電流ミラー回路１８２は、第１のレグ２１１、第２のレグ２１２、及びキャパシタ２１３を含んでいる。第１のレグ２１１は、Ｐチャネルミラートランジスタ２１５及びＰチャネルスイッチトランジスタ２１６を含んでいる。ミラートランジスタ２１５のゲートは、ＵＰバイアスノード２１４に結合されている。スイッチトランジスタ２１６のゲートは、コンダクタ１５１に結合され、信号ＵＰの反転バージョン（inverted version）である信号ＵＰＢによってコントロールされている。第２のレグ２１２は、Ｐチャネルミラートランジスタ２１７を含んでいる。ミラートランジスタ２１７のゲートは、バイアスノード２１４に結合されている。ミラートランジスタ２１５及びミラートランジスタ２１７は、電流ミラーを形成している。スイッチトランジスタ２１６がターンオンすると、電源ノード１６７から第２のレグ２１２を通って流れる電流は、第１のレグ２１１上にミラーされ、電流ＩＵＰが、電源ノード１６７から、第１のレグ２１１を通って、チャージポンプ出力ノード１９３に流れる。

ＵＰ第１レグレプリカ回路１８４は、第１のＰチャネルトランジスタ２１８及び第２のＰチャネルトランジスタ２１９を含んでいる。第１のトランジスタ２１８及び第２のトランジスタ２１９は、幾何学及びレイアウトが、ＵＰ電流ミラー回路１８２の第１のレグ２１１のトランジスタと実質的に同一であるために、“レプリカ回路”を形成していると言える。それ故、第１のトランジスタ２１８は、ミラートランジスタ２１５と同一の幅及び長さ寸法を有しており、第２のトランジスタ（或いは、スイッチトランジスタ）２１９は、スイッチトランジスタ２１６と同一の幅及び長さ寸法を有している。第１のトランジスタ２１８のソースは、第２のトランジスタ２１９のドレインに結合され、第１のトランジスタ２１８のドレインは、グラウンドノード１６８に結合されている。第１のトランジスタ２１８のゲートは、電流ミラー回路１８２のバイアスノード２１４に結合されている。第２のトランジスタ２１９のソースは、電源ノード１６７に結合されている。第２のトランジスタ２１９のゲートは、コンダクタ１４５に結合され、信号ＵＰによってコントロールされる。信号ＵＰが、ハイデジタルロジックレベルからロウデジタルロジックレベルに遷移し、バイアスノード２１４の電圧が第１のトランジスタ２１８をターンオンさせるのに十分低いとすると、レプリカ電流２２０は、電源ノード１６７から、第２のトランジスタ２１９、第１のトランジスタ２１８を通って、グラウンドノード１６８に流れる。

動作において、信号ＤＮがハイに向かうとき、電流ＩＤＮは、第１のレグ１９５を通って流される。電流ＩＤＮの大きさは、電流源１８５を流れる電流によって設定される。電流がＤＮ電流ミラー回路１８１を通って流されるとき、ＤＮバイアスノード１９８上に摂動（perturbation）があり、電流がＤＮ電流ミラー回路１８１を流れるのをストップさせられるとき、他の摂動がある。ＤＮバイアスノード１９８上の摂動の一例は、電圧ディスターバンス（disturbance）である。ＤＮ電流ミラー回路１８１と反対のやり方でスイッチするＤＮ第１レグレプリカ回路１８３を設けることにより（ＤＮ第１レグレプリカ回路１８３のトランジスタは、ＤＮ第１レグ回路１９５の対応するトランジスタのレプリカである）、ＤＮ電流ミラー回路１８１上でチューニングすることによって生じる電圧ディスターバンスは、第１レグレプリカ回路１８３がターンオフするときに、反対の電圧ディスターバンスによって妨害される。同様に、ＵＰ第１レグレプリカ回路１８４は、ＵＰ電流ミラー回路１８２をスイッチすることによって生じるＵＰバイアスノード２１４上の電圧ディスターバンスを妨害する（counteract）傾向にある。

図８は、チャージポンプ１３９の動作に影響する傾向にある寄生カップリングの一タイプを示すチャージポンプ１３９の回路図である。いくつかのケースにおいて、寄生キャパシタンスはチャージポンプ１３９内に存在し、ＤＮバイアスノード１９８及びＵＰバイアスノード２１４上の電圧ディスターバンスを引き起こす傾向にある。寄生カップリングは、ＤＮコンダクタ１４６及びＤＮバイアスノード１９８間に（寄生キャパシタンス２２１及び２２２を通して）存在する。それ故、コンダクタ１４６上のＤＮ信号が遷移するとき、ＤＮバイアスノード１９８上の電圧はディスターブされる。同様に、寄生カップリングは、ＵＰＢコンダクタ１５１及びＵＰバイアスノード２１４間に（寄生キャパシタンス２２３及び２２４を通して）存在する。それ故、コンダクタ１５１上のＵＰＢ信号が遷移するとき、ＵＰバイアスノード２１４上の電圧はディスターブされる。しかしながら、これは、そのような電圧ディスターバンスを引き起こす傾向にある現象の一タイプの単純化された説明にすぎない。実際には、動作において多くのカップリングメカニズムが存在する。

レプリカ回路１８３及び１８４は、バイアスノード１９８及び２１４上のこれらの電圧ディスターバンスの影響を減少させるために設けられている。ＤＮレプリカ回路１８３は、ＤＮＢコンダクタ１５０及びＤＮバイアスノード１９８間に（寄生キャパシタンス２２６及び２２５を通して）、寄生カップリングを展開させている。第１レグ回路１９５及びレプリカ回路１８３が同一であり、反対の極性の信号によってクロックされるため、信号ＤＮの遷移によって生じるＤＮバイアスノード１９８上のディスターバンスは、信号ＤＮＢの遷移の最中にレプリカ回路１８３によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。ノード１４６上のチャージポンプ入力信号ＤＮ及びバイアスノード１９８上の電圧の対応する遷移間のカップリング効果を妨害する、ノード１５０上のチャージポンプ入力信号ＤＮＢ及びバイアスノード１９８上の電圧の遷移間にカップリング効果が存在する。

同様に、ＵＰレプリカ回路１８４は、ＵＰコンダクタ１４５及びＵＰバイアスノード２１４間に（寄生キャパシタンス２２７及び２２８を通して）、寄生カップリングを展開させている。第１レグ回路２１１及びレプリカ回路１８４が同一であり、反対の極性の信号によってクロックされるため、信号ＵＰＢの遷移によって生じるＵＰバイアスノード２１４上のディスターバンスは、信号ＵＰの遷移の最中にレプリカ回路１８４によって生成される等しく且つ反対の電圧ディスターバンスによって妨害される傾向にある。

図９は、チャージポンプ入力信号ＤＮ及びＵＰＢの遷移の最中に生じるバイアスノード１９８及び２１４上の電圧ディスターバンスを示した波形図である。図７のチャージポンプ１３９の一動作例において、ロウデジタルロジックレベルからハイデジタルロジックレベルへの信号ＤＮの立ち上がり遷移（波形２３０）は、ＤＮバイアスノード１９８（図７参照）上の電圧ディスターバンスを生じさせる。ＤＮＢＩＡＳＮＯＤＥとラベルされた波形は、チャージポンプ１３９がレプリカ回路１８３とともに動作するとき、及びレプリカ回路１８３が含まれていないような他のケースのときに、信号ＤＮの遷移の最中に、時間（ナノ秒）に対してプロットされた図７のＤＮバイアスノード１９８上の電圧（ミリボルト）を示している。波形２３１は、チャージポンプ１３９がレプリカ回路１８３なしに動作しているとしたときの、ＤＮバイアスノード１９８の電圧を表している。波形２３２は、チャージポンプ１３９が図７のようなレプリカ回路１８３とともに動作しているとしたときの、ＤＮバイアスノード１９８の電圧を表している。波形２３１は、レプリカ回路が取り除かれて用いられないとした場合に、ＤＮバイアス電圧が約６２５ｍＶに下がることを示している。波形２３２は、レプリカ回路１８３が用いられているときに、ＤＮバイアス電圧が約６９０ｍＶに下がることを示している。それ故、ＤＮバイアスノード上の電圧ディスターバンスは、レプリカ回路１８３を用いることによって減少する。

同様に、ハイデジタルロジックレベルからロウデジタルロジックレベルへの信号ＵＰＢの立ち下がり遷移（波形２３３）は、ＵＰバイアスノード２１４上の電圧ディスターバンスを生じさせる。ＵＰＢＩＡＳＮＯＤＥとラベルされた波形は、チャージポンプ１３９がレプリカ回路１８４とともに動作するとき、及びレプリカ回路１８４が含まれていないような他のケースのときに、信号ＵＰＢの遷移の最中に、時間（ナノ秒）に対してプロットされた図７のＵＰバイアスノード２１４上の電圧（ミリボルト）を示している。波形２３４は、チャージポンプ１３９がレプリカ回路１８４なしに動作しているとしたときの、ＵＰバイアスノード２１４の電圧を表している。波形２３５は、チャージポンプ１３９が図７のようなレプリカ回路１８４とともに動作しているときの、ＵＰバイアスノード２１４の電圧を表している。波形２３４は、レプリカ回路１８４が取り除かれて用いられないときに、信号ＵＰＢの遷移上でＵＰバイアス電圧が約７００ｍＶに上がることを示している。波形２３５は、レプリカ回路１８４が用いられているときに、ＵＰバイアス電圧が約５２５ｍＶに上がることを示している。それ故、ＵＰバイアスノード上の電圧ディスターバンスは、レプリカ回路１８４を用いることによって減少する。

図１０は、電力消費が少ない図５のチャージポンプ１３９の第２の実施形態の回路図である。チャージポンプ２４１は、レプリカ回路１８３及び１８４が電源及びグラウンドノードに結合されていないことを除いて、図７に示されたチャージポンプ１３９とほぼ同一である。レプリカ回路１８３及び１８４を流れる電流がないことは、電力消費が少ないことに帰結する。ＤＮレプリカ回路１８３は、（トランジスタ２０１及び２０２に対して、同一のサイズ及びレイアウトの）第１のトランジスタ２０４及び第２のトランジスタ２０５を含んでいる。しかしながら、第１のトランジスタ２０４のドレインがグラウンドノードに結合され、第２のトランジスタ２０５のソースがグラウンドノードに結合されているため、トランジスタ２０５がオン及びコンダクティブにコントロールされるときに、最小の電流がＤＮレプリカ回路１８３を通って流れる。同様に、ＵＰレプリカ回路１８４は、（トランジスタ２１５及び２１６に対して、同一のサイズ及びレイアウトの）第１のトランジスタ２１８及び第２のトランジスタ２１９を含んでいる。しかしながら、第１のトランジスタ２１８のドレインが電源ノードに結合され、第２のトランジスタ２１９のソースが電源ノードに結合されているため、最小の電流がＵＰレプリカ回路１８４を通って流れる。その結果、レプリカ回路１８３及び１８４を流れる最小化された電流に起因して、チャージポンプ２４１による電力消費が少なくなる。

図１１は、一視点にしたがった方法３００のフローチャートである。第１のステップ（ステップ３０１）において、チャージポンプ入力信号は、電流ミラー回路上に受けられる。電流ミラー回路は、第１のレグ及び第２のレグを含む。例えば、図７において、入力信号ＤＮは、チャージポンプ入力ノード及びコンダクタ１４６上に、及び電流ミラー回路１８１のトランジスタ２０２のゲート上に受けられる。電流ミラー回路１８１は、第１のレグ１９５及び第２のレグ１９６を含んでいる。第１のステップ（ステップ３０１）はさらに、第２のレグを流れる電流を第１のレグを流れる電流にミラーすることを含んでいる。第１のステップ（ステップ３０１）において、第１の電流はチャージポンプ入力信号ＤＮによってコントロールされ（すなわち、スイッチオン及びオフするようにコントロールされ）、第２のレグ１９６のミラートランジスタ２０３のゲートは、バイアスノード１９８及び第１のレグ１９５のミラートランジスタ２０１のゲートに結合される。図７に示されるように、入力信号ＤＮは、スイッチトランジスタ２０２をコントロールし、それは第１のレグ１９５を通る電流ＩＤＮの流れをコントロールする。

第２のステップ（ステップ３０２）において、チャージポンプ入力信号の反転バージョン（inverted version）は、実質的に構成的に（substantially structurally）第１のレグと同一であるレプリカ回路に受けられる。図７に示されるように、入力信号ＤＮＢ（信号ＤＮの反転バージョン）は、入力ノード及びコンダクタ１５０上に、及びＤＮ第１レグレプリカ回路１８３のトランジスタ２０５のゲート上に受けられる。ＤＮレプリカ回路１８３のトランジスタ２０４のゲートは、バイアスノード１９８に結合される。

特定の実施形態が説明目的のために上述されたが、この特許書類の教示は、一般的な適応性を有し、上述された特定の実施形態に限定されない。したがって、説明された特定の実施形態の種々の特徴の種々の変更、適応及び組み合わせは、以下に明らかにされるクレームの範囲から逸脱することなく実施することができる。

Claims

第１のレグ及び第２のレグを含む電流ミラー回路であって、前記第１のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第１の電流は、前記第２のレグを通って前記グラウンドノードに流れる第２の電流にミラーされ、前記第１の電流はチャージポンプ入力信号によってコントロールされ、前記第２のレグのミラートランジスタのゲートはバイアスノード及び前記第１のレグのミラートランジスタのゲートに結合されている電流ミラー回路と、
実質的に構成的に前記第１のレグと同一であるレプリカ回路であって、前記レプリカ回路は前記チャージポンプ入力信号の反転バージョンを受け、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されているレプリカ回路と、
を備えた装置。
前記レプリカ回路は、レプリカ電流を電源ノードからグラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされる
請求項１の装置。
前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第２のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第２のトランジスタのゲートに与えられる
請求項２の装置。
前記レプリカ回路の前記トランジスタのドレインは、グラウンドノード、電源電圧ノード、及び直流（ＤＣ）電圧をキャリーするノードからなるグループから選択されるノードに結合される
請求項１の装置。
前記第１の電流は、前記チャージポンプ入力信号が第１のロジックレベルを有しているときに流れ、前記第１の電流は、前記チャージポンプ入力信号が第２のロジックレベルを有しているときに流れない
請求項１の装置。
前記第１のレグは、前記第１のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第１の電流は、前記チャージポンプ出力ノードから前記第１のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲートに与えられる
請求項１の装置。
前記第１のレグは、前記第１のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第１の電流は、前記チャージポンプ出力ノードから前記第１のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記レプリカ回路は、ゲートが前記バイアスノードに結合された前記トランジスタとスイッチトランジスタとを含み、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記スイッチトランジスタのゲートに与えられ、前記第１のレグの前記ミラートランジスタとゲートが前記バイアスノードに結合された前記レプリカ回路の前記トランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するＮチャネルトランジスタであり、前記第１のレグの前記スイッチトランジスタと前記レプリカ回路の前記スイッチトランジスタとは、同一の幅寸法を有し且つ同一の長さ寸法を有するＮチャネルトランジスタである
請求項１の装置。
第１のレグ及び第２のレグを含む第２の電流ミラー回路であって、前記第１のレグを通って前記電源ノードから前記チャージポンプ出力ノードに流れる第３の電流は、前記電源ノードから前記第２のレグを通って流れる第４の電流にミラーされ、前記第３の電流は第２のチャージポンプ入力信号によってコントロールされ、前記第２の電流ミラー回路の前記第２のレグのミラートランジスタのゲートは、第２のバイアスノード及び前記第２の電流ミラー回路の前記第１のレグのミラートランジスタのゲートに結合されている第２の電流ミラー回路と、
実質的に構成的に前記第２の電流ミラー回路の前記第１のレグと同一であり、第２のレプリカ電流を前記電源ノードから前記グラウンドノードに伝導させる第２のレプリカ回路であって、前記第２のレプリカ電流は前記第２のチャージポンプ入力信号の反転バージョンによってコントロールされ、前記第２のレプリカ回路のトランジスタのゲートは前記第２のバイアスノードに結合されている第２のレプリカ回路と、
をさらに備えた請求項１の装置。
前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
請求項１の装置。
チャージポンプ入力信号を電流ミラー回路上に受けることであって、前記電流ミラー回路は第１のレグ及び第２のレグを含み、前記第１のレグを通ってチャージポンプ出力ノードからグラウンドノードに流れる第１の電流は、前記第２のレグを通って前記グラウンドノードに流れる第２の電流にミラーされ、前記第１の電流は前記チャージポンプ入力信号によってコントロールされ、前記第２のレグのミラートランジスタのゲートはバイアスノード及び前記第１のレグのミラートランジスタのゲートに結合されていることと、
前記チャージポンプ入力信号の反転バージョンをレプリカ回路上に受けることであって、前記レプリカ回路は、実質的に構成的に前記第１のレグと同一であり、レプリカ電流を電源ノードから前記グラウンドノードに伝導させ、前記レプリカ電流は、前記チャージポンプ入力信号の反転バージョンによってコントロールされ、前記レプリカ回路のトランジスタのゲートは前記バイアスノードに結合されていることと、
を備えた方法。
前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第１のロジックレベルを有しているときに前記第１の電流の流れをイネーブルにすることによって前記第１の電流をコントロールし、前記チャージポンプ入力信号は、前記チャージポンプ入力信号が第２のロジックレベルを有しているときに前記第１の電流の流れをディセーブルにすることによって前記第１の電流をコントロールする
請求項１０の方法。
前記第１のレグは、前記第１のレグの前記ミラートランジスタとスイッチトランジスタとを含み、前記第１の電流は、前記チャージポンプ出力ノードから前記第１のレグの前記ミラートランジスタ及び前記スイッチトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号は、前記スイッチトランジスタのゲート上に受け取られる
請求項１０の方法。
前記レプリカ電流は、前記電源ノードから前記レプリカ回路の前記トランジスタ及び前記レプリカ回路の第２のトランジスタを通って前記グラウンドノードに流れ、前記チャージポンプ入力信号の反転バージョンは、前記レプリカ回路の前記第２のトランジスタのゲート上に受け取られる
請求項１０の方法。
チャージポンプ出力ノードと、
第１のチャージポンプ入力信号が第１のロジックレベルを有しているときに、前記チャージポンプ出力ノードから第１の電流ミラー電流を伝導させる第１の電流ミラー回路と、
第２のチャージポンプ入力信号が第２のロジックレベルを有しているときに、前記チャージポンプ出力ノードに第２の電流ミラー電流を伝導させる第２の電流ミラー回路と、
前記第１の電流ミラー回路の一部分のレプリカである第１のレプリカ回路であって、前記第１のレプリカ回路は、前記第１のチャージポンプ入力信号の反転バージョンが前記第１のロジックレベルを有しているときに第１のレプリカ電流を伝導させ、前記第１のレプリカ回路のトランジスタのゲートは、前記第１の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第１のレプリカ回路と、
前記第２の電流ミラー回路の一部分のレプリカである第２のレプリカ回路であって、前記第２のレプリカ回路は、前記第２のチャージポンプ入力信号の反転バージョンが前記第２のロジックレベルを有しているときに第２のレプリカ電流を伝導させ、前記第２のレプリカ回路のトランジスタのゲートは、前記第２の電流ミラー回路の電流ミラーのバイアスノードに結合されている、第２のレプリカ回路と、
を備えたチャージポンプ。
前記第１のチャージポンプ入力信号は、前記第１のチャージポンプ入力信号が前記第１のロジックレベルを有しているときに前記第１の電流ミラー電流の流れをイネーブルにすることによって前記第１の電流ミラー電流をコントロールし、前記第１のチャージポンプ入力信号は、前記第１のチャージポンプ入力信号が前記第２のロジックレベルを有しているときに前記第１の電流ミラー電流の流れをディセーブルにすることによって前記第１の電流ミラー電流をコントロールする
請求項１４のチャージポンプ。
前記第１のチャージポンプ入力信号、前記第１のチャージポンプ入力信号の反転バージョン、前記第２のチャージポンプ入力信号、及び前記第２のチャージポンプ入力信号の反転バージョンは、位相検出器から受け取られる
請求項１４のチャージポンプ。
チャージポンプ出力ノードと、
チャージポンプ入力信号を受ける第１のチャージポンプ入力ノードと、
前記チャージポンプ入力信号の反転バージョンを受ける第２のチャージポンプ入力ノードと、
バイアスノードを有する電流ミラーであって、前記チャージポンプ入力信号の遷移に応答して前記チャージポンプ出力ノードからグラウンドノードへの電流の流れを始めるように適合され、前記チャージポンプ入力信号の前記遷移と前記バイアスノード上の電圧との間に第１のカップリング効果がある電流ミラーと、
前記チャージポンプ入力信号の反転バージョンの遷移と前記バイアスノード上の電圧との間の第２のカップリング効果を誘起することによって、前記電流ミラーの前記バイアスノード上の電圧ディスターバンスを減少させる手段であって、前記第１及び第２のカップリング効果は反対の大きさである手段と、
を備えた装置。
前記手段は、前記第１及び第２のカップリング効果が実質的に互いにキャンセルされるように前記第２のカップリング効果を誘起する
請求項１７の装置。
前記第１のカップリング効果は、前記第１のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含み、前記第２のカップリング効果は、前記第２のチャージポンプ入力ノードと前記バイアスノードとの間のキャパシティブカップリングを含む
請求項１７の装置。
前記装置は、位相検出器から前記チャージポンプ入力信号及び前記チャージポンプ入力信号の反転バージョンを受けるチャージポンプである
請求項１７の装置。