JP2015173168A - チップ整列方法 - Google Patents

チップ整列方法 Download PDF

Info

Publication number
JP2015173168A
JP2015173168A JP2014047928A JP2014047928A JP2015173168A JP 2015173168 A JP2015173168 A JP 2015173168A JP 2014047928 A JP2014047928 A JP 2014047928A JP 2014047928 A JP2014047928 A JP 2014047928A JP 2015173168 A JP2015173168 A JP 2015173168A
Authority
JP
Japan
Prior art keywords
chip
liquid
wafer
chips
alignment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014047928A
Other languages
English (en)
Other versions
JP6278760B2 (ja
Inventor
関家　一馬
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014047928A priority Critical patent/JP6278760B2/ja
Priority to TW104104246A priority patent/TWI649814B/zh
Priority to KR1020150030235A priority patent/KR102210294B1/ko
Priority to CN201510101174.1A priority patent/CN104916556B/zh
Priority to US14/643,831 priority patent/US9806057B2/en
Publication of JP2015173168A publication Critical patent/JP2015173168A/ja
Application granted granted Critical
Publication of JP6278760B2 publication Critical patent/JP6278760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80904—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】チップを高い精度で整列させることのできるチップ整列方法を提供する。【解決手段】複数のチップ（１９）をウェーハ（１１）上に整列させるチップ整列方法であって、ウェーハの表面（１１ａ）側にチップ載置領域（１５）をそれぞれ区画する交差した複数の溝（１３）を形成する溝形成ステップと、チップ載置領域に液体（１７）を供給する液体供給ステップと、液体供給ステップを実施した後、液体上にチップを載置して液体の表面張力でチップをチップ載置領域に位置付けるチップ載置ステップと、チップ載置ステップを実施した後、液体を除去することでウェーハ上に複数のチップを整列させる液体除去ステップと、を備える構成とした。【選択図】図１

Description

本発明は、複数のチップを整列させるためのチップ整列方法に関する。
近年、ウェーハレベルの再配線技術を用いてデバイスチップ（チップ）外に再配線層を形成するＦＯＷＬＰ（Fan-Out Wafer Level Package）と呼ばれるパッケージの製造が開始された（例えば、特許文献１参照）。ＦＯＷＬＰは、チップとパッケージ基板との接続を薄膜の配線層で行うので、ワイヤボンディング等を用いる従来のパッケージと比較して小型化に有利である。
ＦＯＷＬＰの製造には、例えば、チップファースト（Chip-first）法と呼ばれるプロセスが採用される。チップファースト法では、まず、任意の間隔で配列したチップを樹脂等で封止して疑似ウェーハを形成し、この疑似ウェーハに配線層を設ける。その後、チップ間の分割予定ラインに沿って疑似ウェーハを分割することで、複数のパッケージを得ることができる。
また、配線層を設けた支持ウェーハにチップを配列して樹脂等で封止し、その後、支持ウェーハを除去して複数のパッケージに分割するＲＤＬファースト（Redistribution Layer-first）法と呼ばれるプロセスが採用されることもある。このＲＤＬファースト法では、例えば、配線層の不良部分を避けてチップを配列できるので、チップファースト法と比較して歩留まりを高め易い。
特開２０１３−５８５２０号公報
ところで、上述したチップファースト法やＲＤＬファースト法では、高密度に形成される配線層との接続を確実に行うためにチップを高い精度で整列させる必要がある。しかしながら、チップを整列させる移載装置は、例えば、各チップの外周縁を基準に移載前のポジションを判定して移載後のポジションを決定しているので、移載後のチップのポジションに数１０μｍ程度のずれを生じることがあった。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、チップを高い精度で整列させることのできるチップ整列方法を提供することである。
本発明によれば、複数のチップをウェーハ上に整列させるチップ整列方法であって、ウェーハの表面側にチップ載置領域をそれぞれ区画する交差した複数の溝を形成する溝形成ステップと、該チップ載置領域に液体を供給する液体供給ステップと、該液体供給ステップを実施した後、該液体上にチップを載置して該液体の表面張力でチップを該チップ載置領域に位置付けるチップ載置ステップと、該チップ載置ステップを実施した後、該液体を除去することで該ウェーハ上に複数のチップを整列させる液体除去ステップと、を備えたことを特徴とするチップ整列方法が提供される。
また、本発明において、該液体除去ステップは、複数のチップが該液体を介して載置されたウェーハを真空中に載置することで実施されることが好ましい。
また、本発明において、該液体は、チップを該ウェーハ上に固定する接着剤成分を含むことが好ましい。
本発明に係るチップ整列方法では、ウェーハの表面側にチップ載置領域を区画する複数の溝を形成した上で、このチップ載置領域に液体を供給してチップを載置するので、載置されたチップは、液体の表面張力でチップ載置領域に位置付けられる。
その後、チップ載置領域の液体を除去すれば、複数のチップをウェーハ上に整列させることができる。このように、本発明のチップ整列方法によれば、液体の表面張力を利用してチップを高い精度で整列させることができる。
図１（Ａ）は、実施の形態１に係る溝形成ステップを模式的に示す斜視図であり、図１（Ｂ）は、溝形成ステップを模式的に示す断面図である。 実施の形態１に係る液体供給ステップを模式的に示す断面図である。 図３（Ａ）は、実施の形態１に係るチップ載置ステップを模式的に示す断面図であり、図３（Ｂ）は、チップ載置領域にチップが位置付けられた状態を模式的に示す断面図である。 実施の形態１に係る液体除去ステップを模式的に示す断面図である。 実施の形態２に係る溝形成ステップを模式的に示す断面図である。 実施の形態２に係る液体供給ステップを模式的に示す断面図である。 図７（Ａ）は、実施の形態２に係るチップ載置ステップを模式的に示す断面図であり、図７（Ｂ）は、チップ載置領域にチップが位置付けられた状態を模式的に示す断面図である。 実施の形態２に係る液体除去ステップを模式的に示す断面図である。 変形例に係るチップ整列方法を模式的に示す断面図である。
添付図面を参照して、本発明の実施の形態について説明する。本発明に係るチップ整列方法は、溝形成ステップ（図１、図５参照）、液体供給ステップ（図２、図６参照）、チップ載置ステップ（図３、図７参照）、液体除去ステップ（図４、図８参照）を含む。
溝形成ステップでは、ウェーハの表面側にチップ載置領域を区画する複数の溝を形成する。液体供給ステップでは、区画された複数のチップ載置領域にそれぞれ液体を供給する。チップ載置ステップでは、供給された液体と接触するようにチップを載置して、液体の表面張力をチップに作用させる。液体除去ステップでは、液体を除去して、チップをウェーハ上に整列させる。
以下、本発明に係るチップ整列方法について詳述する。なお、以下に示す実施の形態１では、大きさが同じ複数のチップをウェーハ上に整列させるチップ整列方法について説明し、実施の形態２では、大きさが異なる複数のチップをウェーハ上に整列させるチップ整列方法について説明する。
（実施の形態１）
本実施の形態では、大きさが同じ複数のチップをウェーハ上に整列させるチップ整列方法について説明する。本実施の形態のチップ整列方法では、まず、チップを整列させるウェーハの表面側に、チップ載置領域を区画する複数の溝を形成する溝形成ステップを実施する。
図１（Ａ）は、溝形成ステップを模式的に示す斜視図であり、図１（Ｂ）は、溝形成ステップを模式的に示す断面図である。図１（Ａ）及び図１（Ｂ）に示すように、ウェーハ１１は、円盤状の半導体ウェーハ等であり、チップを整列させるための略平坦な表面１１ａを備えている。
溝形成ステップでは、このウェーハ１１の表面１１ａ側に、交差する複数の溝１３を形成する。ウェーハ１１の表面１１ａ側は、複数の溝１３によって、チップを載置するための複数のチップ載置領域１５に区画される。
溝１３は、例えば、回転する円環状の切削ブレードをウェーハ１１の表面１１ａから所定の深さまで切り込ませ、切削ブレードとウェーハ１１とを相対的に移動させることで形成できる。また、ウェーハ１１に吸収され易い波長のレーザービームを照射し、表面１１ａ側をアブレーションさせることで溝１３を形成しても良い。
溝１３の幅、深さ、位置、数等の条件は、整列させるチップの形状、大きさ、重量、配置（間隔）等に応じて変更される。例えば、本実施の形態では、形成される溝１３の幅と、隣接するチップの間隔（すなわち、チップ載置領域１５の間隔）とに合わせて、２本一組の平行な溝１３を形成している。
また、本実施の形態では、複数のチップを等しい間隔で整列させるために、複数のチップ載置領域１５を等しい間隔で区画する複数の溝１３を形成している。一方、複数のチップを異なる間隔で整列させる場合には、複数のチップ載置領域１５を異なる間隔で区画する複数の溝１３を形成すれば良い。
平面視におけるチップ載置領域１５の形状は、代表的には、矩形である。ただし、平面視におけるチップ載置領域１５の形状は、平面視におけるチップの形状に応じて適切に変更される。例えば、チップの平面視が多角形であれば、チップ載置領域１５の平面視も多角形となり、チップの平面視が円形であれば、チップ載置領域１５の平面視も円形となる。
平面視におけるチップ載置領域１５の大きさ（面積）は、例えば、平面視におけるチップの大きさ（面積）と同程度である。ただし、平面視におけるチップ載置領域１５の大きさは、チップを適切に整列できる範囲で任意に変更できる。すなわち、平面視におけるチップ載置領域１５の大きさを、平面視におけるチップ１９の大きさより小さく、又は大きくしても良い。
なお、図１（Ａ）及び図１（Ｂ）では、形状及び大きさが同じ複数のチップ載置領域１５を形成しているが、チップ載置領域１５の形状及び大きさは１種類でなくても良い。例えば、異なる種類のチップを整列させる場合には、チップの種類に応じて、形状及び大きさが異なるチップ載置領域１５を設ければ良い。
溝形成ステップの後には、複数のチップ載置領域１５にそれぞれ液体を供給する液体供給ステップを実施する。図２は、液体供給ステップを模式的に示す断面図である。図２に示すように、液体供給ステップでは、まず、表面１１ａ側が露出するようにウェーハ１１の裏面１１ｂ側を固定した上で、対象とするチップ載置領域１５の上方に液体供給用のノズル２を位置付ける。
次に、ノズル２から液体１７を滴下して対象のチップ載置領域１５に供給する。この液体１７としては、例えば、水（純水）を用いることができる。ノズル２で供給する液体１７の量は、対象のチップ載置領域１５を囲む溝１３の外側に液体１７が流れ出ない程度とする。
対象のチップ載置領域１５に液体１７を供給した後には、ノズル２とウェーハ１１とを相対的に移動させて、隣接するチップ載置領域１５の上方に液体供給用のノズル２を位置付ける。そして、ノズル２から液体１７を滴下して隣接するチップ載置領域１５に供給する。この動作を繰り返し、全てのチップ載置領域１５に液体１７が供給されると、液体供給ステップは終了する。
なお、本実施の形態では、液体１７として水（純水）を用いているが、ある程度の表面張力が得られる別の液体を用いても良い。また、液体１７に、粘度や接着性を制御するための別の物質を混合しても良い。
例えば、液体１７に添加剤を加えて接触角を大きくすれば、液体１７は溝１３の外側に流れ出にくくなる。また、例えば、整列後のチップをウェーハ１１上で封止する場合等に、液体１７に接着剤（接着剤成分）を混合しておけば、チップをウェーハ１１上に固定して封止剤の収縮等に伴うチップの移動を規制できる。
液体供給ステップの後には、供給された液体１７と接触するようにチップを載置して、液体１７の表面張力をチップに作用させるチップ載置ステップを実施する。図３（Ａ）は、チップ載置ステップを模式的に示す断面図であり、図３（Ｂ）は、チップ載置領域１５にチップが位置付けられた状態を模式的に示す断面図である。
図３（Ａ）に示すように、チップ載置ステップでは、ウェーハ１１の表面１１ａ側に複数のチップ１９を載置する。具体的には、各チップ載置領域１５の液体１７と重なる位置（液体１７上）にそれぞれチップ１９を載置する。ただし、各チップ載置領域１５に載置されるべきチップ１９が別のチップ載置領域１５の液体１７と接触しないようにする。
その結果、液体１７の表面張力（及び浮力）の作用でチップ１９は移動し、図３（Ｂ）に示すように、チップ載置領域１５と重なる位置に位置付けられる。すなわち、チップ１９は、チップ載置領域１５の配列に対応した態様で整列する。
チップ載置ステップの後には、液体１７を除去する液体除去ステップを実施する。図４は、液体除去ステップを模式的に示す断面図である。この液体除去ステップでは、例えば、複数のチップ１９が載置されたウェーハ１１を真空（減圧）雰囲気中に配置し、液体１７を蒸発させる。
その結果、図４に示すように、複数のチップ１９をウェーハ１１の表面１１ａに整列させることができる。なお、この液体除去ステップでは、複数のチップ１９が載置されたウェーハ１１を加熱雰囲気中に配置し、液体１７を蒸発させても良い。また、自然乾燥によって液体１７を除去することもできる。
液体除去ステップの後には、任意の処理工程を実施できる。例えば、ウェーハ１１上に整列された複数のチップ１９を、移載装置で別の領域に移載しても良い。本実施の形態のチップ整列方法によって移載前のチップ１９は高い精度で整列されるので、移載後のチップの位置ずれ等を十分に抑制できる。
また、ウェーハ１１上に整列された複数のチップ１９を樹脂等で封止し、チップファースト法の疑似ウェーハを形成することもできる。さらに、配線層が形成されたウェーハ１１を用い、又は、ウェーハ１１に配線層を形成して、ＲＤＬファースト法でパッケージを形成することも可能である。
以上のように、本実施の形態に係るチップ整列方法では、ウェーハ１１の表面１１ａ側にチップ載置領域１５を区画する複数の溝１３を形成した上で、このチップ載置領域１５に液体１７を供給してチップ１９を載置するので、載置されたチップ１９は、液体１７の表面張力でチップ載置領域１５に位置付けられる。
その後、チップ載置領域１５の液体を除去すれば、複数のチップ１９をウェーハ１１上に整列させることができる。このように、本実施の形態に係るチップ整列方法によれば、液体１７の表面張力を利用してチップ１９を高い精度で整列させることができる。
（実施の形態２）
本実施の形態では、大きさが異なる複数のチップ１９をウェーハ１１上に整列させるチップ整列方法について説明する。なお、本実施の形態に係るチップ整列方法は、多くの点において実施の形態１に係るチップ整列方法と共通している。よって、本実施の形態では、共通する部分についての詳細な説明を省略する。
まず、チップ１９を整列させるウェーハ１１の表面１１ａ側に、チップ載置領域１５を区画する複数の溝１３を形成する溝形成ステップを実施する。図５は、溝形成ステップを模式的に示す断面図である。本実施の形態の溝形成ステップでは、ウェーハ１１の表面１１ａ側に、交差する複数の溝１３を形成し、ウェーハ１１の表面１１ａを、形状、大きさ等の異なる第１のチップ載置領域１５ａ及び第２のチップ載置領域１５ｂに区画する。
なお、図５では、形状、大きさ等の異なる２種類のチップ載置領域１５を形成しているが、３種類以上のチップ載置領域１５を形成しても良い。チップ載置領域１５の種類は、整列させるチップ１９の種類に応じて任意に変更できる。
溝形成ステップの後には、複数のチップ載置領域１５にそれぞれ液体を供給する液体供給ステップを実施する。図６は、液体供給ステップを模式的に示す断面図である。図６に示すように、本実施の形態の液体供給ステップでは、チップ載置領域１５の大きさ等に応じて供給する液体１７の量を調整し、チップ載置領域１５を囲む溝１３の外側の領域に液体１７が流れ出ないようにする。
液体供給ステップの後には、供給された液体１７と接触するようにチップを載置して、液体１７の表面張力をチップに作用させるチップ載置ステップを実施する。図７（Ａ）は、チップ載置ステップを模式的に示す断面図であり、図７（Ｂ）は、チップ載置領域１５にチップが位置付けられた状態を模式的に示す断面図である。
図７（Ａ）に示すように、本実施の形態のチップ載置ステップでは、第１のチップ載置領域１５ａの液体１７と重なる位置（液体１７上）に、第１のチップ載置領域１５ａに対応した第１のチップ１９ａを載置する。また、第２のチップ載置領域１５ｂの液体１７と重なる位置（液体１７上）に、第２のチップ載置領域１５ｂに対応した第２のチップ１９ｂを載置する。
その結果、液体１７の表面張力（及び浮力）の作用で２種類のチップ１９はそれぞれ移動し、図７（Ｂ）に示すように、第１のチップ１９ａは第１のチップ載置領域１５ａと重なる位置に位置付けられ、第２のチップ１９ｂは第２のチップ載置領域１５ｂと重なる位置に位置付けられる。すなわち、２種類のチップ１９は、２種類のチップ載置領域１５の配列に対応した態様で整列する。
チップ載置ステップの後には、液体１７を除去する液体除去ステップを実施する。図８は、液体除去ステップを模式的に示す断面図である。図８に示すように、液体１７を除去することで、２種類のチップ１９をウェーハ１１の表面１１ａに整列させることができる。
このように、本実施の形態に係るチップ整列方法でも、液体１７の表面張力を利用してチップ１９を高い精度で整列させることができる。本実施の形態で示す構成、方法等は、他の実施の形態に係る構成、方法等と適宜組み合わせることが可能である。
なお、本発明は上記実施の形態の記載に限定されず、種々変更して実施可能である。例えば、ＲＤＬファースト法でパッケージを形成する場合等において、配線層を備えたウェーハ１１に深い溝１３を形成すると、配線層と溝１３とが干渉してしまう。また、深い溝１３によって、ウェーハ１１の強度が低下することもある。そこで、このような現象が問題となる場合には、深い溝１３の代わりに、浅く幅の広い溝１３を形成すれば良い。
図９は、変形例に係るチップ整列方法を模式的に示す断面図である。図９では、浅く幅の広い溝１３を形成することで、溝１３の内周縁がチップ１９の外周縁より内側に位置付けられている。この場合、平面視におけるチップ載置領域１５の大きさは、平面視におけるチップ１９の大きさより僅かに小さくなる。
図９に示すように、溝１３を浅くして、幅を広くすれば、ＲＤＬファースト法でパッケージを形成する場合等においても、溝１３の容積を十分に確保できる。これにより、チップ載置領域１５に供給される液体１７は溝１３の外側に流れ出にくくなる。また、ウェーハ１１の強度の低下を防ぐことができる。
さらに、整列後のチップ１９をウェーハ１１上で封止する場合等には、溝形成ステップや液体供給ステップの前に、接着剤や両面テープ等でなる粘着層をウェーハ１１の表面１１ａに形成しても良い。これにより、チップ１９をウェーハ１１上に固定できるので、封止剤の収縮等に伴うチップ１９の移動を規制できる。
その他、上記実施の形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１１ ウェーハ
１１ａ 表面
１１ｂ 裏面
１３ 溝
１５ チップ載置領域
１５ａ 第１のチップ載置領域
１５ｂ 第２のチップ載置領域
１７ 液体
１９ チップ
１９ａ 第１のチップ
１９ｂ 第２のチップ
２ ノズル

Claims (3)

  1. 複数のチップをウェーハ上に整列させるチップ整列方法であって、
    ウェーハの表面側にチップ載置領域をそれぞれ区画する交差した複数の溝を形成する溝形成ステップと、
    該チップ載置領域に液体を供給する液体供給ステップと、
    該液体供給ステップを実施した後、該液体上にチップを載置して該液体の表面張力でチップを該チップ載置領域に位置付けるチップ載置ステップと、
    該チップ載置ステップを実施した後、該液体を除去することで該ウェーハ上に複数のチップを整列させる液体除去ステップと、を備えたことを特徴とするチップ整列方法。
  2. 該液体除去ステップは、複数のチップが該液体を介して載置されたウェーハを真空中に載置することで実施されることを特徴とする請求項１に記載のチップ整列方法。
  3. 該液体は、チップを該ウェーハ上に固定する接着剤成分を含むことを特徴とする請求項１又は請求項２に記載のチップ整列方法。
JP2014047928A 2014-03-11 2014-03-11 チップ整列方法 Active JP6278760B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014047928A JP6278760B2 (ja) 2014-03-11 2014-03-11 チップ整列方法
TW104104246A TWI649814B (zh) 2014-03-11 2015-02-09 Wafer alignment method
KR1020150030235A KR102210294B1 (ko) 2014-03-11 2015-03-04 칩 정렬 방법
CN201510101174.1A CN104916556B (zh) 2014-03-11 2015-03-06 芯片排列方法
US14/643,831 US9806057B2 (en) 2014-03-11 2015-03-10 Chip arranging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047928A JP6278760B2 (ja) 2014-03-11 2014-03-11 チップ整列方法

Publications (2)

Publication Number Publication Date
JP2015173168A true JP2015173168A (ja) 2015-10-01
JP6278760B2 JP6278760B2 (ja) 2018-02-14

Family

ID=54069723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047928A Active JP6278760B2 (ja) 2014-03-11 2014-03-11 チップ整列方法

Country Status (5)

Country Link
US (1) US9806057B2 (ja)
JP (1) JP6278760B2 (ja)
KR (1) KR102210294B1 (ja)
CN (1) CN104916556B (ja)
TW (1) TWI649814B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115339A1 (de) 2015-09-02 2017-03-02 Fuji Jukogyo Kabushiki Kaisha Fahrzeugfahrtsteuerungsvorrichtung
JP2019054049A (ja) * 2017-09-13 2019-04-04 株式会社ディスコ 積層ウェーハの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349884B1 (ko) * 2016-03-17 2022-01-12 도쿄엘렉트론가부시키가이샤 액체를 사용해서 기판에 대한 칩 부품의 얼라인먼트를 행하는 방법
JP2018064077A (ja) * 2016-10-14 2018-04-19 株式会社ディスコ デバイスチップ、収容トレイ、及び、デバイスチップの収容方法
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
KR101902566B1 (ko) 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
CN110854057B (zh) * 2019-11-14 2022-07-12 京东方科技集团股份有限公司 一种转移基板及其制作方法、转移方法
CN112992759B (zh) * 2020-10-16 2022-04-19 重庆康佳光电技术研究院有限公司 一种器件转移设备及其制备方法、器件转移方法
US20220415847A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Features for improving die size and orientation differentiation in hybrid bonding self assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311748A (ja) * 2006-05-17 2007-11-29 National Tsing-Hua Univ マイクロチップを基板上に位置決める装置及びその方法
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
JP2010225803A (ja) * 2009-03-23 2010-10-07 Tokyo Electron Ltd 三次元集積回路の製造方法及び装置
JP2011138901A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
JP2012248598A (ja) * 2011-05-26 2012-12-13 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283208B2 (en) * 2004-12-28 2012-10-09 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
US7772681B2 (en) * 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
JP2010087066A (ja) * 2008-09-30 2010-04-15 Hitachi Ltd 半導体チップ、実装基板及び半導体装置の製造方法
EP2299486B1 (de) * 2009-09-18 2015-02-18 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
MY171813A (en) * 2009-11-13 2019-10-31 Semiconductor Components Ind Llc Electronic device including a packaging substrate having a trench
WO2011070626A1 (ja) * 2009-12-11 2011-06-16 パイオニア株式会社 半導体基板の接合方法およびｍｅｍｓデバイス
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof
JP2013058520A (ja) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
KR102103811B1 (ko) * 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311748A (ja) * 2006-05-17 2007-11-29 National Tsing-Hua Univ マイクロチップを基板上に位置決める装置及びその方法
JP2010225803A (ja) * 2009-03-23 2010-10-07 Tokyo Electron Ltd 三次元集積回路の製造方法及び装置
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
JP2011138901A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
JP2012248598A (ja) * 2011-05-26 2012-12-13 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115339A1 (de) 2015-09-02 2017-03-02 Fuji Jukogyo Kabushiki Kaisha Fahrzeugfahrtsteuerungsvorrichtung
DE102016115339B4 (de) 2015-09-02 2022-02-24 Subaru Corporation Fahrzeugfahrtsteuerungsvorrichtung
JP2019054049A (ja) * 2017-09-13 2019-04-04 株式会社ディスコ 積層ウェーハの製造方法

Also Published As

Publication number Publication date
JP6278760B2 (ja) 2018-02-14
TW201535547A (zh) 2015-09-16
US9806057B2 (en) 2017-10-31
CN104916556B (zh) 2019-02-15
CN104916556A (zh) 2015-09-16
KR20150106343A (ko) 2015-09-21
KR102210294B1 (ko) 2021-01-29
US20150262971A1 (en) 2015-09-17
TWI649814B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
JP6278760B2 (ja) チップ整列方法
KR102277933B1 (ko) 웨이퍼 가공 방법
US20080012096A1 (en) Semiconductor chip and method of forming the same
JP6189700B2 (ja) ウエーハの加工方法
CN107275234B (zh) 封装晶片的制造方法和器件芯片的制造方法
JP2017010962A (ja) デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
JP2015109325A (ja) パッケージ基板の加工方法
CN105551945A (zh) 晶圆键合工艺中减小界面应力的方法
CN105529303A (zh) 键合工艺中去除气泡区域的方法
US10431496B2 (en) Device chip package manufacturing method
JP2019050252A (ja) ウェーハの加工方法
JP2016042526A (ja) ウェーハの加工方法
JP6598723B2 (ja) パッケージウェーハの製造方法
JP2015076615A (ja) チップパッケージおよびそれを形成する方法
TWI813624B (zh) 晶圓之加工方法
JP6808295B2 (ja) 分割方法
JP6594241B2 (ja) ウェーハの加工方法
JP6195483B2 (ja) 積層ウェーハの加工方法
JP2016018187A (ja) 露光マスクの製造方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
JP6866038B2 (ja) パッケージデバイスの製造方法
KR20180027356A (ko) 패키지 디바이스 칩의 제조 방법
JP2017108001A (ja) ウェーハの加工方法
JP6625009B2 (ja) パッケージデバイスチップの製造方法
JP6594243B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6278760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250