JP2015170146A - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP2015170146A JP2015170146A JP2014044699A JP2014044699A JP2015170146A JP 2015170146 A JP2015170146 A JP 2015170146A JP 2014044699 A JP2014044699 A JP 2014044699A JP 2014044699 A JP2014044699 A JP 2014044699A JP 2015170146 A JP2015170146 A JP 2015170146A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- operation mode
- electronic circuit
- normal operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
そして、本発明の電子回路では、第1の信号検出手段が、前記通常動作モードで使用される電圧を含まない第1の電圧範囲で振動する前記第1の信号を検出する。
そして、信号取得手段が、前記第1の信号検出手段において検出される前記第1の信号の立上がり若しくは立下りに同期して前記第2の信号を取得する。
そして、モード切換判定手段が、前記信号取得手段において取得された前記第2の信号と所定の信号パターンとが一致したことを条件に前記動作モードの切り換えを行うと判定する。
そして、制御手段は、前記モード切換判定手段の判定結果に基づいて、前記通常動作モードと前記非通常動作モードとの間で動作モードを切り換える。
このように、動作モードを切り換えに、前記通常動作モードで使用される電圧を含まない第1の電圧範囲で振動する前記第1の信号を用いることで、通常動作モードにおいて誤って動作モードが切り換えられることを回避できる。
また、第1の信号検出回路において第1の信号が検出されたことを条件に、制御手段において前記第2の信号が所定の信号パターンと一致したか否かが判断されるため、これによっても動作モード切り換えの信頼性を高めることができる。
これにより、非通常動作モードにおいて、外部からの信号の入力のみでなく、処理結果を信号端子から外部に出力することもできる。
これにより、電源端子に通常使用範囲より大幅に大きい電圧パルスを加える必要がないため、ユーザモードに必要な定格を超える部品を用いる必要がない。その結果、製品化後のテスト及び調整を、小規模且つ低価格化な構成で実現できる。
この構成によれば、非通常動作モードにおいて、外部からの信号の入力のみでなく、処理結果を信号端子から外部に出力することもできる。
また、上述した第3の信号は、第2の最大電圧が前記通常動作モードで使用される電圧より高く、最小電圧が前記第1の電圧範囲より高い第2の電圧範囲で振動する。そのため、意図しない通常動作モードの動作や、意図しないモード切り換え動作を高い信頼性で回避できる。
この構成によれば、非通常動作モードにおいて、外部からの信号の入力のみでなく、処理結果を信号端子から外部に出力することもできる。
この構成によれば、消費電力を低減し、省電力化が図れる。また、このようにすることで、本発明の電子回路の消費電力を監視することで、当該電子回路の外部から通常動作モード及び非通常動作モードのいずれの動作モードで動作しているかを外部から容易に判断できる。
図1は、本発明の実施形態に係る3端子電子回路1のユーザモードにおける外部接続形態を説明するための図である。図2は、本発明の実施形態に係る3端子電子回路1の調整モードにおける外部接続形態を説明するための図である。
本実施形態において、ユーザモードとは、3端子電子回路1が最終製品としての本来の動作を行い、当該動作に応じた出力信号を信号端子TSGから外部に出力するモードである。一方、調整モードは、3端子電子回路1の出荷前あるいは出荷後に、3端子電子回路1の機能をテスト又は調整するためのモードである。当該テスト又は調整の対象となる3端子電子回路1の機能としては、例えば、センサ機能がある。
ユーザモードが本発明の通常動作モードの一例であり、調整モードが本発明の非通常動作モードの一例である。
電源端子TVDDが本発明の電源端子の一例であり、信号端子TSGが本発明の信号端子の一例であり、グランド端子TGNDが本発明のグランド端子の一例である。
なお、3端子電子回路1のグランド端子TGNDは、ユーザ外部機器3及び調整機器5以外の機器や接続点に接続されてもよい。
3端子電子回路1は、電源端子TVDDに供給されたVDD電圧及び信号端子TSGに入力された信号を基に、ユーザモードと調整モードとの間での動作モードの切り換えを自動的に行う。
図3は、ユーザモードから調整モードに切り換わる前後のタイミングにおける3端子電子回路1の信号の波形図であり、図3Aは電源端子TVDDに供給される電源電圧VDDの波形図、図3Bは信号端子TSGを介して入力される信号の波形図、図3Cはモード切換判定回路24が生成するモード切換判定信号S24の波形図である。
図4は、調整モードからユーザモードに切り換わる前後のタイミングにおける3端子電子回路1の信号の波形図であり、図4Aは電源端子TVDDに供給される電源電圧VDDの波形図、図4Bは信号端子TSGを介して入力される信号の波形図、図4Cはモード切換判定回路24が生成するモード切換判定信号S24の波形図である。
図5は、ユーザモード、調整モード及びユーザモードの順に切り換わる際の3端子電子回路1の信号の波形図であり、図5Aは電源端子TVDDに供給される電源電圧VDDの波形図、図5Bは信号端子TSGを介して入力される信号の波形図である。
また、3端子電子回路1に調整機器5が接続されると、調整機器5から3端子電子回路1の電源端子TVDDに供給される電源電圧VDDにはモード切換期間MCVに示されるモード切換信号MCSが重畳される。モード切換信号MCSが本発明の第1の信号の一例である。
モード切換信号MCSは、通常動作モードで使用される電圧VDD_Uより低い最低電圧VDD_L1と最大電圧VDD_H1との間の電圧範囲で振動する。モード切換信号MCSは、ユーザモード又は調整モードで使用されない電圧範囲の信号である。すなわち、モード切換信号MCSは、3端子電子回路1の定格電圧より低く、且つ3端子電子回路1が動作可能な電圧範囲で振動する信号である。最低電圧VDD_L1と最大電圧VDD_H1との間の電圧範囲が本発明の第1の電圧範囲の一例である。
調整用信号AJSは、その最大電圧TDD_H2が、3端子電子回路1の動作に支障がない範囲で電圧VDD_Uより高く、最小電圧VDD_L2がモード切換信号MCSの最大電圧VDD_H1より高い電圧範囲で振動する。最大電圧TDD_H2と最小電圧VDD_L2との間の電圧範囲が本発明の第2の電圧範囲の一例である。
図6は、図1及び図2に示す3端子電子回路1の構成図である。
図6に示すように、3端子電子回路1は、例えば、第1クロック信号発生回路21、第2クロック信号発生回路22、データ取得回路23、モード切換判定回路24、制御回路25及びメイン回路27を有する。
制御回路25と信号端子TSGとの間はスイッチSW1によって選択的にオン状態あるいはオフ状態となる。メイン回路27と信号端子TSGとの間はスイッチSW2によって選択的にオン状態あるいはオフ状態となる。
制御回路25は、調整モードにおいては、スイッチSW1をオン状態、スイッチSW2をオフ状態にする。そして、制御回路25と図2に示す調整機器5とが信号端子TSGを介して調整用の信号を送受信して調整動作を行う。
すなわち、本実施形態では、3端子電子回路1が定格電圧より低い電圧でも動作することを利用し、3端子電子回路1の定格電圧より低く、且つ3端子電子回路1が動作可能な電圧範囲で振動するモード切換信号MCSを調整機器5から3端子電子回路1に送信し、3端子電子回路1で検出する。
そのため、3端子電子回路1が電源端子TVDDに定格電圧である電圧VDD_Uが供給されてユーザモードで動作している間は、データ取得回路23でのデータ取得に有効なクロック信号は第1クロック信号発生回路21で生成されない。これにより、誤った動作モード切換えが行われることを回避できる。
図7に示すように、第1クロック信号発生回路21は、コンパレータ100及び抵抗R11、R12を用いて実現される。
コンパレータ100の−端子には、電源端子TVDDのVDD電圧とグランドとの間の電圧を、抵抗R11,R12で分圧した電圧が供給される。
また、コンパレータ100の+端子には、所定の基準電圧源から基準電圧(クロック判定レベル電圧)V_REF1が供給される。当該基準電圧V_REF1としては、VDD電圧がモード切換信号MCSの最低電圧VDD_L1となったときの−端子の電圧より高く、VDD電圧がモード切換用波形の最大電圧VDD_H1となったときの−端子の電圧より低い電圧が用いられる。
なお、基準電圧V_REF1は、抵抗R11,R12の抵抗値の比率を変えることで調整可能である。
信号S21は、VDD電圧にモード切換信号MCSが重畳されているときクロック信号となり、それ以外の場合にクロック信号とならない。
図7に示すように、第2クロック信号発生回路22は、基本的に第1クロック信号発生回路21と同じ構成を有し、コンパレータ200及び抵抗R21、R22を用いて実現される。
また、コンパレータ200の+端子には、所定の基準電圧源から基準電圧V_REF2が供給される。当該基準電圧V_REF2としては、VDD電圧が調整用信号AJSの最低電圧VDD_L2となったときの−端子の電圧より高く、VDD電圧がモード切換用波形の最大電圧VDD_H2となったときの−端子の電圧より低い電圧が用いられる。
なお、基準電圧V_REF2は、抵抗R21,R22の抵抗値の比率を変えることで調整可能である。
信号S22は、VDD電圧に調整用信号AJSが重畳されているとき(調整モード)においてクロック信号となり、それ以外の場合にクロック信号とならない。
なお、信号端子TSGからの信号入力は、図2に示すように3端子電子回路1に調整機器5が接続されたときに行われる。
モード切換判定回路24は、例えば、図3C,図4Cに示すように、ユーザモードにおいてハイレベルとなり、調整モードにおいてローレベルとなるモード切換判定信号S24を生成する。
具体的には、調整モードにおいては、電源電圧VDDに重畳された調整用信号AJSに応じて第2クロック信号発生回路22でクロック信号が生成されて、これを基にデータ取得部23でよって信号端子TSGに供給された信号からデータが取得される。そして、データ取得部23から制御回路25に上記取得されたデータS23が出力される。
制御回路25は、入力したデータS23を基に調整処理を行う。
また、制御回路25は、調整処理に応じて生成したデータを、第2クロック信号発生回路22からの信号S22のクロック信号に基づいて、信号端子TSGから調整機器5に出力する。
図8は、本発明の実施形態に係る3端子電子回路1の動作の一例を示すフローチャートである。
制御回路25は、例えば、操作部(図示せず)の操作に応じた操作信号に基づいて、電源がONになったと判断するとステップST2に進む。
3端子電子回路1内の各回路が起動される。具体的には、電源端子TVDDから供給されたVDD電圧を基に、第1クロック信号発生回路21、データ取得回路23、制御回路25及びメイン回路27を含む3端子電子回路1内の各回路が起動される。
制御回路25は、制御回路25は、メモリ(図示せず)からプログラムを読み込み、これを実行する。
制御回路25は、ステップST3で実行したプログラムに従って、最初にユーザモードの動作を行うように各回路を制御する。
ユーザーモードにおいては、制御回路25は、スイッチSW1をオフ状態、スイッチSW2をオン状態にし、メイン回路27から出力されるアナログ信号を信号端子TSGを介して図1に示すユーザ外部機器3に出力する。
モード切換判定回路24は、動作モードの切り換えを行うか否かを図5に示すモード切換判定期間内に以下に示すように判断する。モード切換判定期間は、所定の時間間隔で規定されている。
モード切換判定回路24は、データ取得回路23で取得したデータと、予め決められたモード切換用信号パターンとを比較し、これらが一致している場合に、動作モードの切り換えを行うと判断する。なお、ユーザモードにおいては、モード切換判定回路24は、メイン回路27からの信号を基にユーザモードであることを識別する。
そのため、第1クロック信号発生回路21からデータ取得回路23に出力される信号S21は、モード切換信号MCSに応じたクロック信号となる。
モード切換判定回路24は、データ取得回路23から入力したデータS23と、予め決められたモード切換用信号パターンMCSPとを比較し、これらが一致しているため、ユーザモードから調整モードへの切り換えを行う。このとき、モード切換判定回路24は、図3Cに示すように、モード切換判定信号S24のレベルを、ユーザモードを示すレベル(ハイ)から、調整モードを示すレベル(ロー)に切り換える。
制御回路25は、モード切換判定回路24からモード切換判定信号S24に基づいて、調整モードで動作を行うように各回路を制御する。
調整モードにおいては、制御回路25は、スイッチSW1をオン状態、スイッチSW2をオフ状態にする。そして、制御回路25と図8に示す調整機器5とが信号端子TSGを介して調整用の信号を送受信して調整動作を行う。当該調整動作では、例えば、オペアンプのゲイン等の調整が行われる。
そして、3端子電子回路1では、電源電圧VDDに重畳された調整用信号AJSに応じて第2クロック信号発生回路22でクロック信号が生成されて、これを基にデータ取得部23でよって信号端子TSGに供給された信号からデータが取得される。そして、データ取得部23から制御回路25に上記取得されたデータS23が出力される。
制御回路25は、入力したデータS23を基に調整処理を行う。
また、制御回路25は、調整処理に応じて生成したデータを、第2クロック信号発生回路22からの信号S22のクロック信号に基づいて、信号端子TSGから調整機器5に出力する。
モード切換判定回路24は、ステップST5と同様に、動作モードの切り換えを行うか否かを判断する。
モード切換判定回路24は、動作モードの切り換えを行うと判断した場合に、図4Cに示すように、モード切換判定信号S24のレベルを、調整モードを示すレベル(ロー)からユーザモードを示すレベル(ハイ)に切り換える。
その後、3端子電子回路1は前述したステップST4の動作に進む。
このように、3端子電子回路1は、電源端子TVDDに供給されたVDD電圧及び信号端子TSGに供給された信号の双方の所定の条件を満たしたときに、動作モードの切り換えを行う。そのため、動作モードの切り換えの信頼性を高めることができる。
なお、電源電圧VDDにパルス信号が重畳されていないと、調整機器5から3端子電子回路に送信するテスト信号のデータ量を固定する必要がある。また、入力したテスト信号に応じた結果を示す信号を3端子電子回路から取得できない。3端子電子回路1は、このような技術に対しての優位性がある。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、第1クロック信号発生回路21と第2クロック信号発生回路22とを個別に設けたが、一つクロック信号発生回路で抵抗値を変更することで、これらの機能を一つのクロック信号発生回路で実現してもよい。
図6に示す3端子電子回路1の構成ブロックは一例であり、複数の構成ブロックを一つの回路で実現してもよいし、一つの構成ブロックを複数の回路で実現してもよい。
また、上述した実施形態では、モード切換信号MCSは、通常動作モードで使用される電圧VDD_Uより低い最低電圧VDD_L1と最大電圧VDD_H1との範囲で振動する場合を例示したが、電圧VDD_Uより高い最低電圧VDD_L1と最大電圧VDD_H1との範囲で振動するようにしてもよい。その場合には、調整用信号AJSは、電圧VDD_Uより低い範囲で振動するようにする。
3…ユーザ外部機器
5…調整機器
21…第1クロック信号発生回路
22…第2クロック信号発生回路
23…データ取得部
24…モード切換判定回路
25…制御回路
27…メイン回路
TVDD…電源端子
TSG…信号端子
TGND…グランド端子
Claims (8)
- 電源端子、信号端子及びグランド端子を備え、通常動作モード及び非通常動作モードの動作を選択的に行う電子回路において、
前記電源端子に外部から供給される電源電圧に重畳された第1の信号と、前記信号端子に外部から供給される第2の信号とを基に、前記通常動作モードと前記非通常動作モードとの間で動作モードを切り換える
を有する電子回路。 - 前記通常動作モードで使用される電圧を含まない第1の電圧範囲で振動する前記第1の信号を検出する第1の信号検出手段と、
前記第1の信号検出手段において検出される前記第1の信号の立上がり若しくは立下りに同期して前記第2の信号を取得する信号取得手段と、
前記信号取得手段において取得された前記第2の信号と所定の信号パターンとが一致したことを条件に前記動作モードの切り換えを行うと判定するモード切換判定手段と、
前記モード切換判定手段の判定結果に基づいて、前記通常動作モードと前記非通常動作モードとの間で動作モードを切り換える制御手段と
を有する請求項1に記載の電子回路。 - 前記第1の信号検出手段は、前記通常動作モード及び前記非通常動作モードのいずれのモードにおいても使用されない前記第1の電圧範囲で所定のしきい値を挟んで振動する前記第1の信号と前記しきい値と比較してクロック信号を生成し、
前記信号取得手段は、前記第1の信号検出手段が生成した前記クロック信号を基準として前記第2の信号を取得する
請求項2に記載の電子回路。 - 前記制御手段は、前記非通常動作モードにおいて、前記信号端子を介して信号の送信及び信号の受信の少なくとも一方を行う
請求項1に記載の電子回路。 - 前記第1の電圧範囲は、前記通常動作モードで使用される電源電圧より低い電圧範囲である請求項2〜4のいずれかに記載の電子回路。
- 前記非通常動作モードにおいて、前記電源電圧に重畳され、最大電圧が前記通常動作モードで使用される電圧より高く、最小電圧が前記第1の電圧範囲より高い第2の電圧範囲で振動する第3の信号を検出する第2の信号検出手段
をさらに有し、
前記信号取得手段は、前記非通常動作モードにおいて、前記第2の信号検出手段において検出される前記第3の信号の立上がり若しくは立下りに同期して前記第2の信号を取得し、
前記制御手段は、前記信号取得手段が取得した前記第2の信号を基に、前記非通常動作モードの処理を行う
を有する
請求項2〜5のいずれかに記載の電子回路。 - 前記制御回路は、前記第3の信号の立上がり若しくは立下りに同期して、前記非通常動作モードの処理に応じた信号を前記信号端子を介して出力する
請求項6に記載の電子回路。 - 前記通常動作モードで前記信号端子を介して出力する信号を生成するメイン回路をさらに有し、
前記メイン回路は、前記非通常動作モードにおいて非動作状態となる
請求項1〜7のいずれかに記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044699A JP6228866B2 (ja) | 2014-03-07 | 2014-03-07 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044699A JP6228866B2 (ja) | 2014-03-07 | 2014-03-07 | 電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015170146A true JP2015170146A (ja) | 2015-09-28 |
JP6228866B2 JP6228866B2 (ja) | 2017-11-08 |
Family
ID=54202831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014044699A Active JP6228866B2 (ja) | 2014-03-07 | 2014-03-07 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6228866B2 (ja) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61124875A (ja) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | テストモ−ド発生回路 |
JPS6221082A (ja) * | 1985-07-19 | 1987-01-29 | Sanyo Electric Co Ltd | 半導体集積回路 |
JPS62293356A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | テスト信号発生回路 |
JPH06309475A (ja) * | 1993-04-26 | 1994-11-04 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH09105771A (ja) * | 1995-10-11 | 1997-04-22 | Kawasaki Steel Corp | 半導体集積回路 |
JPH10206509A (ja) * | 1997-01-24 | 1998-08-07 | Nec Ic Microcomput Syst Ltd | モード切り換え回路およびモード切り換え方法 |
JP2001273274A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Lsi System Support Kk | 半導体集積回路およびそのテストモード設定回路 |
JP2006332456A (ja) * | 2005-05-27 | 2006-12-07 | Fujitsu Ltd | 半導体装置及び試験モード設定方法 |
JP2007155659A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | モード設定回路 |
US7327199B1 (en) * | 2004-09-23 | 2008-02-05 | Cypress Semiconductor Corp. | Phase-locked loop (PLL) device and method for entering a test mode without a dedicated test pin |
JP2008102081A (ja) * | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体検査システム、検査装置、半導体集積回路 |
JP2009224703A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 半導体装置 |
JP2012108101A (ja) * | 2010-10-20 | 2012-06-07 | Asahi Kasei Electronics Co Ltd | テスト回路、及び、シリアルi/f回路、半導体装置 |
-
2014
- 2014-03-07 JP JP2014044699A patent/JP6228866B2/ja active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61124875A (ja) * | 1984-11-21 | 1986-06-12 | Nec Ic Microcomput Syst Ltd | テストモ−ド発生回路 |
JPS6221082A (ja) * | 1985-07-19 | 1987-01-29 | Sanyo Electric Co Ltd | 半導体集積回路 |
JPS62293356A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | テスト信号発生回路 |
JPH06309475A (ja) * | 1993-04-26 | 1994-11-04 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH09105771A (ja) * | 1995-10-11 | 1997-04-22 | Kawasaki Steel Corp | 半導体集積回路 |
JPH10206509A (ja) * | 1997-01-24 | 1998-08-07 | Nec Ic Microcomput Syst Ltd | モード切り換え回路およびモード切り換え方法 |
JP2001273274A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Lsi System Support Kk | 半導体集積回路およびそのテストモード設定回路 |
US7327199B1 (en) * | 2004-09-23 | 2008-02-05 | Cypress Semiconductor Corp. | Phase-locked loop (PLL) device and method for entering a test mode without a dedicated test pin |
JP2006332456A (ja) * | 2005-05-27 | 2006-12-07 | Fujitsu Ltd | 半導体装置及び試験モード設定方法 |
JP2007155659A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | モード設定回路 |
JP2008102081A (ja) * | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体検査システム、検査装置、半導体集積回路 |
JP2009224703A (ja) * | 2008-03-18 | 2009-10-01 | Ricoh Co Ltd | 半導体装置 |
JP2012108101A (ja) * | 2010-10-20 | 2012-06-07 | Asahi Kasei Electronics Co Ltd | テスト回路、及び、シリアルi/f回路、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6228866B2 (ja) | 2017-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013370B2 (ja) | 適応性のあるデータインターフェイスおよび電源用インターフェイスを備えた電子デバイス | |
JP5321841B2 (ja) | 半導体集積回路 | |
JP2011119807A (ja) | 無線装置およびその無線通信方法 | |
KR101829107B1 (ko) | 공급 인터페이스를 통한 마이크로폰 구성 및 교정 | |
CN114762259A (zh) | 用于在无线电力传输系统中的电力传输期间传输数据的方法、设备和测试系统 | |
TW201520776A (zh) | 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置 | |
JP6228866B2 (ja) | 電子回路 | |
WO2010067448A1 (ja) | 受信装置、伝送装置及び伝送方法 | |
JP5498319B2 (ja) | 電流制御装置および通信システム | |
US20020094098A1 (en) | Two-wired hearing aid system utilizing two-way communication for programming | |
JP2018182431A (ja) | 通信装置 | |
JP5017436B2 (ja) | フィルタ調整装置、電源制御システム、およびフィルタ調整方法、 | |
WO2019202718A1 (ja) | 電気楽器システム | |
US20220029566A1 (en) | Device And Method For Over-Current Protection | |
US10756823B2 (en) | Low power heartbeat for low power mode | |
JP2017060120A (ja) | 半導体装置および発振回路の制御方法 | |
CN108337054B (zh) | 功率校准方法、系统、计算机设备及存储介质 | |
CN112639899A (zh) | 电气机器、通信装置及通信系统 | |
TWI792841B (zh) | 電路系統 | |
US20200220459A1 (en) | Device for limiting a power loss during the sampling of a digital signal | |
CN112511153B (zh) | Swp主接口电路及终端 | |
JP4336761B2 (ja) | 携帯情報通信端末 | |
CN109842374B (zh) | 限幅高频振荡电路及振荡信号产生方法 | |
JP2006174187A (ja) | リモコン信号受信装置 | |
JP2010283558A (ja) | 空中線整合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |