JP2015154662A - ディジタル形保護リレー - Google Patents

Abstract

【課題】簡単な構成でありながら、フルスケールを広くとり、量子化誤差を抑えることができるディジタル保護リレーを提供する。
【解決手段】電力系統からの情報をセンサ検出信号として取込む入力回路を２つ備え、前記入力回路の一方は正側の信号を抽出しゲインを２倍にする手段を、他方の回路は負側の信号を抽出しゲインを２倍する手段を備え、前記２つの入力回路で求められた信号の内、基準値レベルより変化の大きい方の信号を使用して、保護リレー演算を行なう。
【選択図】図１

Description

本発明は、電力系統の電圧・電流を測定し、その信号をもとに演算を行い、過電圧・過電流等の事故を検出し保護リレー動作を行うディジタル形保護リレーに関する。より詳しくは、量子化誤差を大きくすることなく、入力部に入力回路のフルスケールを拡張する回路を備えたディジタル形保護リレーに関する。

一般に、ディジタル形保護リレーは、電力系統の電圧や電流信号をサンプリングで取り込み、フィルタ部で高調波を取り除き、サンプルホールド部によってそれぞれサンプルホールドされ、マルチプレクサによって、Ａ／Ｄ変換部に取り込まれ、アナログ量からディジタル量に変換して、ＣＰＵで保護リレー演算を行う。そして信号の値が所定の動作値、動作時間を超えた場合に、保護リレー動作指令を出力するようになっている。保護リレー動作指令は遮断器に出力され、事故区間を電力系統から除去するようにしている。

図４は、ディジタル形保護リレーの基本構成を示している。保護対象から補助変圧器（ＰＴ）や補助変流器（ＣＴ）により変成して取り込まれる各相の電圧や電流信号は、アナログフィルタ部（ＡＦ）５によってそれぞれ高調波成分が取り除かれ、サンプルホールド部（Ｓ／Ｈ）６によってそれぞれサンプルホールドされる。これらのホールド信号がマルチプレクサ（ＭＰＸ）７によって時分割でＡ／Ｄ変換部８に取り込まれ、Ａ／Ｄ変換（アナログ−ディジタル変換）され、ＣＰＵ９に取り込まれ、ここで保護リレー演算が行われる。

Ａ／Ｄ変換部８の構成の主要部であるＡ／Ｄ変換器は、アナログ信号をサンプリング周波数で取り込んで標本化し、それを量子化することによってディジタル信号に変換するものであるが、その量子化の過程で量子化誤差が発生する。例えば、ＡＣ１０Ａと２０Ａのフルスケールの異なる回路があり、Ａ／Ｄ変換が１６ｂｉｔ分解能で行われた場合、１０Ａでは１０Ａ/２＾１５ｂｉｔ、０Ａ〜２０Ａでは２０Ａ／２＾１５ｂｉｔの量子化誤差を持つディジタル変換データで保護リレー演算が行なわれることになる。つまり、１０Ａ〜２０Ａの演算では１０Ａ以下と比較して量子化誤差を２倍持つ。入力信号がフルスケールを超えてしまうような場合は、この量子化誤差がさらに大きくなり、ディジタル形保護リレーとしての動作誤差が大きくなることにつながる。

ディジタル形保護リレーを電力系統に適用する際のフルスケールの決め方としては、一般に、電力系統の通常時の電圧値・電流値や、事故時の電圧値・電流値を考慮して、Ａ／Ｄ変換して得たディジタル信号の値に基づいてフルスケールを定めている。

しかしながら、系統電気量の入力電流レンジの大きな変化に対しては、フルスケールをオーバーする場合が発生する。フルスケールをオーバーすると量子化誤差が増大する。量子化誤差を増大させないように、さまざまなアイデアが考えられている。

例えば、特許文献１には、同一の系統電気量を入力するフルスケールの異なる電気量入力回路と、複数のディジタル変換データを用いる複数の保護リレー演算手段を有し、系統電気量の大きさに応じて、複数の保護リレー演算手段から保護動作出力に用いる出力を選択することにより、入力フルスケールを小さくすることなく量子化誤差を少なくし、かつ精度の高い保護リレー演算を行う技術が開示されている。

また特許文献２には、入力電流の大きさを検出し、フルスケールを超えるか否か判定し、その結果によりフルスケール切替信号を送出し、フルスケール切替回路でフルスケールを切り変えて処理を行う技術が開示されている。

特開平５−１６１２４５号公報 特開平９−２４３６６９号公報

しかしながら、特許文献１に記載の技術では、複数のディジタル変換信号を用いて、複数の保護リレー演算を行う為、処理が複雑になる。また、特許文献２では、フルスケール切替回路が動作して、最適の回路に切替わるまでは、期待と異なる回路で動作することになる為、正確な演算ができない時間が存在することになる。本発明の目的は、簡単な構成でありながら、入力フルスケールを広くとり、量子化誤差を抑えることができるディジタル形保護リレーを提供することにある。

電力系統からの電気量をセンサ検出信号として取込む入力回路を２つ備え、前記入力回路の一方は正側の信号を抽出しゲインを２倍にする手段を、他方の回路は負側の信号を抽出しゲインを２倍する手段を、それぞれ備え、前記２つの回路で求められた信号の内、基準値レベルより変化の大きい方の信号を使用して、保護リレー演算を行う。

本発明では、正側と負側に入力を分けたことにより量子化誤差を大きくすることなく、フルスケールを2倍にすることができる。

以下、本発明の実施例を図１〜図３により説明する。図１は、本発明のブロック図である。補助変圧器（ＰＴ）、補助変流器（ＣＴ）から同一の電力系統の電気量を入力する２つの電気量入力回路を備えている。２つの電気量入力回路は、おのおの正側（プラス側）を抽出する正側抽出部２と負（マイナス側）の信号を抽出する負側抽出部３と、前記抽出された値のゲインを増幅する増幅部４を備えている。本実施例においては、ゲインを2倍に設定している。抽出部は、オペアンプを用いた加算回路や整流ダイオード等を使用して構成することができる。

前記抽出された信号は、その後アナログフィルタ部（ＡＦ）５により高調波成分を取り除き、サンプルホールド部（Ｓ／Ｈ）６によってそれぞれサンプルホールドされ、これらホールドされた信号がマルチプレクサ（ＭＰＸ）７によって時分割でＡ／Ｄ変換器８に取り込まれ、Ａ／Ｄ変換（アナログ−ディジタル変換）され、ＣＰＵ９に取り込まれ、ここで保護リレー演算が行われる。

保護リレー演算処理を効率よく行う為、１つの演算とする。２つのディジタル変換信号のうち、どちらを使用するかを決め、合成信号用意する必要がある。本発明では、正側(プラス側)と負側(マイナス側)のどちら側の入力波形を用いて判断するかを決める方法として、基準値レベルより変化の大きい方の信号を使用して保護リレー演算を行っている。これは、変化の大きい信号が入力信号に相当するからである。

ここでいう基準値レベルとは、交流の場合、正側(プラス側)と負側(マイナス側)の中心点である。正側(プラス側)のディジタル変換データでは１６ｂｉｔ分解能(０〜６５５３５)の場合は０で、負側(マイナス側)のディジタル変換信号では１６ｂｉｔ分解能(６５５３５〜０)の場合は６５５３５に相当する値である。

図２は、入力波形に対して、正側（プラス側）を抽出する正側抽出回路で、正側（プラス側）と、負（マイナス側）の信号を抽出する負側抽出回路で負側（マイナス側）の波形がおのおの抽出された波形図である。この抽出された波形のままでは、分解能が１ｂｉｔ分無駄になってしまうので、増幅器によってゲインを２倍することにより、空きビットをなくし、全てのｂｉｔを使用できるようにしている。

図３は、ディジタル変換信号を合成して保護リレー演算するフローチャートである。Ａ／Ｄ変換によりディジタル信号に変換された、正側(プラス側)と負側(マイナス側)の両方のディジタル変換信号をメモリに保存する（Ｓ１）。正側のディジタル変換信号と基準値との差を算出負側のディジタル変換信号と基準値との差を算出する（Ｓ２）。負側のディジタル変換信号と基準値との差を算出する（Ｓ３）。前記Ｓ２，Ｓ３の算出結果の内、差の大きい信号を合成信号として保存する（Ｓ４）。前記Ｓ４で保存した合成信号を用いて保護リレー演算を行う（Ｓ５）。

このように、入力波形を正・負の信号に分けることによりフルスケールは１／２に縮小した波形となるが、後段でゲインを２倍することにより、全てのビットを使用することができ、Ａ／Ｄ変換器の機能を無駄にしないようにしている。

本発明の実施例では、入力を２分割したが、４分割する構成でももちろん実施可能である。上記の正側(プラス側)と負側(マイナス側)を抽出した回路の出力に対して、更に同様の２分割する回路を設けて抽出し、ゲインを２倍ではなく４倍する。

本発明の一実施例であるディジタル形保護リレーのブロック図である。 本発明の一実施例である、正側抽出部、負側抽出部を通った後の波形図である。 本発明の一実施例の保護リレー演算フローチャートである。 一般的な従来のディジタル形保護リレーのブロック図である。

１ 入力部
２ 正側抽出部
３ 負側抽出部
４ 増幅部
５ アナログフィルタ部（ＡＦ）
６ サンプルホールド部（Ｓ／Ｈ）
７ マルチプレクサ（ＭＰＸ）
８ Ａ／Ｄ変換部（Ａ／Ｄ）
９ ＣＰＵ

Claims (1)

1. 電力系統からの電気量をセンサ検出信号として取込む入力回路を２つ備え、前記入力回路の一方は正側の信号を抽出しゲインを２倍にする手段を、他方の回路は負側の信号を抽出しゲインを２倍する手段を備え、前記２つの入力回路で求められた信号の内、基準値レベルより変化の大きい方のデータを使用して、保護リレー演算を行うことを特徴とするディジタル形保護リレー。