JP2015154330A - 信号生成回路 - Google Patents

信号生成回路 Download PDF

Info

Publication number
JP2015154330A
JP2015154330A JP2014027585A JP2014027585A JP2015154330A JP 2015154330 A JP2015154330 A JP 2015154330A JP 2014027585 A JP2014027585 A JP 2014027585A JP 2014027585 A JP2014027585 A JP 2014027585A JP 2015154330 A JP2015154330 A JP 2015154330A
Authority
JP
Japan
Prior art keywords
frequency
generation circuit
output
signal
signal generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014027585A
Other languages
English (en)
Other versions
JP6204218B2 (ja
Inventor
滝波　浩二
Koji Takinami
浩二 滝波
貴行 築澤
Takayuki Chikusawa
貴行 築澤
宮長　健二
Kenji Miyanaga
健二 宮長
平野　俊介
Shunsuke Hirano
俊介 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2014027585A priority Critical patent/JP6204218B2/ja
Priority to US14/610,271 priority patent/US9130737B1/en
Publication of JP2015154330A publication Critical patent/JP2015154330A/ja
Application granted granted Critical
Publication of JP6204218B2 publication Critical patent/JP6204218B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】簡易な構成で、かつ高い周波数においても広い周波数可変範囲を実現可能とする信号生成回路を提供する。
【解決手段】ＰＬＬ周波数シンセサイザ９９におけるフィードバック経路の第１の分周器１０１の出力を所望の周波数に応じて分周比を切り替えて分周して生成した信号と、ＰＬＬ周波数シンセサイザ９９からの出力信号とを掛け合わせた後に逓倍することで、所望の高周波信号を生成する。
【選択図】図１

Description

本開示は、高周波信号を発生させる信号生成回路に関する。
無線通信機では、所望の高周波信号を発生するための信号生成回路として、主にＰＬＬ周波数シンセサイザを用いている。ＰＬＬ周波数シンセサイザには電圧制御発振器（ＶＣＯ）が広く使用されている。電圧制御発振器は、周波数可変範囲が狭いため、広い周波数可変範囲を必要とする用途、特に高い周波数を利用する用途に用いることは困難である。例えば、ミリ波である６０ＧＨｚ帯を用いる高速無線通信（例えば、ＩＥＥＥ８０２．１１ａｄ）では、５７ＧＨｚから６６ＧＨｚの９ＧＨｚ帯域に５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚの４チャネルが割り当てられるので、４チャネルの全てに対応することは困難である。
このような課題に対し、特許文献１に、電圧制御発振器の発振周波数を固定とし、６０ＧＨｚ帯において必要とされる４つの周波数に対応可能とする手法が示されている。
米国特許第８，２２９，３５２号明細書
しかし、特許文献１に示された手法では、２回の周波数変換を行うヘテロダイン方式を用いるため、複数の周波数変換器とＩＦモジュールが必要となり、構成が複雑になり、消費電力が増大するという課題がある。また、半導体プロセス上に集積化する場合にはチップ面積が大きくなり、製造コストが増大するという課題もある。
本開示は、係る事情に鑑みてなされたものであり、簡易な構成であって、かつ高い周波数においても広い周波数可変範囲を実現可能とする信号生成回路を提供する。
本開示の信号生成回路は、複数の周波数の高周波信号を切り換えて出力する信号生成回路であって、電圧制御発振器と、前記電圧制御発振器の出力を分周する第１の分周器と、前記第１の分周器の出力を分周する第２の分周器と、前記第２の分周器の出力と基準信号が入力され、前記第２の分周器の出力と前記基準信号との位相差に対応した信号を出力する位相比較器と、前記位相比較器の出力のうち低周波信号を抽出して前記電圧制御発振器の周波数制御信号として出力するループフィルタと、前記第１の分周器の出力を分周する第３の分周器と、前記第３の分周器の出力と、前記電圧制御発振器の出力を入力して周波数変換する第１の周波数変換器と、前記第１の周波数変換器の出力を逓倍して出力する第１の逓倍器と、を具備する。
本開示によれば、簡易な構成であって、かつ高い周波数においても広い周波数可変範囲を実現できる。
実施の形態１に係る信号生成回路の概略構成を示すブロック図 実施の形態１に係る信号生成回路における具体的な数値例（１）を示す図 実施の形態１に係る信号生成回路における具体的な数値例（２）を示す図 実施の形態１に係る信号生成回路における具体的な数値例（３）を示す図 実施の形態１に係る信号生成回路を用いた無線通信機の概略構成を示すブロック図 実施の形態２に係る信号生成回路の概略構成を示すブロック図 実施の形態２に係る信号生成回路を用いた複数系統の無線通信機の概略構成を示すブロック図 特許文献１に示された手法による信号生成回路の概略構成を示すブロック図
以下、本開示の実施の形態について、図面を参照して説明する。
（本開示の一形態を得るに至った経緯）
無線通信機では、所望の高周波信号を発生するための信号生成回路として、主に周波数シンセサイザを用いている。周波数シンセサイザには、電圧制御発振器（ＶＣＯ）、分周器、位相比較器及びループフィルタを用いたＰＬＬ（Phase Locked Loop）が広く使用されている。ＰＬＬでは、フィードバック制御を用いて電圧制御発振器の発振周波数を調整し、所望の周波数を有する高周波信号を発生させる。
一般的な無線通信機では、通信システムにおいて使用される複数の周波数チャネルに対応する必要があるため、送信信号及び受信信号の周波数変換に使用する周波数シンセサイザには広い周波数可変範囲が求められる。さらに、変調信号の信号品質の劣化抑制のために、低位相雑音特性も求められる。
周波数シンセサイザに使用される電圧制御発振器では、周波数可変範囲と位相雑音特性とは、トレードオフの関係にあることが広く知られている。さらに、例えば、動作周波数が高くなると寄生容量成分の影響によって周波数可変範囲が狭くなるため、高い周波数において広い周波数可変範囲と低位相雑音特性とを実現することは困難である。
例えば、ミリ波である６０ＧＨｚ帯を用いる高速無線通信（ＩＥＥＥ８０２．１１ａｄなど）では、５７ＧＨｚから６６ＧＨｚの９ＧＨｚ帯域に、５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚの４チャネルが割り当てられているが、１つの電圧制御発振器を用いて、４チャネルの全てに対応することは困難である。
このような課題に対し、特許文献１には、電圧制御発振器の発振周波数を固定とし、６０ＧＨｚ帯において必要とされる４つの周波数に対応可能とする手法が示されている。図８は、同手法による信号生成回路の概略構成を示すブロック図である。同図において、図示せぬアンテナにおいて受信された信号が、低雑音増幅器５０１によって増幅された後、第１の周波数変換器５０２によって中間周波数帯（ＩＦ）に変換されＩＦ信号として出力される。第１の周波数変換器５０２から出力されたＩＦ信号は、ＩＦモジュール５０３において増幅及び帯域制限フィルタリングを施された後、第２の周波数変換器５０４によってベースバンドへ変換される。
第１の周波数変換器５０２は、ＰＬＬ５０５からの出力信号をローカル信号として用いる。また、第２の周波数変換器５０４は、ＰＬＬ５０５の出力を分周器５０６において分周された信号と、ＰＬＬ５０５からの出力信号を第３の周波数変換器５０７において掛け合わせた後に、逓倍器５０８によって４倍の周波数に変換された信号をローカル信号として使用する。なお、図８は受信系を示しているが、送信系においても同様の構成が可能であり、説明を省略する。
特許文献１に記載された手法によれば、具体的な数値例として、分周器５０６の分周比を、「８」、「１２」、「２４」のいずれかとし、第３の周波数変換器５０７の出力を５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚとする例が示されている。これにより、ＰＬＬ５０５において使用される電圧制御発振器（図示略）の発振周波数を１２．９６ＧＨｚに固定できる。
ところで、特許文献１に記載された手法は、２回の周波数変換を行うヘテロダイン方式を使用しているため、複数の周波数変換器とＩＦモジュールが必要となり、構成が複雑になり、消費電力が増大するという課題がある。また、半導体プロセス上に集積化する場合にはチップ面積が大きくなり、製造コストが増大するという課題もある。
以下、簡易な構成であって、かつ高い周波数においても広い周波数可変範囲を実現できる信号生成回路について説明する。
（実施の形態１）
図１は、実施の形態１に係る信号生成回路の概略構成を示すブロック図である。同図において、実施の形態１に係る信号生成回路１０９は、電圧制御発振器（ＶＣＯ）１００と、第１の分周器１０１と、第２の分周器１０２と、位相比較器（ＰＤ）１０３と、ループフィルタ（ＬＰＦ）１０４と、第３の分周器１０５と、周波数変換器１０６と、逓倍器１０７とを備える。ＰＬＬ周波数シンセサイザ９９は、電圧制御発振器１００、第１の分周器１０１、第２の分周器１０２、位相比較器１０３及びループフィルタ１０４を含む構成である。
電圧制御発振器１００の出力信号は、第１の分周器１０１及び第２の分周器１０２を通過することによって低い周波数に変換される。位相比較器１０３は、基準信号入力端子１０８から入力される基準信号と第２の分周器１０２の出力信号との位相差によって決まる位相差信号を出力する。位相比較器１０３から出力された位相差信号は、ループフィルタ１０４を通過することによって低周波成分が抽出され、電圧制御発振器１００の周波数制御信号として入力される。電圧制御発振器１００は、周波数制御信号によって発振周波数が定まる発振器であり、フィードバック制御を用いることにより所望の発振周波数に調整される。
第１の分周器１０１の出力信号は、第３の分周器１０５及び周波数変換器１０６に入力される。周波数変換器１０６には、電圧制御発振器１００の出力信号と第３の分周器１０５の出力信号とが、入力される。
周波数変換器１０６は、２つの入力信号の掛け算によって生じる２つの側波帯のうち低い周波数成分（Lower side band）を抽出するか、又は電圧制御発振器１００からの入力信号を周波数変換せずに出力する。周波数変換器１０６の出力信号は、逓倍器１０７によって整数倍の周波数成分に変換され、信号生成回路１０９の出力信号となる。
ここで、具体的な数値例を挙げる。
具体的な数値例（１）
数値例（１）では、図２に示すように、第１の分周器１０１の分周比を「５」、第２の分周器１０２の分周比を「１６２」、基準信号の周波数（基準周波数）を４０ＭＨｚ、電圧制御発振器１００の発振周波数を３２．４ＧＨｚ、逓倍器１０７の逓倍数を「２」とした設定値を用いる。
ここで、第３の分周器１０５の分周比を「２」又は「３」又は「６」に切り替えることで、信号生成回路１０９は、出力周波数として、５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚを発生する。さらに、周波数変換器１０６において、スルーモードとして、第３の分周器１０５の出力信号を入力しない、又は第３の分周器１０５から出力信号を出力しないことにより、電圧制御発振器１００の出力信号を周波数変換せずに出力することで、６４．８０ＧＨｚを発生する。信号生成回路１０９は、図２の数値例（１）を用いることで、６０ＧＨｚ帯において使用される４つのチャネルに対応できる。
具体的な数値例（２）
数値例（２）では、図３に示すように、第１の分周器１０１の分周比を「５」、第２の分周器１０２の分周比を「８１」、基準周波数を４０ＭＨｚ、電圧制御発振器１００の発振周波数を１６．２ＧＨｚ、逓倍器１０７の逓倍数を「４」、第３の分周器１０５の分周比を「２」又は「３」又は「６」とした設定値を用いる。
信号生成回路１０９は、数値例（２）においても、第３の分周器１０５での分周比の切り替えと、周波数変換器１０６のスルーモードへの切り替えとを用いることで、６０ＧＨｚ帯において必要となる５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚの４つの周波数を発生できる。
具体的な数値例（３）
数値例（３）では、６０ＧＨｚ帯においてチャネルボンディングにおいて必要となる３つの周波数の生成について説明する。
数値例（３）では、図４に示すように、第１の分周器１０１の分周比を「１」、第２の分周器１０２の分周比を「１６２」、基準周波数を４０ＭＨｚ、電圧制御発振器１００の発振周波数を３２．４ＧＨｚ、逓倍器１０７の逓倍数を「２」、第３の分周器１０５の分周比を「１２」又は「２０」又は「６０」とした設置値を用いる。
信号生成回路１０９は、第３の分周器１０５の分周比を切り替えることで、６０ＧＨｚ帯においてチャネルボンディングにおいて必要となる５９．４ＧＨｚ、６１．５６ＧＨｚ、６３．７２ＧＨｚの３つの周波数を発生できる。
図５は、実施の形態１に係る信号生成回路１０９をダイレクトコンバージョン方式の無線通信機に適応した場合の概略構成を示すブロック図である。同図において、信号生成回路１０９において発生したローカル信号は、無線通信機１３０の受信系１１５及び送信系１２５それぞれに供給される。受信系１１５は、受信アンテナ１１０、低雑音増幅器１１１、復調器１１２、低域通過フィルタ（ＬＰＦ）１１３及び可変利得増幅器１１４を含む構成である。送信系１２５は、送信アンテナ１２０、大電力増幅器１２１、変調器１２２、低域通過フィルタ（ＬＰＦ）１２３及び可変利得増幅器１２４を含む構成である。
受信系１１５では、受信アンテナ１１０において受信された高周波信号が低雑音増幅器１１１にて増幅された後、復調器１１２においてベースバンド信号に変換される。復調器１１２の出力信号は、低域通過フィルタ１１３、可変利得増幅器１１４を経て、図示せぬデジタル信号処理部へ出力される。送信系１２５においては、図示せぬデジタル信号処理部から出力された送信変調信号が可変利得増幅器１２４及び低域通過フィルタ１２３を経て、変調器１２２へ出力される。変調器１２２では、信号生成回路１０９からのローカル信号と掛け合わされることで入力信号が周波数変換され、大電力増幅器１２１において所望の送信電力レベルに増幅された後、送信アンテナ１２０より放射される。なお、復調器１１２及び変調器１２２には、通常、直交復調器が使用されるためベースバンド信号は同相成分と直交成分の２系統となるが、図５においては省略して示している。
このように、実施の形態１に係る信号生成回路１０９によれば、ＰＬＬ周波数シンセサイザ９９におけるフィードバック経路の第１の分周器１０１の出力を所望の周波数に応じて分周比を切り替えて分周して生成した信号と、ＰＬＬ周波数シンセサイザ９９からの出力信号とを掛け合わせた後に逓倍するようにしたので、１つの周波数変換器１０６を用いて、６０ＧＨｚ帯の無線システムに必要となる４つの周波数を生成できる。さらに、電圧制御発振器１００は、周波数可変範囲の拡大が不要であるため、低位相雑音特性を実現できる。すなわち、簡易な構成であって、高い周波数においても、広い周波数可変範囲と低位相雑音特性とを両立できる信号生成回路を実現できる。
また、実施の形態１に係る信号生成回路１０９によれば、ダイレクトコンバージョン方式の無線通信機１３０に適用できるので、無線通信機１３０を半導体プロセス上に集積化する際に、チップ面積を縮小して製造コストを低減することが可能となる。
（実施の形態２）
図６は、実施の形態２に係る信号生成回路の概略構成を示すブロック図である。なお、同図において前述した図１と共通する部分には同一の符号を付ける。同図に示す実施の形態２に係る信号生成回路１４０は、実施の形態１に係る信号生成回路１０９と同様の構成であり、電圧制御発振器１００と、第１の分周器１０１と、第２の分周器１０２と、位相比較器（ＰＤ）１０３と、ループフィルタ（ＬＰＦ）１０４と、第３の分周器１０５と、周波数変換器１０６と、逓倍器１０７とを備え、さらに、第４の分周器２００４〜第ｎの分周器２００ｎ（但し、ｎは４以上の整数）と、第４の分周器２００４〜第ｎの分周器２００ｎと同数の第２の周波数変換器２０１２〜第ｎ−２の周波数変換器２０１ｎ−２（但し、ｎは４以上の整数）と、第４の分周器２００４〜第ｎの分周器２００ｎと同数の第２の逓倍器２０２２〜第ｎ−２の逓倍器２０２ｎ−２（但し、ｎは４以上の整数）とを備える。
第１の分周器１０１の出力信号は、第３の分周器１０５、第４の分周器２００４、…、第ｎの分周器２００ｎそれぞれに入力される。第２の周波数変換器２０１２には、第４の分周器２００４の出力信号及び電圧制御発振器１００の出力信号が入力される。第２の周波数変換器２０１２の出力信号は、第２の逓倍器２０２２によって整数倍の周波数成分に変換され、第２の出力信号となる。
また、第ｎ−２の周波数変換器２０１ｎ−２には、第ｎの分周器２００ｎの出力信号及び電圧制御発振器１００の出力信号が入力される。第ｎ−２の周波数変換器２０１ｎ−２の出力信号は、第ｎ−２の逓倍器２０２ｎ−２によって整数倍の周波数成分に変換され、第ｎ−２の出力信号となる。
なお、本実施の形態における第１の周波数変換器１０６、第２の周波数変換器２０１２〜第ｎ−２の周波数変換器２０１ｎ−２を用いた周波数変換は、２つの入力信号の掛け算によって生じる２つの側波帯のうち低い周波数成分を抽出するか、または電圧制御発振器１００からの入力信号を周波数変換せずに出力する。
第５の分周器２００５（図示略）〜第ｎ−１の分周器２００ｎ−１、第３の周波数変換器２０１３（図示略）〜第ｎ−３の周波数変換器２０１ｎ−３及び第３の逓倍器２０２３（図示略）〜第ｎ−３の逓倍器２０２ｎ−３の動作は、上述した第４の分周器２００４、第ｎの分周器２００ｎ、第２の周波数変換器２０１２、第ｎ−２の周波数変換器２０１ｎ−２、第２の逓倍器２０２２及び第ｎ−２の逓倍器２０２ｎ−２と同様であるので、説明を省略する。また、実施の形態１に係る信号生成回路１０９と共通する部分の動作も前述した通りであるので、説明を省略する。
実施の形態２に係る信号生成回路１４０によれば、第１の分周器１０１，第２の分周器１０２，第３の分周器１０５，第４の分周器２００４〜第ｎの分周器２００ｎそれぞれの分周比を個別に設定することで、複数の異なる周波数を１つのＰＬＬ周波数シンセサイザ９９から発生できる。
ここで、具体的な数値例を挙げる。
具体的な数値例（４）
数値例（４）では、第１の逓倍器１０７及び第２逓倍器２０２２から同じ周波数の信号を出力する場合について説明する。
数値例（４）では、ｎ＝４とし、図２の設定値を用いて、第１の分周器１０１の分周比を「５」、第２の分周器１０２の分周比を「１６２」、基準周波数を４０ＭＨｚ、電圧制御発振器１００の発振周波数を３２．４ＧＨｚ、逓倍器１０７の逓倍数を「２」とし、第３の分周器１０５の分周比を「６」とし、更に、第４の分周器２００４の分周比を「６」とする。
数値例（４）にすれば、第１の逓倍器１０７及び第２逓倍器２０２２の出力信号を、いずれも５８．３２ＧＨｚに設定できる。
具体的な数値例（５）
数値例（５）では、第１の逓倍器１０７、第２の逓倍器２０２２、第３の逓倍器２０２３から異なる周波数の信号を出力する場合について説明する。
数値例（５）では、ｎ＝５とし、図２の設定値を用いて、第１の分周器１０１の分周比を「５」、第２の分周器１０２の分周比を「１６２」、基準周波数を４０ＭＨｚ、電圧制御発振器１００の発振周波数を３２．４ＧＨｚ、逓倍器１０７の逓倍数を「２」、第３の分周器１０５の分周比を「６」とし、更に、第４の分周器２００４の分周比を「３」、第５の分周器２００５の分周比を「２」とする。
数値例（５）にすれば、第１の逓倍器１０７の出力信号を５８．３２ＧＨｚ、第２の逓倍器２０２２の出力信号を６０．４８ＧＨｚ、第３の逓倍器２０２３の出力信号を６２．６４ＧＨｚに設定できる。
図７は、実施の形態２に係る信号生成回路１４０を用いた複数系統の無線通信機の概略構成を示すブロック図である。同図において、無線通信機１５０の信号生成回路１４０から出力される第１の出力信号ＳＯ１は、第１の送信系３００１及び第１の受信系３０１１へ供給される。また、第２の出力信号ＳＯ２は、第２の送信系３００２及び第２の受信系３０１２へ供給される。また、第ｎ−２の出力信号ＳＯｎ−２は、第ｎ−２の送信系３００ｎ−２及び第ｎ−２の受信系３０１ｎ−２へ供給される。
図７の構成によれば、第１から第ｎ−２の送信系３００１〜３００ｎ−２及び受信系３０１１〜３０１ｎ−２のキャリア周波数を、それぞれ独立して設定できる。電波の使用状況や伝搬環境に応じて、複数の送信系３００１〜３００ｎ−２及び受信系３０１１〜３０１ｎ−２に数値例（４）のように同じキャリア周波数を設定したり、あるいは、数値例（５）のように異なる周波数を設定することで、周波数の効率的な利用を図り、伝送速度の向上を実現できる。
以上、図面を参照して実施の形態１，２について説明したが、本開示はかかる例に限定されものではないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
また、上記実施の形態１，２では、発生する周波数として６０ＧＨｚ帯において使用される５８．３２ＧＨｚ，６０．４８ＧＨｚ，６２．６４ＧＨｚ，６４．８０ＧＨｚを具体的な数値例として説明したが、発生する周波数はこれらに限定されることはない。また、発生可能な周波数も４つに限定されるものではない。
また、電圧制御発振器１００の発振周波数は必ずしも固定である必要はなく、所望の周波数に応じて、変化させる構成をとることも勿論可能である。
（本開示の一態様の概要）
本開示の第１の信号生成回路は、複数の周波数の高周波信号を切り換えて出力する信号生成回路であって、電圧制御発振器と、前記電圧制御発振器の出力を分周する第１の分周器と、前記第１の分周器の出力を分周する第２の分周器と、前記第２の分周器の出力と基準信号が入力され、前記第２の分周器の出力と前記基準信号との位相差に対応した信号を出力する位相比較器と、前記位相比較器の出力のうち低周波信号を抽出して前記電圧制御発振器の周波数制御信号として出力するループフィルタと、前記第１の分周器の出力を分周する第３の分周器と、前記第３の分周器の出力と、前記電圧制御発振器の出力を入力して周波数変換する第１の周波数変換器と、前記第１の周波数変換器の出力を逓倍して出力する第１の逓倍器と、を具備する。
また、本開示の第２の信号生成回路は、第１の信号生成回路であって、前記第１の分周器の出力を分周する第４から第ｎ（ｎは４以上の整数）の分周器と、前記第４から第ｎの分周器の出力と、前記電圧制御発振器の出力を入力して周波数変換する第２から第ｎ−２の周波数変換器と、前記第２から第ｎ−２の周波数変換器の出力をそれぞれ逓倍して出力する第２から第ｎ−２の逓倍器と、をさらに具備する。
また、本開示の第３の信号生成回路は、第１または第２の信号生成回路であって、前記第１の分周器の分周比は５を含む。
また、本開示の第４の信号生成回路は、第３の信号生成回路であって、前記第３の分周器の分周比は、２または３または６を含む。
また、本開示の第５の信号生成回路は、第４の信号生成回路であって、前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の逓倍数は、２逓倍または４逓倍である。
また、本開示の第６の信号生成回路は、第１ないし第５のいずれか１つの信号生成回路であって、前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の出力周波数は、５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚのいずれかを含む。
また、本開示の第７の信号生成回路は、第１ないし第６のいずれか１つの信号生成回路であって、前記電圧制御発振器の発振周波数は、３２．４ＧＨｚまたは１６．２ＧＨｚである。
また、本開示の第８の信号生成回路は、第１ないし第７のいずれか１つの信号生成回路であって、前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の出力は、ダイレクトコンバージョン無線機のローカル信号として使用される。
また、本開示の無線通信機は、第１ないし第８のいずれか１つの信号生成回路を有して構成される。
本開示は、例えば、ミリ波である６０ＧＨｚ帯を用いる高速無線通信（ＩＥＥＥ８０２．１１ａｄなど）を可能とする無線通信機などに有用である。
９９ ＰＬＬ周波数シンセサイザ
１００ 電圧制御発振器
１０１ 第１の分周器
１０２ 第２の分周器
１０３ 位相比較器
１０４ ループフィルタ
１０５ 第３の分周器
１０６ 周波数変換器
１０７ 逓倍器
１０９，１４０ 信号生成回路
１１０ 受信アンテナ
１１１ 低雑音増幅器
１１２ 復調器
１１３，１２３ 低域通過フィルタ
１１４，１２４ 可変利得増幅器
１１５ 受信系
１２０ 送信アンテナ
１２１ 大電力増幅器
１２２ 変調器
１２５ 送信系
１３０，１５０ 無線通信機
２００４〜２００ｎ 第４の分周器〜第ｎの分周器
２０１２〜２０１ｎ−２ 第２の周波数変換器〜第ｎ−２の周波数変換器
２０２２〜２０２ｎ−２ 第２の逓倍器〜第ｎ−２の逓倍器
３００１〜３００ｎ−２ 第１の送信系〜第ｎ−２の送信系
３０１１〜３０１ｎ−２ 第１の受信系〜第ｎ−２の受信系

Claims (9)

  1. 複数の周波数の高周波信号を切り換えて出力する信号生成回路であって、
    電圧制御発振器と、
    前記電圧制御発振器の出力を分周する第１の分周器と、
    前記第１の分周器の出力を分周する第２の分周器と、
    前記第２の分周器の出力と基準信号が入力され、前記第２の分周器の出力と前記基準信号との位相差に対応した信号を出力する位相比較器と、
    前記位相比較器の出力のうち低周波信号を抽出して前記電圧制御発振器の周波数制御信号として出力するループフィルタと、
    前記第１の分周器の出力を分周する第３の分周器と、
    前記第３の分周器の出力と、前記電圧制御発振器の出力を入力して周波数変換する第１の周波数変換器と、
    前記第１の周波数変換器の出力を逓倍して出力する第１の逓倍器と、
    を具備することを特徴とする信号生成回路。
  2. 請求項１に記載の信号生成回路であって、
    前記第１の分周器の出力を分周する第４から第ｎ（ｎは４以上の整数）の分周器と、
    前記第４から第ｎの分周器の出力と、前記電圧制御発振器の出力を入力して周波数変換する第２から第ｎ−２の周波数変換器と、
    前記第２から第ｎ−２の周波数変換器の出力をそれぞれ逓倍して出力する第２から第ｎ−２の逓倍器と、
    をさらに具備することを特徴とする信号生成回路。
  3. 請求項１または請求項２に記載の信号生成回路であって、
    前記第１の分周器の分周比は５を含むことを特徴とする信号生成回路。
  4. 請求項３に記載の信号生成回路であって、
    前記第３の分周器の分周比は、２または３または６を含むことを特徴とする信号生成回路。
  5. 請求項４に記載の信号生成回路であって、
    前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の逓倍数は、２逓倍または４逓倍であることを特徴とする信号生成回路。
  6. 請求項１から請求項５のいずれか一項に記載の信号生成回路であって、
    前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の出力周波数は、５８．３２ＧＨｚ、６０．４８ＧＨｚ、６２．６４ＧＨｚ、６４．８０ＧＨｚのいずれかを含むことを特徴とする信号生成回路。
  7. 請求項１から請求項６のいずれか一項に記載の信号生成回路であって、
    前記電圧制御発振器の発振周波数は、３２．４ＧＨｚまたは１６．２ＧＨｚであることを特徴とする信号生成回路。
  8. 請求項１から請求項７のいずれか一項に記載の信号生成回路であって、
    前記第１から第ｎ−２（ｎは４以上の整数）の逓倍器の出力は、ダイレクトコンバージョン無線機のローカル信号として使用されることを特徴とする信号生成回路。
  9. 請求項１から請求項８のいずれか一項に記載の信号生成回路を有して構成されることを特徴とする無線通信機。
JP2014027585A 2014-02-17 2014-02-17 信号生成回路 Expired - Fee Related JP6204218B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014027585A JP6204218B2 (ja) 2014-02-17 2014-02-17 信号生成回路
US14/610,271 US9130737B1 (en) 2014-02-17 2015-01-30 Signal-generating circuit and wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027585A JP6204218B2 (ja) 2014-02-17 2014-02-17 信号生成回路

Publications (2)

Publication Number Publication Date
JP2015154330A true JP2015154330A (ja) 2015-08-24
JP6204218B2 JP6204218B2 (ja) 2017-09-27

Family

ID=53799104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027585A Expired - Fee Related JP6204218B2 (ja) 2014-02-17 2014-02-17 信号生成回路

Country Status (2)

Country Link
US (1) US9130737B1 (ja)
JP (1) JP6204218B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102419A (ja) * 1986-10-17 1988-05-07 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPH08298459A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 周波数シンセサイザー装置
JP2002208858A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザと周波数生成方法
JP2004166079A (ja) * 2002-11-14 2004-06-10 Irt:Kk ローカル信号発生装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551689A (en) * 1983-02-25 1985-11-05 Comtech Telecommunications Corp. RF Local oscillator with low phase noise
US6121747A (en) * 1997-09-02 2000-09-19 Servologic Ltd. Electric motor controller
US6747987B1 (en) * 2000-02-29 2004-06-08 Motorola, Inc. Transmit modulation circuit and method of operating a transmitter
US6294935B1 (en) * 2000-10-17 2001-09-25 Vlsi Technology, Inc. Built-in-self-test circuitry for testing a phase locked loop circuit
GB0204108D0 (en) * 2002-02-21 2002-04-10 Analog Devices Inc 3G radio
US7212050B2 (en) * 2004-12-17 2007-05-01 Seiko Epson Corporation System and method for synthesizing a clock at digital wrapper (FEC) and base frequencies using one precision resonator
TWI357246B (en) * 2007-06-29 2012-01-21 Mstar Semiconductor Inc Apparatus and method for audio conversion
US8229352B2 (en) 2007-07-05 2012-07-24 Sibeam, Inc. Wireless architecture for 60GHZ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102419A (ja) * 1986-10-17 1988-05-07 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
JPH08298459A (ja) * 1995-04-27 1996-11-12 Matsushita Electric Ind Co Ltd 周波数シンセサイザー装置
JP2002208858A (ja) * 2001-01-10 2002-07-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザと周波数生成方法
JP2004166079A (ja) * 2002-11-14 2004-06-10 Irt:Kk ローカル信号発生装置

Also Published As

Publication number Publication date
US20150236847A1 (en) 2015-08-20
US9130737B1 (en) 2015-09-08
JP6204218B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US20090086844A1 (en) Method And System For A Programmable Local Oscillator Generator Utilizing A DDFS For Extremely High Frequencies
US8374283B2 (en) Local oscillator with injection pulling suppression and spurious products filtering
US7933359B2 (en) Polar transmitter for increasing modulation rate using multi-phase generator
US20070149143A1 (en) Local oscillation frequency generation apparatus and wireless transceiver having the same
US8744380B2 (en) Unified frequency synthesizer for direct conversion receiver or transmitter
US8615202B2 (en) Frequency synthesizer
JP6204218B2 (ja) 信号生成回路
US11206051B2 (en) Digital offset frequency generator based radio frequency transmitter
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
US8014422B2 (en) Method and system for utilizing a single PLL to clock an array of DDFS for multi-protocol applications
TWI650948B (zh) 使用鎖相迴路之頻率合成
US9130646B2 (en) Signal generating device and radio device
JP2007134833A (ja) Ｐｌｌ周波数シンセサイザ
KR20230019571A (ko) ㎜-wave 대역용 주파수 합성기
JP2015220480A (ja) 信号発生回路
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
JP5133893B2 (ja) 共有発振器を有する信号調整回路
JP2020167440A (ja) 発振装置
Lee et al. High-precision frequency synthesizers for UWB applications
JP2006203845A (ja) 通信装置
JP2014135670A (ja) Ｐｌｌ周波数シンセサイザ
JP2013055592A (ja) 無線送信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R151 Written notification of patent or utility model registration

Ref document number: 6204218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees