JP2015149565A - 差動伝送回路 - Google Patents
差動伝送回路 Download PDFInfo
- Publication number
- JP2015149565A JP2015149565A JP2014020692A JP2014020692A JP2015149565A JP 2015149565 A JP2015149565 A JP 2015149565A JP 2014020692 A JP2014020692 A JP 2014020692A JP 2014020692 A JP2014020692 A JP 2014020692A JP 2015149565 A JP2015149565 A JP 2015149565A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- transmission path
- potential
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】2本の信号伝送路間での同相電圧の振幅の非対称性によって生じるコモンモードノイズを抑制することを可能にする。
【解決手段】差動伝送回路100であって、信号伝送路VHに接続されて、信号伝送路VHを駆動する階段波発生回路3aと、信号伝送路VLに接続されて、信号伝送路VLを駆動する階段波発生回路3bと、信号伝送路VHの電位と信号伝送路VLの電位との中間電位を出力する電位出力回路41と、電位出力回路41から出力される中間電位の極性を反転させて、信号伝送路VHと信号伝送路VLとの終端抵抗の中点6に与える反転増幅器42とを備える。
【選択図】図1
【解決手段】差動伝送回路100であって、信号伝送路VHに接続されて、信号伝送路VHを駆動する階段波発生回路3aと、信号伝送路VLに接続されて、信号伝送路VLを駆動する階段波発生回路3bと、信号伝送路VHの電位と信号伝送路VLの電位との中間電位を出力する電位出力回路41と、電位出力回路41から出力される中間電位の極性を反転させて、信号伝送路VHと信号伝送路VLとの終端抵抗の中点6に与える反転増幅器42とを備える。
【選択図】図1
Description
本発明は、差動伝送回路に関するものである。
従来、一対の信号伝送路を用いて差動伝送方式によって信号の伝送を行う差動伝送回路が知られている。また、差動伝送回路の2本の信号伝送路間で生じるコモンモードノイズを抑制する技術が提案されている。
例えば、特許文献1には、信号波形の立上がり時点及び立下り時点における2本の信号伝送路間での信号電圧の非対称性によって生じるコモンモードノイズを抑制する技術が開示されている。特許文献1に開示の技術では、2本の信号伝送路の電位差を検出し、その検出された電位差を出力回路にフィードバックする。そして、フィードバックした電位差を、トランジスタのゲート電極の充電電流又は放電電流の調整に用いて前述の非対称性を補償し、前述の非対称性によって生じるコモンモードノイズを抑制する。
しかしながら、特許文献1に開示の技術には、2本の信号伝送路間での同相信号の電圧(以下、同相電圧)の振幅の非対称性によって生じるコモンモードノイズを抑制することができないという問題を有していた。詳しくは、以下の通りである。
例えば自動車の車載LANで見られる信号伝送路のように、信号伝送路の途中に複数の機器が接続し、且つ、配策も複雑な場合、グランド(以下、GND)から見た2本の信号伝送路のインピーダンスが異なる場合がある。このように、GNDから信号伝送路へのインピーダンスが2つの信号伝送路間で異なることが原因で、2本の信号伝送路間での同相電圧の振幅の非対称性が発生する。しかしながら、特許文献1に開示の技術は、信号波形の立上がり時点及び立下り時点における2本の信号伝送路間での信号電圧の非対称性を補償するものであり、同相電圧の振幅の非対称性を補償することはできない。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、2本の信号伝送路間での同相電圧の振幅の非対称性によって生じるコモンモードノイズを抑制することを可能にする差動伝送回路を提供することにある。
本発明の差動伝送回路は、第1信号伝送路(VH)と第2信号伝送路(VL)との一対の信号伝送路を用いて、差動伝送方式によって信号の伝送を行う差動伝送回路(100、200)であって、第1信号伝送路に接続されて、第1信号伝送路を駆動するトランジスタである第1トランジスタ(M1〜M6、M29)と、第2信号伝送路に接続されて、第2信号伝送路を駆動するトランジスタである第2トランジスタ(M7〜M12、M30)と、第1信号伝送路の電位と第2信号伝送路の電位との中間電位を出力する電位出力部(41)と、第1信号伝送路と第2信号伝送路とを結ぶ抵抗の中点(6)と、電位出力部から出力される中間電位の極性を反転させて中点に与える反転出力部(42、43)とを備えることを特徴としている。
これによれば、第1信号伝送路の電位と第2信号伝送路の電位との中間電位の極性を反転させて第1信号伝送路と第2信号伝送路とを結ぶ抵抗の中点に与えるので、2本の信号伝送路間での同相電圧の振幅差を打ち消すことができる。よって、2本の信号伝送路間での同相電圧の振幅の非対称性が生じるのを防ぎ、2本の信号伝送路間での同相電圧の振幅の非対称性によって生じるコモンモードノイズを抑制することが可能になる。
以下、本発明の実施形態について図面を用いて説明する。図1は、本発明が適用された差動伝送回路100の概略的な構成の一例を示す回路図である。図1に示す差動伝送回路100は、シフトレジスタ1、ローパスフィルタ2、階段波発生回路3a、階段波発生回路3b、同相電位安定化回路4、信号伝送路VH、及び信号伝送路VLを備えている。図1では、便宜上、信号の受信に関する構成(つまり、レシーバの構成)は省略している。
差動伝送回路100は、信号伝送路VHと信号伝送路VLとの一対の信号伝送路を用いて、差動伝送方式によって信号の伝送を行う。信号伝送路VHが第1信号伝送路に相当し、信号伝送路VLが第2信号伝送路に相当する。差動伝送回路100は、一例として、自動車等の輸送機器に搭載され、ECU(つまり、制御装置)間での信号の伝送に用いられる。
信号伝送路VLは、信号伝送路VHより電圧の低い信号を伝送する伝送路であり、信号伝送路VHは、信号伝送路VLより電圧の高い信号を伝送する伝送路である。
シフトレジスタ1は、遅延回路であって、入力されたデータの信号を、クロック信号の入力に応じて、遅延のある3つの矩形波に変換する。シフトレジスタ1で変換された3つの矩形波は、ローパスフィルタ2へ入力される。
ローパスフィルタ2は、所定周波数以上の周波数成分を除去するフィルタ回路である。ここで言うところの所定周波数とは、任意に設定可能な値である。ローパスフィルタ2としては、例えば抵抗器とコンデンサとから構成されるRC回路を用いる構成とすればよい。ローパスフィルタ2は、シフトレジスタ1から出力されてくる矩形波から、所定周波数以上の周波数成分を除去する。
また、ローパスフィルタ2は、シフトレジスタ1から入力されてくる遅延のある3つの矩形波に対して、それぞれRC回路を用いてフィルタリングを行い、階段波発生回路3aの後述するSW1〜SW3、階段波発生回路3bのSW4〜SW6に入力する。さらに、ローパスフィルタ2は、シフトレジスタ1から入力されてくる遅延のある3つの矩形波に対して、上述したのとは異なるRC回路を用いてフィルタリングと位相の反転とを行い、階段波発生回路3aのSW1〜SW3、階段波発生回路3bのSW4〜SW6に入力する。SW1〜SW6は、pMOSトランジスタとnMOSトランジスタとを用いたスイッチである。
ローパスフィルタ2でフィルタリングが行われた、遅延のある3つの矩形波を、以降ではそれぞれ1つ目の矩形波、2つ目の矩形波、3つ目の矩形波と呼ぶ。また、ローパスフィルタ2でフィルタリング及び位相の反転が行われた、遅延のある3つの矩形波を、1つ目の反転波、2つ目の反転波、3つ目の反転波と呼ぶ。1つ目の矩形波を反転したものが1つ目の反転波に相当し、2つ目の矩形波を反転したものが2つ目の反転波に相当し、3つ目の矩形波を反転したものが3つ目の反転波に相当する。
詳しくは、1つ目の矩形波は、SW1及びSW4のpMOSトランジスタのゲートに入力し、SW1及びSW4をオンにする一方、1つ目の反転波は、SW1及びSW4のnMOSトランジスタのゲートに入力し、SW1及びSW4をオンにする。2つ目の矩形波は、SW2及びSW5のpMOSトランジスタのゲートに入力し、SW2及びSW5をオンにする一方、2つ目の反転波は、SW2及びSW5のnMOSトランジスタのゲートに入力し、SW2及びSW4をオンにする。3つ目の矩形波は、SW3及びSW6のpMOSトランジスタのゲートに入力し、SW3及びSW6をオンにする一方、1つ目の反転波は、SW3及びSW6のnMOSトランジスタのゲートに入力し、SW3及びSW6をオンにする。
階段波発生回路3aは、信号伝送路VHに伝送させる信号の波形を階段波に整形し、階段波発生回路3bは、信号伝送路VLに伝送させる信号の波形を階段波に整形する。一例としては、以下の通りである。一例として、ローパスフィルタ2からは、1つ目の矩形波と1つ目の反転波、2つ目の矩形波と2つ目の反転波、3つ目の矩形波と3つ目の反転波の順に階段波発生回路3a及び階段波発生回路3bに入力されてくるものとする。
まず、1つ目の矩形波が階段波発生回路3aのSW1のpMOSトランジスタのゲートに入力されるとともに、1つ目の反転波が階段波発生回路3aのSW1のnMOSトランジスタのゲートに入力される。このとき、1つ目の矩形波の立上がり、且つ、1つ目の反転波の立下りのタイミングでSW1及びSW4がオンになる。SW1がオンになると、pMOSトランジスタM1、M4がオンになることで信号伝送路VHを充電し、信号伝送路VHの電位はHighレベルに立上がる。また、SW4がオンになると、nMOSトランジスタM7、M10がオンになることで信号伝送路VLから電荷が放電され、信号伝送路VLの電位はLowレベルに立下がる。
続いて、2つ目の矩形波が階段波発生回路3aのSW2のpMOSトランジスタのゲートに入力されるとともに、2つ目の反転波が階段波発生回路3aのSW2のnMOSトランジスタのゲートに入力される。このとき、2つ目の矩形波の立上がり、且つ、2つ目の反転波の立下がりのタイミングでSW2及びSW5がオンになる。SW2がオンになると、pMOSトランジスタM1、M4に加え、pMOSトランジスタM2、M5もオンになることで信号伝送路VHをさらに充電し、信号伝送路VHの電位はさらに高く立上がる。また、SW5がオンになると、nMOSトランジスタM7、M10に加え、nMOSトランジスタM8、M11もオンになることで信号伝送路VLから電荷がさらに放電され、信号伝送路VLの電位はさらに低く立下がる。
続いて、3つ目の矩形波が階段波発生回路3aのSW3のpMOSトランジスタのゲートに入力されるとともに、3つ目の反転波が階段波発生回路3aのSW3のnMOSトランジスタのゲートに入力される。このとき、3つ目の矩形波の立上がり、且つ、3つ目の反転波の立下がりのタイミングでSW3及びSW6がオンになる。SW3がオンになると、pMOSトランジスタM1、M2、M4、M5に加え、pMOSトランジスタM3、M6もオンになることで信号伝送路VHをさらに充電し、信号伝送路VHの電位はさらに高く立上がる。また、SW6がオンになると、nMOSトランジスタM7、M8、M10、M11に加え、nMOSトランジスタM9、M12もオンになることで信号伝送路VLから電荷がさらに放電され、信号伝送路VLの電位はさらに低く立下がる。
続いて、1つ目の矩形波の立ち下がり、且つ、1つ目の反転波の立ち上がりのタイミングでSW1及びSW4がオフになる。SW1がオフになると、pMOSトランジスタM1、M4がオフになることで、信号伝送路VHの電位は低く立下がる。また、SW4がオフになると、nMOSトランジスタM7、M10もオフになることで、信号伝送路VLの電位は高く立上がる。
続いて、2つ目の矩形波の立下がり、且つ、2つ目の反転波の立上がりのタイミングでSW2及びSW5がオフになる。SW2がオフになると、pMOSトランジスタM1、M4に加え、pMOSトランジスタM2、M5もオフになることで、信号伝送路VHの電位はさらに低く立下がる。また、SW5がオフになると、nMOSトランジスタM7、M10に加え、nMOSトランジスタM8、M11もオフになることで、信号伝送路VLの電位はさらに高く立上がる。
さらに、3つ目の矩形波の立下がり、且つ、3つ目の反転波の立上がりのタイミングでSW3及びSW6がオフになる。SW3がオフになると、pMOSトランジスタM1、M2、M4、M5に加え、pMOSトランジスタM3、M6もオフになることで、信号伝送路VHの電位はさらに低く立下がる。ここで、階段波発生回路3aに1つ目の矩形波及び1つ目の反転波が入力される前の信号伝送路VHの電位に戻る。また、SW6がオフになると、nMOSトランジスタM7、M8、M10、M11に加え、nMOSトランジスタM9、M12もオフになることで、信号伝送路VLの電位はさらに高く立上がる。ここで、階段波発生回路3bに1つ目の矩形波及び1つ目の反転波が入力される前の信号伝送路VLの電位に戻る。
以上のようにして、階段波発生回路3aは、信号伝送路VHに伝送させる信号の波形を階段波に整形し、階段波発生回路3bは、信号伝送路VLに伝送させる信号の波形を階段波に整形する。本実施形態では、上述したように、階段波発生回路3a及び階段波発生回路3bによって、電流制御型のドライバを形成している。よって、pMOSトランジスタM1〜M6が請求項の第1トランジスタに相当し、nMOSトランジスタM7〜M10が請求項の第2トランジスタに相当する。
同相電位安定化回路4は、図2に示すように、電位出力回路41及び反転増幅器42を備える。図2は、同相電位安定化回路4の構成の一例を示す回路図である。同相電位安定化回路4は、反転増幅器42を用いることで、信号伝送路VHと信号伝送路VLとの間での同相電圧の振幅差を打ち消すフィードバック構成を実現している。
電位出力回路41は、信号伝送路VHに接続された抵抗R3と信号伝送路VLに接続された抵抗R4とを備える。そして、信号伝送路VHの電位と信号伝送路VLの電位との中間電位を、反転増幅器42に出力する。電位出力回路41が請求項の電位出力部に相当する。抵抗R3と抵抗R4とは抵抗値が同じであって、例えば20kΩとすればよい。信号伝送路VHの電位と信号伝送路VLの電位との中間電位は、信号伝送路VHと信号伝送路VLとの同相電位と言い換えることもできるし、信号伝送路VHの信号(つまり、差動信号)と信号伝送路VLの信号(つまり、差動信号)との振幅中心電位と言い換えることもできる。以下では、中間電位を同相電位と呼ぶ。
例えば、信号伝送路VHと信号伝送路VLとの終端抵抗である抵抗R1及び抵抗R2は、シフトレジスタ1、ローパスフィルタ2、階段波発生回路3a、階段波発生回路3b、及び同相電位安定化回路4が設けられるチップ外に設けられる一方、電位出力回路41は、このチップ内に設けられる。よって、電位出力回路41は、抵抗値誤差の少ないチップ内抵抗を用いて、信号伝送路VHと信号伝送路VLとの実際の同相電位により近い電位を出力することが可能になる。
反転増幅器42は、電位出力回路41から出力される同相電位の極性を反転させて中点6に与えることで、信号伝送路VHと信号伝送路VLとの間での同相電圧の振幅差を打ち消す。反転増幅器42が請求項の反転出力部に相当する。中点6は、信号伝送路VHと信号伝送路VLとの終端抵抗である抵抗R1及び抵抗R2の中点である。中点6は、電位が固定の中点ではなく、電位が浮動の中点である。
なお、本実施形態では、中点6が終端抵抗の中点である構成を示したが、必ずしもこれに限らない。例えば中点6は、信号伝送路VHと信号伝送路VLとを結ぶ抵抗の中点であれば、終端抵抗以外の抵抗の中点であってもよい。また、中点6は、信号伝送路VHと信号伝送路VLとを直接に結んだ抵抗の中点である必要はなく、差動伝送回路100の構造上、信号伝送路VHと信号伝送路VLとを結ぶ抵抗の中点でありさえすればよい。
反転増幅器42には、例えば図2に示すようなAB級アンプ回路を用いる。一例として、反転増幅器42では、pMOSトランジスタM14、M15、及びM17と、nMOSトランジスタM13、M16、及びM18とを用いてAB級アンプ回路を実現している。AB級アンプ回路を用いるのは、反転増幅器42の入出力の電位はVDD/2付近を変動するため、インバータなどのA級アンプ回路を用いると大電流が発生し、消費電力が大きくなるためである。VDDは電源電圧を示している。
ここで、図3のグラフを用いて、反転増幅器42の入出力特性についての説明を行う。図3のグラフの縦軸が反転増幅器42の入力(図中のin)、横軸が出力(図中のout)である。反転増幅器42の入力は、前述の同相電位にあたり、反転増幅器42の出力は、中点6の電位にあたる。同相電位は、前述した信号伝送路VHの電位と信号伝送路VLの電位との和を2で除算した電位である。
反転増幅器42の入力、出力は、図3に示したように、図3のグラフの網掛けした領域の実線上を変動する。図3中のR1は抵抗R1の抵抗値、R2は抵抗R2の抵抗値である。また、Iは抵抗R1及び抵抗R2へ流れる電流の値である。反転増幅器42の利得を高め、実線の傾きを急峻にすることで、入力(つまり、同相電位)の変動幅を小さくしてコモンモードノイズを抑制することができるので、反転増幅器42の利得を高くすることが好ましい。
本実施形態の構成によれば、信号伝送路VHと信号伝送路VLとの同相電位の極性を反転させて信号伝送路VHと信号伝送路VLとを結ぶ終端抵抗の中点6に与えるので、2本の信号伝送路間での同相電圧の振幅差を打ち消すことができる。よって、2本の信号伝送路間での同相電圧の振幅の非対称性が生じるのを防ぎ、2本の信号伝送路間での同相電圧の振幅の非対称性によって生じるコモンモードノイズを抑制することが可能になる。
また、本実施形態の構成によれば、ローパスフィルタ2、階段波発生回路3a、及び階段波発生回路3bによって、信号伝送に影響のない高周波帯の信号成分を抑制することが可能になる。
より詳しくは、ローパスフィルタ2によって、信号伝送路VH及び信号伝送路VLに伝送させる差動信号の波形の急峻さを抑えてなだらかにすることで、信号伝送に影響のない高周波帯の信号成分を抑制することが可能になる。また、信号伝送路VH及び信号伝送路VLに伝送させる差動信号の波形を階段波形とすることによって、信号波形が急峻になりやすい立上がりや立下り時点での波形をなだらかにし、信号伝送に影響のない高周波帯の信号成分を抑制することが可能になる。
ここで、本実施形態の構成における作用効果について、具体的に図4〜10を用いて説明を行う。以下では、図4に示す従来の差動伝送回路200との比較を通して、本実施形態の構成における作用効果の説明を行う。
図4の差動伝送回路200は、従来の差動伝送回路であって、信号伝送路VHと信号伝送路VLとの終端抵抗(つまり、抵抗R1及び抵抗R2)の中点6にVDD/2の固定電位を与える点で本実施形態の構成と異なっている。なお、pMOSトランジスタM19が信号伝送路VHを駆動するトランジスタであって、nMOSトランジスタM20が信号伝送路VLを駆動するトランジスタである。また、差動伝送回路200は、例えば2kΩなど、抵抗値の同じ抵抗R5及び抵抗R6によって、中点6にVDD/2の固定電位を与える。
ここで、図5を用いて、差動伝送回路100と差動伝送回路200とでの同相電位と終端抵抗の中点6での電位との一例を示す。図5のAが本実施形態の差動伝送回路100の例であり、Bが従来の差動伝送回路200の例である。図5では、終端抵抗である抵抗R1の抵抗値を(30+a)Ωとし、抵抗R2の抵抗値を(30−a)Ωとし、aを−20から20まで変化させた場合の例を示している。なお、図5のHで示す実線が信号伝送路VHの電位、Lで示す実線が信号伝送路VLの電位、破線が同相電位、点線が終端抵抗の中点6の電位を示している。また、図5の縦軸が電位(V)、横軸がa(Ω)を示している。
従来の差動伝送回路200は、終端抵抗の中点6に固定電位を与えるだけなので、図5のBに示すように、終端抵抗の中点6の電位は一定となるが、同相電位は一定にならない。一方、本実施形態の差動伝送回路100は、図5のAに示すように、終端抵抗の中点6の電位を変動させることによって、同相電位を一定に保つ。
続いて、図6を用いて、従来の差動伝送回路200での信号波形の一例を示し、図7を用いて、本実施形態の差動伝送回路100での信号波形の一例を示す。図6及び図7のHで示す実線が信号伝送路VHの電位の波形、Lで示す実線が信号伝送路VLの電位の波形、破線が同相電位の波形、点線が終端抵抗の中点6の電位の波形を示している。図6及び図7では、終端抵抗である抵抗R1及びR2がR1>R2の関係にある場合を例に挙げている。
従来の差動伝送回路200では、信号伝送路VHに発生する信号電圧Vhと信号伝送路VLに発生する信号電圧Vlとが異なり、同相電圧に(Vh−Vl)/2の振幅が発生する。これに対して、従来の差動伝送回路200では、終端抵抗の中点6に固定電位を与えるだけなので、図6に示すように、同相電圧の振幅差は打ち消されず、同相電位は一定にならない。一方、本実施形態の差動伝送回路100では、終端抵抗の中点6に同相電位の極性を反転させて与えることで、同相電圧の振幅差を打ち消し、同相信号レベルを一定に保つことができる。
続いて、図8〜図10を用いて、ローパスフィルタ2、階段波発生回路3a、及び階段波発生回路3bを利用することによる効果についての説明を行う。
図8は、本実施形態の差動伝送回路100と従来の差動伝送回路200とでの信号波形の一例を示す図である。図8のCが従来の差動伝送回路200での信号波形の一例を示しており、Dが本実施形態の差動伝送回路100での信号波形の一例を示している。また、図8のHで示す実線が信号伝送路VHの信号電圧の波形、Lで示す実線が信号伝送路VLの信号電圧の波形を示している。図8の縦軸は電圧、横軸は時間を示している。
図8のCに示すように、従来の差動伝送回路200での信号波形は矩形波であるのに対して、図8のDに示すように、本実施形態の差動伝送回路100での信号波形は、階段波になる。また、ローパスフィルタ2を利用することによって、本実施形態の差動伝送回路100での信号波形は、従来の差動伝送回路200での信号波形に比べて、急峻さが抑えられ、なだらかになっている。
本実施形態の差動伝送回路100は、ローパスフィルタ2、階段波発生回路3a、及び階段波発生回路3bを利用して、図8のDに示すように、信号伝送路VH及び信号伝送路VLに伝送させる信号の波形を整形し、信号に含まれる高調波成分を抑制する。これにより、同相信号に含まれる高調波成分も抑制することができ、この高調波成分を発生要因とする電磁放射の抑制が可能となる。よって、本実施形態の差動伝送回路100によれば、同相信号に含まれる高調波成分を発生要因とする電磁放射のさらなる抑制、つまり、コモンモードノイズのさらなる抑制が可能になる。
続いて、図9を用いて、従来の差動伝送回路200を用いた場合と、本実施形態の差動伝送回路100を用いた場合との信号波形のシミュレーション結果を示す。
図9のE及びGが従来の差動伝送回路200での信号波形の一例を示しており、F及びHが本実施形態の差動伝送回路100での信号波形の一例を示している。また、E及びFが終端抵抗としての抵抗R1と抵抗R2との抵抗値が対称の場合の例を示しており、G及びHが抵抗R1と抵抗R2との抵抗値が非対称の場合の例を示している。さらに、図9のHで示す実線が信号伝送路VHの電位の波形、Lで示す実線が信号伝送路VLの電位の波形、破線が同相電位の波形、点線が終端抵抗の中点6の電位の波形を示している。また、図9の縦軸が電位、横軸が時間を示している。
図9のE、Gに示すように、従来の差動伝送回路200を用いた場合には、抵抗R1と抵抗R2との抵抗値が対称の場合であっても、非対称の場合であっても、同相電位の変動が信号の立上がりや立下り時点で大きくなる。これに対して、図のF、Hに示すように、本実施形態の差動伝送回路100を用いた場合には、同相電位の変動が信号の立上がりや立下り時点であっても抑えられる。
続いて、図10を用いて、従来の差動伝送回路200を用いた場合と、本実施形態の差動伝送回路100を用いた場合との電磁放射のノイズのシミュレーション結果を示す。
図10の黒抜きの棒グラフが従来の差動伝送回路200を用いた場合の電磁放射のノイズの測定値を示しており、白抜きの棒グラフが本実施形態の差動伝送回路100を用いた場合の電磁放射のノイズの測定値を示している。図10では、終端抵抗としての抵抗R1と抵抗R2との抵抗値が非対称の場合の例を示している。また、図10の縦軸が電磁放射ノイズ量(dBμV)、横軸が周波数(MHz)を示している。
図10に示すように、本実施形態の差動伝送回路100を用いた場合には、従来の差動伝送回路200を用いた場合に比べ、電磁放射のノイズ、つまり、コモンモードノイズを抑制することができる。
なお、前述の実施形態では、差動伝送回路100にシフトレジスタ1、ローパスフィルタ2、階段波発生回路3a、階段波発生回路3bを備える構成を示したが、必ずしもこれに限らない。例えば、ローパスフィルタ2を備えず、シフトレジスタ1、階段波発生回路3a、階段波発生回路3bによって、信号伝送路VH及び信号伝送路VLに伝送させる信号の波形を階段波に整形する構成としてもよい。また、シフトレジスタ1、階段波発生回路3a、階段波発生回路3bを備えず、ローパスフィルタ2によって、信号伝送路VH及び信号伝送路VLに伝送させる信号の所定周波数以上の高周波成分を除く構成としてもよい。
他にも、シフトレジスタ1、ローパスフィルタ2、階段波発生回路3a、階段波発生回路3bを備えない構成(以下、変形例1)としてもよい。以下では、この変形例1について図11を用いて説明を行う。図11は、差動伝送回路100aの概略的な構成の一例を示す回路図である。なお、説明の便宜上、前述の実施形態の説明に用いた図に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図11に示す差動伝送回路100aは、pMOSトランジスタM29、nMOSトランジスタM30、同相電位安定化回路7、信号伝送路VH、及び信号伝送路VLを備えている。図11では、便宜上、信号の受信に関する構成(つまり、レシーバの構成)は省略している。差動伝送回路100aも、信号伝送路VHと信号伝送路VLとの一対の信号伝送路を用いて、差動伝送方式によって信号の伝送を行う。
pMOSトランジスタM29は、信号伝送路VHに接続されて、信号伝送路VHを駆動するトランジスタである。nMOSトランジスタM30は、信号伝送路VLに接続されて、信号伝送路VLを駆動するトランジスタである。pMOSトランジスタM29が請求項の第1トランジスタに相当し、nMOSトランジスタM30が請求項の第2トランジスタに相当する。
同相電位安定化回路7は、図11に示すように、電位出力回路41及び反転増幅器43を備える。同相電位安定化回路4は、反転増幅器43を用いることで、信号伝送路VHと信号伝送路VLとの間での同相電圧の振幅差を打ち消すフィードバック構成を実現している。
反転増幅器43は、電位出力回路41から出力される同相電位の極性を反転させて中点6に与えることで、信号伝送路VHと信号伝送路VLとの間での同相電圧の振幅差(つまり、同相電位)を打ち消す。反転増幅器43が請求項の反転出力部に相当する。中点6は、前述したように、信号伝送路VHと信号伝送路VLとの終端抵抗である抵抗R1及び抵抗R2の中点である。
反転増幅器43には、例えば図11に示すようなAB級アンプ回路を用いる。一例として、反転増幅器43では、応答性を良くするためpMOSトランジスタM22、M23、M24、及びM27と、nMOSトランジスタM21、M25、M26、及びM28とを用いてAB級アンプ回路を実現している。
変形例1の構成によっても、信号伝送路VHと信号伝送路VLとの同相電位の極性を反転させて信号伝送路VHと信号伝送路VLとを結ぶ終端抵抗(つまり、抵抗R1及び抵抗R2)の中点に与えるので、2本の信号伝送路間での同相電圧の振幅差を打ち消すことができる。よって、2本の信号伝送路間での同相電圧の振幅の非対称性が生じるのを防ぎ、2本の信号伝送路間での同相電圧の振幅の非対称性によって生じるコモンモードノイズを抑制することが可能になる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
6 中点、41 電位出力回路(電位出力部)、42 反転増幅器(反転出力部)、43 反転増幅器(反転出力部)、100 差動伝送回路、200 差動伝送回路、VH 信号伝送路(第1信号伝送路)、VL 信号伝送路(第2信号伝送路)、M1〜M6 pMOSトランジスタ(第1トランジスタ)、M29 pMOSトランジスタ(第1トランジスタ)、M7〜M12 nMOSトランジスタ(第2トランジスタ)、M30 nMOSトランジスタ(第2トランジスタ)
Claims (4)
- 第1信号伝送路(VH)と第2信号伝送路(VL)との一対の信号伝送路を用いて、差動伝送方式によって信号の伝送を行う差動伝送回路(100、200)であって、
前記第1信号伝送路に接続されて、前記第1信号伝送路を駆動するトランジスタである第1トランジスタ(M1〜M6、M29)と、
前記第2信号伝送路に接続されて、前記第2信号伝送路を駆動するトランジスタである第2トランジスタ(M7〜M12、M30)と、
前記第1信号伝送路の電位と前記第2信号伝送路の電位との中間電位を出力する電位出力部(41)と、
前記第1信号伝送路と前記第2信号伝送路とを結ぶ抵抗の中点であって、且つ、電位が調整可能である中点(6)と、
前記電位出力部から出力される前記中間電位の極性を反転させて前記中点に与える反転出力部(42、43)とを備えることを特徴とする差動伝送回路。 - 請求項1において、
前記中点は、前記第1信号伝送路と前記第2信号伝送路との終端抵抗の中点であることを特徴とする差動伝送回路。 - 請求項1又は2において、
所定周波数以上の周波数成分を除去するローパスフィルタ(2)を備え、
前記ローパスフィルタを用いて、前記第1信号伝送路及び前記第2信号伝送路に伝送させる信号の波形を整形することを特徴とする差動伝送回路。 - 請求項1〜3のいずれか1項において、
階段波を発生させる階段波発生回路(3a、3b)を備え、
前記階段波発生回路を用いて、前記第1信号伝送路及び前記第2信号伝送路に伝送させる信号の波形を整形することを特徴とする差動伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020692A JP2015149565A (ja) | 2014-02-05 | 2014-02-05 | 差動伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020692A JP2015149565A (ja) | 2014-02-05 | 2014-02-05 | 差動伝送回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015149565A true JP2015149565A (ja) | 2015-08-20 |
Family
ID=53892633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020692A Pending JP2015149565A (ja) | 2014-02-05 | 2014-02-05 | 差動伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015149565A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09500249A (ja) * | 1993-07-14 | 1997-01-07 | エシャロン・コーポレーション | 階段状正弦波形を送信および受信するトランシーバ |
JP2004208304A (ja) * | 2002-12-23 | 2004-07-22 | Alcatel | 広帯域コモンモード調節回路 |
JP2005311408A (ja) * | 2004-04-16 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平衡伝送装置 |
US20070115030A1 (en) * | 2005-11-23 | 2007-05-24 | Dipankar Bhattacharya | Differential buffer circuit with reduced output common mode variation |
-
2014
- 2014-02-05 JP JP2014020692A patent/JP2015149565A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09500249A (ja) * | 1993-07-14 | 1997-01-07 | エシャロン・コーポレーション | 階段状正弦波形を送信および受信するトランシーバ |
JP2004208304A (ja) * | 2002-12-23 | 2004-07-22 | Alcatel | 広帯域コモンモード調節回路 |
JP2005311408A (ja) * | 2004-04-16 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平衡伝送装置 |
US20070115030A1 (en) * | 2005-11-23 | 2007-05-24 | Dipankar Bhattacharya | Differential buffer circuit with reduced output common mode variation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922649B2 (ja) | フィルタの調整回路 | |
US10447427B2 (en) | Baseline wander correction | |
US9491008B2 (en) | On-chip AC coupled receiver with real-time linear baseline-wander compensation | |
JP2009290672A (ja) | 波形等化回路 | |
US9525402B1 (en) | Voltage mode transmitter | |
US20130265106A1 (en) | Transconductance adjustment circuit, circuit device, and electronic apparatus | |
US20090033367A1 (en) | Transmission Device | |
US5545941A (en) | Crystal oscillator circuit | |
WO2018005084A1 (en) | Apparatus and method for correcting baseline wander and offset insertion in ac coupling circuits | |
JP2015149565A (ja) | 差動伝送回路 | |
TW439258B (en) | Oscillation circuit | |
JP2006067185A (ja) | クロックバッファ回路 | |
JP5537342B2 (ja) | チョッパスタビライズドアンプ | |
JP2004214712A (ja) | 増幅回路 | |
JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
JP5078393B2 (ja) | フィルターの中心周波数を自動的に校正できる校正ループ、フィルター回路及び関連方法 | |
JP2006157909A (ja) | デューティー補正回路 | |
JP4623286B2 (ja) | デューティ調整回路 | |
JP2008072234A (ja) | ドライバ回路 | |
JP6266424B2 (ja) | 発振回路 | |
TWI632776B (zh) | 相位內插器 | |
WO2016197640A1 (zh) | 一种抗噪声干扰系统 | |
JP2004228625A (ja) | ヒステリシスコンパレータ | |
JP6398056B2 (ja) | 電流帰還型増幅回路 | |
WO2012117456A1 (ja) | 差動ドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |