JPH09500249A

JPH09500249A - 階段状正弦波形を送信および受信するトランシーバ

Info

Publication number: JPH09500249A
Application number: JP7504532A
Authority: JP
Inventors: バウマン，ドナルド・ディ; ドレイヤー，ステーブン・エフ; ストール，カート・エイ
Original assignee: エシャロン・コーポレーション
Priority date: 1993-07-14
Filing date: 1994-05-18
Publication date: 1997-01-07
Anticipated expiration: 2019-03-15
Also published as: JP3507851B2; US5408497A; AU6914994A; WO1995002926A1; EP0746911A4; EP0746911A1

Abstract

(57)【要約】階段状正弦波形として表されるデジタルデータをネットワークのノードを相互に接続する撚り線対を介して送受信するためのトランシーバ（２５）。トランシーバの送信器（３０２）はいくつかの電流源を用いて異なる量の電流を撚り線対の両端間に接続された抵抗に異なる量の電流を供給することによって、方形波を階段状正弦波形に変換する。シフトレジスタが、抵抗中を流れる電流の量および向きを制御する１組のスイッチを制御する。それによって、シフトレジスタに信号を発生するように抵抗の両端間出力電圧が制御できる。トランシーバの受信機（３０３）が受信した階段状正弦波形を再変換して当該のデジタル信号に戻す。

Description

【発明の詳細な説明】階段状正弦波形を送信および受信するトランシーバ発明の分野本発明はトランシーバおよびトランシーバ・モジュールの分野に関するものである。更に詳しくいえば、本発明は撚り線対および知能セルの間でインタフェースを行うためのトランシーバに関するものである。発明の背景ネットワーク環境で検出、制御および通信を行う市販の製品がいくつか存在する。それらの製品は大量の知能を持つ精巧なシステムから、知能をほとんど持たない簡単なシステムまでの範囲にわたる。例えば、そのようなシステムは光スイッチと光の間の制御を行うことができる。光スイッチが動作すると、１つのセルからデジタル符号パターンが電源線または自由空間を通じて送信され、別のセルによって光で受信される。符号を受信すると、それを翻訳した後で光を制御するために使用される。知能セルが情報の通信、制御、検出を行う知能セルのネットワークを含むそのようなシステムが、１９９０年１１月６日に付与された「検出、双方向通信および制御を行うためのネットワークおよび知能セル（ＮｅｔｗｏｒｋａｎｄＩｎｔｅｌｌｉｇｅｎｔＣｅｌｌｆｏｒＰｒｏＶｉｄｉｎｇＳｅｎＳｉｎｇ，ＢｉｄｉｒｅｃｔｉｏｎａｌＣｏｍｍｕｎｉｃａｔｉｏｎｓａｎｄＣｏｎｔｒｏｌ）」という名称の米国特許第４９６９１４７号に記載されている。この米国特許出願は本発明の譲受人に譲渡されている。デジタルデータの送信および受信は一連のトランシーバによって行われる。各トランシーバはネットワークの個々のセルに接続されている。それらのトランシーバは、各種の媒体を介して多くの異なるボー速度で相互に通信できる。たとえば、それらは無線周波（ＲＦ）信号またはマイクロ波周波数信号をアンテナを介して送受信できる。撚り線対、光ファイバケーブル、同軸ケーブルなど標準の通信線にトランシーバを接続できる。あるいは、赤外線または超音波による機器を利用してトランシーバの間でデータの伝送を行うことができる。実際に、スペクトラム拡散技術を実施することによって電力線も伝送媒体として使用されている。媒体の選択にはコストと性能の折り合いをつけることが必要である。光ファイバおよび同軸ケーブルは最も厳しい伝送基準を満たすが、それらの媒体は比較的高価である。更に、それらのケーブルを各トランシーバの間で物理的に敷設するのに高いコストがかかる。１２０ボルト交流配電線、ＲＦとしての放送波、電話通信に見られる撚り線対など、既存の媒体を利用することがコスト的に一層効果があることがしばしばある。しかし、電力線およびＲＦによる伝送はノイズまたは電気的妨害あるいはその両方を非常に受けやすい。したがって、デジタル信号が大きな劣化を受けることがしばしばである。その代わりに、電話システムのアナログ音声信号を導くために通常用いられる撚り線対をデジタル信号を導くのに利用できる。撚り線対はより良い伝送特性を示すが、信号の歪みおよび減衰をひき起こす。歪みおよび減衰は距離が長くなり、データ速度が高くなるにつれて増大する傾向がある。歪みおよび減衰の問題の原因の一部は、デジタルデータが一連の方形波として伝送されることにある。方形波の縁部は電圧の高速遷移を含む。また、それらの高速遷移は高い周波数の高調波を含む。それらの高調波は反射、リンギングなどを生ずる。理想的には、伝送される波形は１つの基本周波数を持つ正弦波に類似しているものが良い。それによって、単一周波数で撚り線対を伝播される高調波、およびそれに付随する反射、リンギングなどが最小になる。方形波を正弦波形に変換するのはかなり複雑な仕事である。それは複雑なアナログフィルタを実施することによって近似できる。種々のデータ速度を扱えるようにするとその複雑さは増大する。プログラム可能なフィルタ設計実施は費用がかさむ複雑な解決策である。送信された正弦波形はノイズや媒体の劣化によってしばしば崩され、このノイズが存在する中で元の正弦波形を復旧するために受信器が必要である。したがって、反射、リンギングなどによる歪みを減少させるために、撚り線対を通じて送られるデジタルデータの高調波含有量を最小にするトランシーバに対する需要が従来技術では存在する。そのようなトランシーバは簡単で、効率的であり、かつ費用効率が高いことが非常に好ましい。発明の概要および目的本発明のトランシーバは、ネットワーク中のいくつかのノードを相互に接続している撚り線対を通じてデジタルデータを送信し受信するために使用される。送信過程では、デジタルデータは階段状正弦波形に変換される。変換過程では、異なる量の電流を供給するいくつかの電流源を利用する。電流源によって供給され、撚り線対の間に接続されている抵抗中を流れる電流の量および向きを指示するために１組のスイッチを使用する。抵抗中を流れる電流は撚り線対上に出力電圧を生ずる。シフトレジスタは、階段状波形を生ずるようにスイッチの動作を制御する。送信すべきデジタルデータがシフトレジスタにクロック入力される。シフトレジスタはデジタルデータに従って階段状正弦波形を送らせる。シフトレジスタのクロック速度を変更することによって、データ伝送速度がそれに対応して変更される。データを受け取ると、受信器は受け取った階段状正弦波形を再変換して方形波に戻す。これは、入ってきた信号を所定のしきい値と比較するヒステリシス比較器を実施することによって行われる。しきい値を超える振幅を持つ信号のみが有効であると見なされる。また、受け取った差信号が零ボルトと交差した時を零交差検出器が検出する。これは方形波の縁部に対応する。それら２つの比較器の組み合わせた機能が、受け取った階段状正弦波形から方形波を生ずる。ノイズおよびジッタが存在する場合、フェーズ・ロック・ループがデータの回復を強化する。さらに、受け取った信号を濾波した後で２つの比較器で処理する。フィルタは、種々のデータ転送速度に対してプログラム可能な低域フィルタのＲＣネットワークで構成される。データ転送速度に対応する適切な周波数応答を選択するために、抵抗とコンデンサの間にスイッチが結合される。スイッチとコンデンサの間のノードから出力信号を取り出す。それによって、スイッチで固有の抵抗値を取り扱えるようにするために、抵抗値をわずかに小さくできる。本発明のその他の態様は以下の説明から明らかになるであろう。図面の簡単な説明本発明を例によって、非限定的に、添付図面に示す。添付図面で類似の参照番号は類似の要素を指す。第１図は、複数のノードを含むネットワークを示す図である。第２図は、撚り線対とセルの間でインタフェースを行うトランシーバ・モジュールを含むものとして典型的なノードを示す図である。第３図は、トランシーバのより詳細なブロック図である。第４図は、デジタル信号を搬送するいくつかのサンプル波形を示す図である。第５Ａ図は、階段状、正弦送信波形を発生するための送信器の出力ドライバ段を示す回路図である。第５Ｂ図は、「０」がＳ／Ｒ０シフトレジスタにクロック入力された時の電流の流れを示す図である。第５Ｃ図は、「１」がＳ／Ｒシフトレジスタにクロック入力された時の電流の流れを示す図である。第５Ｄ図は、「０００００００１」がＳ／Ｒシフトレジスタにクロック入力された時の電流の流れを示す図である。第５Ｅ図は、電流源に誤差が存在する時の電流の流れを示す図である。第５Ｆ図は、一対の電流源および関連するスイッチの一実施形態を示す図である。第６図は、ＤＡＣ／ドライバに結合された同相分補償回路を示す図である。第７図は、受信器の低域フィルタの回路図である。第８図は、受信器のデータ抽出器のブロック図である。詳細な説明分散知能を持つネットワークで使用するためのトランシーバについて説明する。以下の説明においては、本発明が完全に理解できるように、特定の電圧レベル、特定の波形など、多数の具体的詳細を示すが、それらの詳細を使用することなしに本発明を実施できることが当業者には明らかであろう。他の例では、本発明を不必要にあいまいにしないようにするために、周知の回路および周知の方法は詳細には説明しない。まず第１図を参照する。この図には、撚り線対によって相互に接続されているノード１６、１７、１８、２０、２１など複数個のノードを含むネットワークを示す。図示の線は、分岐１１、１２、１３、１４、１５など多数の分岐を形作っている。本発明のトランシーバ・モジュールによって分岐をほとんどどこにでも置くことができる。ネットワークのトポロジーは強制されない。分岐は必要な場所に簡単に付加できる。終端は不要であり、たとえば、端部１９は終端されない。更に、本明細書を読むうちに分かるであろうが、ノードの間のこの２線相互接続は極性には無関係である。環状、星形、多数分岐およびその他のものなどこの自由トポロジーは、理想的な伝送線を要する正常な撚り線対とは鋭い対比を成す。この好適な実施形態においては、全てのノードが中央電源１０から撚り線対を介して電力を受け取る。電源１０は、ネットワークにおける過渡現象を減衰させるための回路も含む。この好適な実施形態においては、４２ボルト（またはそれより低い）の直流電位が用いられ、ネットワークの全てのノードに供給するために撚り線対１１に加えられる。第１図のネットワークは全般的に米国特許第４９１８６９８号に記載されているように動作する。たとえば、光スイッチをノード１７に組み合わせることができ、スイッチの位置が変更された時に、それが検出されて適当なデータのパケットまたは複数のパケットが、光を制御できるノード１６へ分岐を介して送られる。第１図の典型的なノードを、第２図に、破線４０の内部に、撚り線対２３とセル２７の間でインタフェースするトランシーバ・モジュールを構成するものとして示す。セルは、線２１を介して、米国特許第４９１８６９０号に記載されているように、制御または検出あるいはその両方を行う。この好適な実施形態においては、トランシーバ・モジュール４０はノード結合器２４と、電源２６と、信号トランシーバ２５とを備える。結合器２４によって高周波通信パケットを線２３からトランシーバ２５に結合することができ、しかも線２３から直流電力を電源２６へ結合することができる。トランシーバ２５は入ってきたデータを検出し、それをセルに通信する。トランシーバはまたセル２７から出たデータを受け取り、ネットワーク内部を伝送するのに適した波形を発生し、次いで、出るデータを結合器を介して線２３に結合する。この好適な実施形態においては、データパケットの衝突を管理するために、衝突検出を備えた搬送波検出多重アクセス（ＣＳＭＡ／ＣＤ）ネットワーク・アクセス法を用いる。電源２６は線２３から４２ボルト（またはその他の電圧）を受け取り、結合器２４とトランシーバ２５とセル２７とに電力を供給するために＋５ボルトを供給する。第３図はトランシーバのより詳細なブロック図を示す。この好適な実施形態においては、トランシーバは単一の半導体チップとして実施される。トランシーバチップ３００は次の６つの機能ブロックを含む。クロック発生器３０１、波形整形送信器３０２、受信器３０３、覚醒マネジャ３０４、およびリセットマネジャー３０５。クロック発生器３０１はトランシーバチップ３００用のマスタクロックを発生する。送信器３０２を用いて、ＮＥＴＰ信号およびＮＥＴＮ信号として差分マンチェスター符号化データを撚り線対３０６、３０７へ送る。送信すべきデジタルデータは知能セルによって線３１６上のＴＸＤＡＴＡ信号を介して送信器３０２へ送られる。送信は知能セルによって線３１７上のＴＸＥＮ信号を介して可能になる。線３２５上のＴＢＩＡＳ信号は出力電流レベルを設定する。送信器３０２は送信器制御器３０８と、送信器バッファ３０９と、デジタル−アナログ変換器（ＤＡＣ）／ドライバ３１０とで構成される。送信器バッファはデータ転送速度の１６倍でデジタル方形波をサンプリングし、最後の８個のサンプルをＤＡＣ／ドライバに供給して階段に変換させる。パケットを送信させるべきときに、送信器制御器はＤＡＣ／ドライバに撚り線対ネットワークにアクセスするよう指令する。また、それはパケットの終わりにアンチコード・バイオレーション（ａｎｔｉ−ｃｏｄｅｖｉｏｌａｔｉｏｎ）およびアクティブ・クェンチ（ａｃｔｉｖｅｑｕｅｎｃｈ）を付ける。ＤＡＣ／ドライバ３１０は、撚り線対３０６ −３０７を介して差動的に送信するために、デジタル方形波を方形波の階段状正弦表現に変換する。この好適な実施形態においては、正弦波形の近似１サイクルをシミュレートするために１６の段すなわち８レベルが実施される。したがって、各段の振幅は方形波のそれより小さい。これは段ごとの電力量が少ないことを意味する。更に、階段状波形の周波数は本質的に高い。その理由は、方形波と比較して階段状波形には縁部が多いためである。その結果として周波数スペクトラム全体にわたって電力がさらに一様に分布することになる。受信器３０３は睡眠検出器３１１と、フィルタ３１２と、ヒステリシス比較器３１３と、零交差検出器３１４と、データ抽出器３１５とで構成される。睡眠検出器３１１はマスタクロックが存在しない時はフェーズ・ロック・ループを迂回する。いいかえると、睡眠検出器３１１はマスタクロックの存在を検出し、電力節約のために一時的にオフになっているトランシーバ部分に電力を供給するための信号を発生する。データの伝送に使用するのと同じ撚り線対３０６と３０７が受信器３０３にも結合される。他のノードによって送られたデータパケットは撚り線対３０６と３０７を介してトランシーバ３０１によって受け取られる。高周波ノイズを除去するために低域フィルタ３１２を使用する。フィルタ３１２からの出力信号がヒステリシス比較器３１３と零交差検出器３１４に結合される。ヒステリシス比較器３１３を用いて有効な受信信号とノイズを識別する。これは、受信信号と所定のしきい値を比較することによって行う。しきい値を超える信号のみが合格となる。零交差検出器は、受信した差信号が極性を変えた時刻を決定する。データ抽出器３１５が比較器３１３と３１４からの出力を用いて、処理した受信データ信号ＲＸＤＡＴＡを発生する。この信号を線３１８を介して知能セルへ送る。データ抽出器３１５はまたＲＸＣＤ信号を線３１９に出力する。これは有効データの検出を意味する。覚醒マネジャー３０４は電力節約機能を提供する。データが送信されていない時間中は、トランシーバへの電力供給を停止して電力消費量を最小にできる。この機能は、データが定期的に送信する用途（たとえば、安全警報システムの状態を１秒に１回報告する）で有用である。覚醒マネジャー３０４はＷＡＫＥＵＰパルスを、送信要求に対応する所定の率（たとえば、警報システムの場合の１秒に１回）で線３２０に送る。ＷＡＫＥＵＰパルスは、線３２２でのＷＣＬＫにおけるコンデンサの値によって指定される周波数でクロックされる発振器３２１によって生成される。発振器３２１か覚醒タイマ３２３をトリガするためのタイミングを提供する。覚醒タイマーはＷＡＫＥＵＰパルスを発生する。リセットマネジャー３０５が知能セルから線３２４を介してＮＲＥＳＥＴ信号を受け取り、クロック発生器３０１と、送信器３０２と、覚醒マネジャー３０４とをリセットする。以下に、送信器の送信波形と出力ドライバについて詳しく説明する。第４図はデジタル信号を搬送するあるサンプル波形を示す。この好適な実施形態においては、デジタルマンチェスター符号化を使用する。マンチェスター符号化では、全てのタイミング境界で遷移が起こる。タイミング期間の中間点における遷移は「０」を示し、遷移が存在しないことは「１」を示す。例として、第４図の信号Ａは２進列「０１１０１０」を表すマンチェスター符号化されたデジタル信号を示す。波形Ｂは信号Ａの方形波の正弦表現である。方形波から正弦波へ変換するときに位相遅れが導入されることに注目されたい。この好適な実施形態においては、本発明は方形波も真の正弦波も送信しない。そうではなくて、信号Ｃとして示す、正弦波の階段状表現が撚り線対を介して送信される。第５Ａ図は、階段状正弦送信波形を発生するための送信器の出力ドライバ段を示す回路図である。送信すべきデジタルデータは８個のＳ／Ｒシフトレジスタ５０１〜５０８を介して逐次クロックされる。Ｓ／Ｒシフトレジスタ５０１〜５０れた３２個のスイッチ５１０〜５４１を制御する。この好適な実施形態においては、電流源５４１〜５４８は組み合わされて１０ミリアンペアに等しくなるように重み付けされる。同様に、電流ドライバ５４９〜５５６は同量の電流を供給する。それらの電流は１０ミリアンペアまで加え合わされる。スイッチ５１０〜５３３は、ＣＭＯＳトランジスタ、パスゲートまたはその同等物などの電子スイッチである。電流源をオン／オフする代わりに、電流源は常にオンのままにされるスイッチを用いて、スイッチの状態に応じて電流源からの電流を線５６０または線５６１へ流す。そうすると過渡応答が改善される。シフトレジスタからの「１」注目されたい。各Ｓ／Ｒシフトレジスタは４個のスイッチセットを制御する。具体的に言うと、各Ｓ／Ｒシフトレジスタ５０１〜５０８はスイッチ５１０〜５１３、５１４〜５１７、５１８〜５２１、５２２〜５２５、５２６〜５２９、５３０〜５３３、５３４〜５３７、５３８〜５４１をそれそれ制御する。更に詳しくフトレジスタ５０１のＱ出力はスイッチ５１２〜５１３を制御し、シフトレジス１６〜５１７を制御し、シフトレジスタ５０３のＱ出力はスイッチ５１８〜５１スイッチ５１０〜５３９を制御することによって、種々の量の電流を抵抗５７０を介して送ることができる。この好適な実施形態においては、抵抗５７０は５０オームの抵抗を備える。異なる量の電流を抵抗５７０中に流すと、抵抗５７０の両端間に±０．５ボルトの範囲の異なる電圧が生ずる。それによって、種々の出力電圧が達成される。たとえば、シフトレジスタ５０１はスイッチ５１０、５１１、５１２、５１３を制御する。シフトレジスタへの入力が「０」であると仮定すると、これはＱ出とすると、スイッチ５１２と５１３が閉じる。第５Ｂ図は、「０」がＳ／Ｒ０シフトレジスタにクロック入力された時の電流の流れを示す。話を明確にするために、Ｓ／Ｒ０シフトレジスタ５０１と、電流ドライバ５４１、５４９と、スイッチ５１０〜５１３とを含むＤＡＣ出力ドライバの１つの段の動作をここで詳しく説明する。電流源５４１からの０．３８ｍＡの電流が、矢印で示すように、線５６０によって、抵抗５７０を通って、線５６１を介して電流源５４９へ導かれる。したがって、０．３８ｍＡ × ５０オーム＝＋１９ｍＶに等しい正出力電圧が抵抗５７０の両端間に発生する。第５Ｃ図は、「１」がＳ／Ｒシフトレジスタ５０１にクロック入力された時の電流の流れを示す。電流源５４１からの０．３８ｍＡの電流が、線５６１の抵抗５７０を通って線５６０上を電流源５４９へ導かれる。抵抗５７０中を流れる電流は、シフトレジスタが「０」にセットされた時の状況と比較して逆向きに流れることに注目されたい。したがって、−１９ｍＶの負出力電圧が抵抗５７０の両端間に発生する。第５Ｄ図は「０００００００１」がＳ／Ｒシフトレジスタ５１０〜５３９にクロック入力された時の電流の流れを示す。「０」がシフトレジスタ５０１〜５０７にクロック入力されるので、これは電流源５４１〜５４７と５４９〜５５５に同様に流させる。９．６２ｍＡを流す電流源５７１は電流源５４１〜５４７の合成電流を表す。同様に、電流源５７２は電流源５４９〜５５５からの合成電流を表す。電流の流れをキルヒホッフの電流法則に従って解析する。この法則は、任意のノードに入る全ての電流の代数和が零であると述べている。ノード５８１に適用すると、任意のノードに入る全ての電流の和が零である。ノード５８１に適用すると、そのノードに入る電流Ｉ₁はそのノードを出る電流Ｉ₂とＩ₃に等しい。したがって、Ｉ₃はＩ₁−Ｉ₂に等しく、９．６２ｍＡ−０．３８ｍＡ＝９．２４ｍＡである。ノード５８２では、Ｉ₄＝Ｉ₅＋Ｉ₆である。したがって、Ｉ₆はＩ₄ −Ｉ₅に等しく、０．３８ｍＡ−９．６２ｍＡ＝−９．２４ｍＡである。抵抗５７０の両端間電圧はこの状態では（９．２４ｍＡ）（５０Ω）＝＋０．４６２ボルトである。この好適な実施形態においては、シフトレジスタはデータ抵抗速度の１６倍の速度でクロックされる。したがって、最初のシフトレジスタへの遷移のクロック入力の８クロックサイクル後（すなわち、８段）に、その遷移はクロック出力される。この遷移は正弦波の半サイクルを発生する。それによって、シフトレジスタのクロック速度を新しいデータ伝送速度に適合させることにより、種々のデータ伝送速度が容易に扱えるようになる。要約すると、抵抗５７０にスイッチの状態によって決定される異なる電流を流させることによって異なる出力電圧が発生する。一方、スイッチはＳ／Ｒシフトレジスタによって制御される。出力電圧は正弦波の半分を表す８つの段を発生するように選択される。これは、±０°、±４５°、±６７．５°、および±９０ °における正弦波に対応する正味電流を決定することによって行われる。電流は、１０ｍＡの最大出力正味出力電流から始まって、±１０ｍＡｓｉｎ２２．５° ＝±３．８３ｍＡ、±１０ｍＡｓｉｎ４５°＝±７．０７ｍＡ、±１０ｍＡｓｉｎ６７．５°＝±９．２４ｍＡ、および±１０ｍＡｓｉｎ９０°＝±１０ｍＡとして与えられる。下の表１はＳ／Ｒシフトレジスタへの入力データの関数としての出力電圧を示すものである。本発明では、電流源の１つにおける誤差は、誤差の打消しにより出力電圧に及ぼす影響が最小であることに注目すべきである。第５Ｅ図は、電流源５５６に誤差（Ｅ）が存在する場合の電流の流れを示す。シフトレジスタに入力信号「０００００００１」が与えられると、電流源５７１は１０−０．３８＝９．６２ｍＡを供給し、一方電流源５７２は１０−（０．３８＋Ｅ）ｍＡを吸収する。したがって、Ｉ₃＝１０−０．３８−（０．３８＋Ｅ）＝９．２４−ＥかつＩ₆＝０．３８−［１０−（０．３８＋Ｅ）］＝−９．２４＋Ｅである。明らかに、同相誤差は打ち消し合う（すなわち、−Ｅ＋Ｅ＝０）。理想的には、終端抵抗５７０から取り出される電流は、その抵抗から吸収される電流の量に等しくなければならない。しかし、電流源５４１〜５４８と５４９〜５５６の間の不釣合が起こることがある。ある時間にわたって、過剰な電流が流れることがあり、その結果としてずれが生じる。この影響は撚り線対５６０と５６１における差分信号に関しては無視できるが、同相電圧は最終的に外れて、電源電圧で飽和する。この好適な実施形態においては、取り出される電流の全量が、吸収される電流の量と同じで、同相のずれが生じないように、同相のずれを検出し、電流の全量を調整するためにそのずれに対応する信号をフィードバックすることによってこの同相ドリフト問題が処理される。第５Ｆ図は、第５Ａ図にブロック５８０に示す一対の電流源と、それに組み合わされた４個のスイッチとを実施するための１つの可能な実施形態の、トランジスタ・レベルの回路図を示す。第５Ａ図の電流源５４１は、ｐチャネル・トランジスタ５８２〜５８４で構成されるカスコード・トランジスタ装置５８１によって実施される。第５Ａ図の電流源５４９も、ｎチャネル・トランジスタ５８６〜５８８で構成されるカスコード・トランジスタ装置５８５によって実施される。この実施形態では、カスコード構成の一部として用いられているトランジスタと同じトランジスタを、スイッチング機能を行うために使用する。いいかえると、トランジスタ５８３、５８４、５８７、５８８をスイッチとしても用いる。Ｑ₀ 信御するために使用され、トランジスタ５９１と５９２はトランジスタ５８４を制御し、トランジスタ５９３と５９４はトランジスタ５８７を制御し、トランジスタ５９５と５９６はトランジスタ５８８を制御する。したがって、この構成はゲート−ソース・スイッチ結合およびゲート−ドレイン・スイッチ結合を最小にする。その理由は、トランジスタ５８３、５８４、５８７、５８８のゲートにおけるバイアス電圧が、全電源電圧ではなくてわずか数百ミリボルトだけ振れればよいからである。第６図は同相分補償回路を示す。この回路はＤＡＣ／ドライバに結合される。抵抗値が同じである２個の抵抗６０１、６０２がＶ_ccとアースの間に直列結合される。別の２個の抵抗６０３と６０４が、撚り線対５６０と５６１の間に直列結合される。抵抗６０１と６０２の間の回路点６０５における電圧を基準電圧として使用する。回路点６０６における電圧は、線５６０と５６１の間の出力信号の平均同相電圧である。回路点６０６における出力信号の平均同相電圧は差動増幅器６０７に入力としてフィードバックされる。基準電圧は差動増幅器６０７へもフィードバックされる。その差動増幅器はそれを平均同相出力信号と比較する。出力信号が基準電圧より大きい場合、電流源６１１と６０９は電流を吸収する。そのために回路点５６０と５６１は一層負に引かれる。そうすると回路点６０６における平均同相電圧が一層負に引かれる。これとは逆に、出力信号が基準電圧より小さい場合、電流源６０８と６１０は電流を供給する。そのために回路点５６０と５６１は一層正に引かれる。そうすると回路点６０６における平均同相電圧が一層正に引かれる。このようにして、４個の追加の電流源６０８〜６１１を実施することによって回路点６０６は引き上げ／引き下げられる。それらの追加の電流源は差動増幅器６０７からの出力によって制御される。したがって、電流源６０８〜６１１は、静止状態において同相出力電圧を回路点６０５における基準電圧に維持するように、十分な電流を供給しまたは吸収する。次に、受信器の低域フィルタの回路図を示す第７図を参照する。この好適な実施形態においては、４種類のデータ伝送速度（すなわち、７８．１２５ｋＨＺ、３９．０６２ｋＨｚ、１９．０３１ｋＨＺおよび９．７６６ｋＨｚ）が可能である。したがって、４種類の臨界周波数を持つ低域フィルタが実施される。これは４種類の容量を持つＲＣネットワークによって行われる。この場合には、所望の周波数応答を与えるように、特定のデータ転送速度に対応する容量を選択する。Ｒの値は抵抗７０１によって与えられる。Ｃ値は４個の容量７０２〜７０５によって与えられる。容量はＭＯＳ素子、コンデンサ、またはその他の均等物によって実施できる。この好適な実施形態においては、抵抗７０１と４個の容量７０２〜７０５が実施される。四対のスイッチ７０６−７０７、７０８−７０９、７１０−７１１、および７１２−７１３が、容量７０２〜７０５のいずれを入りに切り替えるか、すなわちアクティブにするかを制御し、それによって低域フィルタの周波数応答を制御する。各スイッチ対は両方とも閉じた状態か、両方とも開いた状態かにある。これらのスイッチはＣＭＯＳトランジスタで構成される。出力信号は、回路点７１５ではなくて、回路点７１４〜７１７から取り出されることを特に指摘しておきたい。この意味は、スイッチが固有の抵抗値を持っていることである。出力信号が回路点７１５から取り出されたとすると、スイッチに固有の抵抗値が周波数応答に望ましくない零を生じ、それによって低域濾波特性を劣化させる。スイッチ７０６、７０８、７１０および７１２の後で出力信号を取り出すことによって、それらのスイッチに起因する抵抗値がその抵抗７０１の値と直列に置かれる。したがって、抵抗７０１の抵抗値がスイッチの抵抗値に加えられた時に無視できる誤差を生じるように、抵抗７０１の抵抗値を定めることができる。フィルタに続く段の入力インピーダンスは極めて高いので、スイッチ７０７、７０９、７１１、７１３の抵抗値の効果は無視できる。次に、受信機のデータ抽出器のブロック図を示す第８図を参照する。ヒステリシス比較器の出力端子からの高周波ノイズとスパイクがグリッチ除去器８０１によって除去される。その結果得られた方形波は、フェーズ・ロック・ループ８０２によって、予測受信データ転送速度の内部周波数に同期される。最適には、フェーズ・ロック・ループ８０２からの出力は、クロックの縁部に一致するデジタルビットストリームである。フェーズ・ロック・ループからの出力波形は積分／ダンプブロック８０３によって処理される。このブロックは基本的には方形波用整合フィルタの機能を果たす。零交差比較器からの出力信号は搬送波検出器ブロック８０４によって処理される。このブロックは搬送波検出信号ＲＸＣＤを発生する。制御器８０５は搬送波検出信号を用いて、フェーズ・ロック・ループ８０２ブロックと積分／ダンプ８０３ブロックの動作を制御するために用いる論理信号を発生する。以上、階段状正弦波形を撚り線対で送受信するためのトランシーバを開示した。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者ストール，カート・エイアメリカ合衆国 94536 カリフォルニア州・フレモント・キローグリンコモン・ 35839

Claims

【特許請求の範囲】１．送信すべきデジタル信号をデジタル信号を表す階段状波形に変換する変換手段と、階段状正弦波形を送信媒体へ送り出す手段と、送信媒体から階段状正弦波形を受信する手段と、受信した階段状正弦波形を処理して、送信されているデジタル信号を表す方形波にする手段とを備える、伝送媒体によって相互に接続されたネットワーク中の複数のノードの間でデジタル信号を送受信するトランシーバ。２．送信媒体が撚り線対を備えることを特徴とする請求項１に記載のトランシーバ。３．変換手段が、異なる量の電流を供給するための複数の電流源と、電流源によって供給された電流を撚り線対へ送るための複数のスイッチング手段と、撚り線対の間の電圧が、撚り線対を流れる種々の量の電流に比例ように撚り線対を終端する手段と、複数のスイッチング手段を制御する手段とを備え、撚り線対の間の電圧が階段状制限波形を近似することを特徴とする請求項２に記載のトランシーバ。４．受信した階段状正弦波形を濾波するための濾波手段と、撚り線対における信号を所定のしきい値と比較することによって、有効な受信信号をノイズから弁別する手段と、受信信号が基準電圧レベルと交差した時を検出する手段とを更に備える請求項３に記載のトランシーバ。５．濾波手段が、１つの端部に受信信号が入力される抵抗と、この抵抗の他端部に結合された第１のスイッチと、この第１のスイッチに結合されたコンデンサと、第２のスイッチとから構成され、濾波手段からの出力信号が、第１のスイッチとコンデンサの間の回路点から取り出され、前記第２のスイッチが、その回路点を濾波手段の出力端子に接続すべきかどうかを判定するように前記回路点に接続されることを特徴とする請求項４に記載のトランシーバ。６．グリッチを除去するためのグリッチ除去手段と、このグリッチ除去手段に結合され、受信信号を予測データ転送速度の内部周波数に同期させるための同期手段と、この同期手段からの同期された受信信号を積分し、除去するための積分ダンプ手段とを更に備えることを特徴とする請求項５に記載のトランシーバ。７．複数の電流源が１６の電流源を含み、それらの電流源が約０．３８ミリアンペア、約１．０８ミリアンペア、約１．６２ミリアンペア、約１．９１５ミリアンペアの電流を供給することを特徴とする請求項６に記載のトランシーバ。８．階段状正弦波形の１サイクルが最低８種類の個別電位を１６種類の階段として含むことを特徴とする請求項７に記載のトランシーバ。９．スイッチング手段を制御する手段が複数のシフトレジスタから構成され、シフトレジスタがクロックされる速度が、データ送信速度を決定することを特徴とする請求項８に記載のトランシーバ。１０．撚り線対の同相ドリフトを補償するバイアス回路を更に備える請求項９に記載のトランシーバ。１１．前記電流源がカスコード接続されたトランジスタで構成され、トランジスタの１つがスイッチング手段の１つとしても用いられることを特徴とする請求項３に記載のトランシーバ。１２．デジタルデータを処理する複数の知能セルと、複数の知能セルを相互に接続する撚り線対と、各知能セルに結合され、複数の個別電位を有する正弦波形によって表されるデータを撚り線対へ送信し、かつデータを撚り線対から受信するトランシーバとを備えるネットワーク。１３．トランシーバが、撚り線対の間に結合された抵抗と、複数の異なる量の電流を供給するための複数の電流源と、電流源に結合され、抵抗中を流れる電流の向きおよび量を指令する複数のスイッチと、送信すべきデータに応じてスイッチの動作を制御する複数のシフトレジスタとを備え、抵抗中を流れる電流の向きおよび量が正弦波形の離散電位を生じることを特徴とする請求項１２に記載のネットワーク。１４．低域フィルタを更に含み、このフィルタが、撚り線対に直列結合された抵抗と、接地されたコンデンサと、抵抗とコンデンサの間に結合されたスイッチと、スイッチとコンデンサの間に結合された線とを備え、低域フィルタから濾波された信号が線上に存在することを特徴とする請求項１３に記載のネットワーク。１５．コンデンサが金属酸化物半導体素子を含むことを特徴とする請求項１４に記載のネットワーク。１６．撚り線対の間の同相信号を所定の電位に維持するための補償手段を更に備える請求項１４に記載のネットワーク。１７．低域フィルタに結合され、受信信号が基準電位と交差した時を検出する零交差比較器と、低域フィルタに結合され、有効な受信信号をノイズから弁別するヒステリシス比較器と、ヒステリシス比較器に結合され、受信信号からスパイクを除去するためのグリッチ除去器と、グリッチ除去器に結合され、受信信号を内部クロック周波数に同期させるフェーズ・ロック・ループと、フェーズ・ロック・ループに結合され、受信信号を除去する積分器およびダンプ回路とを更に備える請求項１６に記載のネットワーク。１８．離散電位が約５００ミリボルト、約４６２ミリボルト、約３５３．５ミリボルト、および約１９１．５ミリボルトを含むことを特徴とする、請求項１７に記載のネットワーク。１９．マンチェスター符号化技術を実施することによってデジタルデータを符号化することを特徴とする、請求項１７に記載のネットワーク。２０．複数のシフトレジスタへのクロック周波数を変更することによって送信データ転送速度を制御することを特徴とする、請求項１７に記載のネットワーク。２１．伝送媒体によって相互に接続された複数のノードを有するネットワークにおいて、複数の異なる量の電流を伝送媒体の終端を通じて供給するステップと、終端を流れる電流の量を制御して、終端の間に離散的な電位を生じるステップと、最初の１つのノードからの電位を媒体を介して第２の１つのノードへ伝播させるステップとを含み、電位が正弦波形に対応し、正弦波形が情報の１ビットを表し、第２のノードが離散的な電位を持つ受信した正弦波形を、最初の１つのノードによって送信される情報のビットに変換することを特徴とする、ノード間で信号を離散電位を持つ正弦波形として送信しかつ受信する方法。２２．抵抗およびコンデンサネットワークを実施することによって受信した正弦波形を濾波するステップを更に含み、抵抗とコンデンサの間にスイッチが結合され、フィルタからの出力端子がスイッチとコンデンサの間でノードに結合されることを特徴とする請求項２１に記載の方法。２３．伝送媒体の同相電位を第１の基準電位にセットするステップを更に含む請求項２２に記載の方法。２４．基準電位が電源電位の約半分であることを特徴とする、請求項２３に記載の方法。２５．変換ステップが、受信信号を所定のしきい値と比較するステップと、受信信号が第２の基準電位と交差した時を検出するステップと、受信信号が所定のしきい値を超え、かつ第２の電位と交差した時に方形波の縁部を発生するステップとを含む請求項２３に記載の方法。２６．伝送媒体が撚り線対を比較することを特徴とする請求項２５に記載の方法。