JP3507851B2 - 階段状正弦波形を送信および受信するトランシーバ - Google Patents
階段状正弦波形を送信および受信するトランシーバInfo
- Publication number
- JP3507851B2 JP3507851B2 JP50453295A JP50453295A JP3507851B2 JP 3507851 B2 JP3507851 B2 JP 3507851B2 JP 50453295 A JP50453295 A JP 50453295A JP 50453295 A JP50453295 A JP 50453295A JP 3507851 B2 JP3507851 B2 JP 3507851B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- current
- twisted wire
- transceiver
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 16
- 230000007704 transition Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 150000007523 nucleic acids Chemical class 0.000 description 1
- 102000039446 nucleic acids Human genes 0.000 description 1
- 108020004707 nucleic acids Proteins 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明はトランシーバおよびトランシーバ・モジュー
ルの分野に関するものである。更に詳しくいえば、本発
明は撚り線対および知能セルの間でインタフェースを行
うためのトランシーバに関するものである。
ルの分野に関するものである。更に詳しくいえば、本発
明は撚り線対および知能セルの間でインタフェースを行
うためのトランシーバに関するものである。
発明の背景
ネットワーク環境で検出、制御および通信を行う市販
の製品がいくつか存在する。それらの製品は大量の知能
を持つ精巧なシステムから、知能をほとんど持たない簡
単なシステムまでの範囲にわたる。例えば、そのような
システムは光スイッチと光の間の制御を行うことができ
る。光スイッチが動作すると、１つのセルからデジタル
符号パターンが電源線または自由空間を通じて送信さ
れ、別のセルによって光で受信される。符号を受信する
と、それを翻訳した後で光を制御するために使用され
る。知能セルが情報の通信、制御、検出を行う知能セル
のネットワークを含むそのようなシステムが、1990年11
月６日に付与された「検出、双方向通信および制御を行
うためのネットワークおよび知能セル（Network and
Intelligent Cell for Providing Sensing,Bidirec
tional Communications and Control）」という名称
の米国特許第4969147号に記載されている。この米国特
許出願は本発明の譲受人に譲渡されている。
の製品がいくつか存在する。それらの製品は大量の知能
を持つ精巧なシステムから、知能をほとんど持たない簡
単なシステムまでの範囲にわたる。例えば、そのような
システムは光スイッチと光の間の制御を行うことができ
る。光スイッチが動作すると、１つのセルからデジタル
符号パターンが電源線または自由空間を通じて送信さ
れ、別のセルによって光で受信される。符号を受信する
と、それを翻訳した後で光を制御するために使用され
る。知能セルが情報の通信、制御、検出を行う知能セル
のネットワークを含むそのようなシステムが、1990年11
月６日に付与された「検出、双方向通信および制御を行
うためのネットワークおよび知能セル（Network and
Intelligent Cell for Providing Sensing,Bidirec
tional Communications and Control）」という名称
の米国特許第4969147号に記載されている。この米国特
許出願は本発明の譲受人に譲渡されている。
デジタルデータの送信および受信は一連のトランシー
バによって行われる。各トランシーバはネットワークの
個々のセルに接続されている。それらのトランシーバ
は、各種の媒体を介して多くの異なるボー速度で相互に
通信できる。たとえば、それらは無線周波（RF）信号ま
たはマイクロ波周波数信号をアンテナを介して送受信で
きる。撚り線対、光ファイバケーブル、同軸ケーブルな
ど標準の通信線にトランシーバを接続できる。あるい
は、赤外線または超音波による機器を利用してトランシ
ーバの間でデータの伝送を行うことができる。実際に、
スペクトラム核酸技術を実施することによって電力線も
伝送媒体として使用されている。
バによって行われる。各トランシーバはネットワークの
個々のセルに接続されている。それらのトランシーバ
は、各種の媒体を介して多くの異なるボー速度で相互に
通信できる。たとえば、それらは無線周波（RF）信号ま
たはマイクロ波周波数信号をアンテナを介して送受信で
きる。撚り線対、光ファイバケーブル、同軸ケーブルな
ど標準の通信線にトランシーバを接続できる。あるい
は、赤外線または超音波による機器を利用してトランシ
ーバの間でデータの伝送を行うことができる。実際に、
スペクトラム核酸技術を実施することによって電力線も
伝送媒体として使用されている。
媒体の選択にはコストと性能の折り合いをつけること
が必要である。光ファイバおよび同軸ケーブルは最も厳
しい伝送基準を満たすが、それらの媒体は比較的高価で
ある。更に、それらのケーブルを各トランシーバの間で
物理的に敷設するのに高いコストがかかる。
が必要である。光ファイバおよび同軸ケーブルは最も厳
しい伝送基準を満たすが、それらの媒体は比較的高価で
ある。更に、それらのケーブルを各トランシーバの間で
物理的に敷設するのに高いコストがかかる。
120ボルト交流配電線、RFとしての放送波、電話通信
に見られる撚り線対など、既存の媒体を利用することが
コスト的に一層効果があることがしばしばある。しか
し、電力線およびRFによる伝送はノイズまたは電気的妨
害あるいはその両方を非常に受けやすい。したがって、
デジタル信号が大きな劣化を受けることがしばしばであ
る。その代わりに、電話システムのアナログ音声信号を
導くために通常用いられる撚り線対をデジタル信号を導
くのに利用できる。撚り線対はより良い伝送特性を示す
が、信号の歪みおよび減衰をひき起こす。歪みおよび減
衰は距離が長くなり、データ速度が高くなるにつれて増
大する傾向がある。歪みおよび減衰の問題の原因の一部
は、デジタルデータが一連の方形波として伝送されるこ
とにある。方形波の縁部は電圧の高速遷移を含む。ま
た、それらの高速遷移は高い周波数の高調波を含む。そ
れらの高調波は反射、リンギングなどを生ずる。理想的
には、伝送される波形は１つの基本周波数を持つ正弦波
に類似しているものが良い。それによって、単一周波数
で撚り線対を伝播される高調波、およびそれに付随する
反射、リンギングなとが最小になる。
に見られる撚り線対など、既存の媒体を利用することが
コスト的に一層効果があることがしばしばある。しか
し、電力線およびRFによる伝送はノイズまたは電気的妨
害あるいはその両方を非常に受けやすい。したがって、
デジタル信号が大きな劣化を受けることがしばしばであ
る。その代わりに、電話システムのアナログ音声信号を
導くために通常用いられる撚り線対をデジタル信号を導
くのに利用できる。撚り線対はより良い伝送特性を示す
が、信号の歪みおよび減衰をひき起こす。歪みおよび減
衰は距離が長くなり、データ速度が高くなるにつれて増
大する傾向がある。歪みおよび減衰の問題の原因の一部
は、デジタルデータが一連の方形波として伝送されるこ
とにある。方形波の縁部は電圧の高速遷移を含む。ま
た、それらの高速遷移は高い周波数の高調波を含む。そ
れらの高調波は反射、リンギングなどを生ずる。理想的
には、伝送される波形は１つの基本周波数を持つ正弦波
に類似しているものが良い。それによって、単一周波数
で撚り線対を伝播される高調波、およびそれに付随する
反射、リンギングなとが最小になる。
方形波を正弦波形に変換するのはかなり複雑な仕事で
ある。それは複雑なアナログフィルタを実施することに
よって近似できる。種々のデータ速度を扱えるようにす
るとその複雑さは増大する。プログラム可能なフィルタ
設計実施は費用がかさむ複雑な解決策である。送信され
た正弦波形はノイズや媒体の劣化によってしばしば崩さ
れ、このノイズが存在する中で元の正弦波形を復旧する
ために受信器が必要である。
ある。それは複雑なアナログフィルタを実施することに
よって近似できる。種々のデータ速度を扱えるようにす
るとその複雑さは増大する。プログラム可能なフィルタ
設計実施は費用がかさむ複雑な解決策である。送信され
た正弦波形はノイズや媒体の劣化によってしばしば崩さ
れ、このノイズが存在する中で元の正弦波形を復旧する
ために受信器が必要である。
したがって、反射、リンギングなどによる歪みを減少
させるために、撚り線対を通じて送られるデジタルデー
タの高調波含有量を最小にするトランシーバに対する需
要が従来技術では存在する。そのようなトランシーバは
簡単で、効率的であり、かつ費用効率が高いことが非常
に好ましい。
させるために、撚り線対を通じて送られるデジタルデー
タの高調波含有量を最小にするトランシーバに対する需
要が従来技術では存在する。そのようなトランシーバは
簡単で、効率的であり、かつ費用効率が高いことが非常
に好ましい。
発明の概要および目的
本発明のトランシーバは、ネットワーク中のいくつか
のノードを相互に接続している撚り線対を通じてデジタ
ルデータを送信し受信するために使用される。送信過程
では、デジタルデータは階段状正弦波形に変換される。
変換過程では、異なる量の電流を供給するいくつかの電
流源を利用する。電流源によって供給され、撚り線対の
間に接続されている抵抗中を流れる電流の量および向き
を指示するために１組のスイッチを使用する。抵抗中を
流れる電流は撚り線対上に出力電圧を生ずる。シフトレ
ジスタは、階段状波形を生ずるようにスイッチの動作を
制御する。送信すべきデジタルデータがシフトレジスタ
にクロック入力される。シフトレジスタはデジタルデー
タに従って階段状正弦波形を送らせる。シフトレジスタ
のクロック速度を変更することによって、データ伝送速
度がそれに対応して変更される。
のノードを相互に接続している撚り線対を通じてデジタ
ルデータを送信し受信するために使用される。送信過程
では、デジタルデータは階段状正弦波形に変換される。
変換過程では、異なる量の電流を供給するいくつかの電
流源を利用する。電流源によって供給され、撚り線対の
間に接続されている抵抗中を流れる電流の量および向き
を指示するために１組のスイッチを使用する。抵抗中を
流れる電流は撚り線対上に出力電圧を生ずる。シフトレ
ジスタは、階段状波形を生ずるようにスイッチの動作を
制御する。送信すべきデジタルデータがシフトレジスタ
にクロック入力される。シフトレジスタはデジタルデー
タに従って階段状正弦波形を送らせる。シフトレジスタ
のクロック速度を変更することによって、データ伝送速
度がそれに対応して変更される。
データを受け取ると、受信器は受け取った階段状正弦
波形を再変換して方形波に戻す。これは、入ってきた信
号を所定のしきい値と比較するヒステリシス比較器を実
施することによって行われる。しきい値を超える振幅を
持つ信号のみが有効であると見なされる。また、受け取
った差信号が零ボトルと交差した時を零交差検出器が検
出する。これは方形波の縁部に対応する。それら２つの
比較器の組み合わせた機能が、受け取った階段状正弦波
形から方形波を生ずる。ノイズおよびジッタが存在する
場合、フェーズ・ロック・ループがデータの回復を強化
する。
波形を再変換して方形波に戻す。これは、入ってきた信
号を所定のしきい値と比較するヒステリシス比較器を実
施することによって行われる。しきい値を超える振幅を
持つ信号のみが有効であると見なされる。また、受け取
った差信号が零ボトルと交差した時を零交差検出器が検
出する。これは方形波の縁部に対応する。それら２つの
比較器の組み合わせた機能が、受け取った階段状正弦波
形から方形波を生ずる。ノイズおよびジッタが存在する
場合、フェーズ・ロック・ループがデータの回復を強化
する。
さらに、受け取った信号を濾波した後で２つの比較器
で処理する。フィルタは、種々のデータ転送速度に対し
てプログラム可能な低域フィルタのRCネットワークで構
成される。データ転送速度に対応する適切な周波数応答
を選択するために、抵抗とコンデンサの間にスイッチが
結合される。スイッチとコンデンサの間のノードから出
力信号を取り出す。それによって、スイッチで固有の抵
抗値を取り扱えるようにするために、抵抗値をわずかに
小さくできる。
で処理する。フィルタは、種々のデータ転送速度に対し
てプログラム可能な低域フィルタのRCネットワークで構
成される。データ転送速度に対応する適切な周波数応答
を選択するために、抵抗とコンデンサの間にスイッチが
結合される。スイッチとコンデンサの間のノードから出
力信号を取り出す。それによって、スイッチで固有の抵
抗値を取り扱えるようにするために、抵抗値をわずかに
小さくできる。
本発明のその他の態様は以下の説明から明らかになる
であろう。
であろう。
図面の簡単な説明
本発明を例によって、非限定的に、添付図面に示す。
添付図面で類似の参照番号は類似の要素を指す。
添付図面で類似の参照番号は類似の要素を指す。
第１図は、複数のノードを含むネットワークを示す図
である。
である。
第２図は、撚り線対とセルの間でインタフェースを行
うトランシーバ・モジュールを含むものとして典型的な
ノードを示す図である。
うトランシーバ・モジュールを含むものとして典型的な
ノードを示す図である。
第３図は、トランシーバのより詳細なブロック図であ
る。
る。
第４図は、デジタル信号を搬送するいくつかのサンプ
ル波形を示す図である。
ル波形を示す図である。
第5A図は、階段状、正弦送信波形を発生するための送
信器の出力ドライバ段を示す回路図である。
信器の出力ドライバ段を示す回路図である。
第5B図は、「０」がS/R ０シフトレジスタにクロッ
ク入力された時の電流の流れを示す図である。
ク入力された時の電流の流れを示す図である。
第5C図は、「１」がS/Rシフトレジスタにクロック入
力された時の電流の流れを示す図である。
力された時の電流の流れを示す図である。
第5D図は、「00000001」がS/Rシフトレジスタにクロ
ック入力された時の電流の流れを示す図である。
ック入力された時の電流の流れを示す図である。
第5E図は、電流源に誤差が存在する時の電流の流れを
示す図である。
示す図である。
第5F図は、一対の電流源および関連するスイッチの一
実施形態を示す図である。
実施形態を示す図である。
第６図は、DAC/ドライバに結合された同相分補償回路
を示す図である。
を示す図である。
第７図は、受信器の低域フィルタの回路図である。
第８図は、受信器のデータ抽出器のブロック図であ
る。
る。
詳細な説明
分散知能を持つネットワークで使用するためのトラン
シーバについて説明する。以下の説明においては、本発
明が完全に理解できるように、特定の電圧レベル、特定
の波形など、多数の具体的詳細を示すが、それらの詳細
を使用することなしに本発明を実施できることが当業者
には明らかであろう。他の例では、本発明を不必要にあ
いまいにしないようにするために、周知の回路および周
知の方法は詳細には説明しない。
シーバについて説明する。以下の説明においては、本発
明が完全に理解できるように、特定の電圧レベル、特定
の波形など、多数の具体的詳細を示すが、それらの詳細
を使用することなしに本発明を実施できることが当業者
には明らかであろう。他の例では、本発明を不必要にあ
いまいにしないようにするために、周知の回路および周
知の方法は詳細には説明しない。
まず第１図を参照する。この図には、撚り線対によっ
て相互に接続されているノード16、17、18、20、21など
複数個のノードを含むネットワークを示す。図示の線
は、分岐11、12、13、14、15など多数の分岐を形作って
いる。本発明のトランシーバ・モジュールによって分岐
をほとんどどこにでも置くことができる。ネットワーク
のトポロジーは強制されない。分岐は必要な場所に簡単
に付加できる。終端は不要であり、たとえば、端部19は
終端されない。更に、本明細書を読むうちに分かるであ
ろうが、ノードの間のこの２線相互接続は極性には無関
係である。環状、星形、多数分岐およびその他のものな
どこの自由トポロジーは、理想的な伝送線を要する正常
な撚り線対とは鋭い対比を成す。
て相互に接続されているノード16、17、18、20、21など
複数個のノードを含むネットワークを示す。図示の線
は、分岐11、12、13、14、15など多数の分岐を形作って
いる。本発明のトランシーバ・モジュールによって分岐
をほとんどどこにでも置くことができる。ネットワーク
のトポロジーは強制されない。分岐は必要な場所に簡単
に付加できる。終端は不要であり、たとえば、端部19は
終端されない。更に、本明細書を読むうちに分かるであ
ろうが、ノードの間のこの２線相互接続は極性には無関
係である。環状、星形、多数分岐およびその他のものな
どこの自由トポロジーは、理想的な伝送線を要する正常
な撚り線対とは鋭い対比を成す。
この好適な実施形態においては、全てのノードが中央
電源10から撚り線対を介して電力を受け取る。電源10
は、ネットワークにおける過渡現象を減衰させるための
回路も含む。この好適な実施形態においては、42ボルト
（またはそれより低い）の直流電位が用いられ、ネット
ワークの全てのノードに供給するために撚り線対11に加
えられる。
電源10から撚り線対を介して電力を受け取る。電源10
は、ネットワークにおける過渡現象を減衰させるための
回路も含む。この好適な実施形態においては、42ボルト
（またはそれより低い）の直流電位が用いられ、ネット
ワークの全てのノードに供給するために撚り線対11に加
えられる。
第１図のネットワークは全般的に米国特許第4918698
号に記載されているように動作する。たとえば、光スイ
ッチをノード17に組み合わせることができ、スイッチの
位置が変更された時に、それが検出されて適当なデータ
のパケットまたは複数のパケットが、光を制御できるノ
ード16へ分岐を介して送られる。
号に記載されているように動作する。たとえば、光スイ
ッチをノード17に組み合わせることができ、スイッチの
位置が変更された時に、それが検出されて適当なデータ
のパケットまたは複数のパケットが、光を制御できるノ
ード16へ分岐を介して送られる。
第１図の典型的なノードを、第２図に、破線40の内部
に、撚り線対23とセル27の間でインタフェースするトラ
ンシーバ・モジュールを構成するものとして示す。セル
は、線21を介して、米国特許第4918690号に記載されて
いるように、制御または検出あるいはその両方を行う。
この好適な実施形態においては、トランシーバ・モジュ
ール40はノード結合器24と、電源26と、信号トランシー
バ25とを備える。結合器24によって高周波通信パケット
を線23からトランシーバ25に結合することができ、しか
も線23から直流電力を電源26へ結合することができる。
トランシーバ25は入ってきたデータを検出し、それをセ
ルに通信する。トランシーバはまたセル27から出たデー
タを受け取り、ネットワーク内部を伝送するのに適した
波形を発生し、次いで、出るデータを結合器を介して線
23に結合する。この好適な実施形態においては、データ
パケットの衝突を管理するために、衝突検出を備えた搬
送波検出多重アクセス（CSMA/CD）ネットワーク・アク
セス法を用いる。電源26は線23から42ボルト（またはそ
の他の電圧）を受け取り、結合器24とトランシーバ25と
セル27とに電力を供給するために＋５ボルトを供給す
る。
に、撚り線対23とセル27の間でインタフェースするトラ
ンシーバ・モジュールを構成するものとして示す。セル
は、線21を介して、米国特許第4918690号に記載されて
いるように、制御または検出あるいはその両方を行う。
この好適な実施形態においては、トランシーバ・モジュ
ール40はノード結合器24と、電源26と、信号トランシー
バ25とを備える。結合器24によって高周波通信パケット
を線23からトランシーバ25に結合することができ、しか
も線23から直流電力を電源26へ結合することができる。
トランシーバ25は入ってきたデータを検出し、それをセ
ルに通信する。トランシーバはまたセル27から出たデー
タを受け取り、ネットワーク内部を伝送するのに適した
波形を発生し、次いで、出るデータを結合器を介して線
23に結合する。この好適な実施形態においては、データ
パケットの衝突を管理するために、衝突検出を備えた搬
送波検出多重アクセス（CSMA/CD）ネットワーク・アク
セス法を用いる。電源26は線23から42ボルト（またはそ
の他の電圧）を受け取り、結合器24とトランシーバ25と
セル27とに電力を供給するために＋５ボルトを供給す
る。
第３図はトランシーバのより詳細なブロック図を示
す。この好適な実施形態においては、トランシーバは単
一の半導体チップとして実施される。トランシーバチッ
プ300は次の６つの機能ブロックを含む。クロック発生
器301、波形整形送信器302、受信器303、覚醒マネジャ3
04、およびリセットマネジャー305。クロック発生器301
はトランシーバチップ300用のマスタクロックを発生す
る。
す。この好適な実施形態においては、トランシーバは単
一の半導体チップとして実施される。トランシーバチッ
プ300は次の６つの機能ブロックを含む。クロック発生
器301、波形整形送信器302、受信器303、覚醒マネジャ3
04、およびリセットマネジャー305。クロック発生器301
はトランシーバチップ300用のマスタクロックを発生す
る。
送信器302を用いて、NET_P信号およびNET_N信号とし
て差分マンチェスター符号化データを撚り線対306、307
へ送る。送信すべきデジタルデータは知能セルによって
線316上のTX_DATA信号を介して送信器302へ送られる。
送信は知能セルによって線317上のTX_EN信号を介して可
能になる。線325上のTBIAS信号は出力電流レベルを設定
する。送信器302は送信器制御器308と、送信器バッファ
309と、デジタル−アナログ変換器（DAC）／ドライバ31
0とで構成される。送信器バッファはデータ転送速度の1
6倍でデジタル方形波をサンプリングし、最後の８個の
サンプルをDAC/ドライバに供給して階段に変換させる。
パケットを送信させるべきときに、送信器制御器はDAC/
ドライバに撚り線対ネットワークにアクセスするよう指
令する。また、それはパケットの終わりにアンチコード
・バイオレーション（anti−code violation）および
アクティブ・クェンチ（active quench）を付ける。DA
C/ドライバ310は、撚り線対306−307を介して差動的に
送信するために、デジタル方形波を方形波の階段状正弦
表現に変換する。この好適な実施形態においては、正弦
波形の近似１サイクルをシミュレートするために16の段
すなわち８レベルが実施される。したがって、各段の振
幅は方形波のそれより小さい。これは段ごとの電力量が
少ないことを意味する。更に、階段状波形の周波数は本
質的に高い。その理由は、方形波と比較して階段状波形
には縁部が多いためである。その結果として周波数スペ
クトラム全体にわたって電力がさらに一様に分布するこ
とになる。
て差分マンチェスター符号化データを撚り線対306、307
へ送る。送信すべきデジタルデータは知能セルによって
線316上のTX_DATA信号を介して送信器302へ送られる。
送信は知能セルによって線317上のTX_EN信号を介して可
能になる。線325上のTBIAS信号は出力電流レベルを設定
する。送信器302は送信器制御器308と、送信器バッファ
309と、デジタル−アナログ変換器（DAC）／ドライバ31
0とで構成される。送信器バッファはデータ転送速度の1
6倍でデジタル方形波をサンプリングし、最後の８個の
サンプルをDAC/ドライバに供給して階段に変換させる。
パケットを送信させるべきときに、送信器制御器はDAC/
ドライバに撚り線対ネットワークにアクセスするよう指
令する。また、それはパケットの終わりにアンチコード
・バイオレーション（anti−code violation）および
アクティブ・クェンチ（active quench）を付ける。DA
C/ドライバ310は、撚り線対306−307を介して差動的に
送信するために、デジタル方形波を方形波の階段状正弦
表現に変換する。この好適な実施形態においては、正弦
波形の近似１サイクルをシミュレートするために16の段
すなわち８レベルが実施される。したがって、各段の振
幅は方形波のそれより小さい。これは段ごとの電力量が
少ないことを意味する。更に、階段状波形の周波数は本
質的に高い。その理由は、方形波と比較して階段状波形
には縁部が多いためである。その結果として周波数スペ
クトラム全体にわたって電力がさらに一様に分布するこ
とになる。
受信器303は睡眠検出器311と、フィルタ312と、ヒス
テリシス比較器313と、零交差検出器314と、データ抽出
器315とで構成される。睡眠検出器311はマスタクロック
が存在しない時はフェーズ・ロック・ループを迂回す
る。いいかえると、睡眠検出器311はマスタクロックの
存在を検出し、電力節約のために一時的にオフになって
いるトランシーバ部分に電力を供給するための信号を発
生する。データの伝送に使用するのと同じ撚り線対306
と307が受信器303にも結合される。他のノードによって
送られたデータパケットは撚り線対306と307を介してト
ランシーバ301によって受け取られる。高周波ノイズを
除去するために低域フィルタ312を使用する。フィルタ3
12からの出力信号がヒステリシス比較器313と零交差検
出器314に結合される。ヒステリシス比較器313を用いて
有効な受信信号とノイズを識別する。これは、受信信号
と所定のしきい値を比較することによって行う。しきい
値を超える信号のみが合格となる。零交差検出器は、受
信した差信号が極性を変えた時刻を決定する。データ抽
出器315が比較器313と314からの出力を用いて、処理し
た受信データ信号RX_DATAを発生する。この信号を線318
を介して知能セルへ送る。データ抽出器315はまたRX_CD
信号を線319に出力する。これは有効データの検出を意
味する。
テリシス比較器313と、零交差検出器314と、データ抽出
器315とで構成される。睡眠検出器311はマスタクロック
が存在しない時はフェーズ・ロック・ループを迂回す
る。いいかえると、睡眠検出器311はマスタクロックの
存在を検出し、電力節約のために一時的にオフになって
いるトランシーバ部分に電力を供給するための信号を発
生する。データの伝送に使用するのと同じ撚り線対306
と307が受信器303にも結合される。他のノードによって
送られたデータパケットは撚り線対306と307を介してト
ランシーバ301によって受け取られる。高周波ノイズを
除去するために低域フィルタ312を使用する。フィルタ3
12からの出力信号がヒステリシス比較器313と零交差検
出器314に結合される。ヒステリシス比較器313を用いて
有効な受信信号とノイズを識別する。これは、受信信号
と所定のしきい値を比較することによって行う。しきい
値を超える信号のみが合格となる。零交差検出器は、受
信した差信号が極性を変えた時刻を決定する。データ抽
出器315が比較器313と314からの出力を用いて、処理し
た受信データ信号RX_DATAを発生する。この信号を線318
を介して知能セルへ送る。データ抽出器315はまたRX_CD
信号を線319に出力する。これは有効データの検出を意
味する。
覚醒マネジャー304は電力節約機能を提供する。デー
タが送信されていない時間中は、トランシーバへの電力
供給を停止して電力消費量を最小にできる。この機能
は、データが定期的に送信する用途（たとえば、安全警
報システムの状態を１秒に１回報告する）で有用であ
る。覚醒マネジャー304はWAKEUPパルスを、送信要求に
対応する所定の率（たとえば、警報システムの場合の１
秒に１回）で線320に送る。WAKEUPパルスは、線322での
Ｗ CLKにおけるコンデンサの値によって指定される周
波数でクロックされる発振器321によって生成される。
発振器321が覚醒タイマ323をトリガするためのタイミン
グを提供する。覚醒タイマーはWAKEUPパルスを発生す
る。
タが送信されていない時間中は、トランシーバへの電力
供給を停止して電力消費量を最小にできる。この機能
は、データが定期的に送信する用途（たとえば、安全警
報システムの状態を１秒に１回報告する）で有用であ
る。覚醒マネジャー304はWAKEUPパルスを、送信要求に
対応する所定の率（たとえば、警報システムの場合の１
秒に１回）で線320に送る。WAKEUPパルスは、線322での
Ｗ CLKにおけるコンデンサの値によって指定される周
波数でクロックされる発振器321によって生成される。
発振器321が覚醒タイマ323をトリガするためのタイミン
グを提供する。覚醒タイマーはWAKEUPパルスを発生す
る。
リセットマネジャー305が知能セルから線324を介して
NRESET信号を受け取り、クロック発生器301と、送信器3
02と、覚醒マネジャー304とをリセットする。
NRESET信号を受け取り、クロック発生器301と、送信器3
02と、覚醒マネジャー304とをリセットする。
以下に、送信器の送信波形と出力ドライバについて詳
しく説明する。第４図はデジタル信号を搬送するあるサ
ンプル波形を示す。この好適な実施形態においては、デ
ジタルマンチェスター符号化を使用する。マンチェスタ
ー符号化では、全てのタイミング境界で遷移が起こる。
タイミング期間の中間点における遷移は「０」を示し、
遷移が存在しないことは「１」を示す。例として、第４
図の信号Ａは２進列「011010」を表すマンチェスター符
号化されたデジタル信号を示す。波形Ｂは信号Ａの方形
波の正弦表現である。方形波から正弦波へ変換するとき
に位相遅れが導入されることに注目されたい。この好適
な実施形態においては、本発明は方形波も真の正弦波も
送信しない。そうではなくて、信号Ｃとして示す、正弦
波の階段状表現が撚り線対を介して送信される。
しく説明する。第４図はデジタル信号を搬送するあるサ
ンプル波形を示す。この好適な実施形態においては、デ
ジタルマンチェスター符号化を使用する。マンチェスタ
ー符号化では、全てのタイミング境界で遷移が起こる。
タイミング期間の中間点における遷移は「０」を示し、
遷移が存在しないことは「１」を示す。例として、第４
図の信号Ａは２進列「011010」を表すマンチェスター符
号化されたデジタル信号を示す。波形Ｂは信号Ａの方形
波の正弦表現である。方形波から正弦波へ変換するとき
に位相遅れが導入されることに注目されたい。この好適
な実施形態においては、本発明は方形波も真の正弦波も
送信しない。そうではなくて、信号Ｃとして示す、正弦
波の階段状表現が撚り線対を介して送信される。
第5A図は、階段状正弦送信波形を発生するための送信
器の出力ドライバ段を示す回路図である。送信すべきデ
ジタルデータは８個のS/Rシフトレジスタ501〜508を介
して逐次クロックされる。S/Rシフトレジスタ501〜508
からのＱ出力と出力を用いて、16個の電流源541〜556
に組み合わされた32個のスイッチ510〜541を制御する。
この好適な実施形態においては、電流源541〜548は組み
合わされて10ミリアンペアに等しくなるように重み付け
される。同様に、電流ドライバ549〜556は同量の電流を
供給する。それらの電流は10ミリアンペアまで加え合わ
される。スイッチ510〜533は、CMOSトランジスタ、パス
ゲートまたはその同等物などの電子スイッチである。電
流源をオン／オフする代わりに、電流源は常にオンのま
まにされる。スイッチを用いて、スイッチの状態に応じ
て電流源からの電流を線560または線561へ流す。そうす
ると過渡応答が改善される。シフトレジスタからの
「１」出力がスイッチを閉じ、「０」出力がスイッチを
開く。はＱの逆であることに注目されたい。各S/Rシ
フトレジスタは４個のスイッチセットを制御する。具体
的に言うと、各S/Rシフトレジスタ501〜508はスイッチ5
10〜513、514〜517、518〜521、522〜525、526〜529、5
30〜533、534〜537、538〜541をそれぞれ制御する。更
に詳しくいえば、シフトレジスタ501の出力はスイッ
チ510〜511を制御し、シフトレジスタ501のＱ出力はス
イッチ512〜513を制御し、シフトレジスタ502のＱ出力
はスイッチ514〜515を制御し、その出力はスイッチ51
6〜517を制御し、シフトレジスタ503のＱ出力はスイッ
チ518〜519を制御し、その出力はスイッチ520〜521を
制御し、以下同様である。スイッチ510〜539を制御する
ことによって、種々の量の電流を抵抗570を介して送る
ことができる。この好適な実施形態においては、抵抗57
0は50オームの抵抗を備える。異なる量の電流を抵抗570
中に流すと、抵抗570の両端間に±0.5ボルトの範囲の異
なる電圧が生ずる。それによって、種々の出力電圧が達
成される。
器の出力ドライバ段を示す回路図である。送信すべきデ
ジタルデータは８個のS/Rシフトレジスタ501〜508を介
して逐次クロックされる。S/Rシフトレジスタ501〜508
からのＱ出力と出力を用いて、16個の電流源541〜556
に組み合わされた32個のスイッチ510〜541を制御する。
この好適な実施形態においては、電流源541〜548は組み
合わされて10ミリアンペアに等しくなるように重み付け
される。同様に、電流ドライバ549〜556は同量の電流を
供給する。それらの電流は10ミリアンペアまで加え合わ
される。スイッチ510〜533は、CMOSトランジスタ、パス
ゲートまたはその同等物などの電子スイッチである。電
流源をオン／オフする代わりに、電流源は常にオンのま
まにされる。スイッチを用いて、スイッチの状態に応じ
て電流源からの電流を線560または線561へ流す。そうす
ると過渡応答が改善される。シフトレジスタからの
「１」出力がスイッチを閉じ、「０」出力がスイッチを
開く。はＱの逆であることに注目されたい。各S/Rシ
フトレジスタは４個のスイッチセットを制御する。具体
的に言うと、各S/Rシフトレジスタ501〜508はスイッチ5
10〜513、514〜517、518〜521、522〜525、526〜529、5
30〜533、534〜537、538〜541をそれぞれ制御する。更
に詳しくいえば、シフトレジスタ501の出力はスイッ
チ510〜511を制御し、シフトレジスタ501のＱ出力はス
イッチ512〜513を制御し、シフトレジスタ502のＱ出力
はスイッチ514〜515を制御し、その出力はスイッチ51
6〜517を制御し、シフトレジスタ503のＱ出力はスイッ
チ518〜519を制御し、その出力はスイッチ520〜521を
制御し、以下同様である。スイッチ510〜539を制御する
ことによって、種々の量の電流を抵抗570を介して送る
ことができる。この好適な実施形態においては、抵抗57
0は50オームの抵抗を備える。異なる量の電流を抵抗570
中に流すと、抵抗570の両端間に±0.5ボルトの範囲の異
なる電圧が生ずる。それによって、種々の出力電圧が達
成される。
たとえば、シフトレジスタ501はスイッチ510、511、5
12、513を制御する。シフトレジスタへの入力が「０」
であると仮定すると、これはＱ出力が０であり、出力
が「１」であることを意味する。シフトレジスタ501の
Ｑ出力が「０」であるので、スイッチ510と511が開く。
が「１」であるとすると、スイッチ512と513が閉じ
る。第5B図は、「０」がS/R ０シフトレジスタにクロ
ック入力された時の電流の流れを示す。話を明確にする
ために、S/R ０シフトレジスタ501と、電流ドライバ54
1、549と、スイッチ510〜513とを含むDAC出力ドライバ
の１つの段の動作をここで詳しく説明する。電流源541
からの0.38mAの電流が、矢印で示すように、線560によ
って、抵抗570を通って、線561を介して電流源549へ導
かれる。したがって、0.38mA×50オーム＝＋19mVに等し
い正出力電圧が抵抗570の両端間に発生する。
12、513を制御する。シフトレジスタへの入力が「０」
であると仮定すると、これはＱ出力が０であり、出力
が「１」であることを意味する。シフトレジスタ501の
Ｑ出力が「０」であるので、スイッチ510と511が開く。
が「１」であるとすると、スイッチ512と513が閉じ
る。第5B図は、「０」がS/R ０シフトレジスタにクロ
ック入力された時の電流の流れを示す。話を明確にする
ために、S/R ０シフトレジスタ501と、電流ドライバ54
1、549と、スイッチ510〜513とを含むDAC出力ドライバ
の１つの段の動作をここで詳しく説明する。電流源541
からの0.38mAの電流が、矢印で示すように、線560によ
って、抵抗570を通って、線561を介して電流源549へ導
かれる。したがって、0.38mA×50オーム＝＋19mVに等し
い正出力電圧が抵抗570の両端間に発生する。
第5C図は、「１」がS/Rシフトレジスタ501にクロック
入力された時の電流の流れを示す。電流源541からの0.3
8mAの電流が、線561の抵抗570を通って線560上を電流源
549へ導かれる。抵抗570中を流れる電流は、シフトレジ
スタが「０」にセットされた時の状況と比較して逆向き
に流れることに注目されたい。したがって、−19mVの負
出力電圧が抵抗570の両端間に発生する。
入力された時の電流の流れを示す。電流源541からの0.3
8mAの電流が、線561の抵抗570を通って線560上を電流源
549へ導かれる。抵抗570中を流れる電流は、シフトレジ
スタが「０」にセットされた時の状況と比較して逆向き
に流れることに注目されたい。したがって、−19mVの負
出力電圧が抵抗570の両端間に発生する。
第5D図は「00000001」がS/Rシフトレジスタ510〜539
にクロック入力された時の電流の流れを示す。「０」が
シフトレジスタ501〜507にクロック入力されるので、こ
れは電流源541〜547と549〜555に同様に流させる。9.62
mAを流す電流源571は電流源541〜547の合成電流を表
す。同様に、電流源572は電流源549〜555からの合成電
流を表す。電流の流れをキルヒホッフの電流法則に従っ
て解析する。この法則は、任意のノードに入る全ての電
流の代数和が零であると述べている。ノード581に適用
すると、任意のノードに入る全ての電流の和が零であ
る。ノード581に適用すると、そのノードに入る電流I1
はそのノードを出る電流I2とI3に等しい。したがって、
I3はI1−I2に等しく、9.62mA−0.38mA＝9.24mAである。
ノード582では、I4＝I5＋I6である。したがって、I6はI
4−I5に等しく、0.38mA−9.62mA＝−9.24mAである。抵
抗570の両端間電圧はこの状態では（9.24mA）（50Ω）
＝＋0.462ボルトである。
にクロック入力された時の電流の流れを示す。「０」が
シフトレジスタ501〜507にクロック入力されるので、こ
れは電流源541〜547と549〜555に同様に流させる。9.62
mAを流す電流源571は電流源541〜547の合成電流を表
す。同様に、電流源572は電流源549〜555からの合成電
流を表す。電流の流れをキルヒホッフの電流法則に従っ
て解析する。この法則は、任意のノードに入る全ての電
流の代数和が零であると述べている。ノード581に適用
すると、任意のノードに入る全ての電流の和が零であ
る。ノード581に適用すると、そのノードに入る電流I1
はそのノードを出る電流I2とI3に等しい。したがって、
I3はI1−I2に等しく、9.62mA−0.38mA＝9.24mAである。
ノード582では、I4＝I5＋I6である。したがって、I6はI
4−I5に等しく、0.38mA−9.62mA＝−9.24mAである。抵
抗570の両端間電圧はこの状態では（9.24mA）（50Ω）
＝＋0.462ボルトである。
この好適な実施形態においては、シフトレジスタはデ
ータ抵抗速度の16倍の速度でクロックされる。したがっ
て、最初のシフトレジスタへの遷移のクロック入力の８
クロックサイクル後（すなわち、８段）に、その遷移は
クロック出力される。この遷移は正弦波の半サイクルを
発生する。それによって、シフトレジスタのクロック速
度を新しいデータ伝送速度に適合させることにより、種
々のデータ伝送速度が容易に扱えるようになる。
ータ抵抗速度の16倍の速度でクロックされる。したがっ
て、最初のシフトレジスタへの遷移のクロック入力の８
クロックサイクル後（すなわち、８段）に、その遷移は
クロック出力される。この遷移は正弦波の半サイクルを
発生する。それによって、シフトレジスタのクロック速
度を新しいデータ伝送速度に適合させることにより、種
々のデータ伝送速度が容易に扱えるようになる。
要約すると、抵抗570にスイッチの状態によって決定
される異なる電流を流させることによって異なる出力電
圧が発生する。一方、スイッチはS/Rシフトレジスタに
よって制御される。出力電圧は正弦波の半分を表す８つ
の段を発生するように選択される。これは、±０゜、±
45゜、±67.5゜、および±90゜における正弦波に対応す
る正味電流を決定することによって行われる。電流は、
10mAの最大出力正味出力電流から始まって、±10mAsin2
2.5゜＝±3.83mA、±10mAsin45゜＝±7.07mA、±10mAsi
n67.5゜＝±9.24mA、および±10mAsin90゜＝±10mAとし
て与えられる。下の表１はS/Rシフトレジスタへの入力
データの関数としての出力電圧を示すものである。
される異なる電流を流させることによって異なる出力電
圧が発生する。一方、スイッチはS/Rシフトレジスタに
よって制御される。出力電圧は正弦波の半分を表す８つ
の段を発生するように選択される。これは、±０゜、±
45゜、±67.5゜、および±90゜における正弦波に対応す
る正味電流を決定することによって行われる。電流は、
10mAの最大出力正味出力電流から始まって、±10mAsin2
2.5゜＝±3.83mA、±10mAsin45゜＝±7.07mA、±10mAsi
n67.5゜＝±9.24mA、および±10mAsin90゜＝±10mAとし
て与えられる。下の表１はS/Rシフトレジスタへの入力
データの関数としての出力電圧を示すものである。
本発明では、電流源の１つにおける誤差は、誤差の打
消しにより出力電圧に及ぼす影響が最小であることに注
目すべきである。第5E図は、電流源556に誤差（Ｅ）が
存在する場合の電流の流れを示す。シフトレジスタに入
力信号「00000001」が与えられると、電流源571は10−
0.38＝9.62mAを供給し、一方電流源572は10−（0.38＋
Ｅ）mAを吸収する。したがって、I3＝10−0.38−（0.38
＋Ｅ）＝9.24−ＥかつI6＝0.38−［10−（0.38＋Ｅ）］
＝−9.24＋Ｅである。明らかに、同相誤差は打ち消し合
う（すなわち、−Ｅ＋Ｅ＝０）。
消しにより出力電圧に及ぼす影響が最小であることに注
目すべきである。第5E図は、電流源556に誤差（Ｅ）が
存在する場合の電流の流れを示す。シフトレジスタに入
力信号「00000001」が与えられると、電流源571は10−
0.38＝9.62mAを供給し、一方電流源572は10−（0.38＋
Ｅ）mAを吸収する。したがって、I3＝10−0.38−（0.38
＋Ｅ）＝9.24−ＥかつI6＝0.38−［10−（0.38＋Ｅ）］
＝−9.24＋Ｅである。明らかに、同相誤差は打ち消し合
う（すなわち、−Ｅ＋Ｅ＝０）。
理想的には、終端抵抗570から取り出される電流は、
その抵抗から吸収される電流の量に等しくなければなら
ない。しかし、電流源541〜548と549〜556の間の不釣合
が起こることがある。ある時間にわたって、過剰な電流
が流れることがあり、その結果としてずれが生じる。こ
の影響は撚り線対560と561における差分信号に関しては
無視できるが、同相電圧は最終的に外れて、電源電圧で
飽和する。この好適は実施形態においては、取り出され
る電流の全量が、吸収される電流の量と同じで、同相の
ずれが生じないように、同相のずれを検出し、電流の全
量を調整するためにそのずれに対応する信号をフィード
バックすることによってこの同相ドリフト問題が処理さ
れる。
その抵抗から吸収される電流の量に等しくなければなら
ない。しかし、電流源541〜548と549〜556の間の不釣合
が起こることがある。ある時間にわたって、過剰な電流
が流れることがあり、その結果としてずれが生じる。こ
の影響は撚り線対560と561における差分信号に関しては
無視できるが、同相電圧は最終的に外れて、電源電圧で
飽和する。この好適は実施形態においては、取り出され
る電流の全量が、吸収される電流の量と同じで、同相の
ずれが生じないように、同相のずれを検出し、電流の全
量を調整するためにそのずれに対応する信号をフィード
バックすることによってこの同相ドリフト問題が処理さ
れる。
第5F図は、第５図Ａにブロック580に示す一対の電流
源と、それに組み合わされた４個のスイッチとを実施す
るための１つの可能な実施形態の、トランジスタ・レベ
ルの回路図を示す。第5A図の電流源541は、ｐチャネル
・トランジスタ582〜584で構成されるカスコード・トラ
ンジスタ装置581によって実施される。第5A図の電流源5
49も、ｎチャネル・トランジスタ586〜588で構成される
カスコード・トランジスタ装置585によって実施され
る。この実施形態では、カスコード構成の一部として用
いられているトランジスタと同じトランジスタを、スイ
ッチング機能を行うために使用する。いいかえると、ト
ランジスタ583、584、587、588をスイッチとしても用い
る。Q0信号と０信号に従って、トランジスタ589と590
はトランジスタ583を制御するために使用され、トラン
ジスタ591と592はトランジスタ584を制御し、トランジ
スタ593と594はトランジスタ587を制御し、トランジス
タ595と596はトランジスタ588を制御する。したがっ
て、この構成はゲート−ソース・スイッチ結合およびゲ
ート−ドレイン・スイッチ結合を最小にする。その理由
は、トランジスタ583、584、587、588のゲートにおける
バイアス電圧が、全電源電圧ではなくてわずか数百ミリ
ボルトだけ振れればよいからである。
源と、それに組み合わされた４個のスイッチとを実施す
るための１つの可能な実施形態の、トランジスタ・レベ
ルの回路図を示す。第5A図の電流源541は、ｐチャネル
・トランジスタ582〜584で構成されるカスコード・トラ
ンジスタ装置581によって実施される。第5A図の電流源5
49も、ｎチャネル・トランジスタ586〜588で構成される
カスコード・トランジスタ装置585によって実施され
る。この実施形態では、カスコード構成の一部として用
いられているトランジスタと同じトランジスタを、スイ
ッチング機能を行うために使用する。いいかえると、ト
ランジスタ583、584、587、588をスイッチとしても用い
る。Q0信号と０信号に従って、トランジスタ589と590
はトランジスタ583を制御するために使用され、トラン
ジスタ591と592はトランジスタ584を制御し、トランジ
スタ593と594はトランジスタ587を制御し、トランジス
タ595と596はトランジスタ588を制御する。したがっ
て、この構成はゲート−ソース・スイッチ結合およびゲ
ート−ドレイン・スイッチ結合を最小にする。その理由
は、トランジスタ583、584、587、588のゲートにおける
バイアス電圧が、全電源電圧ではなくてわずか数百ミリ
ボルトだけ振れればよいからである。
第６図は同相分補償回路を示す。この回路はDAC/ドラ
イバに結合される。抵抗値が同じである２個の抵抗60
1、602がVccとアースの間に直列結合される。別の２個
の抵抗603と604が、撚り線対560と561の間に直列結合さ
れる。抵抗601と602の間の回路点605における電圧を基
準電圧として使用する。回路点606における電圧は、線5
60と561の間の出力信号の平均同相電圧である。回路点6
06における出力信号の平均同相電圧は差動増幅器607に
入力としてフィードバックされる。基準電圧は差動増幅
器607へもフィードバックされる。その差動増幅器はそ
れを平均同相出力信号と比較する。出力信号が基準電圧
より大きい場合、電流源611と609は電流を吸収する。そ
のために回路点560と561は一層負に引かれる。そうする
と回路点606における平均同相電圧が一層負に引かれ
る。これとは逆に、出力信号が基準電圧より小さい場
合、電流源608と610は電流を供給する。そのために回路
点560と561は一層正に引かれる。そうすると回路点606
における平均同相電圧が一層正に引かれる。このように
して、４個の追加の電流源608〜611を実施することによ
って回路点606は引き上げ／引き下げられる。それらの
追加の電流源は差動増幅器607からの出力によって制御
される。したがって、電流源608〜611は、静止状態にお
いて同相出力電圧を回路点605における基準電圧に維持
するように、十分な電流を供給しまたは吸収する。
イバに結合される。抵抗値が同じである２個の抵抗60
1、602がVccとアースの間に直列結合される。別の２個
の抵抗603と604が、撚り線対560と561の間に直列結合さ
れる。抵抗601と602の間の回路点605における電圧を基
準電圧として使用する。回路点606における電圧は、線5
60と561の間の出力信号の平均同相電圧である。回路点6
06における出力信号の平均同相電圧は差動増幅器607に
入力としてフィードバックされる。基準電圧は差動増幅
器607へもフィードバックされる。その差動増幅器はそ
れを平均同相出力信号と比較する。出力信号が基準電圧
より大きい場合、電流源611と609は電流を吸収する。そ
のために回路点560と561は一層負に引かれる。そうする
と回路点606における平均同相電圧が一層負に引かれ
る。これとは逆に、出力信号が基準電圧より小さい場
合、電流源608と610は電流を供給する。そのために回路
点560と561は一層正に引かれる。そうすると回路点606
における平均同相電圧が一層正に引かれる。このように
して、４個の追加の電流源608〜611を実施することによ
って回路点606は引き上げ／引き下げられる。それらの
追加の電流源は差動増幅器607からの出力によって制御
される。したがって、電流源608〜611は、静止状態にお
いて同相出力電圧を回路点605における基準電圧に維持
するように、十分な電流を供給しまたは吸収する。
次に、受信器の低域フィルタの回路図を示す第７図を
参照する。この好適な実施形態においては、４種類のデ
ータ伝送速度（すなわち、78.125kHZ、39.062kHz、19.0
31kHZおよび9.766kHz）が可能である。したがって、４
種類の臨界周波数を持つ低域フィルタが実施される。こ
れは４種類の容量を持つRCネットワークによって行われ
る。この場合には、所望の周波数応答を与えるように、
特定のデータ転送速度に対応する容量を選択する。Ｒの
値は抵抗701によって与えられる。Ｃ値は４個の容量702
〜705によって与えられる。容量はMOS素子、コンデン
サ、またはその他の均等物によって実施できる。この好
適な実施形態においては、抵抗701と４個の容量702〜70
5が実施される。四対のスイッチ706−707、708−709、7
10−711、および712−713が、容量702−705のいずれを
入りに切り替えるか、すなわちアクティブにするかを制
御し、それによって低域フィルタの周波数応答を制御す
る。各スイッチ対は両方とも閉じた状態か、両方とも開
いた状態かにある。これらのスイッチはCMOSトランジス
タで構成される。
参照する。この好適な実施形態においては、４種類のデ
ータ伝送速度（すなわち、78.125kHZ、39.062kHz、19.0
31kHZおよび9.766kHz）が可能である。したがって、４
種類の臨界周波数を持つ低域フィルタが実施される。こ
れは４種類の容量を持つRCネットワークによって行われ
る。この場合には、所望の周波数応答を与えるように、
特定のデータ転送速度に対応する容量を選択する。Ｒの
値は抵抗701によって与えられる。Ｃ値は４個の容量702
〜705によって与えられる。容量はMOS素子、コンデン
サ、またはその他の均等物によって実施できる。この好
適な実施形態においては、抵抗701と４個の容量702〜70
5が実施される。四対のスイッチ706−707、708−709、7
10−711、および712−713が、容量702−705のいずれを
入りに切り替えるか、すなわちアクティブにするかを制
御し、それによって低域フィルタの周波数応答を制御す
る。各スイッチ対は両方とも閉じた状態か、両方とも開
いた状態かにある。これらのスイッチはCMOSトランジス
タで構成される。
出力信号は、回路点715ではなくて、回路点714〜717
から取り出されることを特に指摘しておきたい。この意
味は、スイッチが固有の抵抗値を持っていることであ
る。出力信号が回路点715から取り出されたとすると、
スイッチに固有の抵抗値が周波数応答に望ましくない零
を生じ、それによって低域濾波特性を劣化させる。スイ
ッチ706、708、710および712の後で出力信号を取り出す
ことによって、それらのスイッチに起因する抵抗値がそ
の抵抗701の値と直列に置かれる。したがって、抵抗701
の抵抗値がスイッチの抵抗値に加えられた時に無視でき
る誤差を生じるように、抵抗701の抵抗値を定めること
ができる。フィルタに続く段の入力インピーダンスは極
めて高いので、スイッチ707、709、711、713の抵抗値の
効果は無視できる。
から取り出されることを特に指摘しておきたい。この意
味は、スイッチが固有の抵抗値を持っていることであ
る。出力信号が回路点715から取り出されたとすると、
スイッチに固有の抵抗値が周波数応答に望ましくない零
を生じ、それによって低域濾波特性を劣化させる。スイ
ッチ706、708、710および712の後で出力信号を取り出す
ことによって、それらのスイッチに起因する抵抗値がそ
の抵抗701の値と直列に置かれる。したがって、抵抗701
の抵抗値がスイッチの抵抗値に加えられた時に無視でき
る誤差を生じるように、抵抗701の抵抗値を定めること
ができる。フィルタに続く段の入力インピーダンスは極
めて高いので、スイッチ707、709、711、713の抵抗値の
効果は無視できる。
次に、受信機のデータ抽出器のブロック図を示す第８
図を参照する。ヒステリシス比較器の出力端子からの高
周波ノイズとスパイクがグリッチ除去器801によって除
去される。その結果得られた方形波は、フェーズ・ロッ
ク・ループ802によって、予測受信データ転送速度の内
部周波数に同期される。最適には、フェーズ・ロック・
ループ802からの出力は、クロックの縁部に一致するデ
ジタルビットストリームである。フェーズ・ロック・ル
ープからの出力波形は積分／ダンプブロック803によっ
て処理される。このブロックは基本的には方形波用整合
フィルタの機能を果たす。零交差比較器からの出力信号
は搬送波検出器ブロック804によって処理される。この
ブロックは搬送波検出信号RX_CDを発生する。制御器805
は搬送波検出信号を用いて、フェーズ・ロック・ループ
802ブロックと積分／ダンプ803ブロックの動作を制御す
るために用いる論理信号を発生する。
図を参照する。ヒステリシス比較器の出力端子からの高
周波ノイズとスパイクがグリッチ除去器801によって除
去される。その結果得られた方形波は、フェーズ・ロッ
ク・ループ802によって、予測受信データ転送速度の内
部周波数に同期される。最適には、フェーズ・ロック・
ループ802からの出力は、クロックの縁部に一致するデ
ジタルビットストリームである。フェーズ・ロック・ル
ープからの出力波形は積分／ダンプブロック803によっ
て処理される。このブロックは基本的には方形波用整合
フィルタの機能を果たす。零交差比較器からの出力信号
は搬送波検出器ブロック804によって処理される。この
ブロックは搬送波検出信号RX_CDを発生する。制御器805
は搬送波検出信号を用いて、フェーズ・ロック・ループ
802ブロックと積分／ダンプ803ブロックの動作を制御す
るために用いる論理信号を発生する。
以上、階段状正弦波形を撚り線対で送受信するための
トランシーバを開示した。
トランシーバを開示した。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｂ 3/56 Ｈ０４Ｂ 3/56
(72)発明者 ストール，カート・エイ
アメリカ合衆国 94536 カリフォルニ
ア州・フレモント・キローグリン コモ
ン・35839
(56)参考文献 特開 平１−125682（ＪＰ，Ａ)
特開 昭64−55909（ＪＰ，Ａ)
特開 昭60−230705（ＪＰ，Ａ)
特表 平３−504066（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 25/49
H04L 25/02
H03M 1/74
H04B 1/38
H04B 3/54
H04B 3/56
Claims (2)
- 【請求項１】撚り線対により相互接続されたネットワー
ク内の複数のノード間でデジタル信号を送受信するトラ
ンシーバにおいて、 前記撚り線対の間に結合された終端抵抗と、 複数の異なる量の電流を供給するための複数の電流源
と、 前記複数の電流源に結合され、前記終端抵抗中を流れる
電流の向き及び量を指令する複数のスイッチと、 Vccと接地との間に直列接続される２個の抵抗からなる
第１の抵抗対と、 前記撚り線対間に直列接続される２個の抵抗からなる第
２の抵抗対と、 前記第１の抵抗対の中間の回路点の電圧と前記第２の抵
抗対の中間の回路点の電圧とを入力とする差動増幅器
と、 この差動増幅器の出力に応答して前記撚り線対の電圧を
上下させる複数の電流源と を有し、送信すべきデータを表す複数の個別電位を有す
る正弦波形を生成して、該正弦波形を前記撚り線対を介
して送信する送信器と； 前記撚り線対から前記データを受信する受信手段を有し
た受信器と； を備えたトランシーバ。 - 【請求項２】前記受信器は、 前記撚り線対からの受信信号のグリッチを除去するグリ
ッチ除去手段と、 前記グリッチ除去手段に結合し、前記受信信号を内部ク
ロック周波数に同期させるフェーズ・ロック・ループ
と、 前記フェーズ・ロック・ループに結合し、前記受信信号
をろ波する積分／ダンプ回路と をさらに備える請求項１記載のトランシーバ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/092,252 | 1993-07-14 | ||
| US08/092,252 US5408497A (en) | 1993-07-14 | 1993-07-14 | Transceiver for transmitting and receiving stair-stepped sinusoidal waveforms |
| PCT/US1994/005503 WO1995002926A1 (en) | 1993-07-14 | 1994-05-18 | Transceiver for transmitting and receiving stair-stepped sinusoidal waveforms |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09500249A JPH09500249A (ja) | 1997-01-07 |
| JP3507851B2 true JP3507851B2 (ja) | 2004-03-15 |
Family
ID=22232382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50453295A Expired - Fee Related JP3507851B2 (ja) | 1993-07-14 | 1994-05-18 | 階段状正弦波形を送信および受信するトランシーバ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5408497A (ja) |
| EP (1) | EP0746911A4 (ja) |
| JP (1) | JP3507851B2 (ja) |
| AU (1) | AU6914994A (ja) |
| WO (1) | WO1995002926A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592510A (en) * | 1994-03-29 | 1997-01-07 | Apple Computer, Inc. | Common mode early voltage compensation subcircuit for current driver |
| US5535241A (en) * | 1994-05-31 | 1996-07-09 | Texas Instruments Incorporated | Signal transmission system and method of operation |
| US5818821A (en) | 1994-12-30 | 1998-10-06 | Intelogis, Inc. | Universal lan power line carrier repeater system and method |
| GB2305082B (en) * | 1995-09-06 | 1999-10-06 | At & T Corp | Wave shaping transmit circuit |
| US6421390B1 (en) * | 1995-12-26 | 2002-07-16 | The Regents Of The University Of California | High-speed pulse-shape generator, pulse multiplexer |
| US5629641A (en) * | 1996-02-06 | 1997-05-13 | Advanced Micro Devices, Inc. | Differential CMOS current amplifier with controlled bandwidth and common mode distortion |
| DE19654221B4 (de) | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
| US5977796A (en) * | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
| US6438684B1 (en) * | 1997-11-03 | 2002-08-20 | 3Com Corporation | Push button shutdown and reset of embedded systems |
| US6288592B1 (en) | 1998-01-21 | 2001-09-11 | Gennum Corporation | Cable driver with controlled linear rise and fall |
| DE19822259C2 (de) * | 1998-05-18 | 2000-07-06 | Siemens Ag | Sendeeinrichtung und Bussystem zur Datenübertragung |
| US6294947B1 (en) * | 1998-05-29 | 2001-09-25 | Agere Systems Guradian Corp. | Asymmetrical current steering output driver with compact dimensions |
| US6744294B1 (en) * | 1999-05-12 | 2004-06-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Cascode signal driver with low harmonic content |
| US7263293B2 (en) * | 2002-06-10 | 2007-08-28 | Andrew Corporation | Indoor wireless voice and data distribution system |
| JP2004297631A (ja) * | 2003-03-28 | 2004-10-21 | Nec Electronics Corp | コモンモード電圧制御回路及びコモンモード電圧制御方法 |
| US20050265462A1 (en) * | 2004-05-28 | 2005-12-01 | International Business Machines Corporation | Method and apparatus for dynamically managing power consumptions of sending and receiving drivers |
| US8115515B2 (en) * | 2006-03-28 | 2012-02-14 | Honeywell International Inc. | Radiation hardened differential output buffer |
| US20090274152A1 (en) * | 2008-05-02 | 2009-11-05 | Matthew Saul Edelstein | Method And System For Disseminating Time-Sensitive Economic Data To Market Participants |
| US8816669B2 (en) * | 2008-09-15 | 2014-08-26 | Texas Instruments Inc. | Short circuit monitor for current set resistor |
| EP2394398B1 (en) * | 2009-02-09 | 2019-04-10 | Avago Technologies International Sales Pte. Limited | Narrowband diagnostics of twisted pair wiring |
| DE102012201596A1 (de) * | 2012-02-03 | 2013-08-08 | Robert Bosch Gmbh | Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses |
| DE102012224390A1 (de) * | 2012-12-27 | 2014-07-03 | Robert Bosch Gmbh | Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses |
| US9124101B2 (en) * | 2013-04-02 | 2015-09-01 | Bel Fuse (Macao Commercial Offshore) Limited | Power supply having selectable operation based on communications with load |
| JP2015149565A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社デンソー | 差動伝送回路 |
| KR101944839B1 (ko) * | 2017-06-22 | 2019-04-17 | 고관수 | 전력선 스위칭 로직에 의한 전자기기 제어 장치 |
| JP6391866B1 (ja) * | 2018-02-26 | 2018-09-19 | 株式会社ラック | 極性判定装置及び極性判定方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563548A (en) * | 1984-04-10 | 1986-01-07 | Advanced Micro Devices, Inc. | Method and circuit for telephone dialing signal generation |
| US4814637A (en) * | 1986-09-26 | 1989-03-21 | Siemens Aktiengesellschaft | Pulse shaper |
| US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
| US4969147A (en) * | 1987-11-10 | 1990-11-06 | Echelon Systems Corporation | Network and intelligent cell for providing sensing, bidirectional communications and control |
| US4977334A (en) * | 1989-05-31 | 1990-12-11 | Deltec Electronics Corporation | Crest factor correction circuit |
| FI83007C (fi) * | 1989-10-05 | 1991-05-10 | Nokia Data Systems | Digitalt dataoeverfoeringssystem. |
| US5182746A (en) * | 1991-03-28 | 1993-01-26 | Intel Corporation | Transceiver interface |
-
1993
- 1993-07-14 US US08/092,252 patent/US5408497A/en not_active Expired - Lifetime
-
1994
- 1994-05-18 EP EP94917415A patent/EP0746911A4/en not_active Ceased
- 1994-05-18 WO PCT/US1994/005503 patent/WO1995002926A1/en not_active Application Discontinuation
- 1994-05-18 JP JP50453295A patent/JP3507851B2/ja not_active Expired - Fee Related
- 1994-05-18 AU AU69149/94A patent/AU6914994A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO1995002926A1 (en) | 1995-01-26 |
| EP0746911A4 (en) | 2000-03-22 |
| JPH09500249A (ja) | 1997-01-07 |
| US5408497A (en) | 1995-04-18 |
| AU6914994A (en) | 1995-02-13 |
| EP0746911A1 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507851B2 (ja) | 階段状正弦波形を送信および受信するトランシーバ | |
| US7180951B2 (en) | Reduction of aggregate EMI emissions of multiple transmitters | |
| Farjad-Rad et al. | A 0.4-/spl mu/m CMOS 10-Gb/s 4-PAM pre-emphasis serial link transmitter | |
| US6332004B1 (en) | Analog discrete-time filtering for unshielded twisted pair data communication | |
| EP1422878B1 (en) | Gigabit ethernet line driver and hybrid architecture | |
| US5963595A (en) | Method and apparatus for encoding and decoding a bit sequence for transmission over POTS wiring | |
| US5548614A (en) | Method and apparatus for interfacing between a twisted pair and an intelligent cell | |
| US6804304B1 (en) | Reduction of aggregate EMI emissions of multiple transmitters | |
| US5325400A (en) | Method and apparatus for predistortion of signals in digital transmission systems | |
| US5255287A (en) | Transceiver apparatus and methods | |
| SK10432000A3 (sk) | Spôsob prenosu signálov medzi vysielačom a prijímačom a zariadenie na vykonávanie tohto spôsobu | |
| US6175255B1 (en) | Line driver circuit for low voltage and low power applications | |
| US6160436A (en) | Driver with switchable gain | |
| JPH07273675A (ja) | 予めコード化された波形整形送信機 | |
| EP1145426A1 (en) | Data pulse receiver | |
| US5969646A (en) | Apparatus and method for decoding differential multi-level data with adaptive threshold control | |
| US6243426B1 (en) | Apparatus and method for slew rate control of MLT-3 transmitter using zero drive | |
| US6801043B2 (en) | Time domain reflectometry based transmitter equalization | |
| WO2000077930A1 (en) | Low-voltage differential line driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |