JP2015149380A - マルチモジュール - Google Patents

Abstract

【課題】複数のモジュールを少ないスペースに高密度に配置すると共に、これらモジュール間で伝送される高速デジタル信号の劣化を抑制する。
【解決手段】電源ケーブル２１及び光信号ケーブル２３が引き入れられるシャーシ１０と、シャーシ１０に搭載され、電源ケーブル２１及び光信号ケーブル２３と接続される複数の第１モジュール１１と、を有する。それぞれの第１モジュール１１は、第１金属パッケージ４１と第１金属パッケージ４１に収容され、第１金属パッケージ４１と熱的に接続された第１パッケージ基板５０及び第１パッケージ基板５０に実装された第１半導体チップ５３を備え、シャーシ１０とぞれぞれの第１モジュール１１が備える第１金属パッケージ４１とが熱的に接続されている。
【選択図】図２

Description

本発明は、共通の支持部材の上に複数のモジュールが搭載されたマルチモジュールに関する。

コンピュータ，サーバ，ネットワーク機器等は、一般的に“マザーボード”と呼ばれるプリント基板を有し、このマザーボードの上に複数のモジュール（通信モジュール，メモリモジュール，ストレージモジュール等）が搭載されている。それぞれのモジュールは、“モジュール基板”又は“パッケージ基板”と呼ばれる基板を有し、この基板の上に用途に応じた半導体チップ（メモリチップやメモリチップを制御するコントローラチップ等）が直接又はインターポーザを介して実装されている。すなわち、それぞれのモジュールが備える半導体チップは、パッケージ基板を介してマザーボードと接続され、さらにマザーボードを介して該マザーボード上の他のモジュールや他の機器が備えるモジュールに接続される。以下の説明では、半導体チップが直接又はインターポーザを介して実装される基板を“パッケージ基板”と総称する。

ここで、様々なモジュールに用いられる半導体チップの処理能力は、半導体製造プロセスの細線化に伴って急速に向上している。加えて、半導体チップの処理能力向上に伴って、半導体チップに入出力される信号の高速化も年々進んでおり、次世代の半導体チップに入出力される信号の速度は２５Ｇｂｉｔ／ｓｅｃになり、次々世代の半導体チップに入出力される信号の速度は５０Ｇｂｉｔ／ｓｅｃになると予想されている。

特開２００７−３２９９１０号公報

半導体チップに入出力される信号の速度は増加する一方、高速デジタル信号は電気配線における損失が大きい。このため、マザーボードに搭載された複数のモジュールが該マザーボードに形成されている電気配線を介して相互に接続される従来の方式では、モジュール間で伝送される高速デジタル信号に大きな損失が発生する。例えば、信号速度が２５Ｇｂｉｔ／ｓｅｃ前後の場合、一般的なマザーボード（プリント基板）上に形成されている電気配線上では約０．８ｄＢ／ｃｍの損失が発生する。また、高速信号用の高級なプリント基板上に形成されている電気配線上であっても、約０．４ｄＢ／ｃｍの損失が発生する。したがって、伝送距離が比較的短距離（例えば３０ｃｍ）であっても信号波形が大きく劣化してしまうので、信号劣化を補償する回路が必要になる。

しかし、信号劣化を補償する回路は消費電力が大きく、コンピュータ，サーバ，ネットワーク機器等の消費電力増大の大きな要因となっている。

本発明の目的は、複数のモジュールを少ないスペースに高密度で配置すると共に、それらモジュール間で伝送される高速デジタル信号の劣化を抑制することである。

本発明のマルチモジュールは、電源ケーブル及び光信号ケーブルが引き入れられる支持部材と、前記支持部材に搭載され、前記電源ケーブル及び光信号ケーブルが接続される複数の第１モジュールと、を有する。そして、それぞれの前記第１モジュールは、第１パッケージ、該第１パッケージに収容された第１パッケージ基板及び該第１パッケージ基板に実装された第１半導体チップを備える。

本発明のマルチモジュールの一態様では、それぞれの前記第１モジュールの上に重ねて搭載される複数の第２モジュールが設けられる。そして、それぞれの前記第２モジュールは、第２パッケージ、該第２パッケージに収容された第２パッケージ基板及び該第２パッケージ基板に実装された第２半導体チップを備える。

本発明のマルチモジュールの他の態様では、前記第１パッケージ及び前記第２パッケージは金属製であって、互いに熱的に接続される。また、前記第１パッケージと該第１パッケージに収容された前記第１パッケージ基板とが熱的に接続され、前記第２パッケージと該第２パッケージに収容された前記第２パッケージ基板とが熱的に接続される。

本発明のマルチモジュールの他の態様では、前記第１パッケージに収容された前記第１パッケージ基板と前記第２パッケージに収容された前記第２パッケージ基板とが電気的に接続される。

本発明のマルチモジュールの他の態様では、それぞれの前記第１モジュールは、前記第１パッケージ基板の一面に搭載された電源サブモジュール及び光サブモジュール、前記第１パッケージ基板の他面に実装された前記第１半導体チップとしてのコントローラチップ及び前記第１パッケージ基板の前記他面に配置された第１電気コネクタを備える。また、それぞれの前記第２モジュールは、前記第２パッケージ基板の一面に配置された第２電気コネクタ及び前記第２パッケージ基板の他面に実装された前記第２半導体チップとしてのメモリチップを備える。前記第１モジュールにおいては、前記第１パッケージ基板に形成された配線を介して、前記光サブモジュールと前記コントローラチップ及び前記第１電気コネクタと前記コントローラチップとがそれぞれ接続される。また、前記第２モジュールにおいては、前記第２パッケージ基板に形成された配線を介して、前記メモリチップと前記第２電気コネクタとが接続される。さらに、前記第１電気コネクタ及び前記第２電気コネクタを介して、前記第１モジュールと前記第２モジュールとが接続される。

本発明のマルチモジュールの他の態様では、前記支持部材、第１パッケージ及び第２パッケージのそれぞれに、互いに連通する流路が形成される。

本発明のマルチモジュールの他の態様では、前記支持部材、第１パッケージ及び第２パッケージを貫く熱伝導部材を有し、前記熱伝導部材の少なくとも一部に放熱フィンが設けられる。

本発明のマルチモジュールの他の態様では、前記第２モジュールの上に重ねて搭載される第３モジュールが設けられる。前記第３モジュールは、第３パッケージ、該第３パッケージに収容された第３パッケージ基板及び該第３パッケージ基板に実装された第３半導体チップを備える。

本発明のマルチモジュールの他の態様では、前記第２モジュールの前記第２パッケージ基板には、前記第２半導体チップとしての揮発性メモリチップが実装される。一方、前記第３モジュールの前記第３パッケージ基板には、前記第３半導体チップとしての不揮発性メモリチップが実装される。

本発明のマルチモジュールの他の態様では、前記支持部材は、前記第１モジュールが搭載される複数の搭載部であって、互いに回動可能に連結された複数の搭載部を有する。

本発明によれば、複数のモジュールが少ないスペースに高密度で配置されると共に、それらモジュール間で伝送される高速デジタル信号の劣化が抑制される。

（ａ）は第１の実施形態に係るマルチモジュールの平面図、（ｂ）は同側面図である。 図１に示されるシャーシ及びプロセッサモジュールの構造を示す断面図である。 図１に示されるシャーシ及びプロセッサモジュールの模式的斜視図である。 図２に示されるＡ−Ａ線に沿った断面図である。 （ａ）は第２の実施形態に係るマルチモジュールの平面図、（ｂ）は同側面図である。 図５に示されるシャーシ，プロセッサモジュール及びメモリモジュールの構造を示す断面図である。 図５に示されるシャーシの展開状態を示す平面図である。 第３の実施形態に係るマルチモジュールが備えるシャーシ，プロセッサモジュール及びメモリモジュールの構造を示す断面図である。 第４の実施形態に係るマルチモジュールが備えるシャーシ，プロセッサモジュール，メモリモジュール及びストレージモジュールの構造を示す断面図である。

（第１の実施形態）
以下、本発明の実施形態の一例について図面を参照しながら詳細に説明する。図１に示されるマルチモジュール１Ａは、支持部材としてのシャーシ１０と、シャーシ１０に搭載された複数の第１モジュール１１と、を有する。

シャーシ１０は折り曲げられた金属板（例えば、厚み２ｍｍ）によって形成されており、八角形の断面形状を有する。すなわち、シャーシ１０は８つの側壁１０ａを有し、それら側壁１０ａのそれぞれに第１モジュール１１が搭載されている。すなわち、本実施形態では、シャーシ１０のそれぞれの側壁１０ａが、第１モジュール１１が搭載される搭載部である。

本実施形態では、シャーシ１０の８つの側壁１０ａの外面に第１モジュール１１が１つずつ搭載されている。すなわち、マルチモジュール１Ａは、８つの第１モジュール１１を備えている。これら第１モジュール１１同士は、シャーシ１０の内側において、ケーブルを介して適宜接続されている。以下の説明では、第１モジュール１１が搭載されているシャーシ１０の側壁１０ａの外面を“搭載面１０ｂ”と呼ぶ場合がある。

図２に示されるように、シャーシ１０には複数のケーブルが引き込まれている。具体的には、少なくとも電源ケーブル２１，電気信号ケーブル２２及び光信号ケーブル２３がシャーシ１０の内側に引き込まれている。電源ケーブル２１は電力供給用のケーブルであり、電気信号ケーブル２２は低速信号用（例えば１Ｇｂｉｔ／ｓｅｃ以下）のケーブルであり、光信号ケーブル２３は高速信号用（例えば２５Ｇｂｉｔ／ｓｅｃ）のケーブルである。

電源ケーブル２１及び電気信号ケーブル２２は、共通の電気コネクタ２４に接続されて集約されている。一方、それぞれの光信号ケーブル２３の端部には光コネクタ２５が装着されている。各光信号ケーブル２３は複数本の光ファイバが内蔵された多芯ケーブルであって、光コネクタ２５は、光信号ケーブル２３に内蔵されている複数本の光ファイバを一括接続させるＭＴ（Mechanically Transferable）コネクタである。

図３に示されるように、電気コネクタ２４は搭載面１０ｂの略中央に配置されており、この電気コネクタ２４の両側に複数の光コネクタ２５が一列に並んで配置されている。す なわち、搭載面１０ｂには、電気コネクタ２４を挟んで対向する２列の光コネクタ列が存在している。

シャーシ１０の側壁１０ａ（図２）には、電気コネクタ２４及び光コネクタ２５を設置するための複数の開口部が形成されており、電気コネクタ２４及び光コネクタ２５は所定の開口部に嵌め込まれて側壁１０ａに固定されている。もっとも、電気コネクタ２４及び光コネクタ２５は、必要に応じて側壁１０ａすなわちシャーシ１０から取り外し可能である。

図２に示されるように、シャーシ１０の内側には、第１モジュール１１に冷却水を供給するための流路３０ａと、第１モジュール１１を通過した冷却水を回収するための流路３０ｂと、が形成されている。以下の説明では、流路３０ａを“送り流路３０ａ”と呼び、流路３０ｂを“戻り流路３０ｂ”と呼ぶ。また、送り流路３０ａ及び戻り流路３０ｂを“流路３０”と総称する。図示は省略するが、送り流路３０ａと戻り流路３０ｂは連通して一連の流路を形成しており、この流路上には冷却水を貯留するためのタンクと冷却水を循環させるためのポンプとが設けられている。もっとも、送り流路３０ａと戻り流路３０ｂをシャーシ１０の外部に引き出し、シャーシ１０の外部に設置されているタンクやポンプに接続してもよい。また、本実施形態における送り流路３０ａ及び戻り流路３０ｂはパイプによって形成されているが、可撓性を有するゴムチューブなどによって送り流路３０ａ及び戻り流路３０ｂを形成してもよい。

図２に示されるように、送り流路３０ａの一端は、シャーシ１０の側壁１０ａに固定された口金３１ａに接続されている。同様に、戻り流路３０ｂの一端は、シャーシ１０の側壁１０ａに固定された口金３１ｂに接続されている。また、図３に示されるように、各搭載面１０ｂの四隅には、側壁１０ａ（図２）を貫く貫通孔３２がそれぞれ形成されている。

図３に示されるように、第１モジュール１１はブロック状の第１パッケージ４１を備えている。本実施形態における第１パッケージ４１は金属製である。そこで、以下の説明では、第１パッケージ４１を“第１金属パッケージ４１”と呼ぶ。

第１金属パッケージ４１は、ダイカスト又は切削加工によって所定形状に形成されており、図２に示される左側壁４２，右側壁４３及び天井４４を有する。これら左側壁４２，右側壁４３及び天井４４の内部には一連の流路４５が形成されている。具体的には、左側壁４２の内部には該左側壁４２を貫通する第１垂直流路４６が形成され、右側壁４３の内部には該右側壁４３を貫通する第２垂直流路４７が形成され、天井４４の内部には該天井４４を貫通する第１水平流路４８が形成されている。第１垂直流路４６の一端は拡径され、左側壁４２の上端面に開口する接続穴４６ａを形成し、第１垂直流路４６の他端は、左側壁４２の下端面から突出して管継ぎ手４６ｂを形成している。また、第２垂直流路４７の一端は拡径され、右側壁４３の上端面に開口する接続穴４７ａを形成し、第２垂直流路４７の他端は、右側壁４３の下端面から突出して管継ぎ手４７ｂを形成している。さらに、第１水平流路４８の一端は天井４４の一側面に開口し、他端は天井４４の他側面に開口している。加えて、第１垂直流路４６と第２垂直流路４７は、第１水平流路４８を介して接続され、互いに連通している。すなわち、第１垂直流路４６，第２垂直流路４７及び第１水平流路４８によって、第１金属パッケージ４１内に一連の流路４５が形成されている。

図２に示されるように、第１金属パッケージ４１の内部には、第１パッケージ基板５０が収容されている。第１金属パッケージ４１と第１パッケージ基板５０とは物理的に接触しており、両者は熱的に接続されている。具体的には、第１金属パッケージ４１の内面に形成された保持溝に第１パッケージ基板５０の周縁部が嵌め込まれている。第１金属パッケージ４１に収容されている第１パッケージ基板５０の一面（下面）には、電源サブモジュール５１及び複数の光サブモジュール５２が搭載されている。電源サブモジュール５１及び光サブモジュール５２は、シャーシ１０が備える電気コネクタ２４及び光コネクタ２５に対応する位置に配置されている。具体的には、電源サブモジュール５１は第１パッケージ基板５０の下面中央に配置されており、この電源サブモジュール５１の両側に複数の光サブモジュール５２が一列に並んで配置されている。すなわち、第１パッケージ基板５０の下面には、電源サブモジュール５１を挟んで対向する２列の光サブモジュール列が存在している。

第１パッケージ基板５０の他面（上面）には、第１半導体チップ５３が実装（フリップチップ実装）され、第１半導体チップ５３の両側には、一対の第１電気コネクタ（レセプタクルコネクタ）５４が搭載されている。第１半導体チップ５３と光サブモジュール５２及び第１半導体チップ５３とレセプタクルコネクタ５４は、第１パッケージ基板５０に形成されている配線又は／及びスルーホールを介して電気的に接続されている。図３，図４示されるように、第１金属パッケージ４１の天井４４にはスリット４４ａが形成されており、レセプタクルコネクタ５４は第１モジュール１１の上面に露出している。また、第１金属パッケージ４１の天井４４に形成されている第１水平流路４８は、レセプタクルコネクタ５４を避けるように蛇行して第１垂直流路４６と第２垂直流路４７とを連通させている。さらに、図３に示されるように、第１金属パッケージ４１の四隅には、第１金属パッケージ４１を貫通する貫通孔５５がそれぞれ形成されている。

ここで、図２に示される第１半導体チップ５３は、ソフトウェアプログラムに記述された命令に従って演算処理等を実行するコントローラチップである。そこで、以下の説明では、第１モジュール１１を“プロセッサモジュール１１”と呼ぶ。また、第１半導体チップ５３を“コントローラチップ５３”と呼ぶ。

図２に示されるように、第１モジュールとしてのプロセッサモジュール１１が支持部材としてのシャーシ１０に搭載されると、プロセッサモジュール１１が備える電源サブモジュール５１が、シャーシ１０が備える電気コネクタ２４に接続される。また、プロセッサモジュール１１が備える流路４５が、シャーシ１０が備える流路３０に接続される。さらに、プロセッサモジュール１１が備える複数の光サブモジュール５２が、シャーシ１０が備える複数の光コネクタ２５に接続される。以下、具体的に説明する。

プロセッサモジュール１１が備える電源サブモジュール５１には多数の接続ピンが設けられている一方、シャーシ１０が備える電気コネクタ２４には複数の接続穴が設けられている。プロセッサモジュール１１がシャーシ１０の搭載面１０ｂに搭載されると、電源サブモジュール５１から突出している接続ピンが電気コネクタ２４の接続穴に挿入され、両者が接続される。この結果、プロセッサモジュール１１への電力供給が可能となる。また、プロセッサモジュール１１への信号の入力及びプロセッサモジュール１１からの信号の出力が可能となる。尚、プロセッサモジュール１１に入出力される信号には、データ信号以外の制御信号その他の信号が含まれる。

また、プロセッサモジュール１１がシャーシ１０の搭載面１０ｂに搭載されると、第１金属パッケージ４１の左側壁４２から突出している管継ぎ手４６ｂがシャーシ１０に設けられている口金３１ａに挿入され、第１垂直流路４６が送り流路３０ａに接続される。同時に、第１金属パッケージ４１の右側壁４３から突出している管継ぎ手４７ｂがシャーシ１０に設けられている口金３１ｂに挿入され、第２垂直流路４７が戻り流路３０ｂに接続される。この結果、プロセッサモジュール１１への冷却水の供給及びプロセッサモジュール１１からの冷却水の回収が可能となる。すなわち、プロセッサモジュール１１における冷却水の循環が可能となる。プロセッサモジュール１１を循環する冷却水は、第１金属パッケージ４１を介して、該第１金属パッケージ４１と熱的に接続されている第１パッケージ基板５０を冷却する。また、第１パッケージ基板５０に実装されているコントローラチップ５３や第１パッケージ基板５０に搭載されている電源サブモジュール５１及び光サブモジュール５２も冷却する。よって、第１金属パッケージ４１は熱伝導性に優れた金属材料によって形成されることが好ましく、例えばアルミニウムや銅が第１金属パッケージ４１の材料として好ましい。尚、第１垂直流路４６の接続穴４６ａ及び第２垂直流路４７の接続穴４７ａには、それぞれ止水栓５６が嵌められる。

さらに、プロセッサモジュール１１がシャーシ１０の搭載面１０ｂに搭載されると、それぞれの光サブモジュール５２が備える差し込み口に、対応する光コネクタ２５が差し込まれる。各光サブモジュール５２は発光素子及び受光素子を備えており、光信号ケーブル２３から入力される光信号を電気信号に変換してコントローラチップ５３へ出力する一方、コントローラチップ５３から入力される電気信号を光信号に変換して光信号ケーブル２３へ出力する。すなわち、それぞれの光サブモジュール５２は、光信号ケーブル２３とコントローラチップ５３との間で光電変換を行う。光サブモジュール５２が備える発光素子としては、例えば垂直共振器面発光レーザ（VCSEL/Vertical Cavity Surface Emitting LASER）が用いられる。また、光サブモジュール５２が備える受光素子としては、例えばフォトダイオード（PD/Photodiode）が用いられる。それぞれの光サブモジュール５２は、発光素子を駆動するための駆動ＩＣや受光素子から出力される電気信号を増幅するための増幅ＩＣも備えている。これら、駆動ＩＣや増幅ＩＣは、発光素子や受光素子が実装される基板上に実装され、ボンディングワイヤを介して発光素子や受光素子と接続される。さらに、それぞれの光サブモジュール５２は、発光素子から出射される光信号を光信号ケーブル２３に入射させ、又は光信号ケーブル２３から出射される光信号を受光素子に入射させるためのレンズブロックを備えている。レンズブロックの端面からは、光コネクタ２５の端面に形成されている位置決め穴に挿入されるガイドピンが突出している。

また、プロセッサモジュール１１がシャーシ１０の搭載面１０ｂに搭載されると、プロセッサモジュール１１に設けられている貫通孔５５（図３）とシャーシ１０に設けられている貫通孔３２（図３）とが連通する。シャーシ１０とプロセッサモジュール１１とは、連通した貫通孔３２，５５に挿入される不図示のボルトによって互いに固定される。

以上のように、プロセッサモジュール１１がシャーシ１０に搭載されると、電源サブモジュール５１が電気コネクタ２４に接続され、流路４５が流路３０に接続され、光サブモジュール５２が光コネクタ２５に接続される。そして、シャーシ１０に搭載されている複数のプロセッサモジュール１１の間で信号の送受信が可能となる。また、それぞれのプロセッサモジュール１１と外部のモジュールや機器との間での信号の送受信も可能となる。

ここで、各プロセッサモジュール１１内におけるコントローラチップ５３と光サブモジュール５２との間の信号のやり取りの大部分は、第１パッケージ基板５０に形成されている配線を介して行われる。また、シャーシ１０に搭載されている複数のプロセッサモジュール１１の間の信号のやり取りは光信号ケーブル２３を介して行われる。

すなわち、本実施形態に係るマルチモジュール１Ａでは、高速デジタル信号のやり取りにマザーボードが介在することはなく、高速デジタル信号のやり取りは、マザーボードに比べて極めて伝送損失の少ない第１パッケージ基板５０や光信号ケーブル（光ファイバ）２３を介して行われる。このため、高速デジタル信号の劣化が抑制され、補償回路が不要、又は必要な補償回路の数が少なくなる。また、シャーシ１０と複数の第１金属パッケージ４１とが熱的に接続され、第１パッケージ基板５０に実装されているコントローラチップ５３その他の発熱体が冷却（水冷）される。さらに、１つのシャーシ１０に複数のプロセッサモジュール１１が搭載されている。すなわち、複数のモジュールが少ないスペースに高密度で配置されている。

尚、第１半導体チップはコントローラチップ５３に限定されない。例えば、図１（ａ），（ｂ）に示される複数の第１モジュール１１の１つが備える第１半導体チップがコントローラチップであり、他の第１モジュール１１が備える第１半導体チップがメモリチップ，スイッチチップ，ルータチップその他の半導体チップである実施形態もある。この場合、マルチモジュール１Ａは、サーバやネットワーク機器等として動作可能である。また、それぞれの第１モジュール１１が備えるメモリチップ，スイッチチップ，ルータチップその他の半導体チップは、中心となる第１モジュール１１が備えるコントローラチップによって統括的に制御される。すなわち、複数の第１モジュール１１の１つが残りの第１モジュール１１を統括的に制御する。また、第１モジュール１１の数や種類を適宜増減させることによって、機能や容量を容易に縮小又は拡大させることができる。

（第２の実施形態）
以下、本発明の実施形態の他の一例について図５〜図７を参照しながら詳細に説明する。もっとも、本実施形態に係るマルチモジュールは、第１の実施形態に係るマルチモジュールと共通の基本構造を有する。そこで、主に第１の実施形態に係るマルチモジュールとの相違点について説明する。また、第１の実施形態に係るマルチモジュールと共通の構成については図面中に同一の符号を付して適宜説明を省略する。

図５に示されるマルチモジュール１Ｂでは、シャーシ１０の各搭載面１０ｂに、その長手方向（高さ方向）に沿って５つの第１モジュール（プロセッサモジュール）１１が搭載され、それぞれのプロセッサモジュール１１の上に、第２モジュール１２が重ねて搭載されている。

図６に示されるように、第２モジュール１２は、第１金属パッケージ４１と略同一の外観形状を有する第２パッケージ６１を備えている。本実施形態における第２パッケージ６１は金属製である。そこで、以下の説明では、第２パッケージ６１を“第２金属パッケージ６１”と呼ぶ。

第２金属パッケージ６１は、ダイカスト又は切削加工によって所定形状に形成されており、左側壁６２，右側壁６３及び天井６４を有する。これら左側壁６２，右側壁６３及び天井６４の内部には一連の流路６５が形成されている。具体的には、左側壁６２の内部には該左側壁６２を貫通する第３垂直流路６６が形成され、右側壁６３の内部には該右側壁６３を貫通する第４垂直流路６７が形成され、天井６４の内部には該天井６４を貫通する第２水平流路６８が形成されている。第３垂直流路６６の一端は拡径され、左側壁６２の上端面に開口する接続穴６６ａを形成し、第３垂直流路６６の他端は、左側壁６２の下端面から突出して管継ぎ手６６ｂを形成している。また、第４垂直流路６７の一端は拡径され、右側壁６３の上端面に開口する接続穴６７ａを形成し、第４垂直流路６７の他端は、右側壁６３の下端面から突出して管継ぎ手６７ｂを形成している。さらに、第２水平流路６８の一端は天井６４の一側面に開口し、他端は天井６４の他側面に開口している。加えて、第３垂直流路６６と第４垂直流路６７は、第２水平流路６８を介して接続され、互いに連通している。すなわち、第３垂直流路６６，第４垂直流路６７及び第２水平流路６８によって、第２金属パッケージ６１内に一連の流路６５が形成されている。

第２金属パッケージ６１の内部には、第２パッケージ基板７０が収容されている。第２金属パッケージ６１と第２パッケージ基板７０とは物理的に接触しており、両者は熱的に接続されている。具体的には、第２金属パッケージ６１の内面に形成された保持溝に第２パッケージ基板７０の周縁部が嵌め込まれている。第２金属パッケージ６１に収容されている第２パッケージ基板７０の一面（下面）には、一対の第２電気コネクタ（プラグコネクタ）７２が搭載されている。一方、第２パッケージ基板７０の他面（上面）には、複数の第２半導体チップ７３が３次元実装され、これら第２半導体チップ７３の両側に、一対の第３電気コネクタ（レセプタクルコネクタ）７４が搭載されている。第２半導体チップ７３とプラグコネクタ７２及び第２半導体チップ７３とレセプタクルコネクタ７４は、第２パッケージ基板７０に形成されている配線又は／及びスルーホールを介して電気的に接続されている。また、複数の第２半導体チップ７３同士も必要に応じて電気的に接続されている。

第２金属パッケージ６１の天井６４には、図３に示されるスリット４４ａと同様のスリットが形成されており、レセプタクルコネクタ７４は第２モジュール１２の上面に露出している。また、第２金属パッケージ６１の天井６４に形成されている第２水平流路６８は、図３に示される第１水平流路４８と同様に、レセプタクルコネクタ７４を避けるように蛇行して第３垂直流路６６と第４垂直流路６７とを連通させている。さらに、第２金属パッケージ６１の四隅には、第２金属パッケージ６１を貫通する貫通孔がそれぞれ形成されている。

ここで、図６に示される第２半導体チップ７３はメモリチップである。具体的には、第２半導体チップ７３は、揮発性メモリチップ（DRAM/Dynamic Random Access Memory）である。そこで、以下の説明では、第２モジュール１２を“メモリモジュール１２”と呼ぶ。また、第２半導体チップ７３を“メモリチップ７３”と呼ぶ。

図６に示されるように、メモリモジュール１２がプロセッサモジュール１１の上に重ねて搭載されると、メモリモジュール１２が備えるプラグコネクタ７２が、プロセッサモジュール１１が備えるレセプタクルコネクタ５４に接続される。同様に、メモリモジュール１２が備える流路６５が、プロセッサモジュール１１が備える流路４５に接続される。以下、具体的に説明する。

メモリモジュール１２がプロセッサモジュール１１の上に重ねて搭載されると、プラグコネクタ７２がレセプタクルコネクタ５４に差し込まれ、両コネクタ７２，５４が接続される。この結果、第１パッケージ基板５０と第２パッケージ基板７０とが電気的に接続され、プロセッサモジュール１１からメモリモジュール１２へ電力供給が可能となる。また、コントローラチップ５３の制御に基づいて、メモリチップ７３へのデータやプログラムの書き込み、及びメモリチップ７３からのデータやプログラムの読み出しが可能となる。

また、メモリモジュール１２がプロセッサモジュール１１の上に重ねて搭載されると、第２金属パッケージ６１の左側壁６２から突出している管継ぎ手６６ｂが第１金属パッケージ４１の左側壁４２に開口している接続穴４６ａに挿入され、第３垂直流路６６が第１垂直流路４６に接続される。同時に、第２金属パッケージ６１の右側壁６３から突出している管継ぎ手６７ｂが第１金属パッケージ４１の右側壁４３に開口している接続穴４７ａに挿入され、第４垂直流路６７が第２垂直流路４７に接続される。この結果、メモリモジュール１２への冷却水の供給及びメモリモジュール１２からの冷却水の回収が可能となる。すなわち、メモリモジュール１２において冷却水の循環が可能となる。メモリモジュール１２を循環する冷却水は、第２金属パッケージ６１を介して、該第２金属パッケージ６１と熱的に接続されている第２パッケージ基板７０及び第２パッケージ基板７０に実装されているメモリチップ７３を冷却する。尚、図２に示される止水栓５６は、第３垂直流路６６の接続穴６６ａ及び第４垂直流路６７の接続穴６７ａに嵌められる。

また、メモリモジュール１２がプロセッサモジュール１１の上に搭載されると、メモリモジュール１２に設けられている貫通孔（不図示）とプロセッサモジュール１１に設けられている貫通孔５５（図３）とが連通する。

以上のように、プロセッサモジュール１１がシャーシ１０に搭載されると、電源サブモジュール５１が電気コネクタ２４に接続され、流路４５が流路３０に接続され、光サブモジュール５２が光コネクタ２５に接続される。また、メモリモジュール１２がプロセッサモジュール１１の上に重ねて搭載されると、プラグコネクタ７２がレセプタクルコネクタ５４に接続され、流路６５が流路４５に接続される。すなわち、プロセッサモジュール１１がシャーシ１０に接続され、シャーシ１０に接続されたプロセッサモジュール１１にメモリモジュール１２が接続される。換言すれば、複数のモジュール（プロセッサモジュール１１及びメモリモジュール１２）が多段接続される。そして、プロセッサモジュール１１とメモリモジュール１２との間で信号の送受信が可能となる。すなわち、多段接続された一群のモジュール内部で信号の送受信（入出力）が可能となる。また、多段接続された一群のモジュールと他の一群のモジュールとの間で信号の送受信が可能となる。さらに、多段接続された一群のモジュールと外部機器との間で信号の送受信が可能となる。

尚、上記のように重ねられたシャーシ１０，プロセッサモジュール１１及びメモリモジュール１２は、連通したシャーシ１０の貫通孔３２（図３），プロセッサモジュール１１の貫通孔５５（図３）及びメモリモジュールの貫通孔（不図示）に挿入された不図示のボルトによって固定される。

ここで、プロセッサモジュール１１内におけるコントローラチップ５３と光サブモジュール５２との間の信号のやり取りの大部分は、第１パッケージ基板５０に形成されている配線を介して行われる。また、プロセッサモジュール１１が備えるコントローラチップ５３とメモリモジュール１２が備えるメモリチップ７３との間の信号のやり取りの大部分は、第１パッケージ基板５０及び第２パッケージ基板７０を介して行われる。すなわち、高速デジタル信号のやり取りにマザーボードが介在することはなく、高速デジタル信号のやり取りは、マザーボードに比べて極めて伝送損失の少ないパッケージ基板を介して行われる。このため、高速デジタル信号の劣化が抑制され、補償回路が不要、又は必要な補償回路の数が少なくなる。また、シャーシ１０，複数の第１金属パッケージ４１及び複数の第２金属パッケージ６１が互いに熱的に接続され、第１パッケージ基板５０に実装されているコントローラチップ５３，第２パッケージ基板７０に実装されているメモリチップ７３その他の発熱体が冷却（水冷）される。さらに、１つのシャーシ１０に複数のプロセッサモジュール１１及びメモリモジュール１２が搭載されている。すなわち、複数のモジュールが少ないスペースに高密度で配置されている。

本実施形態に係るマルチモジュール１Ｂが第１の実施形態に係るマルチモジュール１Ａと同様に、サーバやネットワーク機器等として動作可能であることは明かである。また、第１モジュール１１や第２モジュール１２の数や種類を適宜増減させることによって、機能や容量を容易に縮小又は拡大させることができる点もマルチモジュール１Ａと同様である。

図７に示されるように、シャーシ１０の側壁１０ａの幾つかはヒンジ８０によって回動可能に連結されている。すなわち、シャーシ１０は展開可能である。そして、シャーシ１０の内部の組立作業やメンテナンス作業の際にはシャーシ１０が展開される。シャーシ１０の内部の組立作業とは、例えば、図６に示される電源ケーブル２１や光信号ケーブル２３の配線作業や、電源装置や冷却装置の設置作業等である。尚、図１に示されるシャーシ１０も図７に示されるシャーシ１０と同様に展開可能としてもよい。また、シャーシ１０の形状は八角形（多角形）に限られず、任意の形状にすることができる。

（第３の実施形態）
以下、本発明の実施形態の他の一例について図８を参照しながら詳細に説明する。もっとも、本実施形態に係るマルチモジュールは、第１及び第２の実施形態に係るマルチモジュールと共通の基本構造を有する。そこで、主に第１及び第２の実施形態に係るマルチモジュールとの相違点について説明する。また、第１及び第２の実施形態に係るマルチモジュールと共通の構成については図８中に同一の符号を付して適宜説明を省略する。

図８に示されるマルチモジュール１Ｃは、シャーシ１０，第１モジュール（プロセッサモジュール）１１及び第２モジュール（メモリモジュール）１２を有する。プロセッサモジュール１１はシャーシ１０に搭載され、メモリモジュール１２はプロセッサモジュール１１の上に重ねて搭載されている。これらシャーシ１０，プロセッサモジュール１１及びメモリモジュール１２は、第１及び第２の実施形態におけるそれらと同一の構造を有する。

図８に示されるマルチモジュール１Ｃでは、円柱状の熱伝導部材９０がシャーシ１０，プロセッサモジュール１１及びメモリモジュール１２を貫いている。具体的には、シャーシ１０の各側壁１０ａ，第１金属パッケージ４１及び第２金属パッケージ６１の四隅には、それぞれ貫通孔９１ａ，９１ｂ，９１ｃが形成されている。そして、シャーシ１０の各側壁１０ａの上にプロセッサモジュール１１が搭載され、プロセッサモジュール１１の上にメモリモジュール１２が搭載されると、貫通孔９１ａ，９１ｂ，９１ｃが互いに連通する。すなわち、シャーシ１０，プロセッサモジュール１１及びメモリモジュール１２を貫く複数の貫通孔９１が形成される。熱伝導部材９０は上記のようにして形成された貫通孔９１のそれぞれに挿入されている。

熱伝導部材９０の少なくとも一部には複数の放熱フィン９２が設けられている。本実施形態では、シャーシ１０の内側に位置する熱伝導部材９０の下部に放熱フィン９２が設けられている。プロセッサモジュール１１及びメモリモジュール１２から発せられた熱は、熱伝導部材９０を介して放熱フィン９２に伝えられ、放熱フィン９２の表面から空気中に放出される。すなわち、本実施形態では、プロセッサモジュール１１及びメモリモジュール１２が空冷される。尚、シャーシ内部の自然対流でもよいが、高性能装置においては、ファンによる強制空冷が好ましい。また、熱伝導部材９０はヒートパイプであることが望ましい。また、熱伝導部材９０は、シャーシ１０，プロセッサモジュール１１及びメモリモジュール１２を互いに固定する固定部材としても機能する。もっとも、熱伝導部材９０とは別の固定部材によってシャーシ１０，プロセッサモジュール１１及びメモリモジュール１２を互いに固定することもできる。

（第４の実施形態）
以下、本発明の実施形態の他の一例について図９を参照しながら詳細に説明する。もっとも、本実施形態に係るマルチモジュールは、第１乃至第３の実施形態に係るマルチモジュールと共通の基本構造を有する。そこで、主に第１乃至第３の実施形態に係るマルチモジュールとの相違点について説明する。また、第１乃至第３の実施形態に係るマルチモジュールと共通の構成については図９中に同一の符号を付して適宜説明を省略する。

図９に示されるマルチモジュール１Ｄは、シャーシ１０，第１モジュール（プロセッサモジュール）１１，第２モジュール（メモリモジュール）１２及び第３モジュール１３を有する。プロセッサモジュール１１はシャーシ１０に搭載され、メモリモジュール１２はプロセッサモジュール１１の上に重ねて搭載され、第３モジュール１３はメモリモジュール１２の上に重ねて搭載されている。これらシャーシ１０，プロセッサモジュール１１及びメモリモジュール１２は、第１乃至第３の実施形態におけるそれらと同一の基本構造を有する。

第３モジュール１３は、第１金属パッケージ４１及び第２金属パッケージ６１と略同一の外観形状を有する第３パッケージ１０１を備えている。本実施形態における第３パッケージ１０１は金属製である。そこで、以下の説明では、第３パッケージ１０１を“第３金属パッケージ１０１”と呼ぶ。

第３金属パッケージ１０１は、左側壁１０２，右側壁１０３及び天井１０４を有する。これら左側壁１０２，右側壁１０３及び天井１０４の内部には一連の流路１０５が形成されている。具体的には、左側壁１０２の内部には該左側壁１０２を貫通する第５垂直流路１０６が形成され、右側壁１０３の内部には該右側壁１０３を貫通する第６垂直流路１０７が形成され、天井１０４の内部には該天井１０４を貫通する第３水平流路１０８が形成されている。第５垂直流路１０６の一端は拡径され、左側壁１０２の上端面に開口する接続穴１０６ａを形成し、第５垂直流路１０６の他端は、左側壁１０２の下端面から突出して管継ぎ手１０６ｂを形成している。また、第６垂直流路１０７の一端は拡径され、右側壁１０３の上端面に開口する接続穴１０７ａを形成し、第６垂直流路１０７の他端は、右側壁１０３の下端面から突出して管継ぎ手１０７ｂを形成している。さらに、第３水平流路１０８の一端は天井１０４の一側面に開口し、他端は天井１０４の他側面に開口している。加えて、第５垂直流路１０６と第６垂直流路１０７は、第３水平流路１０８を介して接続され、互いに連通している。すなわち、第５垂直流路１０６，第６垂直流路１０７及び第３水平流路１０８によって、第３金属パッケージ１０１内に一連の流路１０５が形成されている。

第３金属パッケージ１０１の内部には、第３パッケージ基板１１０が収容されている。第３金属パッケージ１０１と第３パッケージ基板１１０とは物理的に接触しており、両者は熱的に接続されている。具体的には、第３金属パッケージ１０１の内面に形成された保持溝に第３パッケージ基板１１０の周縁部が嵌め込まれている。第３パッケージ基板１１０の一面（下面）には、一対の第４電気コネクタ（プラグコネクタ）１１２が搭載されている。一方、第３パッケージ基板１１０の他面（上面）には、複数の第３半導体チップ１１３が３次元実装され、これら第３半導体チップ１１３の両側に、一対の第５電気コネクタ（レセプタクルコネクタ）１１４が搭載されている。第３半導体チップ１１３とプラグコネクタ１１２及び第３半導体チップ１１３とレセプタクルコネクタ１１４は、第３パッケージ基板１１０に形成されている配線又は／及びスルーホールを介して電気的に接続されている。また、複数の第３半導体チップ１１３同士も必要に応じて電気的に接続されている。

第３金属パッケージ１０１の天井１０４には、図３に示されるスリット４４ａと同様のスリットが形成されており、レセプタクルコネクタ１１４は第３モジュール１３の上面に露出している。また、第３金属パッケージ１０１の天井１０４に形成されている第３水平流路１０８は、図３に示される第１水平流路４８と同様に、レセプタクルコネクタ１１４を避けるように蛇行して第５垂直流路１０６と第６垂直流路１０７とを連通させている。さらに、第３金属パッケージ１０１の四隅には、不図示の貫通孔がそれぞれ形成されている。

ここで、図９に示される第３半導体チップ１１３はメモリチップである。具体的には、第３半導体チップ１１３は、不揮発性メモリチップ（例えばフラッシュメモリ）である。そこで、以下の説明では、第３モジュール１３を“ストレージモジュール１３”と呼ぶ。また、第３半導体チップ１１３を“メモリチップ１１３”と呼ぶ。

図９に示されるように、ストレージモジュール１３がメモリモジュール１２の上に重ねて搭載されると、ストレージモジュール１３が備えるプラグコネクタ１１２が、メモリモジュール１２が備えるレセプタクルコネクタ７４に接続される。同様に、ストレージモジュール１３が備える流路１０５が、メモリモジュール１２が備える流路６５に接続される。以下、具体的に説明する。

ストレージモジュール１３がメモリモジュール１２の上に重ねて搭載されると、プラグコネクタ１１２がレセプタクルコネクタ７４に差し込まれ、両コネクタ１１２，７４が接続される。この結果、第１パッケージ基板５０，第２パッケージ基板７０及び第３パッケージ基板１１０が電気的に接続され、プロセッサモジュール１１からストレージモジュール１３へ電力供給が可能となる。また、コントローラチップ５３の制御に基づく、メモリチップ１１３へのデータやプログラムの書き込み、及びメモリチップ１１３からのデータやプログラムの読み出しが可能となる。

また、ストレージモジュール１３がメモリモジュール１２の上に重ねて搭載されると、第３金属パッケージ１０１の左側壁１０２から突出している管継ぎ手１０６ｂが第２金属パッケージ６１の左側壁６２に開口している接続穴６６ａに挿入され、第５垂直流路１０６が第３垂直流路６６に接続される。同時に、第３金属パッケージ１０１の右側壁１０３から突出している管継ぎ手１０７ｂが第２金属パッケージ６１の右側壁６３に開口している接続穴６７ａに挿入され、第６垂直流路１０７が第４垂直流路６７に接続される。この結果、ストレージモジュール１３への冷却水の供給及びストレージモジュール１３からの冷却水の回収が可能となる。すなわち、ストレージモジュール１３において冷却水の循環が可能となる。ストレージモジュール１３を循環する冷却水は、第３金属パッケージ１０１を介して、該第３金属パッケージ１０１と熱的に接続されている第３パッケージ基板１１０及び第３パッケージ基板１１０に実装されているメモリチップ１１３を冷却する。尚、図６に示される止水栓５６は、第５垂直流路１０６の接続穴１０６ａ及び第６垂直流路１０７の接続穴１０７ａにそれぞれ嵌められる。

以上のように、本実施形態に係るマルチモジュール１Ｄは、プロセッサモジュール１１と、プロセッサモジュール１１の上に重ねて搭載されるメモリモジュール１２と、メモリモジュール１２の上に重ねて搭載されるストレージモジュール１３と、を有する。そして、メモリモジュール１２は揮発性メモリチップを備えており、ストレージモジュール１３は不揮発性メモリチップを備えている。よって、マルチモジュール１Ｄは、サーバ，ネットワーク機器，コンピュータ等として動作可能である。また、第１モジュール１１，第２モジュール１２及び第３モジュール１３の数や種類を適宜増減させることによって、機能や容量を容易に縮小又は拡大させることができる。

ここで、プロセッサモジュール１１が備えるコントローラチップ５３、メモリモジュール１２が備えるメモリチップ７３及びストレージモジュール１３が備えるメモリチップ１１３の間の信号のやり取りの大部分は、第１パッケージ基板５０，第２パッケージ基板７０及び第３パッケージ基板１１０を介して行われる。すなわち、高速デジタル信号のやり取りにマザーボードが介在することなく、高速デジタル信号のやり取りは、マザーボードに比べて極めて伝送損失の少ないパッケージ基板を介して行われる。このため、高速デジタル信号の劣化が抑制され、補償回路が不要、又は必要な補償回路の数が少なくなる。また、シャーシ１０，複数の第１金属パッケージ４１，複数の第２金属パッケージ６１及び複数の第３金属パッケージ１０１が熱的に接続され、第１パッケージ基板５０に実装されているコントローラチップ５３，第２パッケージ基板７０に実装されているメモリチップ７３，第３パッケージ基板１１０に実装されているメモリチップ１１３その他の発熱体が冷却（水冷）される。さらに、１つのシャーシ１０に複数のプロセッサモジュール１１，メモリモジュール１２及びストレージモジュール１３が搭載されている。すなわち、複数のモジュールが少ないスペースに高密度で配置されている。

本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、第１パッケージ４１，第２パッケージ６１及び第３パッケージ１０１は金属製に限定されない。

また、第１半導体チップとしてのコントローラチップ５３，第２半導体チップとしてのメモリチップ７３及び第３半導体チップとしてのメモリチップ１１３は、相互に置換可能である。例えば、図１に示される第１モジュール１１が備える第１半導体チップ（コントローラチップ）５３と、第２モジュール１２が備える第２半導体チップ（メモリチップ）７３とは相互に置換可能である。この場合、第１モジュール１１がメモリモジュールとなり、第２モジュール１２がプロセッサモジュールとなる。さらに、図６に示される光サブモジュール５２は、第２モジュール１２に移設されるとともに、第１モジュール１１内には、光信号ケーブル２３と第２モジュール１２に移設された光サブモジュール５２との間で光信号を橋渡しする光伝送路が設けられる。もっとも、第１モジュール１１と第２モジュール１２との積層間隔が短い場合（例えば５ｃｍ以下）や、信号の伝送速度が遅い場合（例えば２５Ｇｂｉｔ／ｓｅｃ以下）の場合には、光サブモジュール５２を第１モジュール１１に存置させてもよい。

１Ａ，１Ｂ，１Ｃ，１Ｄ マルチモジュール
１０ シャーシ
１１ 第１モジュール（プロセッサモジュール）
１２ 第２モジュール（メモリモジュール）
１３ 第３モジュール（ストレージモジュール）
２１ 電源ケーブル
２２ 電気信号ケーブル
２３ 光信号ケーブル
４１ 第１金属パッケージ
５０ 第１パッケージ基板
５１ 電源サブモジュール
５２ 光サブモジュール
５３ 第１半導体チップ（コントローラチップ）
５４ 第１電気コネクタ（レセプタクルコネクタ）
６１ 第２金属パッケージ
７０ 第２パッケージ基板
７２ 第２電気コネクタ（プラグコネクタ）
７３ 第２半導体チップ（メモリチップ／揮発性メモリチップ）
７４ 第３電気コネクタ（レセプタクルコネクタ）
１０１ 第３金属パッケージ
１１０ 第３パッケージ基板
１１２ 第４電気コネクタ（プラグコネクタ）
１１３ 第３半導体チップ（メモリチップ／不揮発性メモリチップ）
１１４ 第５電気コネクタ（レセプタクルコネクタ）

Claims (10)

1. 電源ケーブル及び光信号ケーブルが引き入れられる支持部材と、
   前記支持部材に搭載され、前記電源ケーブル及び光信号ケーブルが接続される複数の第１モジュールと、
   を有し、
   それぞれの前記第１モジュールは、第１パッケージ、該第１パッケージに収容された第１パッケージ基板及び該第１パッケージ基板に実装された第１半導体チップを備える、
   マルチモジュール。
2. 請求項１に記載のマルチモジュールであって、
   それぞれの前記第１モジュールの上に重ねて搭載される複数の第２モジュールを有し、
   それぞれの前記第２モジュールは、第２パッケージ、該第２パッケージに収容された第２パッケージ基板及び該第２パッケージ基板に実装された第２半導体チップを備える、
   マルチモジュール。
3. 請求項２に記載のマルチモジュールであって、
   前記第１パッケージ及び前記第２パッケージは金属製であって、互いに熱的に接続され、
   前記第１パッケージと該第１パッケージに収容された前記第１パッケージ基板とが熱的に接続され、
   前記第２パッケージと該第２パッケージに収容された前記第２パッケージ基板とが熱的に接続されている、
   マルチモジュール。
4. 請求項２に記載のマルチモジュールであって、
   前記第１パッケージに収容された前記第１パッケージ基板と前記第２パッケージに収容された前記第２パッケージ基板とが電気的に接続されている、
   マルチモジュール。
5. 請求項２〜４のいずれかに記載のマルチモジュールであって、
   それぞれの前記第１モジュールは、前記第１パッケージ基板の一面に搭載された電源サブモジュール及び光サブモジュール、前記第１パッケージ基板の他面に実装された前記第１半導体チップとしてのコントローラチップ及び前記第１パッケージ基板の前記他面に配置された第１電気コネクタを備え、
   それぞれの前記第２モジュールは、前記第２パッケージ基板の一面に配置された第２電気コネクタ及び前記第２パッケージ基板の他面に実装された前記第２半導体チップとしてのメモリチップを備え、
   前記第１モジュールにおいては、前記第１パッケージ基板に形成された配線を介して、前記光サブモジュールと前記コントローラチップ及び前記第１電気コネクタと前記コントローラチップとがそれぞれ接続されており、
   前記第２モジュールにおいては、前記第２パッケージ基板に形成された配線を介して、前記メモリチップと前記第２電気コネクタとが接続されており、
   前記第１電気コネクタ及び前記第２電気コネクタを介して、前記第１モジュールと前記第２モジュールとが接続される、
   マルチモジュール。
6. 請求項２〜５のいずれかに記載のマルチモジュールであって、
   前記支持部材、第１パッケージ及び第２パッケージのそれぞれに、互いに連通する流路が形成されている、
   マルチモジュール。
7. 請求項２〜５のいずれかに記載のマルチモジュールであって、
   前記支持部材、第１パッケージ及び第２パッケージを貫く熱伝導部材を有し、
   前記熱伝導部材の少なくとも一部に放熱フィンが設けられている、
   マルチモジュール。
8. 請求項２〜７のいずれかに記載のマルチモジュールであって、
   前記第２モジュールの上に重ねて搭載される第３モジュールを有し、
   前記第３モジュールは、第３パッケージ、該第３パッケージに収容された第３パッケージ基板及び該第３パッケージ基板に実装された第３半導体チップを備える、
   マルチモジュール。
9. 請求項８に記載のマルチモジュールであって、
   前記第２モジュールの前記第２パッケージ基板には、前記第２半導体チップとしての揮発性メモリチップが実装され、
   前記第３モジュールの前記第３パッケージ基板には、前記第３半導体チップとしての不揮発性メモリチップが実装されている、
   マルチモジュール。
10. 請求項１〜９のいずれかに記載のマルチモジュールであって、
    前記支持部材は、前記第１モジュールが搭載される複数の搭載部であって、互いに回動可能に連結された複数の搭載部を有する、
    マルチモジュール。

Images