JP2015133126A5 - - Google Patents

Description

特定の実施形態が、ここにおいて示され、そして説明されているが、当業者は、同じ目的を達成するように予測される任意の構成が、示される特定の実施形態の代わりにされることができることと、本発明が、他の環境において他のアプリケーションを有することとを理解する。本願は、本発明の任意の適応または変形をカバーするように意図される。添付の特許請求の範囲は、ここにおいて説明される特定の実施形態だけに本発明の範囲を限定するようには決して意図されない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出すための方法であって、
ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別することと、
前記リターンアドレスへと分岐するように動作可能なブランチ命令を識別することと、
識別される前記命令と前記ブランチ命令との両方に応じて、前記リンクスタックから前記リターンアドレスを取り出すことと、
前記リターンアドレスを使用して後続の命令をフェッチすることと、
を備える方法。
［Ｃ２］
前記検索命令は、ＰＯＰ命令である、Ｃ１に記載の方法。
［Ｃ３］
前記検索命令は、ロード命令である、Ｃ１に記載の方法。
［Ｃ４］
前記ブランチ命令は、ＢＸ命令である、Ｃ１に記載の方法。
［Ｃ５］
前記ブランチ命令は、ＭＯＶ命令である、Ｃ１に記載の方法。
［Ｃ６］
前記の前記検索命令を識別することは、前記リターンアドレスを含むレジスタを識別することをさらに備える、Ｃ１に記載の方法。
［Ｃ７］
前記検索命令を識別することは、レジスタリストを保持することをさらに備え、前記レジスタリストは、複数のレジスタを有し、前記複数のレジスタの中の少なくとも１つのレジスタは、前記リターンアドレスを含む、Ｃ１に記載の方法。
［Ｃ８］
前記レジスタリストを保持することは、前記複数のレジスタのうちのどれかが、後続の命令によって上書きされる場合に、前記レジスタリストからレジスタを取り除くことを備える、Ｃ７に記載の方法。
［Ｃ９］
前記ブランチ命令を識別することは、検出ロジック回路によって実行される、Ｃ１に記載の方法。
［Ｃ１０］
前記検出ロジック回路は、プリデコードロジック回路と共に含まれる、Ｃ９に記載の方法。
［Ｃ１１］
前記検出ロジック回路は、デコードロジック回路と共に含まれる、Ｃ９に記載の方法。
［Ｃ１２］
前記ブランチ命令を識別することは、命令キャッシュの中の前記ブランチ命令にフラグ付けすることをさらに備える、Ｃ１に記載の方法。
［Ｃ１３］
命令キャッシュに結合されたラインバッファと；
前記命令キャッシュに結合され、予測リターンアドレスを記憶するリンクスタックを有するフェッチロジック回路と、なお命令は、前記ラインバッファから前記命令キャッシュへとロードされ、前記フェッチロジック回路は、前記命令キャッシュから命令を取り出す；
前記ラインバッファと通信するプリデコードロジック回路と、なお前記プリデコードロジック回路は、プロシージャリターンシーケンスを識別するための検出ロジック回路をさらに備え、前記プロシージャリターンシーケンスは、ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令と前記取り出されたリターンアドレスに分岐するブランチ命令とを備え、前記パイプラインプロセッサは、前記プロシージャリターンシーケンスの前記識別に応じて前記リンクスタックから前記予測されたリターンアドレスを取り出す；
を備えるパイプラインプロセッサ。
［Ｃ１４］
前記検出ロジック回路は、前記ブランチ命令が、前記ラインバッファから前記命令キャッシュへとロードされるときに、前記プロシージャリターンシーケンスの前記ブランチ命令にフラグ付けする、Ｃ１３に記載のパイプラインプロセッサ。
［Ｃ１５］
前記フェッチロジック回路は、前記フラグ付けされた情報から前記プロシージャリターンシーケンスを識別する、Ｃ１４に記載のパイプラインプロセッサ。
［Ｃ１６］
前記フェッチロジック回路内のリターンセレクタロジック回路は、前記フラグ付けされた情報から前記リターンシーケンスを識別する、Ｃ１５に記載のパイプラインプロセッサ。
［Ｃ１７］
前記検索命令は、ＰＯＰ命令である、Ｃ１３に記載のパイプラインプロセッサ。
［Ｃ１８］
前記検索命令は、ロード命令である、Ｃ１３に記載のパイプラインプロセッサ。
［Ｃ１９］
前記ブランチ命令は、ＢＸ命令である、Ｃ１３に記載のパイプラインプロセッサ。
［Ｃ２０］
予測されたリターンアドレスを記憶するリンクスタックを有し、命令キャッシュから命令をフェッチするフェッチロジック回路と、
前記フェッチロジック回路に結合されたデコードロジック回路と、
を備え、前記フェッチされた命令は、前記デコードロジック回路によって復号され、前記デコードロジック回路は、検出ロジック回路をさらに備え、前記検出ロジック回路は、ソフトウェアスタックからアドレスを取り出すように動作可能な検索命令と、前記取り出されたアドレスに分岐するように動作可能なブランチ命令とを備えるプロシージャリターンシーケンスを識別し、パイプラインプロセッサは、前記プロシージャリターンシーケンスの前記識別に応じて前記リンクスタックから前記予測されたリターンアドレスを取り出す、パイプラインプロセッサ。
［Ｃ２１］
前記フェッチロジック回路は、前記取り出されたアドレスを使用して命令をフェッチする、Ｃ２０に記載のパイプラインプロセッサ。
［Ｃ２２］
前記検索命令は、ＰＯＰ命令である、Ｃ２０に記載のパイプラインプロセッサ。
［Ｃ２３］
前記検索命令は、ロード命令である、Ｃ２０に記載のパイプラインプロセッサ。
［Ｃ２４］
前記ブランチ命令は、前記検索命令によって識別されるアドレスへと分岐する、Ｃ２０に記載のパイプラインプロセッサ。
［Ｃ２５］
前記ブランチ命令は、ＭＯＶ命令である、Ｃ２０に記載のパイプラインプロセッサ。

Claims (32)

1. パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出す方法であって、
   ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別することと、ここで、前記検索命令は、前記リターンアドレスを示す少なくとも１つのレジスタを識別するレジスタリストを含む、
   前記レジスタリストを保存することと、
   前記リターンアドレスへと分岐するように動作可能なブランチ命令を識別することと、
   前記検索命令と前記ブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別することと、ここで、前記プロシージャリターンシーケンスは、前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較することによって識別される、
   前記プロシージャリターンシーケンスを識別することに応じて、リンクスタックから前記リターンアドレスを取り出すことと、
   前記リターンアドレスを使用して命令をフェッチすることと
   を備える、方法。
2. 前記検索命令は、ＰＯＰ命令である、請求項１に記載の方法。
3. 前記検索命令は、ロード命令である、請求項１に記載の方法。
4. 前記ブランチ命令は、ＢＸ命令である、請求項１に記載の方法。
5. 前記ブランチ命令は、ＭＯＶ命令である、請求項１に記載の方法。
6. 前記検索命令を識別することは、前記リターンアドレスを含むレジスタを識別することをさらに備える、請求項１に記載の方法。
7. 前記レジスタリストを保持することをさらに備え、前記レジスタリストを保持することは、特定のレジスタが上書きされるときに、前記レジスタリストから前記特定のレジスタを取り除くことを備える、請求項１に記載の方法。
8. 前記ブランチ命令を識別することは、検出ロジック回路によって実行される、請求項１に記載の方法。
9. 前記検出ロジック回路は、プリデコードロジック回路の一部である、請求項８に記載の方法。
10. 前記検出ロジック回路は、デコードロジック回路の一部である、請求項８に記載の方法。
11. 前記ブランチ命令を識別することは、前記保存されたレジスタリストのレジスタとマッチする前記ブランチ命令の前記ターゲットレジスタに応答して、命令キャッシュの中の前記ブランチ命令にフラグ付けすることをさらに備え、前記検索命令の前記レジスタリストを前記フラグ付けされたブランチ命令のターゲットレジスタと比較することなく、前記フラグ付けされたブランチ命令に基づいて第２のプロシージャリターンを識別することを備える、請求項１に記載の方法。
12. 複数の予測されたリターンアドレスを記憶するリンクスタックを有するフェッチロジック回路と、ここで、前記フェッチロジック回路は、命令キャッシュから命令をフェッチするように構成される、
    前記フェッチロジック回路に結合されたデコードロジック回路と
    を備え、前記フェッチされた命令は、前記デコードロジック回路によって復号可能であり、
    前記デコードロジック回路は、さらに、検出ロジック回路を備え、前記検出ロジック回路は、
    検索命令とブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別することと、ここで、前記検索命令は、ソフトウェアスタックからアドレスを取り出すように動作可能であり、前記検索命令は、少なくとも１つの予測されたリターンアドレスを示す少なくとも１つのレジスタを識別するレジスタリストを含み、前記ブランチ命令は、前記取り出されたアドレスに分岐するように動作可能である、
    前記レジスタリストを保存することと、ここで、前記プロシージャリターンシーケンスは、前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較することによって識別される、
    前記プロシージャリターンシーケンスを識別することに応じて前記リンクスタックから前記複数の予測されたリターンアドレスのうちの前記少なくとも１つの予測されたリターンアドレスを取り出すことと
    を行うように動作可能である、パイプラインプロセッサ。
13. 前記フェッチロジック回路は、前記複数の予測されたリターンアドレスのうちの前記取り出された少なくとも１つの予測されたリターンアドレスを使用して命令をフェッチする、請求項１２に記載のパイプラインプロセッサ。
14. 前記検索命令は、ＰＯＰ命令である、請求項１２に記載のパイプラインプロセッサ。
15. 前記検索命令は、ロード命令である、請求項１２に記載のパイプラインプロセッサ。
16. 前記ブランチ命令は、前記検索命令によって識別されるアドレスへと分岐する、請求項１２に記載のパイプラインプロセッサ。
17. 前記ブランチ命令は、ＭＯＶ命令である、請求項１２に記載のパイプラインプロセッサ。
18. パイプラインプロセッサの中のリンクスタックからリターンアドレスを取り出す方法であって、
    ソフトウェアスタックからアドレスを取り出すように動作可能な検索命令を識別することと、ここで、前記検索命令は、レジスタリストを有する、
    前記検索命令の前記レジスタリストを保存することと、
    ブランチ命令を識別することと、
    前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較することと、
    前記ターゲットレジスタが前記保存されたレジスタリストの中のレジスタとマッチすると決定することと、
    前記ターゲットレジスタが前記保存されたレジスタリストの中の前記レジスタとマッチすると決定することに応じて、前記検索命令と前記ブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別することと、
    前記プロシージャリターンシーケンスを識別することに応じて、リンクスタックからリターンアドレスを取り出すことと、
    前記リターンアドレスを使用して命令をフェッチすることと
    を備える、方法。
19. 前記検索命令が、前記レジスタリストを保存するのに先立って前記レジスタリストの中にプログラムカウンタを有さないと決定することをさらに備える、請求項１８に記載の方法。
20. 前記リターンアドレスは、前記検索命令および前記ブランチ命令を実行するのに先立って前記リンクスタックから取り出される、請求項１８に記載の方法。
21. 前記命令は、前記検索命令および前記ブランチ命令を実行するのに先立ってフェッチされる、請求項１８に記載の方法。
22. 前記ブランチ命令は、暗黙ブランチ命令である、請求項１８に記載の方法。
23. 前記リターンアドレスは、前記検索命令および前記ブランチ命令を実行するのに先立って前記リンクスタックから取り出される、請求項１に記載の方法。
24. 前記検出ロジック回路は、前記プロシージャリターンシーケンスの実行に先立って前記リンクスタックから前記少なくとも１つの予測されたリターンアドレスを取り出すようにさらに動作可能である、請求項１２に記載のパイプラインプロセッサ。
25. 実行可能な命令を備える非一時的なコンピュータ読取可能媒体であって、前記命令は、プロセッサに、
    ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別することと、ここで、前記検索命令は、前記リターンアドレスを示す少なくとも１つのレジスタを識別するレジスタリストを含む、
    前記レジスタリストを保存することと、
    前記リターンアドレスへと分岐するように動作可能なブランチ命令を識別することと、
    前記検索命令と前記ブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別することと、ここで、前記プロシージャリターンシーケンスは、前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較することによって識別される、
    前記プロシージャリターンシーケンスを識別することに応じて、リンクスタックから前記リターンアドレスを取り出すことと、
    前記リターンアドレスを使用して命令をフェッチすることと
    を行わせるように前記プロセッサによって実行可能である、非一時的なコンピュータ読取可能媒体。
26. 前記検索命令は、ＰＯＰ命令である、請求項２５に記載の非一時的なコンピュータ読取可能媒体。
27. 前記検索命令は、ロード命令である、請求項２５に記載の非一時的なコンピュータ読取可能媒体。
28. 命令キャッシュから命令をフェッチするための命令と、ここで、前記命令をフェッチするための手段は、複数の予測されたリターンアドレスを記憶するリンクスタックを有する、
    フェッチされた命令を復号するための手段と
    を備え、前記復号するための手段は、前記フェッチするための手段に結合され、
    前記復号するための手段は、
    検索命令とブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別するための手段と、ここで、前記検索命令は、ソフトウェアスタックからアドレスを取り出すように動作可能であり、前記検索命令は、少なくとも１つの予測されたリターンアドレスを示す少なくとも１つのレジスタを識別するレジスタリストを含み、前記ブランチ命令は、前記取り出されたアドレスに分岐するように動作可能である、
    前記レジスタリストを保存するための手段と、ここで、前記プロシージャリターンシーケンスは、前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較することによって識別される、
    前記プロシージャリターンシーケンスを識別することに応じて、前記リンクスタックから前記複数の予測されたリターンアドレスのうちの前記少なくとも１つの予測されたリターンアドレスを取り出すための手段と
    を備える、装置。
29. 前記命令をフェッチするための手段は、前記複数の予測されたリターンアドレスのうちの前記取り出された少なくとも１つの予測されたリターンアドレスを使用して命令をフェッチする、請求項２８に記載の装置。
30. 命令を備える非一時的なコンピュータ読取可能媒体であって、前記命令は、プロセッサに、
    ソフトウェアスタックからアドレスを取り出すように動作可能な検索命令を識別することと、ここで、前記検索命令は、レジスタリストを有する、
    前記検索命令の前記レジスタリストを保存することと、
    ブランチ命令を識別することと、
    前記保存されたレジスタリストを前記ブランチ命令のターゲットレジスタと比較すること、
    前記ターゲットレジスタが前記保存されたレジスタリストの中のレジスタとマッチすると決定することと、
    前記ターゲットレジスタが前記保存されたレジスタリストの中の前記レジスタとマッチすると決定することに応じて、前記検索命令と前記ブランチ命令の組み合わせを含むプロシージャリターンシーケンスを識別することと、
    前記プロシージャリターンシーケンスを識別することに応じて、リンクスタックからリターンアドレスを取り出すことと、
    前記リターンアドレスを使用して命令をフェッチすることと
    を行わせるように前記プロセッサによって実行可能である、非一時的なコンピュータ読取可能媒体。
31. 前記リターンアドレスは、前記検索命令および前記ブランチ命令を実行するのに先立って前記リンクスタックから取り出される、請求項３０に記載の非一時的なコンピュータ読取可能媒体。
32. 前記命令は、前記検索命令および前記ブランチ命令を実行するのに先立ってフェッチされる、請求項３０に記載の非一時的なコンピュータ読取可能媒体。