JP2018537800A5 - - Google Patents

Claims (15)

1. 複数の命令のそれぞれが、（ａ）命令コード、（ｂ）ソースタイプ、および（ｃ）ソースアドレスを含む前記複数の命令を格納するメモリ装置を提供するステップと、
   前記メモリ装置に動作可能に接続された処理装置を提供するステップと、
   前記複数の命令のうちの第１の命令を前記メモリ装置から前記処理装置が取り出すステップと、
   前記処理装置およびメモリ制御システムのうちの少なくとも一方が、
   前記第１の命令の前記ソースタイプが転送記述子フラグであると判定し、
   前記第１の命令の前記ソースタイプが前記転送記述子フラグであると判定することに応じて、第１の中間結果を得るために転送バッファ内の前記第１の命令の前記ソースアドレスに格納された第１の転送記述子を実行し、
   前記第１の中間結果に対して前記第１の命令の前記命令コードを実行する、
   ことによって、前記第１の命令を処理するステップと、
   を含む、方法。
2. 前記複数の命令のうちの第２の命令を前記メモリ装置から前記処理装置が取り出すステップと、
   前記処理装置およびメモリ制御システムのうちの一方が、
   前記第２の命令の前記ソースタイプが転送記述子フラグではないと判定し、
   前記第２の命令の前記ソースタイプが転送記述子フラグではないと判定することに応じて、前記第２の命令の前記ソースアドレスに格納されたデータ値を要求し、及び
   前記データ値に対して前記第２の命令の前記命令コードを実行する、
   ことによって、前記第２の命令を処理するステップと、
   を更に含み、
   前記第２の命令の前記命令コードを実行することは、前記第１の命令の前記命令コードを実行することと同じの操作を実行することを含むように、前記第２の命令の前記命令コードは、前記第１の命令の前記命令コードと同一である、ことを特徴とする、請求項１に記載の方法。
3. 前記第１の中間結果に対して前記第１の命令の前記命令コードを実行することは、第１
   の結果値をもたらし、
   前記方法は、
   前記第１の命令のデスティネーションタイプが前記転送記述子フラグであると判定するステップと、
   前記第１の命令の前記デスティネーションタイプが前記転送記述子フラグであると判定することに応じて、前記転送バッファ内の前記第１の命令のデスティネーションアドレスに格納された第２の転送記述子を実行して、第２の中間結果を取得し、
   格納された前記第１の結果値を、前記メモリ装置内の前記第２の中間結果に対応するアドレスに格納する、
   ことを更に含む、
   ことを特徴とする請求項２に記載の方法。
4. 前記データ値に対して前記第２の命令の前記命令コードを実行することにより、第２の結果値がもたらされ、
   前記方法は、
   前記第２の命令の前記デスティネーションタイプが前記転送記述子フラグではないと判定し、
   前記第２の命令の前記デスティネーションタイプが前記転送記述子フラグではないと判定することに応じて、前記第２の結果値を前記第２の命令の前記デスティネーションアドレスにおいて前記メモリ装置に格納する、
   ことを更に含み、
   前記第１の転送記述子を実行するステップは、前記第１の転送記述子の状態を更新するステップを含み、及び
   前記第２の転送記述子を実行するステップは、前記第２の転送記述子の状態を更新するステップを含む、
   ことを特徴とする、請求項３に記載の方法。
5. 前記第１の転送記述子を実行するステップは、
   前記第１の転送記述子の前記状態に従って少なくとも１つの読み出しアドレスを識別し、及び
   前記メモリ装置内の前記少なくとも１つの読み出しアドレスから少なくとも１つの取り出されたデータ値を取り出す、ことを更に含み
   前記第１の中間結果は、前記少なくとも１つの取り出されたデータ値と、前記少なくとも１つの取り出されたデータ値から導出された値とのうちの少なくとも１つである、
   ことを特徴とする請求項４に記載の方法。
6. 前記第１の命令を処理するステップは、アプリケーションによってインスタンス化された実行の第１のスレッドを実行しながらプロセッサによって実行され、
   前記方法は、
   前記プロセッサによって、前記第１の転送記述子および前記第２の転送記述子のうちの少なくとも一方の状態を評価するステップと、
   前記第１の転送記述子の状態と前記第２の転送記述子の状態の少なくとも一方が閾値条件を満たすと判定するステップと、及び
   前記第１の転送記述子の前記状態および前記第２の転送記述子の前記状態のうちの少なくとも一方が前記閾値条件を満たすと判定することに応じて、実行の前記第１のスレッドの前記少なくとも１つ及び、前記アプリケーションによってインスタンス化された実行の別のスレッドのうちの少なくとも一方の実行をブロックするステップと、
   を更に含む、請求項４に記載の方法。
7. 前記転送バッファは、前記メモリ装置とは別のデバイスであり、
   前記第１の命令の前記ソースタイプが前記転送記述子フラグであると判定するステップと、
   前記第１の命令の前記ソースタイプが前記転送記述子フラグであると判定することに応じて、前記第１の中間結果を得るために前記転送バッファ内の前記第１の命令の前記ソースアドレスに格納された前記第１の転送記述子を実行するステップと、
   の両方が、前記処理装置と前記メモリ装置との間に介在する前記処理装置とは別の装置によって実行される、ことを特徴とする請求項１に記載の方法。
8. メモリ装置と、
   前記メモリ装置に動作可能に接続された処理装置であって、（ａ）命令コード、（ｂ）ソースタイプ、及び（ｃ）ソースアドレスを含む命令を処理するようにプログラムされた前記処理装置と、
   を含み、
   前記処理装置は、更に、
   前記メモリ装置から命令を取り出し、
   前記命令の前記ソースタイプを評価し、
   前記命令の前記ソースタイプが転送記述子フラグである場合、（ｉ）転送バッファ内の前記ソースアドレスに対応するアドレスにおいて対応する転送記述子を取り出し、（ｉｉ）前記対応する転送記述子を実行して第１の中間結果を取得し、及び（ｉｉｉ）前記第１の中間結果に対して前記命令の前記命令コードを実行して結果値を取得する、
   のに有効であるように、前記処理装置により前記命令を処理すること、及び前記メモリ装置と前記処理装置との間に介在するメモリ制御システムにおいて前記命令を処理することの少なくとも一方を実行する、
   ようにさらにプログラムされる、ことを特徴とする、システム。
9. 前記処理装置は、
   前記命令の前記ソースタイプが転送記述子フラグでない場合、（ｉｖ）前記命令の前記ソースアドレスにおいて前記メモリ装置に格納されたデータ値を取り出し、及び（ｖ）前記命令の前記命令コードを、前記ソースアドレスにおいて前記メモリ装置に格納された前記データ値に対して実行するために有効であるように、
   前記処理装置により前記命令を処理することと、及び前記メモリ装置と前記処理装置との間に介在する前記メモリ制御システムにおいて前記命令の処理を呼び出すこととの少なくとも一方を実行するように、更にプログラムされることを特徴とする、請求項８に記載のシステム。
10. （ａ）前記ソースタイプにかかわらず、前記命令コードに応じて実行される操作が同じであるように、前記命令コードを実行するように前記処理装置がプログラムされることと、並びに、（ｂ）前記メモリ制御システムにおいて前記命令を処理するように前記処理装置はプログラムされており、及び、前記メモリ制御システムは、前記ソースタイプにかかわらず前記命令コードに応じて実行される操作が同じであるように、プログラムされることと、のうちの少なくとも一方であること特徴とする請求項９に記載のシステム。
11. 前記処理装置は、
    前記命令のデスティネーションタイプを評価し、
    前記命令の前記デスティネーションタイプが前記転送記述子フラグである場合、（ｖｉ）前記命令のデスティネーションアドレスに対応するアドレスにおいて前記転送バッファに格納された第２の転送記述子を実行して、第２の中間結果を取得し、（ｖｉｉ）前記メモリ装置内の前記第２の中間結果に対応するアドレスに前記結果値を格納する、
    ために有効であるように、
    前記処理装置により前記命令を処理することと、前記メモリ装置と前記処理装置との間
    に介在する前記メモリ制御システムにおいて前記命令の処理を呼び出すことと、の少なくとも一方を実行するように、更にプログラムされることを特徴とする、請求項１０に記載のシステム。
12. 前記処理装置は、
    前記命令の前記デスティネーションタイプが前記転送記述子フラグでない場合、前記結果値を前記命令の前記デスティネーションアドレスにおいて前記メモリ装置に格納するために有効であるように、
    前記処理装置により前記命令の処理することと、前記メモリ装置と前記処理装置との間に介在する前記メモリ制御システムにおいて前記命令の処理を呼び出すこととの少なくとも一方を実行するように、更にプログラムされ、
    第１の転送記述子は、前記第１の転送記述子の状態を更新するのに有効な実行可能コードを含み、及び
    前記第２の転送記述子は、前記第２の転送記述子の状態を更新するのに有効な実行可能コードを含む、ことを特徴とする請求項１１に記載のシステム。
13. 前記第１の転送記述子は、
    前記第１の転送記述子の前記状態に従って少なくとも１つの読み出しアドレスを識別し、及び
    前記メモリ装置内の前記少なくとも１つの読み出しアドレスから少なくとも１つの取り出されたデータ値を取り出し、及び
    前記取り出されたデータの少なくとも１つとして、前記少なくとも１つの取り出されたデータ値に関しての関数を評価することによって、前記第１の中間結果を計算する、
    ために有効な実行可能コードを含む、請求項１２に記載のシステム。
14. 前記処理装置は、
    前記第１の転送記述子と前記第２の転送記述子の少なくとも一方の前記状態を評価し、
    前記第１の転送記述子および前記第２の転送記述子の前記少なくとも一方の前記状態が閾値条件を満たす場合、前記処理装置によって実行される実行の少なくとも１つのスレッドの実行をブロックする、
    ように更にプログラムされる、ことを特徴とする、請求項１２に記載のシステム。
15. 前記転送バッファは、前記メモリ装置とは別のデバイスである、請求項８に記載のシステム。