JP2015133126A - プロシージャリターンシーケンスを加速するための方法およびシステム - Google Patents
プロシージャリターンシーケンスを加速するための方法およびシステム Download PDFInfo
- Publication number
- JP2015133126A JP2015133126A JP2015027891A JP2015027891A JP2015133126A JP 2015133126 A JP2015133126 A JP 2015133126A JP 2015027891 A JP2015027891 A JP 2015027891A JP 2015027891 A JP2015027891 A JP 2015027891A JP 2015133126 A JP2015133126 A JP 2015133126A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- logic circuit
- return
- address
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 182
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 59
- 239000000872 buffer Substances 0.000 claims description 25
- 101100189060 Arabidopsis thaliana PROC1 gene Proteins 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/382—Pipelined decoding, e.g. using predecoding
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (25)
- パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出すための方法であって、
ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別することと、
前記リターンアドレスへと分岐するように動作可能なブランチ命令を識別することと、
識別される前記命令と前記ブランチ命令との両方に応じて、前記リンクスタックから前記リターンアドレスを取り出すことと、
前記リターンアドレスを使用して後続の命令をフェッチすることと、
を備える方法。 - 前記検索命令は、POP命令である、請求項1に記載の方法。
- 前記検索命令は、ロード命令である、請求項1に記載の方法。
- 前記ブランチ命令は、BX命令である、請求項1に記載の方法。
- 前記ブランチ命令は、MOV命令である、請求項1に記載の方法。
- 前記の前記検索命令を識別することは、前記リターンアドレスを含むレジスタを識別することをさらに備える、請求項1に記載の方法。
- 前記検索命令を識別することは、レジスタリストを保持することをさらに備え、前記レジスタリストは、複数のレジスタを有し、前記複数のレジスタの中の少なくとも1つのレジスタは、前記リターンアドレスを含む、請求項1に記載の方法。
- 前記レジスタリストを保持することは、前記複数のレジスタのうちのどれかが、後続の命令によって上書きされる場合に、前記レジスタリストからレジスタを取り除くことを備える、請求項7に記載の方法。
- 前記ブランチ命令を識別することは、検出ロジック回路によって実行される、請求項1に記載の方法。
- 前記検出ロジック回路は、プリデコードロジック回路と共に含まれる、請求項9に記載の方法。
- 前記検出ロジック回路は、デコードロジック回路と共に含まれる、請求項9に記載の方法。
- 前記ブランチ命令を識別することは、命令キャッシュの中の前記ブランチ命令にフラグ付けすることをさらに備える、請求項1に記載の方法。
- 命令キャッシュに結合されたラインバッファと;
前記命令キャッシュに結合され、予測リターンアドレスを記憶するリンクスタックを有するフェッチロジック回路と、なお命令は、前記ラインバッファから前記命令キャッシュへとロードされ、前記フェッチロジック回路は、前記命令キャッシュから命令を取り出す;
前記ラインバッファと通信するプリデコードロジック回路と、なお前記プリデコードロジック回路は、プロシージャリターンシーケンスを識別するための検出ロジック回路をさらに備え、前記プロシージャリターンシーケンスは、ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令と前記取り出されたリターンアドレスに分岐するブランチ命令とを備え、前記パイプラインプロセッサは、前記プロシージャリターンシーケンスの前記識別に応じて前記リンクスタックから前記予測されたリターンアドレスを取り出す;
を備えるパイプラインプロセッサ。 - 前記検出ロジック回路は、前記ブランチ命令が、前記ラインバッファから前記命令キャッシュへとロードされるときに、前記プロシージャリターンシーケンスの前記ブランチ命令にフラグ付けする、請求項13に記載のパイプラインプロセッサ。
- 前記フェッチロジック回路は、前記フラグ付けされた情報から前記プロシージャリターンシーケンスを識別する、請求項14に記載のパイプラインプロセッサ。
- 前記フェッチロジック回路内のリターンセレクタロジック回路は、前記フラグ付けされた情報から前記リターンシーケンスを識別する、請求項15に記載のパイプラインプロセッサ。
- 前記検索命令は、POP命令である、請求項13に記載のパイプラインプロセッサ。
- 前記検索命令は、ロード命令である、請求項13に記載のパイプラインプロセッサ。
- 前記ブランチ命令は、BX命令である、請求項13に記載のパイプラインプロセッサ。
- 予測されたリターンアドレスを記憶するリンクスタックを有し、命令キャッシュから命令をフェッチするフェッチロジック回路と、
前記フェッチロジック回路に結合されたデコードロジック回路と、
を備え、前記フェッチされた命令は、前記デコードロジック回路によって復号され、前記デコードロジック回路は、検出ロジック回路をさらに備え、前記検出ロジック回路は、ソフトウェアスタックからアドレスを取り出すように動作可能な検索命令と、前記取り出されたアドレスに分岐するように動作可能なブランチ命令とを備えるプロシージャリターンシーケンスを識別し、パイプラインプロセッサは、前記プロシージャリターンシーケンスの前記識別に応じて前記リンクスタックから前記予測されたリターンアドレスを取り出す、パイプラインプロセッサ。 - 前記フェッチロジック回路は、前記取り出されたアドレスを使用して命令をフェッチする、請求項20に記載のパイプラインプロセッサ。
- 前記検索命令は、POP命令である、請求項20に記載のパイプラインプロセッサ。
- 前記検索命令は、ロード命令である、請求項20に記載のパイプラインプロセッサ。
- 前記ブランチ命令は、前記検索命令によって識別されるアドレスへと分岐する、請求項20に記載のパイプラインプロセッサ。
- 前記ブランチ命令は、MOV命令である、請求項20に記載のパイプラインプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/934,264 US8341383B2 (en) | 2007-11-02 | 2007-11-02 | Method and a system for accelerating procedure return sequences |
US11/934,264 | 2007-11-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013095916A Division JP5815596B2 (ja) | 2007-11-02 | 2013-04-30 | プロシージャリターンシーケンスを加速するための方法およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133126A true JP2015133126A (ja) | 2015-07-23 |
JP2015133126A5 JP2015133126A5 (ja) | 2015-11-26 |
Family
ID=40085506
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533174A Expired - Fee Related JP5301554B2 (ja) | 2007-11-02 | 2008-10-31 | プロシージャリターンシーケンスを加速するための方法およびシステム |
JP2013095916A Expired - Fee Related JP5815596B2 (ja) | 2007-11-02 | 2013-04-30 | プロシージャリターンシーケンスを加速するための方法およびシステム |
JP2015027891A Pending JP2015133126A (ja) | 2007-11-02 | 2015-02-16 | プロシージャリターンシーケンスを加速するための方法およびシステム |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533174A Expired - Fee Related JP5301554B2 (ja) | 2007-11-02 | 2008-10-31 | プロシージャリターンシーケンスを加速するための方法およびシステム |
JP2013095916A Expired - Fee Related JP5815596B2 (ja) | 2007-11-02 | 2013-04-30 | プロシージャリターンシーケンスを加速するための方法およびシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8341383B2 (ja) |
EP (1) | EP2220556B1 (ja) |
JP (3) | JP5301554B2 (ja) |
KR (1) | KR101254067B1 (ja) |
CN (1) | CN101884025B (ja) |
WO (1) | WO2009059100A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7587580B2 (en) * | 2005-02-03 | 2009-09-08 | Qualcomm Corporated | Power efficient instruction prefetch mechanism |
US8341383B2 (en) * | 2007-11-02 | 2012-12-25 | Qualcomm Incorporated | Method and a system for accelerating procedure return sequences |
US9411590B2 (en) * | 2013-03-15 | 2016-08-09 | Qualcomm Incorporated | Method to improve speed of executing return branch instructions in a processor |
US9703948B2 (en) | 2014-03-28 | 2017-07-11 | Intel Corporation | Return-target restrictive return from procedure instructions, processors, methods, and systems |
GB2542831B (en) * | 2015-09-30 | 2018-05-30 | Imagination Tech Ltd | Fetch unit for predicting target for subroutine return instructions |
GB2551548B (en) | 2016-06-22 | 2019-05-08 | Advanced Risc Mach Ltd | Register restoring branch instruction |
US11055098B2 (en) * | 2018-07-24 | 2021-07-06 | Advanced Micro Devices, Inc. | Branch target buffer with early return prediction |
WO2021141760A1 (en) * | 2020-01-06 | 2021-07-15 | Quadric. Io, Inc | Systems and methods for optimizing nested loop instructions in pipeline processing stages |
US11586440B2 (en) * | 2021-06-01 | 2023-02-21 | International Business Machines Corporation | Link stack based instruction prefetch augmentation |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131250A (ja) * | 1992-10-20 | 1994-05-13 | Toshiba Corp | データ処理装置 |
JPH07239782A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 演算処理装置 |
JPH07281892A (ja) * | 1994-04-06 | 1995-10-27 | Hitachi Ltd | 情報処理装置 |
JPH09152980A (ja) * | 1995-11-29 | 1997-06-10 | Nec Ic Microcomput Syst Ltd | プロシージャ・ステップ処理方法 |
US5812813A (en) * | 1996-07-29 | 1998-09-22 | Integrated Device Technology, Inc. | Apparatus and method for of register changes during execution of a micro instruction tracking sequence |
JP2001100993A (ja) * | 1999-09-29 | 2001-04-13 | Fujitsu Ltd | サブルーチンリターン相当の命令の分岐予測を行う装置および方法 |
US6374350B1 (en) * | 1998-02-20 | 2002-04-16 | Intel Corporation | System and method of maintaining and utilizing multiple return stack buffers |
JP2003256197A (ja) * | 2002-02-20 | 2003-09-10 | Arm Ltd | データ処理装置における命令の予測 |
JP2010501963A (ja) * | 2006-08-31 | 2010-01-21 | クゥアルコム・インコーポレイテッド | 明示的サブルーチンコールの分岐予測動作をエミュレートするための方法および装置 |
JP2011503718A (ja) * | 2007-11-02 | 2011-01-27 | クゥアルコム・インコーポレイテッド | プロシージャリターンシーケンスを加速するための方法およびシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE174700T1 (de) * | 1989-09-13 | 1999-01-15 | Digital Equipment Corp | Prozedurzustandsdeskriptorsystem für digitale datenprozessoren |
US6094716A (en) | 1998-07-14 | 2000-07-25 | Advanced Micro Devices, Inc. | Register renaming in which moves are accomplished by swapping rename tags |
US6363473B1 (en) * | 1999-04-01 | 2002-03-26 | Compaq Information Technologies Group, L.P. | Simulated memory stack in a stackless environment |
GB2358261B (en) * | 2000-01-17 | 2004-06-09 | Advanced Risc Mach Ltd | Data processing with native and interpreted program instruction words |
US6848044B2 (en) * | 2001-03-08 | 2005-01-25 | International Business Machines Corporation | Circuits and methods for recovering link stack data upon branch instruction mis-speculation |
US6898699B2 (en) | 2001-12-21 | 2005-05-24 | Intel Corporation | Return address stack including speculative return address buffer with back pointers |
US7996659B2 (en) * | 2005-06-06 | 2011-08-09 | Atmel Corporation | Microprocessor instruction that allows system routine calls and returns from all contexts |
-
2007
- 2007-11-02 US US11/934,264 patent/US8341383B2/en active Active
-
2008
- 2008-10-31 CN CN200880118806.3A patent/CN101884025B/zh not_active Expired - Fee Related
- 2008-10-31 KR KR1020107012265A patent/KR101254067B1/ko not_active IP Right Cessation
- 2008-10-31 JP JP2010533174A patent/JP5301554B2/ja not_active Expired - Fee Related
- 2008-10-31 WO PCT/US2008/081947 patent/WO2009059100A1/en active Application Filing
- 2008-10-31 EP EP08844409.6A patent/EP2220556B1/en not_active Not-in-force
-
2013
- 2013-04-30 JP JP2013095916A patent/JP5815596B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-16 JP JP2015027891A patent/JP2015133126A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131250A (ja) * | 1992-10-20 | 1994-05-13 | Toshiba Corp | データ処理装置 |
JPH07239782A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 演算処理装置 |
JPH07281892A (ja) * | 1994-04-06 | 1995-10-27 | Hitachi Ltd | 情報処理装置 |
JPH09152980A (ja) * | 1995-11-29 | 1997-06-10 | Nec Ic Microcomput Syst Ltd | プロシージャ・ステップ処理方法 |
US5812813A (en) * | 1996-07-29 | 1998-09-22 | Integrated Device Technology, Inc. | Apparatus and method for of register changes during execution of a micro instruction tracking sequence |
US6374350B1 (en) * | 1998-02-20 | 2002-04-16 | Intel Corporation | System and method of maintaining and utilizing multiple return stack buffers |
JP2001100993A (ja) * | 1999-09-29 | 2001-04-13 | Fujitsu Ltd | サブルーチンリターン相当の命令の分岐予測を行う装置および方法 |
JP2003256197A (ja) * | 2002-02-20 | 2003-09-10 | Arm Ltd | データ処理装置における命令の予測 |
JP2010501963A (ja) * | 2006-08-31 | 2010-01-21 | クゥアルコム・インコーポレイテッド | 明示的サブルーチンコールの分岐予測動作をエミュレートするための方法および装置 |
JP2011503718A (ja) * | 2007-11-02 | 2011-01-27 | クゥアルコム・インコーポレイテッド | プロシージャリターンシーケンスを加速するための方法およびシステム |
Non-Patent Citations (2)
Title |
---|
JPN5011003343; Stephen B. Furber: VLSI RISC Architecture and Organization , 1989, Pages:231-233, Marcel Dekker Inc. * |
JPN6012061976; 本永朝雄: 6809アセンブリプログラミング 初版, 19861125, Pages:62-68, 株式会社サイエンス社 * |
Also Published As
Publication number | Publication date |
---|---|
CN101884025B (zh) | 2014-04-09 |
EP2220556A1 (en) | 2010-08-25 |
JP5301554B2 (ja) | 2013-09-25 |
JP2013211023A (ja) | 2013-10-10 |
CN101884025A (zh) | 2010-11-10 |
US8341383B2 (en) | 2012-12-25 |
JP5815596B2 (ja) | 2015-11-17 |
EP2220556B1 (en) | 2019-03-06 |
KR101254067B1 (ko) | 2013-04-12 |
KR20100087357A (ko) | 2010-08-04 |
US20090119486A1 (en) | 2009-05-07 |
JP2011503718A (ja) | 2011-01-27 |
WO2009059100A1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5815596B2 (ja) | プロシージャリターンシーケンスを加速するための方法およびシステム | |
RU2417407C2 (ru) | Способы и устройство для моделирования поведения предсказания переходов явного вызова подпрограммы | |
US7278012B2 (en) | Method and apparatus for efficiently accessing first and second branch history tables to predict branch instructions | |
US7444501B2 (en) | Methods and apparatus for recognizing a subroutine call | |
JP5209633B2 (ja) | ワーキング・グローバル・ヒストリ・レジスタを備えるシステム及び方法 | |
US20230273797A1 (en) | Processor with adaptive pipeline length | |
JP2009528637A (ja) | リンク・スタックを修復するための方法および装置 | |
KR20070108936A (ko) | 조건부 명령어가 실행되지 않을 경우 소스 오퍼랜드를대기하는 것을 중지하는 방법 | |
US20080065870A1 (en) | Information processing apparatus | |
JP5209390B2 (ja) | 情報処理装置及び命令フェッチ制御方法 | |
US20090070569A1 (en) | Branch prediction device,branch prediction method, and microprocessor | |
JP4728877B2 (ja) | マイクロプロセッサおよびパイプライン制御方法 | |
US20140019722A1 (en) | Processor and instruction processing method of processor | |
CN113703842B (zh) | 一种基于分支预测的值预测方法、装置及介质 | |
US20220308888A1 (en) | Method for reducing lost cycles after branch misprediction in a multi-thread microprocessor | |
US20220308887A1 (en) | Mitigation of branch misprediction penalty in a hardware multi-thread microprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160426 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |