JP2001100993A - サブルーチンリターン相当の命令の分岐予測を行う装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 サブルーチンリターンのための特別な命令が
用意されていない情報処理装置において、サブルーチン
リターン相当の命令を正しく認識することが課題であ
る。 【解決手段】 サブルーチンコール相当の命令により指
定されたリンクレジスタのレジスタ番号をリンクスタッ
ク３３に記録しておき、比較回路３２により、サブルー
チンリターンの可能性のある分岐命令の分岐先アドレス
レジスタの番号を、記録されたレジスタ番号と比較す
る。そして、両者が一致すれば、その分岐命令をサブル
ーチンリターン相当の命令と認識する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、分岐予測機構を有
する情報処理装置に係り、特に、サブルーチンリターン
のための特別な命令が用意されていないアーキテクチャ
において、サブルーチンリターン相当の命令の分岐予測
を行う分岐予測装置およびその方法に関する。

【０００２】

【従来の技術】従来の命令処理装置においては、パイプ
ライン処理やアウトオブオーダー処理のような技術を用
いて、ある命令の実行の完了を待たずに後続の命令の実
行を次々と開始することで、性能の向上が図られてき
た。

【０００３】パイプライン処理において、先行する命令
が、分岐命令のように後続の実行シーケンスを変更する
命令である場合、分岐が成立するときに、分岐先の命令
を実行パイプラインに投入する必要がある。そうしなけ
れば、実行パイプラインが乱され、最悪の場合は、逆に
性能が落ちてしまう。

【０００４】そこで、ブランチヒストリ（分岐予測テー
ブル）に代表される分岐予測機構を設けて、分岐の成立
・不成立を予測することで、性能の向上が図られてき
た。このような装置において、分岐の成立が予測された
場合には、分岐命令の後に分岐先の命令が実行パイプラ
インに投入されるため、分岐が実際に成立したときに実
行パイプラインが乱されることがない。

【０００５】また、サブルーチンリターン命令の分岐先
（戻り先）は、その命令の性質上、実行の度に変わるこ
とが多い。これは、サブルーチンの呼び出し元であるサ
ブルーチンコール命令の場所が実行の度に異なるためで
ある。このような命令に対しては、リターンアドレスス
タックと呼ばれる専用の分岐予測機構を設けることで、
性能の向上が可能となることが知られている。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の分岐予測機構には、以下のような問題がある。
ＣＰＵ（中央処理装置）アーキテクチャの中には、サブ
ルーチンコール・リターン命令対として、あらかじめ特
別な命令を準備していないものがある。このようなアー
キテクチャにおいて、リターンアドレススタックを採用
して性能向上を図るためには、実行される分岐命令の中
から、サブルーチンコール・リターン相当の命令対を動
的に抽出する技術が必要となる。

【０００７】ところが、従来の情報処理装置では、デコ
ード時にサブルーチンコール・リターン命令であるか否
かを静的に決定していたため、ハードウェアによる解釈
と異なるプログラミングは好ましいものではなかった。
この場合、好ましくないプログラミングにより、コール
・リターン対の対応関係が、一旦、実際とずれてしまう
と、リターンアドレススタックの特性上、それ以降の分
岐先を次々と誤ることになる。このため、リターンアド
レススタックが多段であればあるほど、性能を落として
いた。

【０００８】図１８は、このようなアーキテクチャにお
いて使用される、サブルーチンコール・リターン命令対
を含むプログラムの例を示している。この例では、メイ
ンルーチンの中の命令“ｂａｌｒ １４，１５”によ
り、サブルーチンＳ１が呼び出され（Ｃａｌｌ １）、
さらにその中の命令“ｂａｌｒ１５，１３”により別の
サブルーチンＳ２が呼び出されている（Ｃａｌｌ
２）。そして、条件リターン命令“ｂｃｒ ７，１５”
により制御がサブルーチンＳ１に戻り（Ｒｅｔｕｒｎ
２）、さらに無条件リターン命令“ｂｃｒ １５，１
４”によりメインルーチンに戻っている（Ｒｅｔｕｒｎ
１）。

【０００９】ここで、命令処理装置が、特定のオペレー
ションコード“ｂａｌｒ”を、サブルーチンコール相当
の命令として認識し、特定のオペレーションコードとオ
ペランドを含む無条件分岐命令“ｂｃｒ １５，ｘ”
（ｘは任意）を、サブルーチンリターン相当の命令とし
て認識するものとする。

【００１０】この場合、サブルーチンＳ２の中の命令
“ｂｃｒ ７，１５”は、サブルーチンリターン相当の
命令として認識されずに、見落とされる。このため、従
来のリターンアドレススタックでは、Ｃａｌｌ ２に対
応するリターンがＲｅｔｕｒｎ１であると認識してしま
い、分岐予測に失敗する。実際には、Ｃａｌｌ ２に対
応する正しいリターンは、Ｒｅｔｕｒｎ ２である。

【００１１】また、命令処理装置が、オペレーションコ
ード“ｂｃｒ”を含むすべての命令を単純にサブルーチ
ンリターン相当の命令として認識すると、サブルーチン
Ｓ２の中の単なる条件分岐命令である“ｂｃｒ ４，
３”が、Ｃａｌｌ ２に対応するリターンであると認識
されてしまう。したがって、この場合も、リターンアド
レススタックがコール・リターン対を誤認識することが
分かる。

【００１２】このように、リターンアドレススタックを
持つ情報処理装置においては、命令の実行時に、正しい
サブルーチンコール・リターン命令対を認識することが
重要になる。

【００１３】本発明の課題は、サブルーチンリターンの
ための特別な命令が用意されていない情報処理装置にお
いて、サブルーチンリターン相当の命令を正しく認識す
る分岐予測装置およびその方法を提供することである。

【００１４】

【課題を解決するための手段】図１は、本発明の分岐予
測装置の原理図である。本発明の第１の局面において、
分岐予測装置は、格納手段１、比較手段２、および識別
手段３を備える。

【００１５】格納手段１は、サブルーチンコール相当の
命令が検出されたとき、サブルーチンの戻り先アドレス
を指定する情報を格納する。比較手段２は、サブルーチ
ンリターン相当の命令になり得る命令が検出されたと
き、そのサブルーチンリターン相当の命令になり得る命
令の分岐先アドレスを指定する情報と、格納手段１に格
納された戻り先アドレスを指定する情報とを比較し、比
較結果を出力する。識別手段３は、その比較結果に基づ
いて、上記サブルーチンコール相当の命令に対応するサ
ブルーチンリターン相当の命令を識別する。

【００１６】実行された（実行される）命令が、サブル
ーチンコール相当の動作をする命令であるとき、その命
令により指定される戻り先アドレスや戻り先アドレスを
保持するレジスタの情報等が、戻り先アドレスを指定す
る情報として格納手段１に格納される。

【００１７】次に、実行された（実行される）命令が、
サブルーチンリターン相当の動作をする命令である可能
性があるとき、その命令により指定される分岐先アドレ
スや分岐先アドレスを保持するレジスタの情報等が、分
岐先アドレスを指定する情報として選択され、比較手段
２により、その情報が戻り先アドレスを指定する情報と
比較される。

【００１８】そして、識別手段３は、分岐先アドレスを
指定する情報と戻り先アドレスを指定する情報が一致す
れば、後者の命令を前者の命令に対応するサブルーチン
リターン相当の命令であると識別し、それらが一致しな
ければ、後者の命令を前者の命令に対応するサブルーチ
ンリターン相当の命令ではないと識別する。

【００１９】このように、サブルーチンの戻り先アドレ
スを指定する情報を用いることで、正しいサブルーチン
コール・リターン相当の命令対を動的に抽出することが
できる。したがって、コール・リターン対の対応関係が
正しく認識され、その対応関係のズレが防止される。

【００２０】また、本発明の第２の局面において、分岐
予測装置は、スタック手段４、プッシュ手段５、比較手
段２、および識別手段３を備える。スタック手段４は、
サブルーチンの戻り先アドレスを指定する情報を格納す
る。プッシュ手段５は、サブルーチンコール相当の命令
が検出されたとき、上記戻り先アドレスを指定する情報
をスタック手段４にプッシュする。

【００２１】比較手段２は、サブルーチンリターン相当
の命令になり得る命令が検出されたとき、そのサブルー
チンリターン相当の命令になり得る命令の分岐先アドレ
スを指定する情報と、スタック手段４の先頭エントリに
格納された戻り先アドレスを指定する情報とを比較し、
比較結果を出力する。識別手段３は、その比較結果に基
づいて、上記サブルーチンコール相当の命令に対応する
サブルーチンリターン相当の命令を識別する。

【００２２】サブルーチンコール相当の動作をする命令
が検出されると、プッシュ手段５は、戻り先アドレスを
指定する情報をスタック手段４にプッシュする。次に、
サブルーチンリターン相当の動作をする命令である可能
性がある命令が検出されると、比較手段２は、その命令
の分岐先アドレスを指定する情報を、スタック手段４に
プッシュされた戻り先アドレスを指定する情報と比較す
る。

【００２３】そして、識別手段３は、分岐先アドレスを
指定する情報と戻り先アドレスを指定する情報が一致す
れば、後者の命令を前者の命令に対応するサブルーチン
リターン相当の命令であると識別し、それらが一致しな
ければ、後者の命令を前者の命令に対応するサブルーチ
ンリターン相当の命令ではないと識別する。

【００２４】このように、サブルーチンの戻り先アドレ
スを指定する情報をスタック手段４にプッシュすること
で、第１の局面の分岐予測装置と同様に、コール・リタ
ーン対の対応関係が正しく認識され、その対応関係のズ
レが防止される。

【００２５】また、本発明の第３の局面において、分岐
予測装置は、リターンアドレススタック手段６、比較手
段２、および識別手段３を備える。リターンアドレスス
タック手段６は、サブルーチンコール相当の命令が検出
されたとき、サブルーチンの戻り先アドレスを格納す
る。比較手段２は、サブルーチンリターン相当の命令に
なり得る命令が検出されたとき、そのサブルーチンリタ
ーン相当の命令になり得る命令の分岐先アドレスと、リ
ターンアドレススタック手段６に格納された戻り先アド
レスとを比較し、比較結果を出力する。識別手段３は、
その比較結果に基づいて、上記サブルーチンコール相当
の命令に対応するサブルーチンリターン相当の命令を識
別する。

【００２６】サブルーチンコール相当の動作をする命令
が検出されると、その命令により指定された戻り先アド
レスがリターンアドレススタック手段６にプッシュされ
る。次に、サブルーチンリターン相当の動作をする命令
である可能性がある命令が検出されると、比較手段２
は、その命令の分岐先アドレスを、リターンアドレスス
タック手段６にプッシュされた戻り先アドレスと比較す
る。

【００２７】そして、識別手段３は、分岐先アドレスと
戻り先アドレスが一致すれば、後者の命令を前者の命令
に対応するサブルーチンリターン相当の命令であると識
別し、それらが一致しなければ、後者の命令を前者の命
令に対応するサブルーチンリターン相当の命令ではない
と識別する。

【００２８】このように、リターンアドレススタック手
段６にプッシュされた戻り先アドレスを、直接、命令の
分岐先アドレスと比較することで、第１の局面の分岐予
測装置と同様に、コール・リターン対の対応関係が正し
く認識され、その対応関係のズレが防止される。

【００２９】例えば、図１の格納手段１およびスタック
手段４は、後述する図３のリンクスタック３３、または
リターンアドレススタック３５に対応する。また、例え
ば、図１の比較手段２と識別手段３は、後述する図１１
のＥＸＮＯＲ回路１０１、ＯＲ回路１０２、およびＡＮ
Ｄ回路１０３、または後述する図１７の比較回路１５１
およびＡＮＤ回路１５２に対応する。また、図１のプッ
シュ手段５は、後述する図１２の制御回路に対応し、図
１のリターンアドレススタック手段６は、図３のリター
ンアドレススタック３５に対応する。

【００３０】

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を詳細に説明する。命令処理装置におい
ては、サブルーチンコール相当の命令により、戻り先の
アドレスを格納するリンクレジスタが指定され、指定さ
れたリンクレジスタを用いて、サブルーチンリターン相
当の命令による分岐が行われる。

【００３１】サブルーチンコールまたはリターン相当の
命令は、例えば、図２に示すように、オペレーションコ
ード（ＯＰコード）１１、第１オペランド１２、および
第２オペランド１３を含む。サブルーチンコール相当の
命令においては、第１オペランド１２が、リンクレジス
タのレジスタ番号を表し、サブルーチンリターン相当の
命令においては、第２オペランド１３が、分岐先アドレ
スを格納するレジスタのレジスタ番号を表す。

【００３２】そこで、本実施形態においては、サブルー
チンコール時に指定されたリンクレジスタのレジスタ番
号を記録するリンクスタックを設ける。そして、リンク
スタックに記録された番号のレジスタ内のアドレスを分
岐先アドレスとして用いる分岐命令が出現したとき、そ
の分岐命令をサブルーチンリターン相当の命令と認識す
る。

【００３３】このような制御によれば、リンクレジスタ
のレジスタ番号をリンク情報として用いて、サブルーチ
ンコール相当の命令とサブルーチンリターン相当の命令
を対応付けることができ、サブルーチンコール・リター
ン相当の命令対を動的に抽出することが可能になる。し
たがって、コール・リターン対の対応関係を正しく認識
することができ、その対応関係のズレが防止されるの
で、リターンアドレススタックによる分岐予測の精度が
向上する。

【００３４】例えば、図１８の例の場合、コール命令に
含まれるリンクレジスタの番号と、リターン命令に含ま
れる分岐先アドレスレジスタの番号を比較すれば、正し
いコール・リターン対を認識することができ、分岐予測
も成功する。

【００３５】Ｃａｌｌ １の命令“ｂａｌｒ １４，１
５”の第１オペランドは、リンクレジスタの番号が“１
４”であることを表しており、Ｒｅｔｕｒｎ １の命令
“ｂｃｒ １５，１４”の第２オペランドは、分岐先ア
ドレスレジスタの番号が“１４”であることを表してい
る。したがって、後者の命令は、Ｃａｌｌ １に対応す
るリターン相当の命令であると認識される。

【００３６】また、Ｃａｌｌ ２の命令“ｂａｌｒ １
５，１３”の第１オペランドは、リンクレジスタの番号
が“１５”であることを表しており、Ｒｅｔｕｒｎ ２
の命令“ｂｃｒ ７，１５”の第２オペランドは、分岐
先アドレスレジスタの番号が“１５”であることを表し
ている。したがって、後者の命令は、Ｃａｌｌ ２に対
応するリターン相当の命令であると認識される。

【００３７】次に、特別なサブルーチンコール・リター
ン命令対を準備していないアーキテクチャの一例を用い
て、本実施形態における情報処理装置の動作をより詳細
に説明する。このようなアーキテクチャは、例えば、Ｅ
ＳＡ（enterprise systems architecture ）／３９０の
ＰＯＯ（principles of operation ）により規定されて
いる。

【００３８】サブルーチンコールとして使用可能な命令
としては、サブルーチンリターン相当の命令による戻り
先のアドレス（リンクアドレス）をレジスタに保存可能
である命令が考えられる。このような命令には、ｂａ
ｌ、ｂａｌｒ、ｂａｓ、ｂａｓｒ、ｂａｓｓｍ等があ
る。

【００３９】また、サブルーチンリターンとして使用可
能な命令としては、一般の分岐命令のほとんどが挙げら
れる。これらの中でも、特に、分岐先アドレスを１つの
レジスタで指定する分岐命令、すなわち、ＲＲ形式命令
が用いられやすい。ＲＲ形式命令には、ｂｃｒ、ｂｓｍ
等がある。もちろん、これらの命令は、通常の無条件分
岐命令あるいは条件分岐命令としても用いられる。

【００４０】また、このようなアーキテクチャでは、出
現頻度は低いものの、サブルーチンコール・リターン対
を崩し得る命令も存在し得る。このような命令として
は、例えば、ｌｐｓｗや、ｂｃ等のＲＸ形式命令が挙げ
られる。また、一部の割り込み事象においても、サブル
ーチンコール・リターン対が崩されることがある。

【００４１】ｂｃに代表されるＲＸ形式の分岐命令は、
リターン先アドレスを１つのレジスタのみで指定すると
は限らず、特に、ディスプレイスメントを指定する場合
がある。他にも、リンクレジスタの値を書き換える等の
処理により、戻り先アドレスが変更される場合もある。

【００４２】このような命令がサブルーチンリターンと
して使用された場合、コール時にリターンアドレススタ
ックに登録された戻り先アドレスが正しくならないの
で、リターン時にリターンアドレススタックを参照しな
いことが望ましい。その代わりに、通常の分岐命令と同
じように、ブランチヒストリに登録されている予測分岐
先を参照すれば、正しい戻り先アドレスが得られる可能
性がある。

【００４３】また、ｌｐｓｗは、分岐先アドレスをレジ
スタで直接指定せず、オペランドが指すメモリ上のデー
タ列を分岐先アドレスとして用いる。このような命令列
が出現した場合には、コール・リターン対の対応関係が
崩れてしまう可能性がある。あるいはまた、割り込みが
発生した場合にも、その割り込みの種類によっては、同
様にコール・リターン対が崩れてしまうことがある。

【００４４】そこで、リターンアドレススタックに何ら
かの機構を組み込む必要がある。その一方法として、こ
のような命令が実行されたときやこのような割り込みが
発生したときに、リターンアドレススタックとリンクス
タック双方のエントリをすべて消去してしまうことが考
えられる。このような制御により、リターンアドレスス
タックの対応のズレが防止され、発生したズレにそれ以
降の予測結果が引き摺られて性能が劣化することはなく
なる。

【００４５】また、基本的な分岐命令がハードワイヤー
ドで実現されているにもかかわらず、一部の分岐命令
は、他の複雑な動作を伴うために、マイクロコードによ
り制御されている場合がある。このような複雑な分岐命
令は、回路が複雑になるわりには得るものが少ない等の
理由で、ブランチヒストリに登録しているメリットがな
い。このため、リターンアドレススタックも動作しな
い。

【００４６】しかしながら、前述したように、このよう
な複雑な命令でも、サブルーチンコールもしくはリター
ン相当の命令になり得る場合には、その命令に対する対
策を講じなければ、リターンアドレススタックの対応が
ずれてしまい、性能劣化の原因となる。

【００４７】そこで、ブランチヒストリに登録されてい
ないサブルーチンコール相当の分岐命令が実行された後
に、それに対応すると考えられるサブルーチンリターン
相当の命令が検出されたとき、ブランチヒストリおよび
リターンアドレススタックにおいて、そのサブルーチン
リターン相当の命令をリターン相当の命令とは認識しな
いような制御を行う。

【００４８】また、プログラム指針書等により特定のレ
ジスタをリンクレジスタとして使用することが推奨され
る場合等のように、特定のレジスタがリンクレジスタと
して非常に多く使われることがある。このようなシステ
ムでは、その特定のレジスタを用いる命令を、常に、サ
ブルーチンコールまたはリターン相当の命令と認識する
ことにする。これにより、リンクスタックのエントリを
効率的に用いることができ、規模の小さなリンクスタッ
クでも大きな効果が得られる。

【００４９】また、分岐命令において、分岐先アドレス
のレジスタ番号として“０”を指定すると、分岐は行わ
れない。このようなアーキテクチャでは、レジスタ番号
“０”をリンク情報として、対応するサブルーチンリタ
ーン相当の命令を判別することは不可能である。そこ
で、サブルーチンコール相当の命令において、リンクレ
ジスタの番号として“０”が指定されたときには、この
命令をサブルーチンコール相当の命令として認識しない
ようにする。

【００５０】図３は、本実施形態における命令処理装置
の構成図である。図３の命令処理装置は、命令フェッチ
回路２１、分岐予測機構２２、デコーダ２３、分岐先ア
ドレス生成回路２４、分岐命令実行処理回路２５、およ
び命令実行完了処理回路２６を備え、命令をアウトオブ
オーダー方式で処理する。アウトオブオーダー処理方式
を採用した命令処理装置においては、性能の向上を図る
ため、１つの命令実行の完了を待たずに、後続の命令列
が順次複数のパイプラインに投入される。

【００５１】命令フェッチ回路２１と分岐予測機構２２
は、命令フェッチパイプラインの回路に対応する。分岐
予測機構２２は、予測回路３１、比較回路３２、および
リンクスタック３３を含み、予測回路３１は、ブランチ
ヒストリ３４とリターンアドレススタック３５を含む。

【００５２】また、デコーダ２３、分岐先アドレス生成
回路２４、分岐命令実行処理回路２５、および命令実行
完了処理回路２６は、命令実行パイプラインの回路に対
応する。分岐命令実行処理回路２５は、複数のＲＳＢＲ
（Reservation Station forBRanch）３６を含む。

【００５３】命令フェッチパイプラインは、命令アドレ
ス発行サイクル（ＩＡ）、テーブルサイクル（ＩＴ）、
バッファサイクル（ＩＢ）、および結果サイクル（Ｉ
Ｒ）を含み、命令実行パイプラインは、デコードサイク
ル（Ｄ）、アドレス計算サイクル（Ａ）、実行サイクル
（Ｘ）、更新サイクル（Ｕ）、およびライトサイクル
（Ｗ）を含む。

【００５４】ＲＳＢＲ３６は、分岐命令を制御するため
の処理待ちのスタックである。分岐命令実行処理回路２
５は、アウトオブオーダー処理方式に従って、スタック
内の処理可能なエントリを選択し、プログラムにより指
示された順序とは異なる順序で、随時、分岐命令を実行
することができる。

【００５５】ＲＳＢＲ３６で扱われる分岐命令のうち、
ｂａｌ、ｂａｌｒ（ただし、ｂａｌｒ １，１４を除
く）、ｂｒａｓ、ｂａｓ、およびｂａｓｒは、サブルー
チンコール相当の命令として扱われ、ｂｃｒ、ｂｓｍ、
ｂａｌｒ １，１４は、サブルーチンリターン相当の命
令として扱われる。また、ｂａｓｓｍは、サブルーチン
コール相当の命令ではあるが、ＲＳＢＲ３６では扱われ
ない複雑命令である。

【００５６】分岐命令実行処理回路２５が分岐命令を実
行した結果、分岐が生じることが判明した場合、分岐先
の命令アドレスと分岐命令自身の命令アドレスが、対に
してブランチヒストリ３４に登録される。そして、命令
フェッチ回路２１は、分岐命令をフェッチしたとき、次
の命令のフェッチに先立ってブランチヒストリ３４を検
索し、分岐先を予測する。

【００５７】また、デコーダ２３がサブルーチンコール
相当の命令を検出したとき、その命令のオペランドが表
すリンクレジスタの番号がリンクスタック３３にプッシ
ュされ、対応する戻り先の命令アドレスがリターンアド
レススタック３５にプッシュされる。

【００５８】また、デコーダ２３がサブルーチンリター
ン相当の命令になり得る命令を検出すると、比較回路３
２は、リンクスタック３３の先頭エントリに登録されて
いるレジスタ番号と、検出された命令のオペランドが表
す分岐先アドレスレジスタの番号を比較する。そして、
２つのレジスタ番号が一致すれば、その命令がサブルー
チンリターン相当の動作をする命令であると判断し、比
較結果を予測回路３１に出力する。

【００５９】このとき、リンクスタック３３からレジス
タ番号がポップされ、リターンアドレススタック３５か
ら対応する命令アドレスがポップされる。そして、ポッ
プされた命令アドレスが、予測分岐先として命令フェッ
チ回路２１に渡される。

【００６０】リンクスタック３３のエントリは、図４に
示すように、リターンアドレススタック３５のエントリ
と１対１に対応しており、これらの２つのスタックは、
同時にプッシュ動作およびポップ動作を行う。ここで
は、リンクスタック３３のエントリには、４ビットのレ
ジスタ番号〈０：３〉が格納されており、リターンアド
レススタック３５のエントリには、３２ビットの分岐先
アドレス〈０：３１〉が格納されている。これらのスタ
ックは、一般に、ｎ個（ｎ≧１）のエントリからなるｎ
段のスタックとして実装される。

【００６１】図５は、図３の命令処理装置において用い
られる信号を示している。デコーダ２３は、信号＋Ｄ＿
ＢＡＬＲ、＋Ｄ＿ＢＡＬ、＋Ｄ＿ＢＲＡＳ、＋Ｄ＿ＢＡ
Ｓ、＋Ｄ＿ＢＡＳＲ、＋Ｄ＿ＢＡＬＲ＿１Ｅ、＋Ｄ＿Ｂ
ＣＲ、＋Ｄ＿ＢＳＭ、＋Ｄ＿ＢＡＳＳＭ、および＋Ｄ＿
ＯＰＣ〈８：１５〉を分岐命令実行処理回路２５に出力
する。

【００６２】信号＋Ｄ＿ＢＡＬＲ、＋Ｄ＿ＢＡＬ、＋Ｄ
＿ＢＲＡＳ、＋Ｄ＿ＢＡＳ、＋Ｄ＿ＢＡＳＲ、＋Ｄ＿Ｂ
ＡＬＲ＿１Ｅ、＋Ｄ＿ＢＣＲ、＋Ｄ＿ＢＳＭ、および＋
Ｄ＿ＢＡＳＳＭは、それぞれ、ｂａｌｒ、ｂａｌ、ｂｒ
ａｓ、ｂａｓ、ｂａｓｒ、ｂａｌｒ １，１４、ｂｃ
ｒ、ｂｓｍ、およびｂａｓｓｍが検出されたときに、論
理“１”となる。また、信号＋Ｄ＿ＯＰＣ〈８：１５〉
は、機械語命令のビット〈８：１５〉のデータを表す。

【００６３】分岐命令実行処理回路２５は、信号＋ＢＲ
ＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬ
Ｌ、＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮ
Ｅ＿ＲＴＮ、＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿
ＲＴＮ＿ＲＥＧ〈０：３〉、＋ＢＲＨＩＳ＿ＵＰＤＡＴ
Ｅ＿ＢＳＭ、および＋Ｄ＿ＢＡＳＳＭを分岐予測機構２
２に出力する。

【００６４】信号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢ
ＲＯＵＴＩＮＥ＿ＣＡＬＬは、命令がサブルーチンコー
ル相当の命令と判別されたときに論理“１”となり、信
号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ
＿ＲＴＮは、命令がサブルーチンリターン相当の命令に
なり得る命令と判別されたときに論理“１”となる。ま
た、信号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴ
Ｎ＿ＲＥＧ〈０：３〉は、命令のオペランドにより指定
されたレジスタ番号を表し、信号＋ＢＲＨＩＳ＿ＵＰＤ
ＡＴＥ＿ＢＳＭは、ｂｓｍ命令の実行が完了したときに
論理“１”となる。

【００６５】次に、図６から図１７までを参照しなが
ら、図３の命令処理装置の構成と動作についてより詳細
に説明する。まず、デコーダ２３による命令デコード時
に、図５に示した信号がＲＳＢＲ３６に入力され、サブ
ルーチンコール相当の命令とサブルーチンリターン相当
の命令になり得る命令が判別される。このうち、サブル
ーチンリターン相当の命令になり得る命令については、
後述するリンクスタック３３の回路により、サブルーチ
ンリターンとのより厳密な対応関係が識別されることに
なる。

【００６６】図６は、ＲＳＢＲ３６内の判別回路を示し
ている。図６において、入力信号−Ｄ＿ＢＡＬＲ＿１Ｅ
は、図５の信号＋Ｄ＿ＢＡＬＲ＿１Ｅの否定を表し、命
令“ｂａｌｒ １，１４”がデコードされたときに論理
“０”となる。ＡＮＤ回路４１は、入力信号＋Ｄ＿ＢＡ
ＬＲと−Ｄ＿ＢＡＬＲ＿１Ｅの論理積を、ＯＲ回路４２
に出力する。したがって、“ｂａｌｒ １，１４”以外
のｂａｌｒ命令がデコードされたとき、ＡＮＤ回路４１
の出力は論理“１”となる。

【００６７】ＯＲ回路４２は、ＡＮＤ回路４１からの出
力信号と、入力信号＋Ｄ＿ＢＡＬ、＋Ｄ＿ＢＲＡＳ、＋
Ｄ＿ＢＡＳＲ、および＋Ｄ＿ＢＡＳの論理和を、信号＋
Ｄ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬＬとして出力する。
この信号＋Ｄ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬＬは、デ
コードされた命令がサブルーチンコール相当の命令であ
るときに論理“１”となるフラグとして用いられる。

【００６８】また、ＯＲ回路４３は、入力信号＋Ｄ＿Ｂ
ＡＬＲ＿１Ｅ、＋Ｄ＿ＢＣＲ、および＋Ｄ＿ＢＳＭの論
理和を、信号＋Ｄ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥＴＵＲ
Ｎとして出力する。この信号＋Ｄ＿ＳＵＢＲＯＵＴＩＮ
Ｅ＿ＲＥＴＵＲＮは、デコードされた命令がサブルーチ
ンリターン相当の命令になり得る命令であるときに論理
“１”となるフラグとして用いられる。

【００６９】デコードされた命令が分岐命令であれば、
通常は、デコード結果がＲＳＢＲ３６に登録される。こ
の時点で、ＲＳＢＲ３６には、サブルーチンコール・リ
ターン判別結果を表すフラグと、リンクレジスタや分岐
先アドレスレジスタの情報等が登録される。

【００７０】ＥＳＡ／３９０ ＰＯＯのアーキテクチャ
では、サブルーチンコール相当の命令になり得る命令
（機械語命令）のビット〈８：１１〉にリンクレジスタ
の番号が指定され、サブルーチンリターン相当の命令に
なり得る命令（機械語命令）のビット〈１２：１５〉に
分岐アドレスレジスタの番号が指定される。そこで、ビ
ット〈８：１５〉のデータがこれらのレジスタの情報と
して登録される。

【００７１】図７は、ＲＳＢＲ３６内の登録回路を示し
ている。図７において、入力信号＋ＲＳＢＲ＿ＶＡＬＩ
Ｄは、対応するＲＳＢＲ３６が有効である間、論理
“１”となる。ラッチ回路５１は、入力信号＋Ｄ＿ＯＰ
Ｃ〈８：１５〉の値をラッチし、信号＋ＲＳＢＲ＿ＯＰ
Ｃ〈８：１５〉として出力する。

【００７２】また、ラッチ回路５２は、図６の判別回路
が生成したフラグ＋Ｄ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬ
Ｌと＋Ｄ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥＴＵＲＮの値を
ラッチし、それぞれ、信号＋ＲＳＢＲ＿ＳＵＢＲＯＵＴ
ＩＮＥ＿ＣＡＬＬと＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ
＿ＲＥＴＵＲＮとして出力する。

【００７３】信号＋ＲＳＢＲ＿ＶＡＬＩＤが論理“１”
となると、これらの情報の登録が終了し、対応するＲＳ
ＢＲ３６が有効である間、ラッチ回路５１、５２に登録
された情報が保持される。

【００７４】次に、分岐履歴情報の更新時において、Ｒ
ＳＢＲ３６に登録されたサブルーチンコール・リターン
判別結果とレジスタ情報が、その他の分岐履歴情報と同
時に、分岐予測機構２２へ送出される。サブルーチンコ
ール相当の命令である場合は、リンクレジスタの番号が
レジスタ情報として選択され、サブルーチンリターン相
当の命令になり得る命令である場合は、分岐先アドレス
レジスタの番号がレジスタ情報として選択される。

【００７５】図８は、ＲＳＢＲ３６内の選択回路を示し
ている。図８において、ＡＮＤ回路６１は、図７の登録
回路からの信号＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿Ｃ
ＡＬＬと＋ＲＳＢＲ＿ＯＰＣ〈８：１１〉の論理積を、
ＯＲ回路６３に出力する。したがって、フラグ＋ＲＳＢ
Ｒ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬＬが立っているとき
は、リンクレジスタの番号がＡＮＤ回路６１から出力さ
れる。

【００７６】また、ＡＮＤ回路６２は、図７の登録回路
からの信号＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥＴ
ＵＲＮと＋ＲＳＢＲ＿ＯＰＣ〈１２：１５〉の論理積
を、ＯＲ回路６３に出力する。したがって、フラグ＋Ｒ
ＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥＴＵＲＮが立って
いるときは、分岐先アドレスレジスタの番号がＡＮＤ回
路６２から出力される。

【００７７】そして、ＯＲ回路６３は、ＡＮＤ回路６
１、６２の出力信号の論理和を、信号＋ＲＳＢＲ＿ＣＡ
ＬＬ＿ＲＥＴＵＲＮ＿ＲＥＧ〈０：３〉として出力す
る。ここで、フラグ＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ
＿ＣＡＬＬと＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥ
ＴＵＲＮが同時に立つことはないので、ＯＲ回路６３
は、ＡＮＤ回路６１、６２の出力信号を選択的に出力す
ることになる。

【００７８】信号＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿
ＣＡＬＬ、＋ＲＳＢＲ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＥＴ
ＵＲＮ、および＋ＲＳＢＲ＿ＣＡＬＬ＿ＲＥＴＵＲＮ＿
ＲＥＧ〈０：３〉は、ぞれぞれ、図５の信号ＢＲＨＩＳ
＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬＬ、Ｂ
ＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴ
Ｎ、＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿
ＲＥＧ〈０：３〉として、分岐予測機構２２へ送出され
る。

【００７９】ところで、前述したように、分岐命令（サ
ブルーチンリターン相当の命令を含む）において、分岐
先アドレスレジスタの番号として“０”を指定すると、
分岐は行われない。また、逆に、デコード時にサブルー
チンコール相当の命令と判別された命令でも、リンクレ
ジスタの番号として“０”が指定された場合には、この
命令をサブルーチンコール相当の命令として識別しない
方がよい。

【００８０】そこで、図９のような識別回路を分岐予測
機構２２に設けて、送られてきたレジスタ番号が“０”
でないときにのみ有効となる制御信号を生成する。図９
において、ＮＡＮＤ回路７１は、信号＋ＢＲＨＩＳ＿Ｕ
ＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿ＲＥＧ〈０：３〉の４
つのビットの否定の論理積を求め、その論理積の否定を
信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＶＡＬとして出
力する。

【００８１】したがって、この出力信号は、信号＋ＢＲ
ＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿ＲＥＧ
〈０：３〉が表すレジスタ番号が“０”でないときにの
み、論理“１”となり、リンクレジスタが有効であるこ
とを表す。この信号を用いたリンクスタック３３の制御
については、後述することにする。

【００８２】分岐命令が分岐しないことを表す分岐先ア
ドレスレジスタの番号として、“０”以外の特定の番号
が用いられた場合も、図９と同様の回路により同様の制
御信号が生成される。

【００８３】また、サブルーチンコールとして使用可能
なｂａｓｓｍ命令については、ハードワイヤードではな
く、マイコロコードにより実現されるため、ブランチヒ
ストリ３４には登録されず、分岐履歴情報の更新時に情
報が送られてこない。その代わりに、デコード時に生成
された図５の信号＋Ｄ＿ＢＡＳＳＭが分岐予測機構２２
に送出される。

【００８４】そこで、図１０のような識別回路を分岐予
測機構２２に設けて、ｂａｓｓｍ命令に関する制御を行
う。ここでは、ｂａｓｓｍ命令に対応するリターン命令
はｂｓｍのみであるものと仮定している。

【００８５】図１０において、ＡＮＤ回路８１は、ラッ
チ回路８３の出力とＮＡＮＤ回路８４の出力の論理積を
ＯＲ回路８２に出力し、ＯＲ回路８２は、入力信号＋Ｄ
＿ＢＡＳＳＭとＡＮＤ回路８１の出力信号の論理和をラ
ッチ回路８３に出力する。ラッチ回路８３は、実質的に
Ｓｅｔ−Ｒｅｓｅｔフリップフロップの動作を行い、Ｏ
Ｒ回路８２の出力信号をラッチして、ＮＡＮＤ回路８４
に出力する。

【００８６】また、ＮＡＮＤ回路８４は、図５の信号＋
ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＢＳＭと、図９の制御信号
＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＶＡＬと、ラッチ回
路８３の出力信号の論理積の否定を、信号−ＳＢＲＴＮ
＿ＢＡＳＳＭ＿ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤとして出力
する。この信号−ＳＢＲＴＮ＿ＢＡＳＳＭ＿ＢＳＭ＿Ｒ
ＴＮ＿ＶＡＬＩＤは、論理“０”のとき、実行されたｂ
ｓｍ命令が上記ｂａｓｓｍ命令に対応するリターン命令
であることを表す。

【００８７】このような識別回路によれば、分岐するｂ
ａｓｓｍ命令が実行された場合には、信号＋Ｄ＿ＢＡＳ
ＳＭが論理“１”となり、ラッチ回路８３の出力も論理
“１”となる。そして、ラッチ回路８３の出力と図９の
信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＶＡＬが論理
“１”である間に、ｂｓｍ命令の実行が完了して信号＋
ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＢＳＭが論理“１”となる
と、実行されたｂｓｍ命令は上記ｂａｓｓｍ命令に対応
するリターン命令であると識別される。

【００８８】このとき、信号−ＳＢＲＴＮ＿ＢＡＳＳＭ
＿ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤが論理“０”となるた
め、ＡＮＤ回路８１の出力も論理“０”となる。また、
信号＋Ｄ＿ＢＡＳＳＭも論理“０”であるため、ラッチ
回路８３の出力も論理“０”となる。

【００８９】このように、ラッチ回路８３の出力信号
は、ｂａｓｓｍ命令およびｂｓｍ命令が検出されたこと
を表す所定のフラグとして用いられ、分岐するｂａｓｓ
ｍ命令が検出されたときにセットされ、それに対応する
ｂｓｍ命令が検出されたときにリセットされる。

【００９０】また、信号−ＳＢＲＴＮ＿ＢＡＳＳＭ＿Ｂ
ＳＭ＿ＲＴＮ＿ＶＡＬＩＤと同時に、不図示の信号＋Ｓ
ＢＲＴＮ＿ＢＡＳＳＭ＿ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤも
生成される。この信号＋ＳＢＲＴＮ＿ＢＡＳＳＭ＿ＢＳ
Ｍ＿ＲＴＮ＿ＶＡＬＩＤは、信号−ＳＢＲＴＮ＿ＢＡＳ
ＳＭ＿ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤの否定に対応し、論
理“１”のとき、実行されたｂｓｍ命令が上記ｂａｓｓ
ｍ命令に対応するリターン命令であることを表す。

【００９１】こうして識別されたｂａｓｓｍ命令に対応
するｂｓｍ命令は、ブランチヒストリ３４あるいはリタ
ーンアドレススタック３５上では、リターン相当の命令
とは認識されなくなる。なぜなら、ｂａｓｓｍ命令自身
がコール相当の命令として登録されていないからであ
る。

【００９２】分岐予測機構２２は、分岐命令実行処理回
路２５から送られてきた信号と、図９および図１０の識
別回路により生成された特別な制御信号とを用いて、サ
ブルーチンコール・リターン相当の命令を判別する。

【００９３】図１１は、分岐予測機構２２内の判別回路
を示している。図１１において、入力信号−ＢＲＨＩＳ
＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴＮは、図
５の信号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴ
ＩＮＥ＿ＲＴＮの否定に対応する。

【００９４】また、入力信号＋ＲＴＮ＿ＬＩＮＫ＿ＲＥ
Ｇ＿ＳＴＫ０〈０：３〉は、リンクスタック３３の先頭
エントリに保持されたレジスタ番号を表す。入力信号＋
ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＥＱ＿Ｅは、図５の信
号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿Ｒ
ＥＧ〈０：３〉がレジスタ番号“１４”を表すとき、論
理“１”となり、それ以外の番号を表すとき、論理
“０”となる。

【００９５】ＡＮＤ回路９１は、図５の信号＋ＢＲＨＩ
Ｓ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＣＡＬＬと
図９の信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＶＡＬの
論理積を、ＡＮＤ回路９２に出力する。ＡＮＤ回路９２
は、ＡＮＤ回路９１の出力信号と信号−ＢＲＨＩＳ＿Ｕ
ＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴＮの論理積
を、信号＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵＴＩＮＥ＿Ｃ
ＡＬＬとして出力する。

【００９６】この信号＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵ
ＴＩＮＥ＿ＣＡＬＬは、分岐予測機構２２において、サ
ブルーチンコール相当の命令を表すフラグ（サブルーチ
ンコールフラグ）として用いられる。このフラグが論理
“１”のとき、分岐命令実行処理回路２５で実行された
命令はサブルーチンコール相当の命令であると判別され
る。実行された命令がリンクレジスタとして番号“０”
のレジスタを指定していた場合は、このフラグが論理
“０”となり、サブルーチンコール相当の命令ではない
と判別される。

【００９７】また、ＥＸＮＯＲ回路１０１は、図５の信
号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿Ｒ
ＥＧ〈０：３〉と、信号＋ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿
ＳＴＫ０〈０：３〉を比較し、２つの信号の排他的論理
和の否定を出力する。ＯＲ回路１０２は、ＥＸＮＯＲ回
路１０１の出力信号と信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿Ｒ
ＥＧ＿ＥＱ＿Ｅの論理和を出力する。

【００９８】そして、ＡＮＤ回路１０３は、図５の信号
＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿
ＲＴＮと、図９の信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＧ
＿ＶＡＬと、図１０の信号−ＳＢＲＴＮ＿ＢＡＳＳＭ＿
ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤと、ＯＲ回路１０２の出力
信号の論理積を、信号＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵ
ＴＩＮＥ＿ＲＴＮとして出力する。

【００９９】この信号＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵ
ＴＩＮＥ＿ＲＴＮは、分岐予測機構２２において、サブ
ルーチンリターン相当の命令を表すフラグ（サブルーチ
ンリターンフラグ）として用いられる。このフラグが論
理“１”のとき、分岐命令実行処理回路２５で実行され
た命令はサブルーチンリターン相当の命令であると判別
される。この判別動作は、対応する分岐履歴情報がブラ
ンチヒストリ３４やリターンアドレススタック３５に登
録される前に行われる。

【０１００】ＥＸＮＯＲ回路１０１、ＯＲ回路１０２、
およびＡＮＤ回路１０３からなるサブルーチンリターン
判別回路は、図３の比較回路３２に対応する。この判別
回路によれば、ＥＸＮＯＲ回路１０１により、実行され
たサブルーチンリターン相当の命令になり得る命令の分
岐先アドレスレジスタの番号がリンクスタック３３の先
頭エントリと比較され、それらが一致したとき、実行さ
れた命令がサブルーチンリターン相当の命令であると判
別される。

【０１０１】ただし、前述したように、分岐予測機構２
２では、ｂａｓｓｍ命令に対応するｂｓｍ命令をリター
ン相当の命令として扱わないので、信号−ＳＢＲＴＮ＿
ＢＡＳＳＭ＿ＢＳＭ＿ＲＴＮ＿ＶＡＬＩＤにより、ＡＮ
Ｄ回路１０３の出力が抑制されている。

【０１０２】また、慣習的に、番号“１４”のレジスタ
は、サブルーチンリターンにおける分岐先アドレスレジ
スタとして用いられることが多い。そこで、このレジス
タが分岐先アドレスレジスタとして指定された場合は、
信号＋ＳＢＲＴＮ＿ＬＩＮＫ＿ＲＥＱ＿ＥＱ＿Ｅを用い
て、ＥＸＮＯＲ回路１０１の比較結果にかかわらず、実
行された命令をサブルーチンリターン相当の命令とみな
している。

【０１０３】サブルーチンリターン相当の命令であるこ
とを表す分岐先アドレスレジスタの番号として、“１
４”以外の特定の番号が用いられた場合も、図１１と同
様の回路により同様の制御が行われる。

【０１０４】こうして生成されたサブルーチンコールフ
ラグとサブルーチンリターンフラグを用いて、リンクス
タック３３は、図１２のような制御回路によりプッシュ
動作とポップ動作を行う。ここでは、リンクスタック３
３は２つのエントリからなるものとし、入力信号＋ＲＴ
Ｎ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ０〈０：３〉と＋ＲＴＮ
＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ１〈０：３〉は、それぞ
れ、先頭エントリ（エントリ０）と２番目のエントリ
（エントリ１）に保持されたレジスタ番号を表してい
る。

【０１０５】また、入力信号−ＳＢＲＴＮ＿ＬＩＮＫ＿
ＲＥＱ＿ＥＱ＿Ｅは、図１１の信号＋ＳＢＲＴＮ＿ＬＩ
ＮＫ＿ＲＥＱ＿ＥＱ＿Ｅの否定に対応し、入力信号ＢＲ
ＨＩＳ＿ＵＰＤＡＴＥ＿ＴＡＫＥＮは、分岐命令による
分岐が実行され、分岐履歴情報が更新されるときに、論
理“１”となる。

【０１０６】まず、ＡＮＤ回路１１１は、これらの２つ
の信号の論理積を出力する。ＡＮＤ回路１１２は、図１
１のフラグ＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵＴＩＮＥ＿
ＣＡＬＬとＡＮＤ回路１１１の出力信号の論理積を、動
作信号＋ＰＵＳＨ＿ＲＴＮ＿ＳＴＡＣＫ＿ＬＩＮＫ＿Ｒ
ＥＧとして出力する。この信号は、リンクスタック３３
およびリターンアドレススタック３５のプッシュ動作の
指示に用いられ、サブルーチンコール相当の命令が実行
されて分岐履歴情報が更新されるときに、論理“１”と
なる。

【０１０７】また、ＡＮＤ回路１１３は、図１１のフラ
グ＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴＮと
ＡＮＤ回路１１１の出力信号の論理積を、動作信号＋Ｐ
ＯＰ＿ＲＴＮ＿ＳＴＡＣＫ＿ＬＩＮＫ＿ＲＥＧとして出
力する。この信号は、リンクスタック３３およびリター
ンアドレススタック３５のポップ動作の指示に用いら
れ、サブルーチンリターン相当の命令が実行されて分岐
履歴情報が更新されるときに、論理“１”となる。

【０１０８】ここで、リンクレジスタの番号として“１
４”を指定するサブルーチンコール相当の命令と、分岐
先アドレスレジスタの番号として“１４”を指定するサ
ブルーチンリターン相当の命令は、常にコール・リター
ン命令対を形成するものとすると、リンクスタック３３
を用いなくてもこれらの対応関係を抽出することができ
る。

【０１０９】そこで、このような場合にリンクスタック
３３を動作させないように、信号−ＳＢＲＴＮ＿ＬＩＮ
Ｋ＿ＲＥＱ＿ＥＱ＿Ｅを用いて、プッシュ動作およびポ
ップ動作の動作信号を抑制している。これにより、リン
クスタック３３のエントリの浪費が防止され、少ない段
数でも効率的な動作が可能になる。

【０１１０】次に、ＡＮＤ回路１１４は、図５の信号＋
ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＣＡＬＬ＿ＲＴＮ＿ＲＥＧ
〈０：３〉と動作信号＋ＰＵＳＨ＿ＲＴＮ＿ＳＴＡＣＫ
＿ＬＩＮＫ＿ＲＥＧの論理積を出力し、ＡＮＤ回路１１
５は、信号＋ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ１
〈０：３〉と動作信号＋ＰＯＰ＿ＲＴＮ＿ＳＴＡＣＫ＿
ＬＩＮＫ＿ＲＥＧの論理積を出力する。

【０１１１】また、ＯＲ回路１１６は、ＡＮＤ回路１１
４、１１５の出力信号の論理和を、信号＋ＳＥＴ＿ＲＴ
Ｎ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ０〈０：３〉として出力
する。この信号は、リンクスタック３３の先頭エントリ
にセットされるレジスタ番号を表す。

【０１１２】ここで、動作信号＋ＰＵＳＨ＿ＲＴＮ＿Ｓ
ＴＡＣＫ＿ＬＩＮＫ＿ＲＥＧと＋ＰＯＰ＿ＲＴＮ＿ＳＴ
ＡＣＫ＿ＬＩＮＫ＿ＲＥＧが同時に論理“１”になるこ
とはないので、ＯＲ回路１１６は、ＡＮＤ回路１１４、
１１５の出力信号を選択的に出力することになる。した
がって、プッシュ動作の場合は、サブルーチンコール相
当の命令により指定されたリンクレジスタの番号がセッ
トされ、ポップ動作の場合は、リンクスタック３３の２
番目のエントリに保持されたレジスタ番号がセットされ
る。

【０１１３】また、ＡＮＤ回路１１７は、信号＋ＲＴＮ
＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ０〈０：３〉と動作信号＋
ＰＵＳＨ＿ＲＴＮ＿ＳＴＡＣＫ＿ＬＩＮＫ＿ＲＥＧの論
理積を、信号＋ＳＥＴ＿ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿Ｓ
ＴＫ１〈０：３〉として出力する。この信号は、リンク
スタック３３の２番目のエントリにセットされるレジス
タ番号を表し、プッシュ動作の場合は、リンクスタック
３３の先頭エントリに保持されたレジスタ番号に一致す
る。

【０１１４】図１３は、リンクスタック３３内でレジス
タ番号を保持するラッチ回路を示している。図１３にお
いて、入力信号−ＰＵＳＨ＿ＰＯＰ＿ＲＴＮ＿ＬＩＮＫ
＿ＲＥＧ＿ＳＴＫは、プッシュ動作またはポップ動作が
終了したときに論理“１”となる。

【０１１５】ラッチ回路１２１は、図１２の信号＋ＳＥ
Ｔ＿ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ０〈０：３〉を
先頭エントリとしてラッチし、それを図１２の信号＋Ｒ
ＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ０〈０：３〉として出
力する。また、ラッチ回路１２２は、図１２の信号＋Ｓ
ＥＴ＿ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ１〈０：３〉
を２番目のエントリとしてラッチし、それを図１２の信
号＋ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫ１〈０：３〉と
して出力する。

【０１１６】信号−ＰＵＳＨ＿ＰＯＰ＿ＲＴＮ＿ＬＩＮ
Ｋ＿ＲＥＧ＿ＳＴＫが論理“１”となると、これらのエ
ントリへのレジスタ番号の登録が終了し、この信号が論
理“０”になるまで、登録されたレジスタ番号が保持さ
れる。

【０１１７】ところで、前述したｌｐｓｗ命令（複雑命
令）は、サブルーチンコール・リターン命令のいずれに
もなり得るため、コール・リターンの対応関係を崩すも
のと考えられる。あるいはまた、割り込みが発生した場
合、それが割り込み処理の後に元のプログラムに戻らな
い種類の割り込みであれば、やはり、コール・リターン
の対応関係を崩すものと考えられる。

【０１１８】そこで、このような事象（命令や割り込み
等）が発生した場合には、その命令や割り込みの実行時
に、リンクスタック３３とリターンアドレススタック３
５のエントリをすべてクリアして、保持された情報を無
効化する。

【０１１９】図１４は、分岐予測機構２２内の無効化回
路を示している。図１４において、入力信号＋ＭＩＣＲ
Ｏ＿ＰＵＲＧＥ＿ＲＴＮ＿ＡＤＲＳ＿ＳＴＫは、リンク
スタック３３とリターンアドレススタック３５のエント
リをクリアする信号であり、コール・リターンの対応関
係を崩すような命令や割り込みが発生したときに、論理
“１”となる。

【０１２０】ＮＯＲ回路１３１は、図１２の動作信号＋
ＰＵＳＨ＿ＲＴＮ＿ＳＴＡＣＫ＿ＬＩＮＫ＿ＲＥＧと＋
ＰＯＰ＿ＲＴＮ＿ＳＴＡＣＫ＿ＬＩＮＫ＿ＲＥＧ、およ
び信号＋ＭＩＣＲＯ＿ＰＵＲＧＥ＿ＲＴＮ＿ＡＤＲＳ＿
ＳＴＫの論理和の否定を、図１３の信号−ＰＵＳＨ＿Ｐ
ＯＰ＿ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿ＳＴＫとして出力す
る。

【０１２１】したがって、信号＋ＭＩＣＲＯ＿ＰＵＲＧ
Ｅ＿ＲＴＮ＿ＡＤＲＳ＿ＳＴＫが論理“１”となると、
信号−ＰＵＳＨ＿ＰＯＰ＿ＲＴＮ＿ＬＩＮＫ＿ＲＥＧ＿
ＳＴＫが論理“０”となり、図１３のラッチ回路１２
１、１２２に保持されたレジスタ番号がクリアされる。

【０１２２】また、サブルーチンコールに対応する戻り
先、すなわち、サブルーチンコール相当の命令の直後の
命令アドレスに戻らないサブルーチンリターン相当の命
令を認識した場合、ブランチヒストリ３４に、そのサブ
ルーチンリターン相当の命令の戻り先が異なることを示
すフラグを設定することができる。

【０１２３】図１５は、ＲＳＢＲ３６において、このよ
うなフラグを生成する回路を示している。図１５におい
て、入力信号＋Ｄ＿ＢＣは、デコーダ２３によりオペレ
ーションコード“ｂｃ”が検出されたときに、論理
“１”となる。入力信号−Ｄ＿ＤＩＳＰ＿ＥＱ＿０は、
命令により指定されたディスプレイスメントが０でない
ときに、論理“１”となる。

【０１２４】また、入力信号＋Ｄ＿ＢＲ＿ＥＱ＿Ｅ、＋
Ｄ＿ＸＲ＿ＥＱ＿Ｅは、それぞれ、命令により指定され
たベースレジスタ、インデックスレジスタの番号が“１
４”のときに、論理“１”となる。これらの信号は、デ
コーダ２３からＲＳＢＲ３６に出力される。

【０１２５】ＯＲ回路１４１は、信号＋Ｄ＿ＢＲ＿ＥＱ
＿Ｅと＋Ｄ＿ＸＲ＿ＥＱ＿Ｅの論理和を表す信号を出力
し、ＡＮＤ回路１４２は、信号＋Ｄ＿ＢＣと−Ｄ＿ＤＩ
ＳＰ＿ＥＱ＿０、およびＯＲ回路１４１の出力信号の論
理積を、信号＋Ｄ＿ＢＣ＿ＧＩＤＤＹ＿ＲＴＮとして出
力する。

【０１２６】また、ラッチ回路１４３は、ＯＲ回路１４
１からの信号＋Ｄ＿ＢＣ＿ＧＩＤＤＹ＿ＲＴＮをラッチ
し、信号＋ＲＳＢＲ＿ＢＣ＿ＧＩＤＤＹ＿ＲＴＮとして
出力する。この信号は、対応するＲＳＢＲ３６が有効で
ある間、ラッチ回路１４３に保持され、サブルーチンリ
ターン相当の命令の戻り先が異なることを示すフラグと
して用いられる。

【０１２７】このフラグ＋ＲＳＢＲ＿ＢＣ＿ＧＩＤＤＹ
＿ＲＴＮは、信号＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＢＣ＿
ＧＩＤＤＹ＿ＲＴＮとして分岐予測機構２２に送出さ
れ、図１６に示すように、ブランチヒストリ３４のエン
トリのフラグＧＩＤＤＹ ＲＴＮに設定される。

【０１２８】図１６のブランチヒストリ３４のエントリ
には、フラグＧＩＤＤＹ ＲＴＮ以外に、分岐命令アド
レスＩＡＲ、分岐先アドレスＴＩＡＲ、およびフラグＣ
ＡＬＬ、ＲＴＮが格納されている。フラグＣＡＬＬ、Ｒ
ＴＮは、それぞれ、サブルーチンコールフラグ、サブル
ーチンリターンフラグに対応する。

【０１２９】例えば、ディスプレイスメントｄが０でな
いような分岐命令“ｂｃ ｍ．ｄ（１４）”がデコード
された場合、信号＋Ｄ＿ＢＣ＿ＧＩＤＤＹ＿ＲＴＮが論
理“１”となり、フラグ＋ＲＳＢＲ＿ＢＣ＿ＧＩＤＤＹ
＿ＲＴＮが立つ。したがって、ブランチヒストリ３４に
この分岐命令が登録されたとき、対応するフラグＧＩＤ
ＤＹ ＲＴＮに論理“１”が格納される。

【０１３０】予測回路３１による分岐予測時に、このフ
ラグＧＩＤＤＹ ＲＴＮが立っていた場合、リターンア
ドレススタック３５はリターン命令を予測したときと同
様のポップ動作を行うが、予測回路３１は、リターンア
ドレススタック３５からポップされた分岐先アドレスで
はなく、ブランチヒストリ３４に登録された分岐先アド
レスを、予測分岐先アドレスとして出力する。したがっ
て、ブランチヒストリ３４により予測された分岐先の命
令フェッチが行われ、リターンアドレススタック３５に
よる予測結果は廃棄される。

【０１３１】上述した実施形態においては、リンクスタ
ック３３に登録されたリンクレジスタの番号と、実行さ
れた（実行される）命令の分岐先アドレスレジスタの番
号を比較することで、その命令がサブルーチンリターン
相当の命令であるか否かを判別している。これ以外の他
の実施形態として、リンクスタック３３を用いず、リタ
ーンアドレススタック３５に登録されている戻り先アド
レスと、実行された（実行される）命令の分岐先アドレ
スを比較することで、同様の判別を行うことも考えられ
る。

【０１３２】この方法では、上述したｂｃ命令等のよう
に、戻り先がコール命令の直後とならないリターン相当
の命令が出現すると、認識されるコール・リターン対の
対応関係が崩れてしまい、リターンアドレススタック３
５の本来の性能が発揮できない。しかし、リンクスタッ
ク３３を新たに設ける必要がないというメリットがあ
る。

【０１３３】図１７は、分岐予測機構２２内でこのよう
な判別を行う回路を示している。図１７において、信号
＋ＢＲＨＩＳ＿ＵＰＤＡＴＥ＿ＴＩＡＲは、サブルーチ
ンリターン相当の命令になり得る命令の分岐先アドレス
を表し、ＲＳＢＲ３６から送出される。

【０１３４】比較回路１５１は、この信号＋ＢＲＨＩＳ
＿ＵＰＤＡＴＥ＿ＴＩＡＲをリターンアドレススタック
３５の先頭エントリ（エントリ０）と比較し、それらが
一致すると論理“１”の信号を出力する。ここでは、リ
ターンアドレススタック３５は、ｎ段のスタックとして
示されている。ＡＮＤ回路１５２は、図５の信号＋ＢＲ
ＨＩＳ＿ＵＰＤＡＴＥ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴＮ
と比較回路１５１の出力信号の論理積を、図１２の信号
＋ＢＲ＿ＣＯＭＰ＿ＳＵＢＲＯＵＴＩＮＥ＿ＲＴＮとし
て出力する。

【０１３５】図１７の判別回路は、図１１に示したサブ
ルーチンリターン相当の命令の判別回路の代用となり、
リンクスタック３３のエントリを参照しなくても、サブ
ルーチンリターンフラグを生成することができる。した
がって、この場合、リンクスタック３３は不要となる。

【０１３６】以上説明した実施形態においては、主とし
て、リンクスタック３３およびリターンアドレススタッ
ク３５を２段のスタックとしているが、任意の段数のス
タックを用いた場合も、同様の制御を行うことができ
る。また、レジスタ番号や命令アドレス以外にも、サブ
ルーチンの戻り先アドレスを指定する任意の情報を比較
することで、サブルーチンコール・リターン命令対を認
識することができる。

【０１３７】

【発明の効果】本発明によれば、リターンアドレススタ
ック等の分岐予測機構を有する情報処理装置において、
正しいサブルーチンコール・リターン命令対を動的に抽
出することができる。したがって、分岐予測機構におけ
るコール・リターン対の対応関係のズレが防止され、サ
ブルーチンリターン相当の命令の分岐予測の精度が向上
する。

【図面の簡単な説明】

【図１】本発明の分岐予測装置の原理図である。

【図２】命令コードを示す図である。

【図３】命令処理装置の構成図である。

【図４】リンクスタックとリターンアドレススタックの
対応関係を示す図である。

【図５】命令処理装置で用いられる信号を示す図であ
る。

【図６】第１の判別回路を示す図である。

【図７】登録回路を示す図である。

【図８】選択回路を示す図である。

【図９】第１の識別回路を示す図である。

【図１０】第２の識別回路を示す図である。

【図１１】第２の判別回路を示す図である。

【図１２】制御回路を示す図である。

【図１３】ラッチ回路を示す図である。

【図１４】無効化回路を示す図である。

【図１５】フラグ生成回路を示す図である。

【図１６】ブランチヒストリに登録されるエントリを示
す図である。

【図１７】第３の判別回路を示す図である。

【図１８】サブルーチンコール・リターン命令対を示す
図である。

【符号の説明】

１ 格納手段 ２ 比較手段 ３ 識別手段 ４ スタック手段 ５ プッシュ手段 ６ リターンアドレススタック手段 １１ オペレーションコード １２、１３ オペランド ２１ 命令フェッチ回路 ２２ 分岐予測機構 ２３ デコーダ ２４ 分岐先アドレス生成回路 ２５ 分岐命令実行処理回路 ２６ 命令実行完了処理回路 ３１ 予測回路 ３２、１５１ 比較回路 ３３ リンクスタック ３５ リターンアドレススタック ３６ ＲＳＢＲ ４１、６１、６２、８１、９１、９２、１０３、１１
１、１１２、１１３、１１４、１１５、１１７、１４
２、１５２ ＡＮＤ回路 ４２、４３、６３、８２、１０２、１１６、１４１ Ｏ
Ｒ回路 ５１、５２、８３、１２１、１２２、１４３ ラッチ回
路 ７１、８４ ＮＡＮＤ回路 １０１ ＥＸＮＯＲ回路 １３１ ＮＯＲ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 愛一郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B013 BB02 BB17 5B033 AA02 AA13 CA04 CA09 DA16 DB06 DE07 EA09

Claims (15)

【特許請求の範囲】
1. 【請求項１】 サブルーチンコール相当の命令が検出さ
   れたとき、サブルーチンの戻り先アドレスを指定する情
   報を格納する格納手段と、 サブルーチンリターン相当の命令になり得る命令が検出
   されたとき、該サブルーチンリターン相当の命令になり
   得る命令の分岐先アドレスを指定する情報と、前記格納
   手段に格納された前記戻り先アドレスを指定する情報と
   を比較し、比較結果を出力する比較手段と、 前記比較結果に基づいて、前記サブルーチンコール相当
   の命令に対応するサブルーチンリターン相当の命令を識
   別する識別手段とを備えることを特徴とする分岐予測装
   置。
2. 【請求項２】 前記格納手段は、前記サブルーチンコー
   ル相当の命令により指定されたリンクレジスタのレジス
   タ番号を、前記戻り先アドレスを指定する情報として格
   納することを特徴とする請求項１記載の分岐予測装置。
3. 【請求項３】 前記格納手段は、前記サブルーチンの戻
   り先アドレスを、前記戻り先アドレスを指定する情報と
   して格納することを特徴とする請求項１記載の分岐予測
   装置。
4. 【請求項４】 サブルーチンの戻り先アドレスを指定す
   る情報を格納するスタック手段と、 サブルーチンコール相当の命令が検出されたとき、前記
   戻り先アドレスを指定する情報を前記スタック手段にプ
   ッシュするプッシュ手段と、 サブルーチンリターン相当の命令になり得る命令が検出
   されたとき、該サブルーチンリターン相当の命令になり
   得る命令の分岐先アドレスを指定する情報と、前記スタ
   ック手段の先頭エントリに格納された前記戻り先アドレ
   スを指定する情報とを比較し、比較結果を出力する比較
   手段と、 前記比較結果に基づいて、前記サブルーチンコール相当
   の命令に対応するサブルーチンリターン相当の命令を識
   別する識別手段とを備えることを特徴とする分岐予測装
   置。
5. 【請求項５】 前記プッシュ手段は、前記サブルーチン
   コール相当の命令により指定されたリンクレジスタのレ
   ジスタ番号を、前記戻り先アドレスを指定する情報とし
   て前記スタック手段にプッシュし、前記比較手段は、前
   記サブルーチンリターン相当の命令になり得る命令によ
   り指定された分岐先アドレスレジスタのレジスタ番号
   と、前記スタック手段の先頭エントリに格納されたレジ
   スタ番号とを比較し、前記識別手段は、比較された２つ
   のレジスタ番号が一致したとき、該サブルーチンリター
   ン相当の命令になり得る命令を、前記サブルーチンリタ
   ーン相当の命令であると識別することを特徴とする請求
   項４記載の分岐予測装置。
6. 【請求項６】 前記識別手段は、前記分岐先アドレスレ
   ジスタのレジスタ番号が特定のレジスタに対応すると
   き、前記比較結果にかかわらず、前記サブルーチンリタ
   ーン相当の命令になり得る命令を、前記サブルーチンリ
   ターン相当の命令であると識別することを特徴とする請
   求項５記載の分岐予測装置。
7. 【請求項７】 前記プッシュ手段は、前記リンクレジス
   タのレジスタ番号が特定のレジスタに対応するとき、該
   リンクレジスタのレジスタ番号を前記スタック手段にプ
   ッシュしないことを特徴とする請求項５記載の分岐予測
   装置。
8. 【請求項８】 前記識別手段が、前記サブルーチンリタ
   ーン相当の命令になり得る命令を前記サブルーチンリタ
   ーン相当の命令であると識別し、該サブルーチンリター
   ン相当の命令による分岐が実行されたとき、前記スタッ
   ク手段をポップするポップ手段をさらに備えることを特
   徴とする請求項４記載の分岐予測装置。
9. 【請求項９】 分岐予測のための分岐履歴情報を格納す
   る予測手段をさらに備え、前記比較手段は、該分岐履歴
   情報が該予測手段に登録されるとき、前記分岐先アドレ
   スを指定する情報と前記戻り先アドレスを指定する情報
   とを比較することを特徴とする請求項１記載の分岐予測
   装置。
10. 【請求項１０】 サブルーチンコールとサブルーチンリ
    ターンの対応関係を崩す可能性がある事象が発生したと
    き、前記格納手段に格納された情報を無効化する手段を
    さらに備えることを特徴とする請求項１記載の分岐予測
    装置。
11. 【請求項１１】 分岐予測のための分岐履歴情報を格納
    する予測手段をさらに備え、前記サブルーチンコール相
    当の命令の直後の命令アドレスに戻らないサブルーチン
    リターン相当の命令が検出されたとき、検出されたサブ
    ルーチンリターン相当の命令の戻り先が異なることを示
    すフラグを該予測手段に設定する設定手段をさらに備え
    ることを特徴とする請求項１記載の分岐予測装置。
12. 【請求項１２】 前記予測手段は、前記サブルーチンの
    戻り先アドレスを格納するリターンアドレススタック手
    段を含み、分岐予測時に前記フラグが認識された場合、
    該リターンアドレススタック手段をポップし、ポップさ
    れた戻り先アドレスを予測分岐先として用いないことを
    特徴とする請求項１１記載の分岐予測装置。
13. 【請求項１３】 分岐予測のための分岐履歴情報を格納
    する予測手段と、該予測手段に登録されていないサブル
    ーチンコール相当の命令が検出されたとき、所定のフラ
    グをセットし、該登録されていないサブルーチンコール
    相当の命令に対応するサブルーチンリターン相当の命令
    が検出されたとき、該所定のフラグをリセットして、該
    予測手段では該対応するサブルーチンリターン相当の命
    令をサブルーチンリターン相当の命令とは認識しないよ
    うな制御を行う手段とをさらに備えることを特徴とする
    請求項１記載の分岐予測装置。
14. 【請求項１４】 サブルーチンコール相当の命令が検出
    されたとき、サブルーチンの戻り先アドレスを格納する
    リターンアドレススタック手段と、 サブルーチンリターン相当の命令になり得る命令が検出
    されたとき、該サブルーチンリターン相当の命令になり
    得る命令の分岐先アドレスと、前記リターンアドレスス
    タック手段に格納された前記戻り先アドレスとを比較
    し、比較結果を出力する比較手段と、 前記比較結果に基づいて、前記サブルーチンコール相当
    の命令に対応するサブルーチンリターン相当の命令を識
    別する識別手段とを備えることを特徴とする分岐予測装
    置。
15. 【請求項１５】 サブルーチンコール相当の命令が検出
    されたとき、サブルーチンの戻り先アドレスを指定する
    情報を登録し、 サブルーチンリターン相当の命令になり得る命令が検出
    されたとき、該サブルーチンリターン相当の命令になり
    得る命令の分岐先アドレスを指定する情報と、登録され
    ている前記戻り先アドレスを指定する情報とを比較し、 前記分岐先アドレスを指定する情報と前記戻り先アドレ
    スを指定する情報が一致すれば、前記サブルーチンリタ
    ーン相当の命令になり得る命令を、前記サブルーチンコ
    ール相当の命令に対応するサブルーチンリターン相当の
    命令であると識別し、 前記分岐先アドレスを指定する情報と前記戻り先アドレ
    スを指定する情報が一致しなければ、前記サブルーチン
    リターン相当の命令になり得る命令を、前記サブルーチ
    ンコール相当の命令に対応するサブルーチンリターン相
    当の命令ではないと識別し、 識別結果を用いて分岐予測を行うことを特徴とする分岐
    予測方法。