JPH08292887A

JPH08292887A - 命令の分岐方法およびプロセッサ

Info

Publication number: JPH08292887A
Application number: JP8058296A
Authority: JP
Inventors: Kentaro Shimada; 健太郎島田; Makoto Hanawa; 誠花輪; Kazumichi Yamamoto; 一道山本; Kenji Kaneko; 憲二金子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-02-24
Filing date: 1996-02-21
Publication date: 1996-11-05

Abstract

(57)【要約】【課題】プログラムのコンパイル時に生成される分岐
予約命令を用いて、パイプライン化されたプロセッサで
の命令の分岐動作を効率化することにある。【解決手段】分岐元アドレスと分岐先アドレスの複数
の組を保持する分岐アドレススタック（以下、スタッ
ク）10と、現在の命令フェッチアドレスを保持するプロ
グラムカウンタ（ＰＣ）12と、スタック10の保持する最
新の組の内の分岐元アドレスとＰＣ12の値とを比較する
比較器11と、比較の結果が一致のときに命令フェッチア
ドレスをＰＣ12の値からスタック10の保持する最新の組
の内の分岐先アドレスに切り替えるセレクタ14を備えた
プロセッサで、命令列中の分岐点に先立って、分岐予約
命令によりスタック10に分岐先アドレスと分岐元アドレ
スの組を予約しておき、命令の読み込みが分岐点に達し
たならば速やかに次の命令読み込みアドレスを分岐先に
切り替えることで、分岐動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサに関
し、特に命令の読み出しと命令の実行がパイプライン化
されて並列に行われるプロセッサに適する命令の分岐方
法とそのための装置に関するものである。

【０００２】

【従来の技術】まず、従来のパイプライン化されたプロ
セッサにおける分岐動作について述べる。なお、ここで
述べる従来のパイプライン化されたプロセッサにおける
分岐動作については、文献「ＣｏｍｐｕｔｅｒＡｒｃ
ｈｉｔｅｃｔｕｒｅ：ＡＱｕａｎｔａｔｉｖｅＡｐ
ｐｒｏａｃｈ」（ＤａｖｉｄＡ．Ｐａｔｔｅｒｓｏｎ
ａｎｄＪｏｈｎＬ．Ｈｅｎｎｎｅｓｓｙ、Ｍｏｒｇ
ａｎＫａｕｆｍａｎｎＰｕｂｌｉｓｈｅｒｓ、Ｉｎ
ｃ．、１９９０）で、特に６章においてよくまとめられ
ている。一般的なパイプライン化されたプロセッサで
は、高速化のために、命令の実行とこれに後続する命令
の読み込みが並列に行われている。しかし分岐命令が実
行されてかつ分岐が生じる時には、分岐命令に後続する
命令は実行されないので、その読み込みは無駄になる。
更に従来では、分岐命令の実行の結果初めて分岐先が定
まるので、分岐先の命令の読み込みが行えるようになる
までには時間がかかる。パイプライン化されたプロセッ
サでは、このように分岐命令においてパイプラインによ
る命令の読み込みと実行の並列動作が不可となるので、
大きく性能を落とす要因となっていた。

【０００３】そこで従来では、分岐命令に続く後続命令
を１命令だけそのまま実行することによって、後続命令
の読み込みを有効に利用しようとする方策が採られてい
た。これは、見かけ上分岐が生じるのが分岐命令の次の
命令の後に遅れるように見えることから、遅延分岐方式
と呼ばれる。プロセッサの回路方式を工夫すれば、更に
分岐先アドレスの計算も後続命令を読み込んでいる間に
行うことが可能であり、そのように構成すれば、後続命
令の次に続けて分岐先の命令の読み込みを行うことも出
来る。このようにすることによってパイプライン化され
たプロセッサにおいても分岐動作を効率良く行おうとし
ていた。

【０００４】ところが、オペレーティング・システムな
どプロセスの管理を行うようなプログラムでは、分岐先
アドレスの計算をレジスタ等の値を用いて動的に行う分
岐命令が用いられている。しかし、このような複雑な分
岐先アドレスの計算を行うと、後続命令をたかだか１命
令読み込んでいる時間では計算が終了しないと言うこと
も生じる。また分岐命令につづいて実行される後続命令
１命令は、特にその分岐命令が条件分岐命令の時は分岐
の生起／不生起に関わらず実行できることが条件とな
る。しかし、そのような命令を常に見付けることは、プ
ログラムの性質にもより、完全にはできないことが多
い。

【０００５】さらに、近年では高性能化のために、一つ
のプロセッサ内に複数の命令実行パイプラインを用意
し、複数の命令を同時に読み込んで並列に実行させる、
スーパースカラ方式やＶＬＩＷ（ＶｅｒｙＬｏｎｇ
ＩｎｓｔｒｕｃｔｉｏｎＷｏｒｄ）方式と呼ばれる命
令単位の並列実行方式を採るプロセッサも多くなって来
ている。このようなプロセッサでは、分岐命令とそれに
後続する命令がしばしば同時に読み込まれてしまうの
で、遅延分岐方式のように後続命令の読み込み時間で分
岐命令の実行時間を隠すことができない。結果として、
分岐命令（を含む複数命令）の読み込みから次に実行す
べき分岐先の命令を読み込めるようになるまでの時間が
顕著に現われてしまい、このような命令単位の並列実行
方式を採るプロセッサにおける大きな問題となってい
た。

【０００６】このような問題に対する従来の解決策は、
分岐予測方式である。これには、静的な分岐予測と動的
な分岐予測の二つの基本方式がある。静的な分岐予測で
は、分岐命令のタイプと分岐先が前方か後方かなどの静
的な情報によって分岐が起こるかどうかを予測する。動
的な分岐予測では、その分岐命令で過去に分岐したかど
うかの履歴をある程度記録しておき、その履歴に基づい
て一定のアルゴリズムで次に分岐が起こるかどうかを予
測する。プロセッサ内の命令の読み込み部では、読み込
んだ（複数）命令中に分岐命令があるかどうかを検出す
る。分岐命令があった場合には、分岐予測の結果に従っ
て次に読み込む命令を後続の命令にするか分岐先の命令
にするかを決定する。この命令読み込み部における分岐
命令の検出は、すぐ次の命令読み込みに間に合うように
充分素早く行う必要がある。従来の分岐予測方式では、
分岐命令があったアドレスをその分岐先アドレスと組に
して記録しておく、内容（の一部）での検索が可能な連
想メモリを用いたテーブルを用意するという方法を採っ
ている。即ち、それぞれの分岐命令の初回の実行でその
分岐命令が置かれていたアドレスをその実行の結果得ら
れる分岐先アドレスと共に記録しておき、新しく命令を
読む込む度にそのアドレスが記録されていないかどうか
そのテーブルを検索する。このようにすることによっ
て、それぞれの分岐命令が２回目以降、早期に検出で
き、分岐先のアドレスも得ることができる。またテーブ
ルには分岐命令の置かれているアドレス及び分岐先のア
ドレスと組にして、その分岐命令の過去の分岐発生の履
歴に関する情報を記録しておけば、分岐予測に関する機
構も同時に実装することが可能である。

【０００７】このように従来では分岐予測方式によっ
て、パイプライン化されたプロセッサで分岐をさらに効
率化しようとしていた。しかし、従来では分岐命令の初
めの実行によってその分岐命令の置かれているアドレス
と分岐先のアドレスを登録するので、初回の実行は常に
予測ができない。また登録するテーブルも限られた大き
さであり、多数の分岐命令が存在するときはＬＲＵ（Ｌ
ｅａｓｔＲｅｃｅｎｔｌｙＵｓｅｄ）など一定のア
ルゴリズムで入れ替えを行わなければならない。入れ替
えの結果追い出された分岐命令は、再び予測不可とな
る。またさらに大きな問題としては、分岐予測の精度が
ある。即ち、分岐予測方式では、実際の分岐命令の実行
に先だってあくまで予測をするだけであるので、予測が
はずれることも充分有り得る。このような予測の精度
は、先に述べたような分岐予測の方法にもよるが、実行
するプログラムの性質にもよる。即ち、実行する度に毎
回分岐の生起／不生起が変化するような分岐命令を含む
ようなプログラムでは、予測の精度を上げることは非常
に困難である。予測がはずれた場合には、予測の結果に
基づいて読み込んでいた命令を一旦すべて取り消して、
元の分岐点まで戻って命令の読み込みからやり直さなけ
ればならない。その結果、予測しなかった場合よりもか
えって余分な時間がかかる場合も多い。

【０００８】

【発明が解決しようとする課題】本発明は、分岐先の決
定は多くの場合、プログラムのコンパイル時に予め静的
に、あるいはサブルーチンからの戻り（リターン）など
のように動的に決定される場合にも、命令列中で分岐を
しなければならない分岐点に充分先立って決定できるこ
とに着目し、前述した問題点を解消しようとするもので
ある。本発明の目的は、プログラムのコンパイル時に生
成される分岐予約命令によって、パイプライン化された
プロセッサで命令の読み込みと命令の実行が並列に行わ
れていても、効率良く分岐を行う方法およびプロセッサ
を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、プロセッサにおける命令の分岐方法であ
り、分岐予約命令の実行に応じて該分岐予約命令が指定
する分岐元のアドレスと分岐先のアドレスを予約するス
テップと、命令の読み込みを行うアドレスが前記予約し
た分岐元のアドレスに達したか否か比較判定するステッ
プと、前記比較判定の結果、前記命令の読み込みを行う
アドレスが前記予約した分岐元のアドレスに達したと
き、該命令の読み込みを行うアドレスを前記予約した分
岐先のアドレスに切り替えるステップからなるようにし
ている。さらに、前記分岐予約命令が複数個順次実行さ
れたとき、前記分岐予約命令が指定する分岐元のアドレ
スと分岐先のアドレスを予約するステップを複数回繰り
返すことにより複数の分岐を予約し、前記比較判定する
ステップにおいては、前記予約された複数の分岐の内最
も最近に予約された分岐元のアドレスを選択して前記比
較判定をするようにしている。さらに、分岐予約命令の
実行により分岐元のアドレスと分岐先のアドレスの予約
が行われた後で分岐が行なわれる前記分岐元のアドレス
に達する前に前記分岐の予約を条件的に取り消す命令が
配置されている場合、該分岐予約命令を条件的に取り消
す命令の読み出しに応じて前記予約した分岐元のアドレ
スと分岐先のアドレスを条件的に取り消すステップを設
けることにより命令の条件付き分岐を行なうようにして
いる。また、命令読み込み手段と、少なくとも一つの命
令解読手段と、少なくとも一つの命令実行手段を備え、
前記命令読み込み手段と命令解読手段と命令実行手段が
並列に動作可能なプロセッサにおいて、前記命令読み込
み手段は、命令の読み込みを行うアドレスを保持するプ
ログラム・カウンタと、分岐予約命令が実行されたとき
該分岐予約命令が指定する分岐元のアドレスと分岐先の
アドレスの組を格納保持する分岐アドレス組保持手段
と、前記プログラム・カウンタの保持する値と前記分岐
アドレス組保持手段の保持する分岐アドレス組の内の分
岐元のアドレスとを比較する比較手段と、前記比較手段
による比較の結果が一致を示すとき、前記プログラム・
カウンタの保持する値を前記分岐アドレス組保持手段の
保持する分岐アドレス組の内の分岐先アドレスの値に切
り替えて出力する切り替え手段を備え、命令の読み込み
を行うアドレスが分岐予約命令の指定した分岐元のアド
レスと一致したとき、分岐予約命令が指定した分岐先の
アドレスの命令へ分岐を行うようにしている。さらに、
前記分岐アドレス組保持手段は、分岐先アドレスと分岐
元アドレスの組を複数保持でき、前記比較手段は、前記
分岐アドレス組保持手段に保持された分岐アドレス組の
内の最新の組を選択し、該選択した組の分岐元のアドレ
スの値と前記プログラム・カウンタの保持する値とを比
較するようにしている。さらに、前記分岐アドレス組保
持手段は、前記命令実行手段からの取り消し信号を受け
て該取り消し信号の指定する分岐元のアドレスと分岐先
のアドレスの組を消去する手段を備えるようにしてい
る。

【００１０】

【実施例】本発明の実施例を図によって説明する。図１
は、本発明の一実施例を図示したものである。本発明は
プロセッサの、特に命令フェッチ（読み込み）アドレス
生成部において実施されるので、図１では命令フェッチ
アドレス生成部に限って示してある。プロセッサ全体の
構成については、一例を図２に掲げておく。図１では、
命令実行部で分岐予約命令が実行されることにより、分
岐元アドレスと分岐先アドレスが分岐アドレススタック
１０に登録される。上記分岐予約命令はプログラムのコ
ンパイル時に予め作成され、分岐点に充分先立って命令
列中に配置される。すなわち、分岐点における分岐先の
決定は、多くの場合、予め「静的」＝「プログラムのコ
ンパイル時」に或いはサブルーチンからの戻り（リター
ン）などのように動的に決定される場合にも、命令列中
で分岐をしなければならない分岐点に充分先立って行な
うことができる。そして、コンパイル時に分岐元アドレ
スと分岐先アドレスを指定する分岐予約命令が分岐点に
充分先立って命令列中に配置される。命令フェッチへは
通常はプログラムカウンタ（ＰＣ）１２より命令読み込
みアドレスがフェッチアドレス１０１のパスへ出力され
ている。また、一回の命令読み込みごとに次の命令読み
込みアドレスがインクリメンタ（“＋１”加算器）１３
より計算されて、プログラムカウンタ１２に書き戻され
る。プログラムカウンタ１２の出力は、また比較器１１
にも入力され、分岐アドレススタック１０に登録されて
いる分岐元アドレスと一致していないかどうか、比較さ
れている。図１の例では、分岐アドレススタック１０に
は複数の分岐元アドレスと分岐先アドレスの組が登録可
能であり、その中で最新の組が選ばれて、その分岐元ア
ドレスが比較器１１に入力されている。比較器１１で一
致が検出されると、分岐アドレススタック１０に登録さ
れたその組の分岐先アドレスが取り出されセレクタ１４
によりフェッチアドレス１０１のパスへ出力されて、命
令フェッチに用いられる。該分岐先アドレスが分岐アド
レススタック１０から取り出されると、この分岐先アド
レスと分岐元アドレスの組が分岐アドレススタック１０
から消去され、上の段に格納されていた組が最新の組と
なる。また同時に、分岐先アドレスがインクリメンタ１
３を通してプログラムカウンタ１２に書き戻されるの
で、分岐先アドレスから以後再び連続して命令を読み込
むことが可能となる。

【００１１】図２では、プロセッサ１と主記憶２につい
て示してある。プロセッサ１では、図１のような構成を
取る命令フェッチアドレス生成部２１を持つほかに、読
み込んだ命令を解読する命令デコード部２２、解読結果
に従って命令を実行する命令実行部２３、及びプロセッ
サ内でデータを蓄えるレジスタファイル２４を備えてい
る。また主記憶２は、プロセッサ１の外の記憶要素であ
り、プロセッサ１とは、フェッチアドレス１０１、フェ
ッチ命令２０２、データアドレス２０３、書き込みデー
タ２０４、読み出しデータ２０５の各データパスによっ
て接続されている。主記憶２は、まず、フェッチアドレ
ス１０１のパスに出力された命令アドレスに従って記憶
されている命令をフェッチ命令２０２のパスに返す。ま
たデータアドレス２０３に出力されたデータアドレスに
従って書き込みデータ２０４のパスに出力されたデータ
を記録したり、読み出しデータ２０５のパスに記憶され
たデータを出力したりする。この主記憶２にはキャッシ
ュを含んでいても良い。主記憶２よりフェッチ命令２０
２のパスに読み出された命令は、フェッチアドレス１０
１による命令アドレスと共に命令デコード部２２に送ら
れる。命令デコード部２２では、命令を解読して解読結
果を命令実行部２３に送ると同時にレジスタファイル２
４より必要なレジスタの内容を読み出して、同じく命令
実行部２３に送る。命令実行部２３では、送られた命令
解読結果及びレジスタの内容を用いて命令を実行し、実
行結果をレジスタファイル２４に書き戻したり、主記憶
２５に対してデータの読み出し／書き込みを行ったりす
る。特に分岐予約命令の時には、実行の結果定まる分岐
元アドレスと分岐先アドレスの値をそれぞれ分岐元アド
レス２０６、分岐先アドレス２０７のパスに出力し、命
令フェッチアドレス生成部２１に送る。図２では、以上
のような命令フェッチアドレス生成部２１、命令デコー
ド部２２、及び命令実行部２３の動作は並列に行われて
いるものとする。即ち、これによって命令の処理がパイ
プライン化されている。

【００１２】図３は、命令フェッチアドレス生成部２１
についての、本発明の別の実施例である。図３では、分
岐アドレスレジスタ３０に一組だけの分岐元アドレス及
び分岐先アドレスの値が保持されている。また命令実行
部からは、図１の実施例では分岐元アドレスと分岐先ア
ドレスの設定信号だけであったが、図３の例ではそれに
加えて設定取り消し信号も備えられている。分岐先アド
レスが分岐アドレスレジスタ３０から取り出されると、
この分岐先アドレスの組、すなわち分岐先アドレスと分
岐元アドレス、が分岐アドレスレジスタ３０から消去さ
れることは図１の場合と同様である。命令実行部におい
て条件取り消し命令が実行され、その条件取り消し命令
で指定された条件（例えば、フラグＡ＝１）が成立して
いると、この設定取り消し信号が出力され、これにより
分岐アドレスレジスタ３０に一旦登録されていた分岐元
アドレスと分岐先アドレスが取り消されて無効となる。
これにより条件分岐の処理を実現している。その他の比
較器１１、プログラムカウンタ１２、インクリメンタ１
３、セレクタ１４の構成は図１と同じである。

【００１３】図８は、さらに別の実施例であり、図１に
示す構成に図３に示す設定取り消し信号を備えたもので
ある。この設定取り消し信号により分岐アドレススタッ
ク１０の最下段の組、すなわち最新の予約の組、を取り
消すようにしている。なお、分岐アドレススタック１０
に設定された複数の予約の組の内どれを取り消すかを指
定するようにしてもよい。

【００１４】図４は、分岐予約命令の例および分岐の予
約を取り消す命令の例である。図４（ａ）は最も基本的
な分岐予約命令の形式であり、分岐元アドレス（ｆｒｏ
ｍ＿ａｄｄｒ）、及び分岐先アドレス（ｔｏ＿ａｄｄ
ｒ）の二つを命令中で値を指定する即値オペランドとし
て持つ。この二つの即値オペランドの内のどちらか、あ
るいは両方とも、現在のプログラムカウンタの値からの
相対値としても良い。相対値によるアドレス計算が必要
であれば、例えば図２の例では命令実行部２３で計算さ
せることができる。

【００１５】図４（ｂ）は他の分岐予約命令の形式であ
り、図４（ａ）に対し、分岐先アドレスをレジスタ（ｒ
ｅｇ）の内容で指定できるにようにした例である。この
命令が実行されると、上記レジスタ（ｒｅｇ）の内容を
参照して、分岐先アドレスを求め、命令で指定された分
岐元アドレスと求められた分岐先アドレスを組として分
岐アドレススタックあるいは分岐アドレスレジスタに設
定する。このような命令形式は、サブルーチンからの戻
り（リターン）など、実行時に動的に分岐先が決まる場
合や、図４（ａ）では二つの即値に対して、（コンパイ
ラにより機械語を生成する際の）命令のエンコードに必
要なビット数が不足して充分大きな値を設定できない場
合にも有効である。

【００１６】図４（ｃ）は、一旦予約した分岐を条件的
に取り消す命令の例である。これを図４（ａ）または
（ｂ）のような分岐予約命令と組み合わせれば、条件分
岐の処理を実現できる。対象とするプロセッサで図８の
実施例のように同時に複数の分岐予約ができる場合に
は、どの予約を取り消すのかも指定する必要があるが、
ここでは図８の説明で述べたように、常に最新の予約の
組を取り消すと定める。そのため図４（ｃ）では、取り
消すための条件のみを命令中のｃｏｎｄｉｔｉｏｎで指
定する形式となっている。すなわち、条件として、例え
ば、フラグＡ＝１を指定すれば、フラグＡ＝１が成立し
ている場合、設定取り消し信号が分岐アドレススタック
１０に与えられ、最新の予約の組が強制的に取り消され
る。このように複数の組から最新のものを選ぶ機能は、
図１のような実施例では、比較器１１に供給する分岐元
アドレスをどの組から選ぶか決定されている際に用いら
れるものであるので、これを取り消す組の選択にも利用
することが可能である。

【００１７】図４（ｄ）は、一旦予約した分岐を条件的
に取り消す命令の別の例である。これは、指定された二
つのレジスタ％ａ及び％ｂの内容を比較し、更にｃｏｎ
ｄｉｔｉｏｎで指定した条件が成立していれば、図４
（ｃ）と同じく最も最近に予約された分岐を取り消す。
この命令は、条件分岐の処理によく現われる比較を行う
命令と、図４（ｃ）にあるような取り消す条件のみを指
定する条件付き取り消し命令との融合命令である。この
ような命令を設けることにより、特に図４（ｃ）のよう
な予約した分岐を取り消すための命令を別個に実行する
必要がなくなり、命令数が削減される。また図４（ｄ）
では、命令で指定しなければならないオペランドは比較
の対象となるレジスタ二つと、分岐を取り消すための条
件の計三つであり、簡単であるので、命令のエンコード
にも難点はない。もし、命令のエンコードに難点が予想
されるような複雑な条件を指定するなど、図４（ｄ）の
ように一命令で実現するには複雑な実施を行う場合に
は、図４（ｃ）のような条件のみを指定する分岐取り消
し命令と、通常の比較命令などを組み合わせて行えばよ
い。

【００１８】次に本発明を、従来の分岐方式と比較して
みる。図５は、本発明による分岐予約を行うプロセッサ
と、従来のプロセッサでの条件分岐を行う命令列の例で
ある。まず、図５（ａ）にＣ言語による条件処理の例を
掲げる。図中指定された条件（ａ＝＝ｂ）が成立すると
ｔｈｅｎ部が、不成立の時にはｅｌｓｅ部が実行され
る。図５（ａ）のような条件分岐の処理を従来の分岐命
令を持つプロセッサの命令列で実現した例が図５（ｂ）
である。図５（ｂ）では、変数ａ及びｂの値が予めレジ
スタ％ａ及び％ｂにそれぞれ保持されているものとす
る。まず比較命令ｃｏｍｐａｒｅ％ａ、％ｂによ
り変数ａ、ｂの値が等しいかどうか調べられ、等しくな
い時、条件分岐命令ｂｒａｎｃｈｎｏｔ＿ｅｑｕａ
ｌ、Ｌ１によりｅｌｓｅ部の処理を行うラベルＬ１以下
へ分岐する。変数ａ、ｂの値が等しい時はラベルＬ１
への分岐は行われず、ｔｈｅｎ部の処理を行うラベルＬ
０以下が実行される。そしてｔｈｅｎ部の最後に、ラベ
ルＬ１以下のｅｌｓｅ部の処理を行なわずに、処理をラ
ベルＬ２以下の処理に続けるために、無条件分岐命令
ｂｒａｎｃｈＬ２によりラベルＬ２へ分岐する。

【００１９】これに対し、本発明による分岐予約方式の
命令列は図５（ｃ）のようになる。図５（ｃ）では、初
めに条件が不成立だったとき実行されるラベルＬ１以下
のｅｌｓｅ部への分岐を命令ｂｒａｎｃｈ＿ｔａｒｇ
ｅｔＬ０、Ｌ１により予約しておく。図５（ｃ）で
も図５（ｂ）と同じく、変数ａ及びｂの値は予めレジス
タ％ａ及び％ｂにそれぞれ保持されているものとする。
これにより、比較付き条件取り消し命令ｃｏｍｐａｒ
ｅ＿ａｎｄ＿ｐｏｐ％ａ、％ｂ、ｅｑｕａｌでまず
変数ａ、ｂの値の比較を行う。そして変数ａ、ｂの値
が等しいという条件が成立していた時のみ、ｅｌｓｅ部
への分岐の予約を取り消す。実際には、この予約の取り
消しも分岐点Ｌ０の命令の読み込み前に終了できるよう
にコンパイラで命令列のスケジューリングの最適化が行
われるものとする。もし最適化が行われず条件取り消し
命令による予約の取り消しが分岐点の命令の実行の直前
となり、その読み込みに間に合わなかったときには、予
約に従って読み込まれていた命令を取り消すなどの制御
が必要である。逆に図５（ｂ）のような従来のプロセッ
サの命令列との大きな違いは、分岐点Ｌ０までの命令が
すべて予約に関する命令であり、分岐点Ｌ０（の直前）
には何の命令も置く必要はないので、分岐点Ｌ０よりか
なり以前に遡る命令のスケジューリングも可能であると
言うことである。即ちコンパイラにおける命令スケジュ
ーリングの最適化に関する自由度が大きい。図５（ｃ）
において、条件取り消し命令によって分岐予約が取り消
された時にはラベルＬ０以下のｔｈｅｎ部が実行される
が、その先頭で命令ｂｒａｎｃｈ＿ｔａｒｇｅｔＬ
１、Ｌ２でｔｈｅｎ部の終り（ｅｌｓｅ部の直前）
Ｌ１からの分岐を予約し、ｔｈｅｎ部の処理の終了後、
ラベルＬ１以下のｅｌｓｅ部の処理をすることなく、滞
り無く次のラベルＬ２以下の処理を続けられるようにし
ている。この場合も分岐点となるラベルＬ１（の直前）
には何の命令も置く必要もなく、命令のスケジューリン
グに大きな自由度がある。

【００２０】図６は、本発明による分岐予約を行うプロ
セッサでの、サブルーチン呼び出し／戻りを行う命令列
の例である。サブルーチン呼び出しでは、サブルーチン
の先頭アドレスは多くの場合静的に決定でき、本発明の
分岐予約方式を容易に適用できる。またサブルーチンか
らの戻り（リターン）は、戻り先が一般には動的に決定
されるが、その決定の時点はサブルーチンの呼び出し時
であり、実際の分岐点であるサブルーチンの終りに充分
先立って決定されている。これらのことから、サブルー
チンの呼び出し／戻りにも、本発明による分岐予約方式
を適用して効率を高めることができる。

【００２１】図６において、サブルーチンＬ２の呼び出
しを命令ｂｒａｎｃｈ＿ｔａｒｇｅｔＬ１、Ｌ２
によって実際の呼び出し点Ｌ１に充分先立って予約して
いる。またサブルーチンからの戻りアドレスを設定する
ために、呼び出し点Ｌ１までに命令ｍｏｖＬ１、％
ｒ１で戻りアドレスＬ１（図６の例では呼び出し点に
同じ）をレジスタ％ｒ１に設定しておく。呼び出された
側のサブルーチンＬ２では、サブルーチンの終りＬ３ま
でにレジスタ％ｒ１の内容を分岐先とする分岐予約命令
ｂｒａｎｃｈ＿ｏｎ＿ｒｅｇｉｓｔｅｒＬ３、％ｒ
１により戻り先を予約しておく。以上のような命令列
によって、呼び出し点Ｌ１よりサブルーチンＬ２が呼び
出され、サブルーチンの終りＬ３から再び戻り点Ｌ１へ
戻るという動作が分岐予約により実現される。

【００２２】次に実際のパイプラインの動作として、本
発明による分岐予約と従来の例を比較してみる。図７
は、図１、図３あるいは図８で示したような本発明によ
る分岐予約を行うプロセッサで実際の分岐が生じている
時のパイプライン動作と、従来のプロセッサの分岐のパ
イプライン動作の比較である。ここで、Ｆは命令フェッ
チ、Ｄは命令デコード、Ｅは命令実行、Ｍはメモリ・ア
クセス、Ｗはレジスタ・ライトバック、また、矢印は分
岐アドレスの供給を示す。

【００２３】図７（ａ）は従来の分岐方式による分岐処
理時のパイプライン動作の例である。分岐命令の直前
（分岐点）の命令、分岐命令、分岐命令の結果次に分岐
先の命令を読み込めるまでのディレイスロット１サイク
ルと、分岐先の命令の各実行サイクルをパイプラインに
沿って図示してある。図７（ａ）のように、従来の方式
では、最低限分岐命令が読み込まれて命令デコードサイ
クル（Ｄ）まで達しないと分岐先が決定できない。この
ため図７（ａ）では、分岐の直前（分岐点）の命令から
分岐先の命令までの間に分岐命令とそのディレイスロッ
トの２サイクルが存在する。これに対し、図７（ｂ）に
本発明による分岐予約方式のパイプライン動作の例を示
す。図７（ｂ）では、分岐点には、分岐のためには何ら
命令を必要としない。分岐点の命令（分岐の直前の命
令）のフェッチサイクル（Ｆ）において、命令の読み込
みが分岐点まで達っしたことが検出されると、図１、図
３、図８で説明したような機構で速やかに分岐先の命令
の読み込みを開始できる。分岐点の命令と分岐先の命令
の間にも余計なサイクルは不要である。このようにパイ
プラインにおける動作を非常に効率化できる。

【００２４】図９Ａ〜Ｃは、本発明の予約による分岐の
パイプラインの動作と、従来の予測による分岐のパイプ
ライン動作の違いを示した例である。図９Ａ〜Ｃにおい
て、Ｆは命令のフェッチ（読み込み）、Ｄは命令のデコ
ード（解読）、Ｅは命令の実行、Ｍはメモリ（キャッシ
ュまたは主記憶）のアクセス、Ｗは命令の結果のレジス
タへの書き戻しの動作を行うパイプライン・ステージを
示す。また、分岐先アドレスの供給を実線の矢印で表し
ている。更に、分岐点の命令フェッチの開始時点をＳＰ
１、分岐先の命令フェッチの開始時点をＳＰ２として示
してある。

【００２５】図９Ａは、従来の予測による分岐の方法に
おいて、分岐が生じたときに予測が誤っていた場合のパ
イプライン動作の例である。図９Ａにおいて、命令１は
分岐点（分岐命令の直前）の命令、命令２は分岐命令、
命令３は分岐命令に後続する、誤った予測によってフェ
ッチされた命令である。また命令４は正しい分岐先の命
令である。分岐の予測の誤りは分岐命令（命令２）がＤ
ステージで解読されて、検出可能となる。このとき、分
岐命令に後続する命令３は既にＦステージで読み込まれ
ているので、命令３のデコードおよびそれ以降の動作を
取り消さなければならない。また同時に正しい分岐先の
命令４をフェッチし直す必要がある。正しい分岐先、即
ち命令４のアドレスは、分岐命令のＤステージ以降で生
成されるので、結果として、分岐先の命令フェッチ（Ｓ
Ｐ２）は、分岐点の命令フェッチ（ＳＰ１）から３サイ
クルかかることになる。

【００２６】図９Ｂは、従来の予測による分岐の方法に
おいて、分岐が生じたときに予測が正しかった場合であ
る。図９Ｂにおいて、命令１は分岐点（分岐命令の直
前）の命令、命令２は分岐命令、命令３は予測によって
フェッチされた分岐先の命令である。分岐の予測は分岐
命令（命令２）のフェッチによって行われるので、図の
ように、分岐命令の読み込みに続いて、遅滞なくすぐ次
のサイクルで分岐先の命令３のフェッチを開始すること
が可能である。結果として分岐点の命令フェッチ（ＳＰ
１）から２サイクルで分岐先の命令フェッチ（ＳＰ２）
が始まっている。

【００２７】図９Ｂのように正しい予測が行われるため
には、分岐命令２が１回以上実行されて、分岐先が記録
されている必要がある。また同時に予測に用いているア
ルゴリズムが該分岐命令の動作を正しく予測できなけれ
ばならない。従って、分岐命令２の初回の実行、および
予測のアルゴリズムが正しく予測できないときには、パ
イプラインの動作は図９Ａに示したようになり、３サイ
クルかかることになる。

【００２８】これらに対し、図９Ｃに本発明の予約によ
る分岐のパイプライン動作を示す。図９Ｃにおいて、命
令１は分岐予約命令、命令２は通常の命令、命令３は分
岐点の命令、命令４は分岐先の命令である。パイプライ
ンの動作では、まず、分岐予約命令（命令１）の実行に
よりＥステージで、分岐点のアドレスと分岐先のアドレ
スの両方が登録されて、分岐の予約が行われる。分岐予
約命令は、命令のフェッチが分岐が生じる分岐点に達す
る充分前に行われるように、コンパイラによってプログ
ラムのコード生成時に配置される。その後、図９Ｃで
は、一個以上の通常命令（命令２）がフェッチされ、実
行される。そして、命令のフェッチが分岐点の命令３に
達したことがＦステージで検出されると、命令のフェッ
チアドレスがすぐに分岐予約命令１で登録された分岐先
アドレスに切り替えられ、遅滞なく分岐先の命令４のフ
ェッチが行われる。このとき、分岐が生じる分岐点にお
いては、分岐に関る命令はなんら実行される必要はな
い。分岐点の命令３も命令２と同じく、任意の通常命令
でよい。結果として、分岐点の命令３のフェッチ（ＳＰ
１）から１サイクルで、分岐先の命令４のフェッチが行
われている。図９Ｃのようなパイプライン動作は、本発
明の予約による分岐では、分岐予約命令の初回の実行か
ら常に可能である。

【００２９】図１０Ａ〜Ｂは、本発明による分岐予約命
令を用いてプログラムをコンパイルしてコード生成を行
う例を示したものである。図１０Ａでは、プログラムを
コンパイルする際の、コンパイラの全体の操作の例を示
してある。まずステップ１１０でコンパイルするプログ
ラムのソースが読み込まれ、ステップ１２０で構文解析
及び文法チェックが行われる。次にステップ１３０では
プログラムの意味解析が行われ、ステップ１４０で制御
フローグラフを、ステップ１５０でデータフローグラフ
が生成される。これらのフローグラフの情報を元にステ
ップ１６０で大域的最適化及び局所的最適化が行われ、
ステップ１７０で実際の機械コードが生成されて、出力
される。

【００３０】図１０Ｂは、図１０Ａのステップ１７０に
おける機械コード生成を詳細に示したものである。図１
０Ｂにおいて、まずステップ１７１で各基本ブロック毎
にその中に含まれる演算操作が決定される。次にステッ
プ１７２でそれぞれの演算操作に対応する機械命令を生
成する。ステップ１７３で機械命令コードにおける最適
化を行う。そしてステップ１７４で分岐予約命令を各基
本ブロックの先頭に挿入する。最後にステップ１７５で
生成した機械コードの列を出力する。

【００３１】図１０Ｃは実際にコンパイルされるプログ
ラムのソースの構造の例を示している。また図１０Ｄは
図１０Ｃのプログラムをコンパイルした結果を示してい
る。これらにおいて、基本ブロックはＡ〜Ｄの４個が示
されている。図１０Ｃでは、プログラムの構造を基本ブ
ロックＡ〜Ｄの接続として示してある。即ちプログラム
は基本ブロックＡから開始され、基本ブロックＡの終わ
りから基本ブロックＢまたはＣへ条件分岐を行う。基本
ブロックＢ及びＣは基本ブロックＤへ無条件に分岐す
る。基本ブロックＤをすべて実行するとプログラムが終
了する。

【００３２】このような分岐を本発明の分岐予約命令を
用いて実現すると、図１０Ｄに示したような機械コード
列となる。即ち、基本ブロックＡの先頭には、Ａの終わ
りからＣの先頭への分岐を予約する分岐予約命令が置か
れる。その後、基本ブロックＡの演算を行う機械命令と
共に、条件分岐を行うための条件生成の命令が置かれ、
これを受けて分岐予約の取り消しを行う条件取消命令も
置かれる。基本ブロックＡの命令列の直後には基本ブロ
ックＢの命令列が配置され、基本ブロックＡの命令列に
おいて生成された条件が成立していると、条件取消命令
により、基本ブロックＡの先頭で予約された分岐が取り
消され、命令の実行はそのまま基本ブロックＢに移る。
このとき、条件取消命令で指定する条件は分岐を取り消
す条件、即ち分岐しない条件である。この条件が不成立
の時には、条件取消命令が実行されても予約の取り消し
は行われず、基本ブロックＡの命令列の最後から（最後
の命令をフェッチすると）、予約された分岐が実行さ
れ、命令の実行が基本ブロックＣに移る。基本ブロック
Ｂの先頭には、Ｂの終わりからＤの先頭への分岐を予約
する分岐予約命令が置かれ、Ｂの終わりからは（無条件
に）Ｄの先頭への分岐が起こる。従って、図１０Ｄのよ
うに基本ブロックＣの命令列を基本ブロックＢの命令列
の直後に配置することが可能であり、基本ブロックＤの
命令列をＣの直後に配置しておけば、図１０Ｃに示した
基本ブロックＢ及びＣから基本ブロックＤへの無条件分
岐が表現できる。

【００３３】図１１Ａ〜Ｅは、本発明の予約による分岐
について、更に詳細な動作の例を説明したものである。
図１１Ａにおいて、メモリ内にはアドレス９９に、分岐
点アドレスが１０２、分岐先アドレスが１０００の分岐
予約命令が置かれている。プロセッサ内において、図１
１Ａでは、このアドレス９９の分岐予約命令の読み込み
は終了しており、命令実行部において実行が開始されて
いる。命令実行部における実行の結果、分岐アドレスス
タックには、分岐点アドレス１０２と分岐先アドレス１
０００のアドレスペアが登録され、分岐が予約される。
その後、図１１Ｂにおいてプログラムカウンタ（ＰＣ）
により保持されている命令フェッチアドレスが分岐アド
レススタックに登録された分岐点アドレス１０２と等し
くなると、図１１Ｃにおいて命令フェッチアドレスが登
録された分岐先１０００に切り替えられる。図１１Ｃで
命令フェッチアドレスの切り替えが行われている間に分
岐点の命令１０２の読み込みが完了し、図１１Ｄで分岐
先１０００の命令の読み込みが行われている間に並列に
実行されている。同様に、分岐先命令の読み込みは図１
１Ｄで完了し、図１１Ｅで後続のアドレス１００１の命
令が読み込まれている間に、これと並列に実行される。

【００３４】図１２Ａ〜Ｃは、従来の予測による条件分
岐のパイプライン動作の様子と、本発明の分岐予約によ
る条件分岐のパイプライン動作の様子の違いの例を示し
たものである。図１２Ａ〜Ｃにおいて、Ｆは命令のフェ
ッチ（読み込み）、Ｄは命令のデコード（解読）、Ｅは
命令の実行、Ｍはメモリ（キャッシュまたは主記憶）の
アクセス、Ｗは命令の結果のレジスタへの書き戻しの動
作を行うパイプライン・ステージを示す。また、図１２
Ａ、Ｂでは、分岐先アドレスの供給を実線の矢印で、分
岐点の命令フェッチの開始時点をＳＰ１、分岐先の命令
フェッチの開始時点をＳＰ２として示してある。図１２
Ｃでは、条件分岐に関る条件取消命令のフェッチ開始時
点をＳＰ１とし、分岐後の命令フェッチの開始時点をＳ
Ｐ２としている。

【００３５】図１２Ａは、従来の予測による条件分岐
で、予測が誤っていた場合の例である。図１２Ａで、命
令１は比較命令、命令２は条件分岐命令、命令３は誤っ
た予測によってフェッチされた命令、命令４は正しい分
岐先の命令である。命令３のＤステージ以降の処理は、
条件分岐命令（命令２）がＤステージで解読されて予測
が誤っていたことが検出されると、取り消される。その
際、正しい分岐先のアドレスが生成されて、Ｆステージ
に伝達され、命令４のフェッチが行われる。この結果、
分岐点、即ち条件分岐命令（命令２）の直前の比較命令
１のフェッチ時点ＳＰ１から、正しい分岐先の命令４の
フェッチ時点ＳＰ２まで３サイクルかかる。

【００３６】図１２Ｂは、従来の予測による条件分岐
で、予測が正しかった場合のパイプライン動作の例であ
る。図１２Ｂで、命令１は比較命令、命令２は、条件分
岐命令、命令３は予測による（この場合は正しい）分岐
先の命令である。図のように、条件分岐命令（命令２）
のフェッチで分岐先のアドレスが予測されるので、予測
が正しい場合には、すぐ次のサイクルで分岐先の命令４
のフェッチを行うことができる。結果として、分岐点の
命令１のフェッチＳＰ１から分岐先の命令４のフェッチ
まで２サイクルになる。このように分岐先のアドレスま
で正しく予測できるためには、図９Ｂとの場合と同じ
く、条件分岐命令２が一度以上実行されて、分岐先のア
ドレス計算が行われ、何等かの分岐予測の手段により記
録されていなければならない。また同時に予測に用いる
アルゴリズムが条件分岐の成立／不成立を正しく予測で
きなければならない。

【００３７】図１２Ｃは、本発明の分岐予約による条件
分岐のパイプライン動作の例を示したものである。特
に、分岐が生じる条件が成立せず、分岐しなかった場合
を示す。図１２Ｃで、命令１は分岐予約命令、命令２は
条件取消命令、命令３は通常の命令、命令４は分岐点に
あたる通常の命令、命令５は分岐点に連続する（分岐し
なかったときの）命令である。これらの内、命令３、４
は任意の有効な通常命令を充てることが出来る。図１２
Ｃでは、分岐予約命令（命令１）の実行によりＥステー
ジで分岐点と分岐先のアドレスが予約される。分岐先ア
ドレスは、図の点線の矢印で示すように、分岐点に後続
する命令５のＦステージに伝達されようとする。しかし
条件取消命令（命令２）の実行によりＥステージで取り
消しが生じて（図中の“Ｘ”印）、分岐が生じず、命令
５は分岐点の命令４に後続する命令となる。以上の動作
により、図１２Ｃでは、分岐点の命令４のフェッチから
遅滞なく１サイクルで後続する命令５のフェッチを行う
ことが出来る。条件分岐に関る条件取消命令（命令２）
のフェッチ時点（ＳＰ１）から数えても、３サイクルで
条件分岐を行うことが出来る。

【００３８】このように、本発明の予約により分岐する
方法においても、条件分岐を効率良く行うことができ
る。

【００３９】

【発明の効果】本発明により、命令単位の並列実行を行
うプロセッサを含むパイプライン化されたプロセッサに
おいて、命令の実行と命令の読み込みの並列動作をなん
ら妨げることなく、効率的に分岐動作を行わせることが
できる。

【図面の簡単な説明】

【図１】本発明によるプロセッサの命令フェッチアドレ
ス生成部の一実施例を示す図である。

【図２】プロセッサの全体構成の例を示す図である。

【図３】本発明によるプロセッサの命令フェッチアドレ
ス生成部の第２の実施例を示す図である。

【図４】本発明による分岐予約を行うための分岐予約命
令の例および分岐予約の取り消し命令を示す図である。

【図５】本発明による条件分岐処理と従来技術による条
件分岐処理の比較説明のための命令列の例を示す図であ
る。

【図６】本発明による分岐予約命令を用いたサブルーチ
ン呼び出し及び戻りの例を示す図である。

【図７】本発明による分岐予約命令と従来の分岐命令の
パイプライン動作の比較を説明するための図である。

【図８】本発明によるプロセッサの命令フェッチアドレ
ス生成部の第３の実施例を示す図である。

【図９Ａ】従来の予測において、分岐が生じたときに予
測が誤っていた場合のパイプライン動作の例を示す図で
ある。

【図９Ｂ】従来の予測において、分岐が生じたときに予
測が正しかった場合のパイプライン動作の例を示す図で
ある。

【図９Ｃ】本発明の予約による分岐のパイプライン動作
の例を示す図である。

【図１０Ａ】プログラムをコンパイルする際の、コンパ
イラの全体の操作の例を示す図である。

【図１０Ｂ】図１０Ａのステップ１７０における機械コ
ード生成を詳細に示す図である。

【図１０Ｃ】実際にコンパイルされるプログラムのソー
スの構造の例を示す図である。

【図１０Ｄ】図１０Ｃのプログラムをコンパイルした結
果を示す図である。

【図１１Ａ】本発明の予約による分岐動作の例を説明す
るための図である。

【図１１Ｂ】図１１Ａの分岐動作の続きを説明するため
の図である。

【図１１Ｃ】図１１Ｂの分岐動作の続きを説明するため
の図である。

【図１１Ｄ】図１１Ｃの分岐動作の続きを説明するため
の図である。

【図１１Ｅ】図１１Ｄの分岐動作の続きを説明するため
の図である。

【図１２Ａ】従来の予測による条件分岐で、予測が誤っ
ていた場合のパイプライン動作の例を示す図である。

【図１２Ｂ】従来の予測による条件分岐で、予測が正し
かった場合のパイプライン動作の例を示す図である。

【図１２Ｃ】本発明の分岐予約による条件分岐のパイプ
ライン動作の例を示す図である。

【符号の説明】

１プロセッサ２主記憶１０分岐アドレススタック１１比較器１２プログラムカウンタ１３インクリメンタ１４セレクタ２１命令フェッチアドレス生成部２２命令デコード部２３命令実行部２４レジスタファイル３０分岐アドレスレジスタ１０１フェッチアドレス

───────────────────────────────────────────────────── フロントページの続き (72)発明者金子憲二東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】プロセッサにおける命令の分岐方法であ
って、分岐予約命令の実行に応じて該分岐予約命令が指定する
分岐元のアドレスと分岐先のアドレスを予約するステッ
プと、命令の読み込みを行うアドレスが前記予約した分岐元の
アドレスに達したか否か比較判定するステップと、前記比較判定の結果、前記命令の読み込みを行うアドレ
スが前記予約した分岐元のアドレスに達したとき、該命
令の読み込みを行うアドレスを前記予約した分岐先のア
ドレスに切り替えるステップからなることを特徴とする
命令の分岐方法。
【請求項２】請求項１記載の命令の分岐方法におい
て、前記分岐予約命令が複数個順次実行されたとき、前記分
岐予約命令が指定する分岐元のアドレスと分岐先のアド
レスを予約するステップを複数回繰り返すことにより複
数の分岐を予約し、前記比較判定するステップにおいては、前記予約された
複数の分岐の内最も最近に予約された分岐元のアドレス
を選択して前記比較判定をすることを特徴とする命令の
分岐方法。
【請求項３】請求項１または請求項２記載の命令の分
岐方法において、分岐予約命令の実行により分岐元のアドレスと分岐先の
アドレスの予約が行われた後で分岐が行なわれる前記分
岐元のアドレスに達する前に前記分岐元のアドレスと分
岐先のアドレスの予約を条件的に取り消す命令が配置さ
れている場合、該条件的に取り消す命令の実行に応じて
前記予約した分岐元のアドレスと分岐先のアドレスを条
件的に取り消すステップを設けることにより命令の条件
付き分岐を行なうことを特徴とする命令の分岐方法。
【請求項４】命令読み込み手段と、少なくとも一つの
命令解読手段と、少なくとも一つの命令実行手段を備
え、前記命令読み込み手段と命令解読手段と命令実行手
段が並列に動作可能なプロセッサにおいて、前記命令読み込み手段は、命令の読み込みを行うアドレ
スを保持するプログラム・カウンタと、分岐予約命令が実行されたとき該分岐予約命令が指定す
る分岐元のアドレスと分岐先のアドレスの組を格納保持
する分岐アドレス組保持手段と、前記プログラム・カウンタの保持する値と前記分岐アド
レス組保持手段の保持する分岐アドレス組の内の分岐元
のアドレスとを比較する比較手段と、前記比較手段による比較の結果が一致を示すとき、前記
プログラム・カウンタの保持する値を前記分岐アドレス
組保持手段の保持する分岐アドレス組の内の分岐先アド
レスの値に切り替えて出力する切り替え手段を備え、命令の読み込みを行うアドレスが分岐予約命令の指定し
た分岐元のアドレスと一致したとき、分岐予約命令が指
定した分岐先のアドレスの命令へ分岐を行うことを特徴
とするプロセッサ。
【請求項５】請求項４記載のプロセッサにおいて、前記分岐アドレス組保持手段は、分岐先アドレスと分岐
元アドレスの組を複数保持でき、前記比較手段は、前記分岐アドレス組保持手段に保持さ
れた分岐アドレス組の内の最新の組を選択し、該選択し
た組の分岐元のアドレスの値と前記プログラム・カウン
タの保持する値とを比較することを特徴とするプロセッ
サ。
【請求項６】請求項４または請求項５記載のプロセッ
サにおいて、前記分岐アドレス組保持手段は、前記命令実行手段から
の取り消し信号を受けて該取り消し信号の指定する分岐
元のアドレスと分岐先のアドレスの組を消去する手段を
備えることを特徴とするプロセッサ。