JP2015115479A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2015115479A JP2015115479A JP2013256778A JP2013256778A JP2015115479A JP 2015115479 A JP2015115479 A JP 2015115479A JP 2013256778 A JP2013256778 A JP 2013256778A JP 2013256778 A JP2013256778 A JP 2013256778A JP 2015115479 A JP2015115479 A JP 2015115479A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- sealing material
- cap
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体装置を気密パッケージングする際、簡易的に形成可能なアライメント用の凹凸構造を用いることにより量産が可能な半導体装置の製造方法等を提供する。
【解決手段】半導体素子部が形成された半導体基板の前記半導体素子部の周囲一周上に局所的に第1の封止材を塗布する工程と、前記半導体基板に、間に前記半導体素子部を格納する気密な中空部を形成するように被せられるキャップ基板の前記半導体素子部の周囲一周に対向する周囲一周のうちの前記半導体基板の前記第1の封止材の塗布部分以外の残りの箇所に第2の封止材を塗布する工程と、前記半導体基板と前記キャップ基板とを、それぞれ塗布された前記第1および第2の封止材を位置合わせ用のアライメントマークとして接合する工程とを備えた。
【選択図】図4
【解決手段】半導体素子部が形成された半導体基板の前記半導体素子部の周囲一周上に局所的に第1の封止材を塗布する工程と、前記半導体基板に、間に前記半導体素子部を格納する気密な中空部を形成するように被せられるキャップ基板の前記半導体素子部の周囲一周に対向する周囲一周のうちの前記半導体基板の前記第1の封止材の塗布部分以外の残りの箇所に第2の封止材を塗布する工程と、前記半導体基板と前記キャップ基板とを、それぞれ塗布された前記第1および第2の封止材を位置合わせ用のアライメントマークとして接合する工程とを備えた。
【選択図】図4
Description
この発明は、半導体装置の製造方法等に関する。
半導体装置の例えば、高周波デバイス(高周波半導体装置)等では、耐湿や素子性能を維持するために半導体素子周辺部が中空かつ気密になった封止構造が求められる。従来のパッケージ方法はセラミックキャップなどを用いて、半導体素子全体及びその周辺配線も含めたデバイス全体をパッケージングしており、配線引き回しが難しく、材料や製造コストが高価になるという問題があった。この問題に対し、現在、半導体基板内に形成された半導体素子部のみを中空気密封止し、小型化、低コスト化が可能なウエハレベルでのパッケージ技術の開発が行われている。
ウエハレベルでのパッケージングでは、それぞれに半導体素子が形成された複数の半導体基板が形成された基板(半導体ウエハ)を封止材とキャップ基板を用いて封止を行っているが、半導体基板とキャップ基板は半導体素子が確実に封止されるような位置関係である必要があり、両基板のアライメントが必要である。アライメントの方法は例えば、下記特許文献1のように両基板に形成されたアライメントマークをカメラで認識させ位置合わせを行う方法がある。カメラでのアライメントを用いた場合、アライメント装置が必要で、アライメントに要する時間、接合装置へのサンプル搬送時間など、装置コスト、タクトタイムの課題もあり、アライメント工程を簡略化する方法が求められていた。
そこで、下記特許文献2、3のように両基板に凹凸を形成し、それらを嵌め合せて、位置合わせを行うことにより、アライメント装置を用いずにアライメントを実施することでアライメントを簡略化することができる。
キャップ基板や半導体基板に微細な凹凸を形成する方法として、機械加工やエッチングによる加工方法がある。機械加工の場合は、研削機械でキャップ基板や半導体基板を加工することになるが、キャップや半導体に使用される基板の厚さは非常に薄いために、基板割れやひびなど基板へのダメージが避けられない。また、加工機械の金属部や研削屑による汚染など、デバイス特性への影響も懸念される。
このため、半導体プロセスでの基板形状の加工では一般的にはエッチングが用いられる。エッチング工程で凹凸を形成するには、レジストや成膜により耐エッチングマスクが形成された基板に、プラズマによるドライエッチングや薬液によるウェットエッチングにて加工が施され、最後に耐エッチングマスクを除去することで成形することができる。このように半導体プロセスにおいては、機械加工より、エッチングによる基板の加工の方が適している。ただし、エッチング工程は、金属汚染の防止や微細な加工ができる反面、処理に時間を要する。
また、キャップ基板と半導体基板に突起や凹みを形成することは、加工前の基板はその凹凸部の高さや深さ以上の厚さが必要であり、基板を削ることで成形していため、削られた部分は余剰な材料となる。
このように精密な機械加工やエッチング工程を用いた凹凸構造の形成では、高精度の加工自体は可能であるが、プロセスの複雑化、長時間化、材料コストの増加の課題がある。
この発明は、上記の課題を解決するためになされたものであり、半導体装置(デバイス)を気密パッケージングする際、簡易的に形成可能なアライメント用の凹凸構造を用いることにより、量産性に優れた半導体装置の製造方法等を得ることを目的とする。
この発明は、半導体素子部が形成された半導体基板の前記半導体素子部の周囲一周上に局所的に第1の封止材を塗布する工程と、前記半導体基板に、間に前記半導体素子部を格納する気密な中空部を形成するように被せられるキャップ基板の前記半導体素子部の周囲一周に対向する周囲一周のうちの前記半導体基板の前記第1の封止材の塗布部分以外の残りの箇所に第2の封止材を塗布する工程と、前記半導体基板と前記キャップ基板とを、それぞれ塗布された前記第1および第2の封止材を位置合わせ用のアライメントマークとして接合する工程と、を備えたことを特徴とする半導体装置の製造方法等にある。
この発明では半導体装置(デバイス)を気密パッケージングする際、簡易的に形成可能なアライメント用の凹凸構造を用いることにより、量産が可能になる。
この発明による半導体装置の製造方法では、気密封止により高周波デバイスの耐湿性を向上させ、デバイス上面部を中空にすることで高周波特性を維持することができる。封止構造を形成するためにアライメント用の凹凸構造を利用するが、封止材の塗布により凹凸構造を形成するため、凹凸構造の形成が容易となり、アライメントに利用した凹凸構造自体も封止壁として使用されるため、アライメントのために必要な材料が不要となり、材料コストの低減も可能となる。
以下、この発明による半導体装置の製造方法等を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。なお、以下では高周波デバイス(高周波回路用の半導体装置)の製造方法を例に挙げて説明するが、この発明は以下の各実施の形態に限定されるものではなく、各種半導体装置の製造に適用可能である。
実施の形態1.
図1から3はこの発明の実施の形態1、2による高周波デバイスの製造方法を説明するための図であり、図1は半導体基板の正面図、図2は、封止材により形成される封止部を説明するための半導体基板の正面図である。図3は半導体基板とキャップ基板が接合された高周波デバイスの状態を示す図であり、(a)が正面図、(b)は(a)のA−A’線に沿った断面図、(c)は(a)のB−B’線に沿った断面図である。
図1から3はこの発明の実施の形態1、2による高周波デバイスの製造方法を説明するための図であり、図1は半導体基板の正面図、図2は、封止材により形成される封止部を説明するための半導体基板の正面図である。図3は半導体基板とキャップ基板が接合された高周波デバイスの状態を示す図であり、(a)が正面図、(b)は(a)のA−A’線に沿った断面図、(c)は(a)のB−B’線に沿った断面図である。
この実施の形態では被封止基板に配線が設置されている高周波デバイスについて説明するが、MEMS(Micro Electro Mechanical Systems )などの、気密封止を要するその他の機能デバイスの場合であっても、半導体基板を、例えばMEMSであれば、センサ可動部を有する機能デバイスに置き換えることにより、この発明を適用することができる。
高周波デバイスは、図1のようにSi、GaAs、SiC、サファイアなどの半導体基板1にMOCVD(Metal Organic Chemical Vapor Deposition)やMBE(Molecular Beam Epitaxy )にてGaNバッファ層、AlGaNバリア層、GaNキャップ層が形成され、その上部に電子ビーム蒸着やリフトオフによりソース、ドレイン、ゲート電極が形成された構造となっている。
以上により形成された半導体素子部であるトランジスタ部5は、湿性による腐食により性能が低下する恐れがあるため、トランジスタが形成された領域は耐湿性を確保する必要がある。また、高周波性能を維持するためにはトランジスタ上部は中空である必要がある。このため、図2に示す半導体基板1の上面図ように、このトランジスタ部5を囲うように封止部4を枠状に形成する。なお、囲い枠状に形成された封止部4の長辺方向の部分は、トランジスタ部5用の電極および配線を含む配線パターンである回路配線2と交差しており(回路配線2の長手方向に対して直交するように形成されている)、一部、回路配線2を跨ぐ箇所が存在する。また、封止部4の短辺方向の部分は、半導体基板1の平坦な部分の上に形成されており、長辺方向の部分のように半導体基板1に回路配線2はない。
封止部4上に接合されるキャップ基板3(図3参照)の候補としてはガラス基板が挙げられるが、この他にも半導体基板1のようなSi、GaAs、SiC、サファイアなどでも代用可能であり、被封止基板である半導体基板1の性状や線膨張係数などの整合性により適時変更、選択が可能である。また、半導体基板1とキャップ基板3の封止材塗布領域(封止部4の領域に相当)や基板全体に微小凹凸が形成された基板を使用することにより、その接合面積が増加し接合強度の向上を図ることができる。
キャップ基板3は図3の(a)のような位置に形成されており、その大きさは半導体基板1と同等かそれ以下の寸法となっている。図3では、キャップ基板3は半導体基板1の内側中央に形成されたトランジスタ部5より一回り大きい寸法となっており、図3の(b)、(c)の断面図に示すように、トランジスタ部5を覆うように配置されている。
続いて、この発明における高周波デバイスの製造方法を説明する。図4,5もこの発明の実施の形態1、2による高周波デバイスの製造方法を説明するための図であり、図4は封止部4を形成するための半導体基板1側の第1の封止材4bを説明するための図であり、(a)が半導体基板1の正面図、(b)が(a)のC−C’線に沿った断面図である。また図5は封止部4を形成するためのキャップ基板3側の第2の封止材4aを説明するための図であり、(a)がキャップ基板3の裏面からの正面図、(b)が(a)のD−D’線に沿った断面図である。半導体基板1とキャップ基板3の接合時に第1の封止材4bと第2の封止材4aが組み合わされて封止部4が形成される。
まず、図5で示すように、キャップ基板3に封止材4aの塗布を行う。封止材4aの形成は、ディスペンサー、インクジェット、転写シート、スクリーン印刷等を用いた方法があり、封止材4aの塗布が実施できれば、どのような方法でも形成できる。この実施の形態1では、転写シートを使用した場合について説明する。転写シートとは、剥離可能な樹脂フィルムに所望の塗布パターンが形成されており、シートを被塗布基板に密着させ、加熱、押圧後にシートを引き離すことで、封止材をパターニングする方法である。
封止材種類としては、樹脂、ガラス、ハンダ等を含有する接合材料があるが、この実施の形態のように封止材4aが回路配線2を跨ぐような構造では導電性をもつハンダは使用できない。また、気密性を考慮するとガス透過性のある樹脂も使用できないため、絶縁性と気密性の両方を備えたガラス材料を用いることが望ましい。なお、ペーストに含有されている溶剤、樹脂は後の接合工程の乾燥、焼成の熱プロセスにより消失する。
ガラスペーストは主にガラスフリット、樹脂、溶剤と熱膨張調整用フィラーで構成されている。ガラスペーストの融点はガラスフリット材の種類やその他配合材料により決まるが、トランジスタ部5が形成された半導体基板1は高温プロセスを通すと、その特性を大きく低下させることから、低融点材料のものを使用しなければならない。さらに、環境や健康問題、欧州のRoHS指令への対応のため、Pb(鉛)フリーである必要もある。そこで例えば、融点が300〜500℃とガラス材の中でも比較的低融点なバナジウム系ガラス材料を用いる。
半導体基板1への塗布パターンは、例えば図4の(a)に示すように、図2の囲い枠状の封止部4(半導体素子部5の周囲一周分)の塗布領域のうち、回路配線部を含む領域以外の領域、例えば回路配線2が無い四隅に第1の封止材4bを塗布する。図4の(a)の封止材4bのように、回路配線2の部分の凹凸部への塗布を避けることにより、塗布時の信頼性が向上する。塗布パターンは円形や十字形状、L字、コの字など、後にキャップ基板3へ第2の封止材4aを塗布するパターンと嵌め合わされて、トランジスタ部5の周囲を一周に渡って囲む図2の枠状の封止部4の形状となれば、どのような形状でもよく、塗布箇所も2か所以上あれば、アライメントと封止は可能である。また、半導体基板1側へ塗布する封止材4bの場合は、周りがガラスペーストで覆われるため、デバイス構成上、問題がない場合は樹脂やハンダを使用することも可能である。
以上のことから、回路配線2を跨ぐキャップ基板3側の第2の封止材4aのペーストとしては、低融点ガラスを含有しているものが有用である。また、回路配線2と接触しない半導体基板1側の第1の封止材4bのペーストとしては、例えば一般的な樹脂、ガラス、ハンダを含有しているものを使用する。
キャップ基板3への第2の封止材4aの塗布パターンは、図5に示すように図2の囲い枠形状の封止部4のうち、図4の半導体基板1へ塗布した封止材4bの部分以外(回路配線部を含む領域)を塗布できるようなパターンとなっており、その封止材4bに対応する図5の封止材の非塗布領域4cは、封止材が塗布されない。これらにより半導体、キャップの両基板1,3をアライメントするための凹凸形状が形成され、アライメント装置や精密機械加工、エッチング装置などを用いずにペースト塗布のみで、両基板のアライメントが可能となる。
最後に接合について説明する。封止材(4a,4b)を塗布したキャップ基板3、半導体基板1の封止材が塗布された面同士を向い合せ、重ねる。この時、図4の半導体基板1に塗布した第1の封止材4bをアライメントマークとし、キャップ基板3の非塗布領域4cの凹部を封止材4bの凸部に嵌め込むことで、囲い枠状の封止部4が形成されながらキャップ基板3が図3の(b)(c)に示すように、半導体基板1に間に中空部10を形成するように固定される。また、重ね合わせた両基板(1,3)は接合装置へ搬送する場合でも位置ずれすることなく、搬送が可能である。これら重ね合わせた基板(1,3)を両面から加熱しながら押圧できるホットプレス装置を用いて、使用したガラスペーストに適した焼成プロファイル用いることにより封止が完成する。
以上により高周波デバイスのトランジスタ部の耐湿性確保と高周波特性を維持することが可能となった封止構造を製造することができる。また、封止構造を確実に形成するためにアライメント用の凹凸構造を利用するが、この発明により、従来の機械加工や化学エッチングと比べて、凹凸構造の形成が容易となる。さらに、アライメントに利用した凹凸構造自体も封止壁として使用されるため、アライメントのために必要な材料が不要になることや研削による基板加工が不要なため、初期の基板厚も薄板化可能となり材料コストを低減できる。
封止構造の囲い枠を形成する材質としてガラスペーストを用いることにより、封止材がデバイス用の引き出し配線を跨ぐ場合であっても、ペーストの流動性より配線の細部までペーストを充填できる。また、ガラス封止材は樹脂による封止とは違い、高い気密性を有するだけでなく、絶縁性も備えていることから、ハンダ封止と異なり、回路配線上への塗布も可能である。
実施の形態2.
なお、上記実施の形態1では転写シートを用いた方法で第1および第2の封止材4b,4aの塗布を行ったが、より量産性に優れた封止材のパターニング方法として、スクリーン印刷を用いた方法がある。スクリーン印刷を用いることにより、製造コスト低減やタクトタイムの短縮が可能となり、印刷パターンもデバイス設計に合わせて印刷マスクを変更するのみで、容易に変更できるため汎用性も高い。ただし、スクリーン印刷を用いた印刷の場合も実施の形態1と同様、被塗布基板(例えば半導体基板1)にデバイス用の配線などの段差が多数存在すると、印刷用マスクと被塗布基板の接触状態が悪くなり、段差部周辺における印刷性が悪化し、印刷不良が発生しやすくなる。そこで、回路配線のような段差が形成された半導体(デバイス)基板へ封止材を塗布する際は、回路配線が形成された領域を避けて、平坦な領域に一部の封止材を塗布し、封止壁として必要な残りの領域の部分をキャップ基板に塗布することで、印刷不良を避けて、封止構造を形成することができる。
なお、上記実施の形態1では転写シートを用いた方法で第1および第2の封止材4b,4aの塗布を行ったが、より量産性に優れた封止材のパターニング方法として、スクリーン印刷を用いた方法がある。スクリーン印刷を用いることにより、製造コスト低減やタクトタイムの短縮が可能となり、印刷パターンもデバイス設計に合わせて印刷マスクを変更するのみで、容易に変更できるため汎用性も高い。ただし、スクリーン印刷を用いた印刷の場合も実施の形態1と同様、被塗布基板(例えば半導体基板1)にデバイス用の配線などの段差が多数存在すると、印刷用マスクと被塗布基板の接触状態が悪くなり、段差部周辺における印刷性が悪化し、印刷不良が発生しやすくなる。そこで、回路配線のような段差が形成された半導体(デバイス)基板へ封止材を塗布する際は、回路配線が形成された領域を避けて、平坦な領域に一部の封止材を塗布し、封止壁として必要な残りの領域の部分をキャップ基板に塗布することで、印刷不良を避けて、封止構造を形成することができる。
実施の形態3.
また上記実施の形態1、2では、ウエハより半導体基板、キャップ基板がダイシングされた基板に対して封止構造を形成する方法を説明したが、図6、図7に示すような半導体基板とキャップ基板がダイシング前のウエハの状態でもこの発明を適用することができる。図6、図7はこの発明の実施の形態3による高周波デバイスの製造方法を説明するための図であり、図6は複数の半導体基板が形成された半導体ウエハの正面図、図7は複数のキャップ基板が形成されたキャップウエハの正面図である。
また上記実施の形態1、2では、ウエハより半導体基板、キャップ基板がダイシングされた基板に対して封止構造を形成する方法を説明したが、図6、図7に示すような半導体基板とキャップ基板がダイシング前のウエハの状態でもこの発明を適用することができる。図6、図7はこの発明の実施の形態3による高周波デバイスの製造方法を説明するための図であり、図6は複数の半導体基板が形成された半導体ウエハの正面図、図7は複数のキャップ基板が形成されたキャップウエハの正面図である。
スクリーン印刷の塗布パターンは印刷マスクのパターンを変更するのみで対応可能である。図6に示すように、複数の半導体基板が形成された半導体ウエハ6内の形成された各トランジスタ部5の周囲一周の封止部うちの図4の(a)と同様に封止部の一部を第1の封止材4bとして塗布する。次に、図7の複数のキャップ基板が形成されたキャップウエハ7内の各キャップ基板の部分に図5の(a)と同様に非塗布領域4cのある第2の封止材4aを塗布する。これら基板の封止材4b,4aの凹凸を嵌合させ、ホットプレスにて接合させる。接合された基板を最後にダイシングすることにより、チップを分離し、気密封止された中空部が形成された半導体装置(デバイス)が完成する。
なお、上記の製造方法で製造された半導体装置は、キャップ基板や半導体基板に凹凸を形成する必要がなく、機械加工が不要なため、キャップ基板や半導体基板に使用される基板の厚さを薄くできるため、薄型化、小型化が可能となる。
1 半導体基板、2 回路配線、3 キャップ基板、4 封止部、4b 第1の封止材、4a 第2の封止材、4c 非塗布領域、5 トランジスタ部(半導体素子部)、6 半導体ウエハ、7 キャップウエハ、10 中空部。
Claims (8)
- 半導体素子部が形成された半導体基板の前記半導体素子部の周囲一周上に局所的に第1の封止材を塗布する工程と、
前記半導体基板に、間に前記半導体素子部を格納する気密な中空部を形成するように被せられるキャップ基板の前記半導体素子部の周囲一周に対向する周囲一周のうちの前記半導体基板の前記第1の封止材の塗布部分以外の残りの箇所に第2の封止材を塗布する工程と、
前記半導体基板と前記キャップ基板とを、それぞれ塗布された前記第1および第2の封止材を位置合わせ用のアライメントマークとして接合する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記半導体基板およびキャップ基板のそれぞれの前記第1および第2の封止材を塗布する工程において、前記半導体基板へは回路配線部を含む領域以外の領域に前記第1の封止材を塗布し、前記キャップ基板へは前記第1の封止材の塗布部分以外の残りの領域に前記第2の封止材を塗布することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体基板および前記キャップ基板の前記第1の封止材および第2の封止材を塗布するそれぞれの工程において、前記第1および第2の封止材がスクリーン印刷を用いてパターニングされることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記キャップ基板に塗布する第2の封止材のペーストは低融点ガラスを含有していることを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体基板に塗布する第1の封止材のペーストはガラス、樹脂、ハンダを含有していることを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。
- 複数の前記半導体基板が形成された半導体ウエハおよび複数の前記キャップ基板が形成されたキャップウエハの各前記半導体基板および各前記キャップ基板に対して同時に処理を行うことを特徴とする請求項1から5のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体基板が高周波回路用のものであることを特徴とする請求項1から6のいずれか1項に記載の半導体装置の製造方法。
- 半導体素子部が形成された半導体基板と、
前記半導体基板に、間に前記半導体素子部を格納する気密な中空部を形成するように被せられたキャップ基板と、
前記半導体基板の前記半導体素子部の周囲一周上に局所的に塗布された第1の封止材、および前記キャップ基板の前記半導体素子部の周囲一周に対向する周囲一周のうちの前記半導体基板の前記封止材の塗布部分以外の残りの箇所に塗布された第2の封止材からなる前記半導体基板と前記キャップ基板を接合する封止部と、
を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256778A JP2015115479A (ja) | 2013-12-12 | 2013-12-12 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256778A JP2015115479A (ja) | 2013-12-12 | 2013-12-12 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015115479A true JP2015115479A (ja) | 2015-06-22 |
Family
ID=53529011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013256778A Pending JP2015115479A (ja) | 2013-12-12 | 2013-12-12 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015115479A (ja) |
-
2013
- 2013-12-12 JP JP2013256778A patent/JP2015115479A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876195B2 (en) | Method for packaging organic light-emitting diode apparatus, organic light-emitting diode packaging apparatus and display device | |
TWI517310B (zh) | Manufacturing method of electronic device package | |
TWI506737B (zh) | A manufacturing method of an electronic device package, an electronic device package, and an oscillator | |
TWI509753B (zh) | 晶片封裝體及其形成方法 | |
JP2007201260A (ja) | 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法 | |
JP2015052588A (ja) | 力学量センサ | |
US20160079110A1 (en) | Semiconductor package, carrier structure and fabrication method thereof | |
CN104112825A (zh) | 沉积掩模、使用沉积掩模制造显示装置的方法和由其制造的显示装置 | |
US7510947B2 (en) | Method for wafer level packaging and fabricating cap structures | |
JP2009260845A (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
US9613904B2 (en) | Semiconductor structure and manufacturing method thereof | |
JP2015115479A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006245159A (ja) | 半導体装置の製造方法 | |
WO2016180079A1 (zh) | 显示面板及其制作方法、显示装置 | |
TWI414821B (zh) | 電子墨水顯示器及其製造方法 | |
TWI539537B (zh) | 晶片封裝體及其製造方法 | |
JP6007535B2 (ja) | 中空封止構造及びそれを備えた中空パッケージ | |
US9196589B2 (en) | Stacked wafer structure and method for stacking a wafer | |
US10121696B2 (en) | Electronic device package and manufacturing method thereof | |
TWI436457B (zh) | Vacuum and airtight system integrated package structure | |
JP2016129204A (ja) | ウエハレベルパッケージング構造体の製造方法 | |
JP6169369B2 (ja) | 電子デバイスのガラス封止方法 | |
JP7233984B2 (ja) | パッケージ及びパッケージの製造方法 | |
JP4663450B2 (ja) | 光電集積回路装置の製造方法 | |
JP2010171239A (ja) | 電子デバイス及び電子デバイスの製造方法 |