JP2015096007A

JP2015096007A - 半導体電力変換装置の系統同期位相ロックループ制御装置

Info

Publication number: JP2015096007A
Application number: JP2013235602A
Authority: JP
Inventors: 貴幸清水; Takayuki Shimizu
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2013-11-14
Filing date: 2013-11-14
Publication date: 2015-05-18

Abstract

【課題】系統切り替え時のＰＬＬ再同期に要する時間を短縮することができる半導体電力変換装置の系統同期位相ロックループ制御装置を得る。【解決手段】電力系統の切り替え指令により、基準周波数の異なる第１の電力系統及び第２の電力系統のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置において、前記第１の電力系統と前記第２の電力系統の間において電力系統を切り替えるとき、前記系統同期位相ロックループ制御装置に与える基準周波数指令は切り替え先の基準周波数に強制的に所定時間固定する基準周波数固定手段を備えた半導体電力変換装置の系統同期位相ロックループ制御装置。【選択図】図１

Description

本実施形態は、基準周波数の異なる第１の電力系統及び第２の電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ（ＰＬＬ）制御装置に関する。

従来、電力系統の切り替え指令により、基準周波数の異なる第１の電力系統及び第２の電力系統のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置がある。

特開２００５−２０４０９１号公報

以上のような従来装置にあっては、第１の電力系統と第２の電力系統を切り替える際に、周波数急変と位相不連続が同時に発生することが考えられるので、これを改善できる半導体電力変換装置の系統同期位相ロックループ制御装置の開発が望まれていた。

本実施形態は、２つ以上の異なる基準周波数系統と系統連系を行う系統同期ＰＬＬを備えた半導体電力変換装置において、系統切り替え時のＰＬＬ再同期に要する時間を短縮することができる半導体電力変換装置の系統同期位相ロックループ制御装置を提供することを目的とする。

本実施形態の代表例は、電力系統の切り替え指令により、基準周波数の異なる第１の電力系統及び第２の電力系統のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置において、前記第１の電力系統又は前記第２の電力系統の位相を検出する位相検出手段と、前記位相検出手段の出力を積分すると共に、上限リミッタ及び下限リミッタを有する積分手段と、前記積分手段の出力を入力して周波数及び位相に変換し、この変換した周波数を前記半導体電力変換装置に有する制御回路の指令値として与え、前記変換した位相を前記位相検出手段の入力とする周波数−位相変換手段と、前記積分手段の上限リミッタに与え、前記第１及び第２の電力系統の基準周波数より大きい値か、又は前記電力系統のうち切り替え先の基準周波数を与える上限印加手段と、前記積分手段の下限リミッタに与え、前記第１及び第２の電力系統の基準周波数より小さい値か、又は前記電力系統のうち切り替え先の基準周波数を与える下限印加手段と、前記電力系統の切り替え指令が変化しないとき前記積分手段の入力に、前記第１の電力系統又は前記第２の電力系統の基準周波数を与え、また前記電力系統の切り替え指令が変化したとき前記上限印加手段及び前記下限印加手段に対して所定時間する動作する動作指令を強制的に与える信号制御手段と、を具備した半導体電力変換装置の系統同期位相ロックループ制御装置である。

実施形態１を説明するための概略構成図。実施形態２を説明するための概略構成図。図２の動作を説明するためのタイミングチャート。図２の動作及び作用効果を説明するための波形図。図９の動作及び問題点を説明するための波形図。図２の動作を説明するための概略構成図。図２の動作を説明するための概略構成図。図２の動作を説明するための概略構成図。従来装置の問題点を説明するための概略構成図。

以下、実施の形態について、図面を参照して説明する。図１は、実施形態１を説明するための概略構成図であり、これは電力系統の切り替え指令により、基準周波数の異なる第１の電力系統１及び第２の電力系統２のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置において、次のような構成を備えている。第１の電力系統と第２の電力系統の間において電力系統を切り替えるとき、系統同期位相ロックループ制御装置に与える基準周波数指令は切り替え先の基準周波数に強制的に所定時間固定する基準周波数固定手段を備えている。

以下、これについて具体的に説明する。所望の基準周波数例えば５０Ｈｚの第１の電力系統１と、電力系統１の基準周波数とは異なる基準周波数例えば６０Ｈｚの第２の電力系統２のいずれかに切り替え可能であって、電力系統１、２の交流電力を直流電力に変換する順変換器又は直流電力を交流電力に変換する逆変換器からなる半導体電力変換装置３を備え、電力変換装置３は主回路と制御回路を備えている。

切替スイッチＳ１は、図示しない系統切替器からの切り替え指令により電力系統１と電力系統２のいずれかに切り替わる。電圧検出器４は、電力系統１、２の電圧Ｖｓを取り込み所望の単位の電圧を検出し、回転座標変換器５は電圧検出器４によって検出した電圧を取り込み座標変換を行い、後述する基準周波数固定手段を構成する基準周波数固定器１０からの周波数及び位相がフィードバックされ、回転座標変換器５の入力となる。比例積分器（ＰＩ制御器）７ａは、回転座標変換器５で座標変換された値が比例積分される。基準周波数固定器１０には、比例積分器７ａで比例積分された値が入力され、例えば電力系統１から電力系統２に切り替えるとき、基準周波数指令は切り替え先の基準周波数に強制的に所定時間固定し、これを電力変換装置３の制御回路に与える。切替スイッチＳ３は、系統切り替え時に電力系統１、２の周波数及び位相が同期したことを検出する同期検出器（図示しない）からの信号により切り替わるようになっている。

このような構成の系統同期位相ロックループ制御装置２０を備えているので、系統切り替え時のＰＬＬ再同期に要する時間を短縮することができる。

図２は、実施形態２を説明するための概略構成図であり、これは電力系統１、２の切り替え指令により、基準周波数ｆ１の第１の電力系統１及び基準周波数ｆ２の第２の電力系統２のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置３の系統同期位相ロックループ制御装置において、以下の構成を備えている。

すなわち、第１の電力系統又は第２の電力系統の位相を検出する位相検出手段と、位相検出手段の出力を積分すると共に、上限リミッタ及び下限リミッタを有する積分手段と、
積分手段の出力を入力して周波数及び位相に変換し、この変換した周波数を半導体電力変換装置に有する制御回路の指令値として与え、前記変換した位相を前記位相検出手段の入力とする周波数−位相変換手段と、積分手段の上限リミッタに与え、前記第１及び第２の電力系統の基準周波数より大きい値か、又は電力系統のうち切り替え先の基準周波数を与える上限印加手段と、積分手段の下限リミッタに与え、第１及び第２の電力系統の基準周波数より小さい値か、又は電力系統のうち切り替え先の基準周波数を与える下限印加手段と、電力系統の切り替え指令が変化しないとき積分手段の入力に、第１の電力系統又は第２の電力系統の基準周波数を与え、また前記電力系統の切り替え指令が変化したとき上限印加手段及び下限印加手段に対して所定時間する動作する動作指令を強制的に与える信号制御手段とを具備している。

以下、これについて図２を参照して具体的に説明するが、ここでは図１と異なる点を中心に説明する。回転座標変換器５の出力を入力するリミッタ付の比例積分器（ＰＩ制御器）７は、リミッタのうち上限値ｆＨは基準周波数ｆ１、ｆ２より大きい値であり、リミッタのうち下限値ｆＬは基準周波数ｆ１、ｆ２より小さい値である。

周波数−位相変換器８は、比例積分器７の出力を入力して周波数及び位相を求める。周波数−位相変換器８で求めた周波数は半導体電力変換装置３の制御回路に与え、また周波数−位相変換器８で求めた位相は回転座標変換器５にフィードバックされる。信号制御器（ワンショット回路）６は、切り替え指令を入力し、切り替え指令が変化したとき所定幅、具体的には後述する切替器Ｓ０１、Ｓ０２が応答する時間に相当するパルス幅の論理信号を出力する（図３参照）。

比例積分器７のリミッタの上限値ｆＨには切替器Ｓ０１の１端子又は０端子が接続され、この１端子には切替スイッチＳ２に有する端子に印加される基準周波数ｆ１、ｆ２のいずれかが入力され、また切替器Ｓ０１の０端子には周波数の上限値ｆＨが入力される。比例積分器７のリミッタの下限値には切替器Ｓ０２の１端子又は０端子が接続され、切替器Ｓ０２の１端子には切替スイッチＳ２に有する端子に印加される基準周波数ｆ１、ｆ２のいずれかが入力され、切替器Ｓ０２の０端子には周波数の下限値ｆＬが入力される。切替スイッチＳ２は、図示しない系統切替器からの切り替え指令により電力系統１と電力系統２のいずれかに切り替わる。

以上のように構成された実施形態の動作について、図２から図８を参照して説明する。

基準周波数ｆ１の電力系統１から基準周波数ｆ２の電力系統２へ切り替える場合を例に、系統切り替え時に以下のようにＰＬＬ制御を実施することで、ＰＬＬ再同期の所要時間を短縮することができる。

図２は系統切り替え時のＰＬＬ再同期制御の状態、すなわち、切替器Ｓ０１、Ｓ０２はいずれも０端子（ステップ０）で、電力変換装置３は電力系統１に同期している状態を示している。切り替え同期ＰＬＬ制御ブロックの中に設けてある切替器Ｓ０１、Ｓ０２は次のようになっている。切替器Ｓ０１は、同期できる上限値ｆＨ、具体的には基準周波数ｆ１、基準周波数ｆ２より大きい値と、基準周波数ｆ２のいずれかに切り替えることが可能になっている。切替器Ｓ０２は、同期できる下限値ｆＬ、具体的には基準周波数ｆ１、基準周波数ｆ２より小さい値と、基準周波数ｆ２のいずれかに切り替えることが可能になっている。

切替スイッチＳ１は、図３に示すように切り替え指令により電力系統１、２のいずれかに切り替え可能になっている。電圧検出器４は、切替スイッチＳ１からの系統１、２のいずれかの系統電圧Ｖｓを検出する。回転座標変換器５は、電圧検出器４で検出した系統電圧Ｖｓから位相に変換し、この変換した波形が、後述する図４（ｃ）のようにのこぎり波となる。比例積分器７は、下限値ｆＬと上限値ｆＨの範囲内で回転座標変換器５からの出力値の比例積分を行う。周波数−位相変換器８は、比例積分器７の出力を周波数−位相に変換する。

信号制御器６は、図３に示すように切り替え指令が入ったとき、所定幅、具体的には切替器Ｓ０１、Ｓ０２が応答する時間に相当するだけ出力する。

（１）図６は、図２の状態で図示しない系統切替器からの系統切り替え指令が与えられた後であって、ＰＬＬ再同期制御状態、つまり切替器Ｓ０１、Ｓ０２の１端子（ステップ１）で系統切替中の状態を説明するための図である。電力系統１から電力系統２へ切り替える過程において、系統切り替え指令と同時に切替器Ｓ０１、Ｓ０２を任意のワンショット時間（制御系が離散系であれば最小ステップ時間でよい）の間１側に投入し、比例積分器７を切り替え先の電力系統２の基準周波数ｆ２に強制的に固定される。

（２）図７は、系統切り替え時のＰＬＬ再同期制御状態で、ＰＬＬの電力系統２に同期している状態を説明するための図である。切替器Ｓ０１、Ｓ０２の０端子（ステップ０）で系統切替中の状態を説明するための図である。信号制御器６からのワンショット時間後に図７の切替器Ｓ０１、Ｓ０２を０側に投入し比例積分器７の固定を解除する。解除後、図８に示すようにＰＬＬは系統２に再同期する。前述の（１）で実施した比例積分器７を固定する操作により、前述の（２）の再同期に要する時間Ｔを、図９の従来の半導体電力変換装置の系統同期位相ロックループ制御装置では例えば１８００ｍｓであったものを、本実施形態では例えば１５０ｍｓと短縮することが可能である。

以上述べた実施形態によれば、電力系統に対して切り替え指令が与えてられてから周波数及び位相が、再同期するまでの時間を短縮することができる。

以上述べた実施形態の動作について、図４及び図５を参照して説明する。図４（ａ）は、系統電圧検出器４の出力である系統電圧検出値の電圧波形図であり、図４（ｂ）は電圧検出器４で検出された系統電圧検出値の周波数である。図４（ｃ）は電圧検出器４で検出された電圧を回転座標変換器５に入力して得られる位相である。図４（ｄ）は比例積分器７の出力である、周波数波形図である。図４（ｅ）は周波数−位相変換器８の出力である位相波形図である。図４（ｆ）は図４（ｃ）の位相波形（破線で示す波形）と図４（ｅ）の位相波形（実線で示す波形）を重ねて書いた図であり、この図において破線の波形が実線の波形に交わる点が、電力系統１から電力系統２に切替えた後に、再同期する点を意味している。つまり、図４（ｄ）のＲに示すように、比例積分器７が５０Ｈｚから６０Ｈｚになり、かつ図４（ｅ）の位相と系統電圧の位相が一致する点である。

図５は図９に示す従来の半導体電力変換装置の系統同期位相ロックループ制御装置における問題点を説明するための図である。図５（ａ）は、系統電圧検出器４の出力である系統電圧検出値の電圧波形図であり、図５（ｂ）は電圧検出器４で検出された系統電圧検出値の周波数である。図５（ｃ）は電圧検出器４で検出された電圧を回転座標変換器５に入力して得られる位相である。図５（ｄ）は比例積分器７ａの出力である、周波数波形図である。図５（ｅ）は周波数−位相変換器８の出力である位相波形図である。図５（ｆ）は図５（ｃ）の位相波形（破線で示す波形）と図５（ｅ）の位相波形（実線で示す波形）を重ねて書いた図であり、この図において破線の波形が実線の波形に交わる点が、交流系統１から交流系統２に切替えた後に、再同期する点を意味している。つまり、図５（ｄ）のＲに示すように、ＰＩ制御器７ａが５０Ｈｚから６０Ｈｚになり、かつ図５（ｅ）の位相と系統電圧の位相が一致する点である。

ここで、図４（ｄ）と図５（ｄ）を比較すると、図４（ｄ）のＱに示す再同期に要する時間Ｔｓｉは例えば１５０ｍｓであり、図５（ｄ）のＱに示す再同期に要する時間Ｔｓｐは例えば１８００ｍｓであることから、本実施形態によれば、電力系統に対して切り替え指令が与えてられてから周波数及び位相が一致する、いわゆる再同期するまでの時間を短縮することができる。この理由は、図４（ｄ）のＰに示す切替器Ｓ０１、Ｓ０２の動作により比例積分器７の周波数を切替先の交流系統例えばここでは交流系統２の周波数に一瞬固定されるからである。

以上の説明は、電力系統１から電力系統２に切替える場合であるが、電力系統２から電力系統１に切替える場合も同様であることは言うまでもない。

以上述べた実施形態の回転座標変換器５、信号制御器６、比例積分器７、周波数／位相変換器８、切替器Ｓ０１、Ｓ０２、切替スイッチＳ１、Ｓ２、Ｓ３は、ハードウェァ
で構成せず、ソフトウェア（プログラム）で構成してもよい。

本実施形態によれば、異周波数系統との連系切り替えを実施した際、切り替え前の周波数から切り替え後の周波数に系統同期ＰＬＬが再同期するための時間を短縮することで、系統切り替えに完了する無駄時間を短縮でき、制御性能の改善を図ることができる半導体電力変換装置の系統同期位相ロックループ制御装置を提供できる。

Ｓ１…切替スイッチ、Ｓ２…切替スイッチ、Ｓ３…切替スイッチ、Ｓ０１、Ｓ０２…切替器、１、２…電力系統、３…半導体電力変換装置、４…電圧検出器、５…回転座標変換器、６…信号制御器、７…リミッタ付比例積分器（ＰＩ制御器）、７ａ…比例積分器（ＰＩ制御器）、８…周波数−位相変換器、１０…基準周波数固定器

Claims

電力系統の切り替え指令により、基準周波数の異なる第１の電力系統及び第２の電力系統のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置において、
前記第１の電力系統と前記第２の電力系統の間において電力系統を切り替えるとき、前記系統同期位相ロックループ制御装置に与える基準周波数指令は切り替え先の基準周波数に強制的に所定時間固定する基準周波数固定手段を備えたことを特徴とする半導体電力変換装置の系統同期位相ロックループ制御装置。
電力系統の切り替え指令により、基準周波数の異なる第１の電力系統及び第２の電力系統のいずれかに切り替えると共に、前記切り替えた電力系統と系統連系を行う半導体電力変換装置の系統同期位相ロックループ制御装置において、
前記第１の電力系統又は前記第２の電力系統の位相を検出する位相検出手段と、
前記位相検出手段の出力を積分すると共に、上限リミッタ及び下限リミッタを有する積分手段と、
前記積分手段の出力を入力して周波数及び位相に変換し、この変換した周波数を前記半導体電力変換装置に有する制御回路の指令値として与え、前記変換した位相を前記位相検出手段の入力とする周波数−位相変換手段と、
前記積分手段の上限リミッタに与え、前記第１及び第２の電力系統の基準周波数より大きい値か、又は前記電力系統のうち切り替え先の基準周波数を与える上限印加手段と、
前記積分手段の下限リミッタに与え、前記第１及び第２の電力系統の基準周波数より小さい値か、又は前記電力系統のうち切り替え先の基準周波数を与える下限印加手段と、
前記電力系統の切り替え指令が変化しないとき前記積分手段の入力に、前記第１の電力系統又は前記第２の電力系統の基準周波数を与え、また前記電力系統の切り替え指令が変化したとき前記上限印加手段及び前記下限印加手段に対して所定時間する動作する動作指令を強制的に与える信号制御手段と、
を具備したことを特徴とする半導体電力変換装置の系統同期位相ロックループ制御装置。