JP2015095561A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2015095561A
JP2015095561A JP2013234263A JP2013234263A JP2015095561A JP 2015095561 A JP2015095561 A JP 2015095561A JP 2013234263 A JP2013234263 A JP 2013234263A JP 2013234263 A JP2013234263 A JP 2013234263A JP 2015095561 A JP2015095561 A JP 2015095561A
Authority
JP
Japan
Prior art keywords
metal member
semiconductor element
support portion
solder
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013234263A
Other languages
Japanese (ja)
Other versions
JP6314433B2 (en
Inventor
義昭 中神
Yoshiaki Nakagami
義昭 中神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013234263A priority Critical patent/JP6314433B2/en
Publication of JP2015095561A publication Critical patent/JP2015095561A/en
Application granted granted Critical
Publication of JP6314433B2 publication Critical patent/JP6314433B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which enables each of solders located on both sides of a semiconductor element to be evaluated; and provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device (10) comprises: semiconductor elements (12, 14): a first metallic component (18) arranged on one surface side of the semiconductor element; second metallic components (22, 24) arranged on a rear face side of the semiconductor element; and solders (16, 20) for electrically connecting the semiconductor with the first metallic component and the semiconductor element with the second metallic components, respectively. In order to correct warpage of the semiconductor element by sandwiching the semiconductor element from both sides, the first metallic component has a first support part (36a) and the second metallic components have second support parts (36b), respectively, which are arranged so as to sandwich the fist support part in at least one direction orthogonal to a lamination direction of the semiconductor element and each metallic component. The first support part and the second support parts contact the semiconductor element and the semiconductor element is held between the first support part and the second support parts.

Description

本発明は、半導体素子の両面側に金属部材が配置され、各金属部材と半導体素子とがはんだを介して電気的に接続されてなる半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device in which metal members are disposed on both sides of a semiconductor element, and each metal member and the semiconductor element are electrically connected via solder, and a method for manufacturing the same.

従来、特許文献1に記載のように、半導体素子の両面側に金属部材が配置され、各金属部材と半導体素子とがはんだを介して電気的に接続されてなる半導体装置が知られている。   Conventionally, as described in Patent Document 1, a semiconductor device is known in which metal members are arranged on both sides of a semiconductor element and each metal member and the semiconductor element are electrically connected via solder.

特許文献1では、半導体素子の一面側にヒートシンクブロック(以下、第1金属部材と示す)が配置され、はんだを介して半導体素子と第1金属部材とが電気的に接続されている。半導体素子における一面と反対の裏面側には金属板(以下、第2金属部材と示す)が配置され、はんだを介して半導体素子と第2金属部材とが電気的に接続されている。   In Patent Document 1, a heat sink block (hereinafter referred to as a first metal member) is arranged on one surface side of a semiconductor element, and the semiconductor element and the first metal member are electrically connected via solder. A metal plate (hereinafter referred to as a second metal member) is disposed on the back side opposite to the one surface of the semiconductor element, and the semiconductor element and the second metal member are electrically connected via solder.

特開2008−135613号公報JP 2008-135613 A

ところで、半導体素子は、はんだ付けされる前の状態で例えばすり鉢状に反っている。特に半導体素子の薄板化にともない、反り量が大きくなってきている。この反りが生じる要因のひとつとして、半導体素子の空焼き(アニール)により、はんだとの接続領域に施されためっきの膜質が粗から密に変化し、めっきが収縮することが考えられる。   By the way, the semiconductor element warps, for example, in a mortar shape before being soldered. In particular, the amount of warpage is increasing as the semiconductor element becomes thinner. As one of the factors that cause this warp, it is considered that the film quality of the plating applied to the connection region with the solder changes from coarse to dense due to empty baking (annealing) of the semiconductor element, and the plating shrinks.

このように半導体素子に反りが生じた状態で、はんだ付けをし、上記した半導体装置を形成した場合、例えば超音波映像装置(SAT)による各はんだの検査が困難となる。SATを用いた検査では、半導体素子と各金属部材との積層方向において、例えば金属板側から所定の深さまでを検査範囲として金属板側から超音波を送信し、その反射波を受信することで、はんだの接続状態(ボイドの有無など)を検査する。その際、半導体素子と第1金属部材との間のはんだ(以下、第1はんだと示す)と、半導体素子と第2金属部材との間のはんだ(以下、第2はんだと示す)と、をそれぞれ別個に検査する。   Thus, when soldering is performed in a state where the semiconductor element is warped to form the above-described semiconductor device, it is difficult to inspect each solder by, for example, an ultrasonic imaging device (SAT). In the inspection using the SAT, in the stacking direction of the semiconductor element and each metal member, for example, an ultrasonic wave is transmitted from the metal plate side to the predetermined depth from the metal plate side, and the reflected wave is received. , Inspect the solder connection state (such as the presence or absence of voids). At that time, solder between the semiconductor element and the first metal member (hereinafter referred to as the first solder), and solder between the semiconductor element and the second metal member (hereinafter referred to as the second solder), Inspect each separately.

しかしながら、上記したように反りが生じていると、反りの大きさによっては、積層方向における第2はんだの検査範囲内に第1はんだが存在することとなり、第2はんだの接続状態を評価することができなくなるという問題が生じる。第1はんだの接続状態の評価についても同様である。   However, if warping has occurred as described above, depending on the warpage, the first solder exists within the inspection range of the second solder in the stacking direction, and the connection state of the second solder is evaluated. The problem that it becomes impossible to occur. The same applies to the evaluation of the connection state of the first solder.

そこで、本発明は上記問題点に鑑み、半導体素子の両側に位置するはんだをそれぞれ評価することのできる半導体装置及びその製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a semiconductor device that can evaluate solders located on both sides of a semiconductor element, and a manufacturing method thereof.

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。   The invention disclosed herein employs the following technical means to achieve the above object. Note that the reference numerals in parentheses described in the claims and in this section indicate a corresponding relationship with specific means described in the embodiments described later as one aspect, and limit the technical scope of the invention. Not what you want.

開示された発明のひとつは、一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、半導体素子の一面側に配置される第1金属部材(18)と、半導体素子の裏面側に配置される第2金属部材(22,24)と、半導体素子と第1金属部材、及び、半導体素子と第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、備え、第1金属部材及び第2金属部材は、半導体素子に向けてそれぞれ突出し、両側から半導体素子を挟むことで半導体素子の反りを矯正するための支持部(36)を有し、支持部として、第1金属部材及び第2金属部材の一方は、半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、半導体素子側の面から突出し、半導体素子と各金属部材との積層方向に直交する少なくとも一方向において第1支持部を間に挟むように配置される第2支持部(36b)を有し、第1支持部及び第2支持部が半導体素子に接触し、第1支持部及び第2支持部の間に半導体素子が保持されていることを特徴とする。   One of the disclosed inventions includes a semiconductor element (12, 14) having electrodes on one side and a back side opposite to the one side, a first metal member (18) disposed on one side of the semiconductor element, and a semiconductor element The second metal member (22, 24) disposed on the back side of the semiconductor element, the semiconductor element and the first metal member, and the solder (16, 20) for electrically connecting the semiconductor element and the second metal member, respectively. The first metal member and the second metal member each protrude toward the semiconductor element and have a support part (36) for correcting the warp of the semiconductor element by sandwiching the semiconductor element from both sides, One of the first metal member and the second metal member has a first support portion (36a) provided so as to protrude from the surface on the semiconductor element side, and the other protrudes from the surface on the semiconductor element side. Stacking direction with metal parts The second support portion (36b) is disposed so as to sandwich the first support portion in at least one direction orthogonal to each other, the first support portion and the second support portion are in contact with the semiconductor element, and the first support portion And the semiconductor element is hold | maintained between the 2nd support parts.

これによれば、第1金属部材(18)及び第2金属部材(22,24)の一方が、第1支持部(36a)を有し、他方が第2支持部(36b)を有する。はんだ(16,20)のリフロー時において、積層方向に加圧すると、第1支持部(36a)と第2支持部(36b)とが近づく。また、第2支持部(36b)は、積層方向に直交する少なくとも一方向において第1支持部(36a)を間に挟むように配置されている。したがって、はんだ(16,20)のリフロー時において、積層方向に加圧することにより、半導体素子(12,14)の反りを矯正することができる。またリフロー後の冷却時においても上記加圧状態を維持することで、半導体素子(12,14)に反りが生じるのを抑制することができる。このようにして形成された半導体装置は、第1支持部(36a)及び第2支持部(36b)が半導体素子(12,14)に接触し、第1支持部(36a)及び第2支持部(36b)の間に半導体素子(12,14)が保持されており、はんだ付け前の状態よりも半導体素子(12,14)の反りが低減されている。したがって、例えば超音波映像装置により、半導体素子(12,14)の両側に位置するはんだ(16,20)について、ボイドの有無などをそれぞれ評価することができる。   According to this, one of the first metal member (18) and the second metal member (22, 24) has the first support portion (36a), and the other has the second support portion (36b). When the solder (16, 20) is reflowed and pressed in the stacking direction, the first support portion (36a) and the second support portion (36b) come closer to each other. The second support portion (36b) is disposed so as to sandwich the first support portion (36a) in at least one direction orthogonal to the stacking direction. Therefore, when the solder (16, 20) is reflowed, the warp of the semiconductor element (12, 14) can be corrected by applying pressure in the stacking direction. Moreover, it can suppress that a semiconductor element (12, 14) warps by maintaining the said pressurization state also at the time of cooling after reflow. In the semiconductor device thus formed, the first support part (36a) and the second support part (36b) are in contact with the semiconductor elements (12, 14), and the first support part (36a) and the second support part. The semiconductor element (12, 14) is held between (36b), and the warpage of the semiconductor element (12, 14) is reduced as compared with the state before soldering. Therefore, for example, the presence or absence of voids can be evaluated for the solder (16, 20) located on both sides of the semiconductor element (12, 14) by an ultrasonic imaging apparatus.

開示された他の発明は、第2金属部材(22,24)における半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、はんだは、第2金属部材と放熱板との間にも介在されて、第2金属部材と放熱板を電気的に接続し、第2金属部材は、放熱板と半導体素子との間に介在されて、半導体素子と放熱板とを電気的に中継していることを特徴とする。   The other disclosed invention further includes a heat radiating plate (32) disposed opposite to the surface of the second metal member (22, 24) opposite to the semiconductor element (12, 14), and the solder is the second metal member. The second metal member and the heat radiating plate are electrically connected to each other, and the second metal member is interposed between the heat radiating plate and the semiconductor element. And is electrically relayed.

このように、第2金属部材(22,24)が、半導体素子(12,14)と放熱板(32)とを電気的に中継する構成においても、半導体素子(12,14)の両側に位置するはんだ(16,20)について、ボイドの有無などをそれぞれ評価することができる。   As described above, the second metal member (22, 24) is positioned on both sides of the semiconductor element (12, 14) even in the configuration in which the semiconductor element (12, 14) and the heat sink (32) are electrically relayed. About the solder (16, 20) to perform, the presence or absence of a void etc. can be evaluated, respectively.

開示された他の発明は、上記した放熱板を備える半導体装置の製造方法であって、第1金属部材(18)及び第2金属部材(22,24)として、一方が第1支持部(36a)を有し、他方が第2支持部(36b)を有するものを準備する準備工程と、半導体素子(12,14)と第1金属部材との間のはんだ(16)、及び、半導体素子と第2金属部材とのはんだ(20)をリフローして、第1金属部材、半導体素子、及び第2金属部材が一体化された接続体(44)を形成する第1リフロー工程と、第2金属部材が放熱板(32)に対向するように、放熱板上に接続体を配置し、第1金属部材側から加圧した状態で、第2金属部材と放熱板との間のはんだ(30)を含む各はんだをリフローする第2リフロー工程と、を備え、第2リフロー工程では、加圧により第1支持部及び第2支持部を半導体素子に接触させて半導体素子の反りを矯正するとともに、リフロー後の冷却時も加圧を継続することで、半導体素子の反りの発生を抑制することを特徴とする。   Another disclosed invention is a method of manufacturing a semiconductor device including the above-described heat dissipation plate, and one of the first metal member (18) and the second metal member (22, 24) is a first support portion (36a). ) And the other has a second support portion (36b), a preparation step, a solder (16) between the semiconductor element (12, 14) and the first metal member, and a semiconductor element, Reflowing the solder (20) with the second metal member to form a connection body (44) in which the first metal member, the semiconductor element, and the second metal member are integrated; and a second metal Solder (30) between the second metal member and the heat radiating plate in a state where the connection body is arranged on the heat radiating plate so that the member faces the heat radiating plate (32) and is pressurized from the first metal member side. A second reflow process for reflowing each solder including In the process, the first support part and the second support part are brought into contact with the semiconductor element by pressurization to correct the warp of the semiconductor element, and the pressurization is continued even during cooling after reflow, thereby reducing the warp of the semiconductor element. It is characterized by suppressing the occurrence.

このように、後工程である第2リフロー工程において、加圧により第1支持部(36a)及び第2支持部(36b)を半導体素子(12,14)に接触させて半導体素子(12,14)の反りを矯正し、リフロー後の冷却時も加圧を継続して半導体素子(12,14)の反りの発生を抑制することで、はんだ付け前の状態よりも半導体素子(12,14)の反りが低減された半導体装置を得ることができる。したがって、例えば超音波映像装置により、半導体素子(12,14)の両側に位置するはんだ(16,20)について、ボイドの有無などをそれぞれ評価することができる。   In this way, in the second reflow process, which is a subsequent process, the first support part (36a) and the second support part (36b) are brought into contact with the semiconductor element (12, 14) by pressurization, thereby causing the semiconductor element (12, 14 ), And the pressure is continuously applied during cooling after reflow to suppress the occurrence of warpage of the semiconductor element (12, 14), so that the semiconductor element (12, 14) is more than the state before soldering. A semiconductor device with reduced warpage can be obtained. Therefore, for example, the presence or absence of voids can be evaluated for the solder (16, 20) located on both sides of the semiconductor element (12, 14) by an ultrasonic imaging apparatus.

第1実施形態に係る半導体装置の概略構成を示す側面図である。1 is a side view showing a schematic configuration of a semiconductor device according to a first embodiment. 図1のII-II線に沿う断面図である。It is sectional drawing which follows the II-II line of FIG. 図1のIII-III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 図1のIV-IV線に沿う断面図である。It is sectional drawing which follows the IV-IV line of FIG. 第1ヒートシンクの第1支持部側を示す平面図である。It is a top view which shows the 1st support part side of a 1st heat sink. ターミナルの第2支持部側を示す平面図である。It is a top view which shows the 2nd support part side of a terminal. 半導体素子に対する支持部の支持位置を示す図である。It is a figure which shows the support position of the support part with respect to a semiconductor element. ターミナルの突起部側を示す平面図である。It is a top view which shows the protrusion part side of a terminal. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 第2実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。FIG. 4 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to a second embodiment, corresponding to FIG. 2. 半導体素子に対する支持部の支持位置を示す図である。It is a figure which shows the support position of the support part with respect to a semiconductor element. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 第3実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 3rd Embodiment, and respond | corresponds to FIG. 半導体素子に対する支持部の支持位置を示す図である。It is a figure which shows the support position of the support part with respect to a semiconductor element. 第4実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 4th Embodiment, and respond | corresponds to FIG. 第5実施形態に係る半導体装置において、半導体素子に対する支持部の支持位置を示す図である。In the semiconductor device concerning a 5th embodiment, it is a figure showing the support position of the support part to a semiconductor element. 第1変形例を示す図であり、図19に対応している。It is a figure which shows a 1st modification, and respond | corresponds to FIG. 第6実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 6th Embodiment, and respond | corresponds to FIG. ターミナルの第2支持部側を示す平面図である。It is a top view which shows the 2nd support part side of a terminal. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 第2変形例を示す断面図であり、図2に対応している。It is sectional drawing which shows a 2nd modification, and respond | corresponds to FIG. 半導体装置の製造方法を示す断面図であり、図2に対応している。It is sectional drawing which shows the manufacturing method of a semiconductor device, and respond | corresponds to FIG. 第3変形例を示す断面図である。It is sectional drawing which shows a 3rd modification.

以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、後述する半導体素子、ターミナル、及び各ヒートシンクの積層方向をZ方向、Z方向に直交し、2つの半導体素子の並び方向をX方向と示す。また、Z方向及びX方向の両方向に直交する方向をY方向と示す。また、特に断わりのない限り、上記したX方向及びY方向により規定されるXY面に沿う形状を、平面形状とする。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, common or related elements are given the same reference numerals. In addition, a stacking direction of semiconductor elements, terminals, and heat sinks, which will be described later, is a Z direction, orthogonal to the Z direction, and an arrangement direction of two semiconductor elements is an X direction. A direction perpendicular to both the Z direction and the X direction is referred to as a Y direction. Unless otherwise specified, the shape along the XY plane defined by the X direction and the Y direction described above is a planar shape.

(第1実施形態)
先ず、半導体装置の概略構成について説明する。この半導体装置は、所謂1in1パッケージとして知られており、例えば車両のインバータ回路に組み入れられ、負荷をPWM制御するための装置として適用される。
(First embodiment)
First, a schematic configuration of the semiconductor device will be described. This semiconductor device is known as a so-called 1 in 1 package, and is incorporated in an inverter circuit of a vehicle, for example, and is applied as a device for PWM control of a load.

図1〜図4に示すように、半導体装置10は、2つの半導体素子12,14を備えている。半導体素子12は、半導体チップに絶縁ゲートバイポーラトランジスタ(IGBT)が形成されてなる。半導体素子14は、半導体チップに転流ダイオード(FWD)が形成されてなる。なお、転流ダイオードは、還流ダイオードともいう。   As shown in FIGS. 1 to 4, the semiconductor device 10 includes two semiconductor elements 12 and 14. The semiconductor element 12 is formed by forming an insulated gate bipolar transistor (IGBT) on a semiconductor chip. The semiconductor element 14 is formed by forming a commutation diode (FWD) on a semiconductor chip. The commutation diode is also referred to as a reflux diode.

半導体素子12,14は、ともにZ方向に電流が流れるように所謂縦型構造をなしており、Z方向両面に図示しない電極を有している。第1ヒートシンク18と対向する一面側に、半導体素子12はコレクタ電極を有し、半導体素子14はカソード電極を有している。一方、一面と反対の面側に、半導体素子12がエミッタ電極及びゲート電極を有し、半導体素子14がアノード電極を有している。   Each of the semiconductor elements 12 and 14 has a so-called vertical structure so that a current flows in the Z direction, and has electrodes (not shown) on both sides in the Z direction. On one side facing the first heat sink 18, the semiconductor element 12 has a collector electrode, and the semiconductor element 14 has a cathode electrode. On the other hand, the semiconductor element 12 has an emitter electrode and a gate electrode, and the semiconductor element 14 has an anode electrode on the side opposite to the one surface.

半導体素子12,14は、X方向に並んで配置されるとともに、Z方向においてほぼ同じ位置に配置されている。また、図1に破線で示すように、半導体素子12,14の平面形状は、ともに略矩形状とされている。   The semiconductor elements 12 and 14 are arranged side by side in the X direction and are arranged at substantially the same position in the Z direction. Further, as indicated by broken lines in FIG. 1, the planar shapes of the semiconductor elements 12 and 14 are both substantially rectangular.

半導体素子12のコレクタ電極は、はんだ16を介して、第1ヒートシンク18と電気的、熱的、且つ機械的に接続されている。同じく、半導体素子12のカソード電極も、はんだ16を介して、第1ヒートシンク18と電気的、熱的、且つ機械的に接続されている。この第1ヒートシンク18が、本実施形態において、特許請求の範囲に記載の第1金属部材に相当する。   The collector electrode of the semiconductor element 12 is electrically, thermally and mechanically connected to the first heat sink 18 via the solder 16. Similarly, the cathode electrode of the semiconductor element 12 is also electrically, thermally and mechanically connected to the first heat sink 18 via the solder 16. The first heat sink 18 corresponds to the first metal member recited in the claims in the present embodiment.

第1ヒートシンク18は、半導体素子12,14の生じた熱を半導体装置10の外部に放熱する機能を果たす。また、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。第1ヒートシンク18のうち、半導体素子12,14と対向する対向面であってはんだ16の配置されない領域及び側面は、後述する封止樹脂体34により被覆されている。一方、対向面と反対の面は、封止樹脂体34の一面34aから露出された放熱面18aとなっている。   The first heat sink 18 functions to radiate the heat generated by the semiconductor elements 12 and 14 to the outside of the semiconductor device 10. Moreover, in order to ensure heat conductivity and electrical conductivity, it is formed using at least a metal material. For example, it consists of metal materials excellent in thermal conductivity and electrical conductivity, such as copper, copper alloy, and aluminum alloy. In the first heat sink 18, a region and a side surface that are opposed to the semiconductor elements 12 and 14 and where the solder 16 is not disposed are covered with a sealing resin body 34 described later. On the other hand, the surface opposite to the facing surface is a heat radiating surface 18 a exposed from one surface 34 a of the sealing resin body 34.

第1ヒートシンク18は、半導体素子12に構成されたIGBTのコレクタ端子と、半導体素子14に構成されたFWDのカソード端子を兼ねる端子部18bを有している。端子部18bは、図4に示すように、Z方向において第1ヒートシンク18の放熱面18aよりも半導体素子12,14に近い位置に配置されている。また、図1及び図4に示すように、Y方向に延設されている。そして、その一部が、封止樹脂体34の側面34cから外部に突出している。このように、端子部18bは、外部機器との電気的な接続が可能となっている。   The first heat sink 18 has a terminal portion 18 b that doubles as the collector terminal of the IGBT configured in the semiconductor element 12 and the cathode terminal of the FWD configured in the semiconductor element 14. As shown in FIG. 4, the terminal portion 18 b is disposed at a position closer to the semiconductor elements 12 and 14 than the heat dissipation surface 18 a of the first heat sink 18 in the Z direction. Moreover, as shown in FIG.1 and FIG.4, it is extended in the Y direction. A part thereof protrudes from the side surface 34 c of the sealing resin body 34. Thus, the terminal portion 18b can be electrically connected to an external device.

また、第1ヒートシンク18は、半導体素子12,14との対向面に、支持部36を有している。支持部36の詳細については後述する。   Further, the first heat sink 18 has a support portion 36 on the surface facing the semiconductor elements 12 and 14. Details of the support portion 36 will be described later.

半導体素子12のエミッタ電極は、はんだ20を介して、ターミナル22と電気的、熱的、且つ機械的に接続されている。同じく、半導体素子12のアノード電極も、はんだ20を介して、ターミナル24と電気的、熱的、且つ機械的に接続されている。これらターミナル22,24が、本実施形態において、特許請求の範囲に記載の第2金属部材に相当する。   The emitter electrode of the semiconductor element 12 is electrically, thermally and mechanically connected to the terminal 22 via the solder 20. Similarly, the anode electrode of the semiconductor element 12 is also electrically, thermally and mechanically connected to the terminal 24 via the solder 20. These terminals 22 and 24 correspond to the 2nd metal member as described in a claim in this embodiment.

ターミナル22,24は、後述する第2ヒートシンク32と各半導体素子12,14との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料からなる。   Since the terminals 22 and 24 are located in the middle of the heat conduction and electric conduction paths between the second heat sink 32 and the semiconductor elements 12 and 14 described later, at least a metal material is used to ensure the heat conductivity and the electric conductivity. It is formed using. For example, it is made of a metal material having excellent thermal conductivity and electrical conductivity such as copper and molybdenum.

また、ターミナル22,24も、半導体素子12,14との対向面に、支持部36を有している。さらには、半導体素子12,14との対向面と反対の面、すなわち第2ヒートシンク32との対向面に、突起部38を有している。支持部36及び突起部38の詳細については後述する。   The terminals 22 and 24 also have a support portion 36 on the surface facing the semiconductor elements 12 and 14. Furthermore, a protrusion 38 is provided on the surface opposite to the surface facing the semiconductor elements 12, 14, that is, the surface facing the second heat sink 32. Details of the support 36 and the protrusion 38 will be described later.

また、半導体素子12のゲート電極形成面に形成されたゲート電極などの制御用パッドには、図4に示すように、ボンディングワイヤ26を介して、制御端子28が電気的に接続されている。この制御端子28は、図1及び図4に示すように、Y方向に延設されている。詳しくは、端子部18bと反対側に延設されている。そして、その一部が封止樹脂体34の側面34cのうち、端子部18bが突出する面と反対の面から外部に突出している。このように、制御端子28は、外部機器との電気的な接続が可能となっている。本実施形態では、温度測定ダイオード用が2本、ゲート電極用が1本、電流センス用が1本、エミッタセンス用が1本の、計5本の制御端子28を有している。   Further, as shown in FIG. 4, a control terminal 28 is electrically connected to a control pad such as a gate electrode formed on the gate electrode formation surface of the semiconductor element 12 through a bonding wire 26. As shown in FIGS. 1 and 4, the control terminal 28 extends in the Y direction. In detail, it is extended on the opposite side to the terminal part 18b. A part of the side surface 34c of the sealing resin body 34 projects outside from the surface opposite to the surface from which the terminal portion 18b projects. Thus, the control terminal 28 can be electrically connected to an external device. In this embodiment, there are a total of five control terminals 28, two for temperature measuring diodes, one for gate electrodes, one for current sensing, and one for emitter sensing.

ターミナル22,24における、各半導体素子12,14と反対側の面には、はんだ30を介して、第2ヒートシンク32が電気的、熱的、且つ機械的に接続されている。この第2ヒートシンク32は、第1ヒートシンク18同様、半導体素子12,14の生じた熱を半導体装置10の外部に放熱する機能を果たす。第2ヒートシンク32は、特許請求の範囲に記載の放熱板に相当する。   A second heat sink 32 is electrically, thermally, and mechanically connected to the surfaces of the terminals 22, 24 opposite to the semiconductor elements 12, 14 via solder 30. Similar to the first heat sink 18, the second heat sink 32 functions to radiate the heat generated by the semiconductor elements 12 and 14 to the outside of the semiconductor device 10. The 2nd heat sink 32 is equivalent to the heat sink as described in a claim.

このような第2ヒートシンク32は、第1ヒートシンク18同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。また、第2ヒートシンク32のうち、ターミナル22,24と対向する対向面のうちはんだ30の配置されない領域及び側面は、封止樹脂体34により被覆されている。一方、対向面と反対の面は、封止樹脂体34における一面34aと反対の裏面34bから露出された放熱面32aとなっている。   Similar to the first heat sink 18, the second heat sink 32 is formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity. For example, it consists of metal materials excellent in thermal conductivity and electrical conductivity, such as copper, copper alloy, and aluminum alloy. Moreover, the area | region and side surface in which the solder 30 is not arrange | positioned among the opposing surfaces which oppose the terminals 22 and 24 among the 2nd heat sinks 32 are coat | covered with the sealing resin body 34. FIG. On the other hand, the surface opposite to the facing surface is a heat radiating surface 32 a exposed from the back surface 34 b opposite to the one surface 34 a in the sealing resin body 34.

また、第2ヒートシンク32は、半導体素子12のエミッタ端子と半導体素子14のアノード端子を兼ねる端子部32bを有している。端子部32bは、図4に示すように、Z方向において第2ヒートシンク32の放熱面32aよりも半導体素子12に近い位置に配置されている。また、図1及び図4に示すように、X方向において、制御端子28とずれた位置とされつつ、Y方向において、制御端子28との間に半導体素子12,14を挟むように、第2ヒートシンク32からY方向に延設されている。そして、その一部が、封止樹脂体34の側面34cのうち、制御端子28が突出する面と反対の面から外部に突出している。このように、端子部32bは、外部機器との電気的な接続が可能となっている。   The second heat sink 32 has a terminal portion 32 b that serves as both the emitter terminal of the semiconductor element 12 and the anode terminal of the semiconductor element 14. As shown in FIG. 4, the terminal portion 32 b is disposed at a position closer to the semiconductor element 12 than the heat radiation surface 32 a of the second heat sink 32 in the Z direction. Further, as shown in FIGS. 1 and 4, the second direction is such that the semiconductor elements 12 and 14 are sandwiched between the control terminal 28 in the Y direction while being shifted from the control terminal 28 in the X direction. The heat sink 32 extends in the Y direction. A part of the side surface 34c of the sealing resin body 34 protrudes to the outside from the surface opposite to the surface from which the control terminal 28 protrudes. Thus, the terminal part 32b can be electrically connected to an external device.

さらに、第2ヒートシンク32は、リフロー時において第2ヒートシンク32とターミナル22,24との対向領域(はんだ30との接続領域)から溢れ出るはんだ30を収容するために、第2ヒートシンク32におけるターミナル22,24との対向面に設けられた溝部32cを有している。溝部32cは、上記した対向領域を取り囲んで一体的な環状(途切れることなく連続する環状)に設けられている。   Further, the second heat sink 32 accommodates the solder 30 overflowing from the opposing region (connection region with the solder 30) between the second heat sink 32 and the terminals 22 and 24 at the time of reflow. , 24 is provided with a groove 32c provided on the surface facing the surface. The groove portion 32c is provided in an integral annular shape (a continuous annular shape without interruption) surrounding the above-described facing region.

そして、半導体素子12,14、第1ヒートシンク18の一部、ターミナル22,24、制御端子28、ボンディングワイヤ26、はんだ16,20,30、及び第2ヒートシンク32の一部が、封止樹脂体34にて封止されている。封止樹脂体34は、金型内に樹脂を注入し、成形してなるものである。樹脂としては、例えばエポキシ系樹脂を採用することができる。   The semiconductor elements 12 and 14, part of the first heat sink 18, terminals 22 and 24, control terminal 28, bonding wire 26, solder 16, 20 and 30, and part of the second heat sink 32 are encapsulated resin bodies. 34 is sealed. The sealing resin body 34 is formed by injecting resin into a mold. As the resin, for example, an epoxy resin can be employed.

次に、図2〜図8に基づき、支持部36及び突起部38について説明する。   Next, the support part 36 and the protrusion part 38 are demonstrated based on FIGS.

支持部36は、Z方向において、はんだ16を介して半導体素子12,14と接続される第1ヒートシンク18、及び、はんだ20を介して半導体素子12,14と接続されるターミナル22,24にそれぞれ設けられている。支持部36は、第1ヒートシンク18及びターミナル22,24から半導体素子12,14に向けて突出しており、Z方向において両側から半導体素子12,14を挟むことで、半導体素子12,14の反りを矯正する。また、新たに反りが生じるのを抑制する。   The support part 36 is connected to the first heat sink 18 connected to the semiconductor elements 12 and 14 via the solder 16 and the terminals 22 and 24 connected to the semiconductor elements 12 and 14 via the solder 20 in the Z direction, respectively. Is provided. The support portion 36 protrudes from the first heat sink 18 and the terminals 22 and 24 toward the semiconductor elements 12 and 14, and the semiconductor elements 12 and 14 are warped by sandwiching the semiconductor elements 12 and 14 from both sides in the Z direction. to correct. In addition, a new warp is suppressed.

この支持部36は、第1ヒートシンク18及びターミナル22,24の一方に設けられた第1支持部36aと、他方に設けられた第2支持部36bを含んでいる。本実施形態では、半導体素子12,14が第1ヒートシンク18側に凸の反りを生じるため、第1ヒートシンク18に第1支持部36aが設けられ、ターミナル22,24のそれぞれに第2支持部36bが設けられている。   The support portion 36 includes a first support portion 36a provided on one of the first heat sink 18 and the terminals 22 and 24, and a second support portion 36b provided on the other. In the present embodiment, since the semiconductor elements 12 and 14 are convexly warped toward the first heat sink 18, the first heat sink 18 is provided with a first support portion 36 a and the terminals 22 and 24 are respectively provided with a second support portion 36 b. Is provided.

第1支持部36aは、図2,4,5に示すように、第1ヒートシンク18のうち、半導体素子12,14との対向面に設けられている。図5では、参考線として、半導体素子12,14の配置領域を破線で示している。第1支持部36aは、半導体素子12,14ごとに設けられている。本実施形態では、各半導体素子12,14のXY面に沿う中心位置を押さえるようにそれぞれ設けられている。   As shown in FIGS. 2, 4, and 5, the first support portion 36 a is provided on the surface of the first heat sink 18 that faces the semiconductor elements 12 and 14. In FIG. 5, the arrangement area of the semiconductor elements 12 and 14 is indicated by a broken line as a reference line. The first support portion 36 a is provided for each of the semiconductor elements 12 and 14. In the present embodiment, the semiconductor elements 12 and 14 are provided so as to suppress the center position along the XY plane.

第2支持部36bは、図2,3,6に示すように、ターミナル22のうち、半導体素子12,14との対向面に設けられている。この第2支持部36bは、Z方向に直交する少なくとも一方向、すなわちX方向及びY方向の少なくとも一方において、第1支持部36aを間に挟むように設けられている。本実施形態では、図6に示すように、ターミナル22における平面矩形状の対向面22aのうち、X方向の両端に第2支持部36bがそれぞれ設けられている。各第2支持部36bは、Y方向に延設されている。なお、図6では、ターミナル22を例示するが、ターミナル24も同様の構造を有している。   As shown in FIGS. 2, 3, and 6, the second support portion 36 b is provided on the surface of the terminal 22 that faces the semiconductor elements 12 and 14. The second support portion 36b is provided so as to sandwich the first support portion 36a in at least one direction orthogonal to the Z direction, that is, at least one of the X direction and the Y direction. In the present embodiment, as shown in FIG. 6, the second support portions 36 b are respectively provided at both ends in the X direction of the planar rectangular opposing surface 22 a in the terminal 22. Each second support 36b extends in the Y direction. Although FIG. 6 illustrates the terminal 22, the terminal 24 has the same structure.

図7では、半導体素子12における第1支持部36aの押さえ位置を一点鎖線で示し、第2支持部36bの押さえ位置を破線で示している。第1支持部36aは、半導体素子12のほぼ中心を押さえるようになっている。第2支持部36bは、半導体素子12のエミッタ電極40におけるX方向の両端部分をそれぞれ押さえるようになっている。なお、図7に示す符号42は、ボンディングワイヤ26が接続される制御用パッドであり、この制御用パッド42は、図7に示すようにY方向における一端側において、X方向に並んで設けられている。なお、図7では、半導体素子12を例示するが、半導体素子14もほぼ同じ構造を有している。異なる点は、半導体素子14が制御用パッドを有しておらず、ターミナル24側の面にアノード電極のみを有している点である。   In FIG. 7, the pressing position of the first support portion 36a in the semiconductor element 12 is indicated by a one-dot chain line, and the pressing position of the second support portion 36b is indicated by a broken line. The first support portion 36 a is configured to hold the substantially center of the semiconductor element 12. The second support portions 36b are configured to respectively hold both end portions of the emitter electrode 40 of the semiconductor element 12 in the X direction. Reference numeral 42 shown in FIG. 7 is a control pad to which the bonding wire 26 is connected, and this control pad 42 is provided side by side in the X direction on one end side in the Y direction as shown in FIG. ing. In FIG. 7, the semiconductor element 12 is illustrated, but the semiconductor element 14 has substantially the same structure. The difference is that the semiconductor element 14 does not have a control pad and has only an anode electrode on the surface on the terminal 24 side.

そして、半導体装置10において、第1支持部36a及び第2支持部36bは、図2〜図4に示すように半導体素子12,14にそれぞれ接触しており、第1支持部36a及び第2支持部36bによって反りが矯正された状態で、第1支持部36a及び第2支持部36bの間に半導体素子12,14が保持されている。   In the semiconductor device 10, the first support portion 36 a and the second support portion 36 b are in contact with the semiconductor elements 12 and 14, respectively, as shown in FIGS. 2 to 4, and the first support portion 36 a and the second support portion 36 b are in contact with each other. The semiconductor elements 12 and 14 are held between the first support part 36a and the second support part 36b in a state where the warp is corrected by the part 36b.

突起部38は、ターミナル22,24と第2ヒートシンク32との間に介在されるはんだ30の厚みを確保するために、ターミナル22,24及び第2ヒートシンク32の少なくとも一方に設けられる。本実施形態では、上記したように、ターミナル22,24における第2ヒートシンク32側の面に、第2ヒートシンク32側に向けて突出する突起部38が設けられている。図8に示すように、ターミナル22における対向面22aと反対の裏面22bも平面矩形状をなしており、この裏面22bの四隅に突起部38が互いに同じ高さで設けられている。そして、図3に示すように、半導体装置10において突起部38は、第2ヒートシンク32に接触している。   The protrusion 38 is provided on at least one of the terminals 22, 24 and the second heat sink 32 in order to ensure the thickness of the solder 30 interposed between the terminals 22, 24 and the second heat sink 32. In the present embodiment, as described above, the protrusions 38 projecting toward the second heat sink 32 are provided on the surfaces of the terminals 22 and 24 on the second heat sink 32 side. As shown in FIG. 8, the back surface 22b opposite to the facing surface 22a of the terminal 22 also has a planar rectangular shape, and the protrusions 38 are provided at the same height at the four corners of the back surface 22b. As shown in FIG. 3, the protrusion 38 is in contact with the second heat sink 32 in the semiconductor device 10.

次に、図9〜図11に基づき、上記した半導体装置10の製造方法について説明する。   Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS.

先ず、半導体素子12,14、各ヒートシンク18,32、ターミナル22,24、制御端子28を準備する。このとき、上記した第1支持部36aを有する第1ヒートシンク18、第2支持部36bを有するターミナル22,24を準備する。半導体素子12,14は、素子を形成する際の空焼き(アニール)により、例えばはんだ20の接続領域(エミッタ電極及びアノード電極)に施されためっきの膜質が粗から密に変化し、めっきが収縮する。したがって、準備した状態で、半導体素子12,14には第1ヒートシンク18側に凸の反りが生じている。   First, the semiconductor elements 12 and 14, the heat sinks 18 and 32, the terminals 22 and 24, and the control terminal 28 are prepared. At this time, the first heat sink 18 having the first support portion 36a and the terminals 22 and 24 having the second support portion 36b are prepared. The semiconductor elements 12 and 14 are subjected to baking (annealing) at the time of forming the elements, for example, the quality of the plating applied to the connection region (emitter electrode and anode electrode) of the solder 20 changes from coarse to dense. Shrink. Therefore, in the prepared state, the semiconductor elements 12 and 14 have a convex warp on the first heat sink 18 side.

次に、第1リフロー工程を実施する。第1リフロー工程では、半導体素子12,14と第1ヒートシンク18との間に介在されるはんだ16、及び、半導体素子12,14とターミナル22,24との間に介在されるはんだ20をリフローする。そして、図9に示すように、第1ヒートシンク18、半導体素子12,14、及びターミナル22,24が一体化された接続体44を形成する。   Next, a 1st reflow process is implemented. In the first reflow process, the solder 16 interposed between the semiconductor elements 12 and 14 and the first heat sink 18 and the solder 20 interposed between the semiconductor elements 12 and 14 and the terminals 22 and 24 are reflowed. . Then, as shown in FIG. 9, a connection body 44 in which the first heat sink 18, the semiconductor elements 12 and 14, and the terminals 22 and 24 are integrated is formed.

本実施形態では、上記した準備工程において、ターミナル22,24の両面に予めはんだ20,30をはんだ付け(迎えはんだ)しておく。はんだ30は、半導体装置10における高さの公差ばらつきを吸収するために、余裕をもって多めに配置される。次いで、第1支持部36aの突起頂点が半導体素子12,14の中心とほぼ一致するように位置決めし、第1ヒートシンク18上に、箔状のはんだ16を介して半導体素子12,14を配置する。また、半導体素子12,14における所定値に第2支持部36bが位置するように位置決めし、半導体素子12,14上にターミナル22,24を配置する。そして、この積層状態で、各はんだ16,20,30をリフローする。   In the present embodiment, the solders 20 and 30 are preliminarily soldered (greeting solder) on both surfaces of the terminals 22 and 24 in the above-described preparation step. In order to absorb the tolerance variation of the height in the semiconductor device 10, the solder 30 is arranged with a large margin. Next, the first support portion 36 a is positioned so that the projection apex substantially coincides with the centers of the semiconductor elements 12 and 14, and the semiconductor elements 12 and 14 are disposed on the first heat sink 18 via the foil-like solder 16. . Further, the semiconductor elements 12 and 14 are positioned so that the second support portion 36b is positioned at a predetermined value, and the terminals 22 and 24 are disposed on the semiconductor elements 12 and 14. And in this lamination | stacking state, each solder 16,20,30 is reflowed.

リフローによってはんだ16,20,30が溶融し、各支持部36a,36bは半導体素子12,14に接触する。しかしながら、Z方向において外力は印加されず、半導体素子12,14にはターミナル22,24などの重さが印加されるだけである。半導体素子12,14はリフロー時に高温となることで反りが緩和される方向に変形するが、リフロー後の冷却により反りが戻る方向に変形する。   The solder 16, 20, and 30 are melted by reflow, and the support portions 36a and 36b come into contact with the semiconductor elements 12 and 14, respectively. However, no external force is applied in the Z direction, and only the weights of the terminals 22 and 24 are applied to the semiconductor elements 12 and 14. The semiconductor elements 12 and 14 are deformed in a direction in which the warpage is relieved when the temperature becomes high at the time of reflow, but deformed in a direction in which the warpage returns by cooling after the reflow.

したがって、第1リフロー工程後の接続体44においては、図9に示すように、半導体素子12,14に第1ヒートシンク18側に凸のすり鉢状の反りが生じた状態で、第1ヒートシンク18と半導体素子12,14が接続され、半導体素子12,14とターミナル22,24が接続されている。なお、はんだ30については、接続対象である第2ヒートシンク32がまだ無いので、表面張力により、ターミナル22,24の中心を頂点として盛り上がった形状となる。   Therefore, in the connection body 44 after the first reflow process, as shown in FIG. 9, the first heat sink 18 and the semiconductor elements 12 and 14 are warped in a convex mortar shape on the first heat sink 18 side. The semiconductor elements 12 and 14 are connected, and the semiconductor elements 12 and 14 and the terminals 22 and 24 are connected. Note that the solder 30 does not yet have the second heat sink 32 to be connected, and thus has a shape that rises with the centers of the terminals 22 and 24 as vertices due to surface tension.

第1リフロー工程では、必要に応じて、半導体素子12,14及びターミナル22,24が第1ヒートシンク18に対して傾くのを抑制するためのガイドを用いても良い。   In the first reflow process, a guide for suppressing the semiconductor elements 12 and 14 and the terminals 22 and 24 from being inclined with respect to the first heat sink 18 may be used as necessary.

次に、制御端子28と半導体素子12の制御用パッド42とをボンディングワイヤ26により接続する。   Next, the control terminal 28 and the control pad 42 of the semiconductor element 12 are connected by the bonding wire 26.

次に、第2リフロー工程を実施する。第2リフロー工程では、図10に示すように、ターミナル22,24がはんだ30を介して第2ヒートシンク32に対向するように、第2ヒートシンク32上に接続体44を配置する。そして、図10及び図11に示すように、第1ヒートシンク18側から加圧した状態で、各はんだ16,20,30をリフローする。上記した加圧により、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込むこととなる。すなわち、Z方向において第1支持部36aが第2支持部36bに近づく。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14の反りが矯正(低減)される。また、リフロー後の冷却時も加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、高温から室温への変化にともなう半導体素子12,14の反りの発生が抑制される。   Next, a 2nd reflow process is implemented. In the second reflow process, as shown in FIG. 10, the connection body 44 is disposed on the second heat sink 32 so that the terminals 22 and 24 are opposed to the second heat sink 32 via the solder 30. Then, as shown in FIGS. 10 and 11, the solders 16, 20, and 30 are reflowed while being pressurized from the first heat sink 18 side. Due to the pressurization described above, the first support portion 36a pushes in the protrusions of the semiconductor elements 12 and 14 while the second support portion 36b receives the semiconductor elements 12 and 14. That is, the first support portion 36a approaches the second support portion 36b in the Z direction. The second support portion 36b is provided so as to sandwich the first support portion 36a in the X direction. Therefore, the warp of the semiconductor elements 12 and 14 is corrected (reduced). Further, by continuing the pressurization even after cooling after reflow, the state in which the warpage of the semiconductor elements 12 and 14 is corrected (reduced) is maintained, and the solders 16, 20, and 30 are solidified in this state. Therefore, warpage of the semiconductor elements 12 and 14 due to a change from high temperature to room temperature is suppressed.

なお、ターミナル22,24に設けた突起部38は、少なくとも上記加圧によって第2ヒートシンク32に接触し、リフロー後の冷却時もこの状態が維持される。したがって、第2リフロー後において、はんだ30の厚みは、突起部38の突起高さと等しくなる。   The protrusions 38 provided on the terminals 22 and 24 are in contact with the second heat sink 32 by at least the pressurization, and this state is maintained even during cooling after reflow. Therefore, after the second reflow, the thickness of the solder 30 becomes equal to the protrusion height of the protrusion 38.

上記した加圧は、半導体素子12,14に生じている反りを少なからず低減できればよく、好ましくは、半導体素子12,14を平板状(反りの殆どない状態)にできる程度とすると良い。したがって、第1支持部36aと第2支持部36bのZ方向における対向距離(突起先端間の距離)が、半導体素子12,14の厚みとほぼ等しくなるように、加圧すると良い。   The above pressurization only needs to reduce the warpage generated in the semiconductor elements 12 and 14 to a certain extent, and is preferably set to a level that allows the semiconductor elements 12 and 14 to have a flat shape (a state in which there is almost no warpage). Therefore, it is preferable to apply pressure so that the opposing distance in the Z direction between the first support portion 36a and the second support portion 36b (distance between the tips of the protrusions) is substantially equal to the thickness of the semiconductor elements 12 and 14.

本実施形態では、図10及び図11に示すように、加圧により第2ヒートシンク32の放熱面32aと第1ヒートシンク18の放熱面18aとに接触し、放熱面18a,32a間を所定距離に保つ治具46を用いる。この治具46は、基台46aと、天板46bと、スペーサ46cと、を備える。基台46aに対して、放熱面32aが接触するように第2ヒートシンク32を配置する。基台46aに、所定長さを有するスペーサ46cを取り付ける。また、接続体44上に天板46bを配置する。加圧前の状態で、天板46bはスペーサ46cに接触していない。図10に示すように天板46bを加圧すると、天板46bは基台46aに近づき、やがて図11に示すようにスペーサ46cの上端に接触する。天板46bがスペーサ46cに接触すると、天板46bはそれ以上基台46aに近づかない。このように、スペーサ46cによって、放熱面18a,32a間を所定距離とすることができる。すなわち、支持部36による半導体素子12,14の押さえ量も規定することができる。例えば半導体素子12,14が平板状となるように、支持部36による半導体素子12,14の押さえ量を規定することもできる。   In this embodiment, as shown in FIGS. 10 and 11, the heat radiation surface 32 a of the second heat sink 32 and the heat radiation surface 18 a of the first heat sink 18 are brought into contact with each other by pressurization, and the heat radiation surfaces 18 a and 32 a are separated by a predetermined distance. A holding jig 46 is used. The jig 46 includes a base 46a, a top plate 46b, and a spacer 46c. The second heat sink 32 is disposed so that the heat radiating surface 32a contacts the base 46a. A spacer 46c having a predetermined length is attached to the base 46a. In addition, the top plate 46 b is disposed on the connection body 44. In the state before pressurization, the top plate 46b is not in contact with the spacer 46c. When the top plate 46b is pressurized as shown in FIG. 10, the top plate 46b approaches the base 46a and eventually comes into contact with the upper end of the spacer 46c as shown in FIG. When the top plate 46b comes into contact with the spacer 46c, the top plate 46b does not approach the base 46a any more. Thus, the spacer 46c can make a predetermined distance between the heat radiation surfaces 18a and 32a. That is, the pressing amount of the semiconductor elements 12 and 14 by the support portion 36 can also be defined. For example, the pressing amount of the semiconductor elements 12 and 14 by the support portion 36 can be defined so that the semiconductor elements 12 and 14 have a flat plate shape.

次に、封止樹脂体34を成形する成形工程を実施する。この成形工程では、第2リフロー工程で得られた接続構造体を、図示しない金型に配置し、金型のキャビティ内に樹脂を注入して、封止樹脂体34を成形する。本実施形態では、エポキシ樹脂を用いたトランスファーモールド法により、封止樹脂体34を成形する。また、後述する切削工程において各ヒートシンク18,32の放熱面18a,32a側を切削するため、ヒートシンク18,32が封止樹脂体34から露出されないように、封止樹脂体34を成形する。   Next, a molding process for molding the sealing resin body 34 is performed. In this molding step, the connection structure obtained in the second reflow step is placed in a mold (not shown), and a resin is injected into the mold cavity to mold the sealing resin body 34. In the present embodiment, the sealing resin body 34 is formed by a transfer molding method using an epoxy resin. In addition, the sealing resin body 34 is molded so that the heat sinks 18 and 32 are not exposed from the sealing resin body 34 in order to cut the heat radiation surfaces 18 a and 32 a side of the heat sinks 18 and 32 in a cutting process described later.

次に、切削工程を実施する。この切削工程では、図示しない刃具により、封止樹脂体34の一面34a側から、封止樹脂体34とともに第1ヒートシンク18を切削する。この切削により、第1ヒートシンク18のうち、放熱面18aのみが封止樹脂体34から露出されるとともに、放熱面18aは一面34aとほぼ面一となる。同様に、封止樹脂体34の裏面34b側から、封止樹脂体34とともに第2ヒートシンク32を切削する。この切削により、第2ヒートシンク32のうち、放熱面32aのみが封止樹脂体34から露出されるとともに、放熱面32aは裏面34bとほぼ面一となる。   Next, a cutting process is performed. In this cutting step, the first heat sink 18 is cut together with the sealing resin body 34 from the one surface 34a side of the sealing resin body 34 with a cutting tool (not shown). By this cutting, only the heat radiation surface 18a of the first heat sink 18 is exposed from the sealing resin body 34, and the heat radiation surface 18a is substantially flush with the one surface 34a. Similarly, the second heat sink 32 is cut together with the sealing resin body 34 from the back surface 34 b side of the sealing resin body 34. By this cutting, only the heat radiation surface 32a of the second heat sink 32 is exposed from the sealing resin body 34, and the heat radiation surface 32a is substantially flush with the back surface 34b.

そして、切削工程後、図示しないリードフレームのタイバーなどを除去することで、半導体装置10を得ることができる。なお、不要部分の除去は、切削工程の前に実施することもできる。   Then, after the cutting process, the semiconductor device 10 can be obtained by removing a tie bar of a lead frame (not shown). The removal of unnecessary portions can also be performed before the cutting process.

次に、本実施形態に係る半導体装置10及びその製造方法の効果について説明する。   Next, effects of the semiconductor device 10 and the manufacturing method thereof according to the present embodiment will be described.

本実施形態では、半導体素子12,14を間に挟む第1ヒートシンク18及びターミナル22,24のうち、第1ヒートシンク18が第1支持部36aを有し、ターミナル22,24が第2支持部36bを有している。したがって、第2リフロー工程において、Z方向に加圧すると、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込むこととなる。すなわち、Z方向において第1支持部36aと第2支持部36bとが近づく。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14に生じていた反りを矯正(低減)することができる。   In the present embodiment, of the first heat sink 18 and the terminals 22 and 24 sandwiching the semiconductor elements 12 and 14, the first heat sink 18 has the first support portion 36a, and the terminals 22 and 24 are the second support portion 36b. have. Therefore, in the second reflow process, when pressure is applied in the Z direction, the first support portion 36a pushes in the protrusions of the semiconductor elements 12 and 14 while the second support portion 36b receives the semiconductor elements 12 and 14. . That is, the 1st support part 36a and the 2nd support part 36b approach in the Z direction. The second support portion 36b is provided so as to sandwich the first support portion 36a in the X direction. Therefore, the warp generated in the semiconductor elements 12 and 14 can be corrected (reduced).

また、リフロー後の冷却時も上記加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、第2リフロー工程後に高温から室温への変化にともなって半導体素子12,14に反りが生じるのを抑制することができる。   Further, by continuing the pressurization during cooling after reflow, the state in which the warpage of the semiconductor elements 12 and 14 is corrected (reduced) is maintained, and the solders 16, 20, and 30 are solidified in this state. Therefore, it is possible to suppress warping of the semiconductor elements 12 and 14 due to a change from high temperature to room temperature after the second reflow process.

このようにして形成された半導体装置10においては、第1支持部36a及び第2支持部36bが半導体素子12,14に接触し、第1支持部36a及び第2支持部36bの間に半導体素子12,14が保持されており、はんだ付け前の状態よりも半導体素子12,14の反りが低減されている。したがって、例えば超音波映像装置(SAT)により、半導体素子12,14の両側に位置するはんだ16,20について、ボイドの有無などをそれぞれ評価することができる。   In the semiconductor device 10 thus formed, the first support portion 36a and the second support portion 36b are in contact with the semiconductor elements 12 and 14, and the semiconductor element is interposed between the first support portion 36a and the second support portion 36b. 12 and 14 are held, and the warpage of the semiconductor elements 12 and 14 is reduced as compared with the state before soldering. Therefore, for example, the presence or absence of voids can be evaluated for the solders 16 and 20 located on both sides of the semiconductor elements 12 and 14 by an ultrasonic imaging apparatus (SAT).

また、本実施形態では、第2リフロー工程において、放熱面18a,32a間を所定距離に保つ治具46を用いる。これにより、放熱面18a,32a間を所定距離とすることができる。すなわち、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。   In the present embodiment, a jig 46 that maintains a predetermined distance between the heat radiation surfaces 18a and 32a is used in the second reflow process. Thereby, it is possible to set a predetermined distance between the heat radiation surfaces 18a and 32a. That is, it is possible to prevent the semiconductor elements 12 and 14 from being pressed too much by the support portions 36 (36a and 36b). For example, the semiconductor elements 12 and 14 can be prevented from warping in reverse.

また、本実施形態では、ターミナル22,24における第2ヒートシンク32側の面に、第2ヒートシンク32側に向けて突出する突起部38が設けられている。したがって、上記したように第2リフロー工程において加圧しながらも、ターミナル22,24と第2ヒートシンク32との間に介在されるはんだ30の厚みを確保することができる。   In the present embodiment, the protrusions 38 projecting toward the second heat sink 32 are provided on the surfaces of the terminals 22 and 24 on the second heat sink 32 side. Therefore, as described above, the thickness of the solder 30 interposed between the terminals 22 and 24 and the second heat sink 32 can be ensured while applying pressure in the second reflow process.

また、本実施形態では、第2ヒートシンク32が、溢れたはんだ30を収容するための溝部32cを有している。したがって、上記したように第2リフロー工程において加圧しながらも、はんだ30がターミナル22,24の側面を介して半導体素子12,14側に濡れ広がるのを抑制することができる。   Further, in the present embodiment, the second heat sink 32 has a groove 32 c for accommodating the overflowing solder 30. Therefore, it is possible to suppress the solder 30 from spreading to the semiconductor elements 12 and 14 via the side surfaces of the terminals 22 and 24 while applying pressure in the second reflow process as described above.

なお、第2支持部36bが、X方向において間に第1支持部36aを挟むように設けられる例を示したが、Y方向において間に第1支持部36aを挟むように設けられる構成としても、同様の効果を奏することができる。   In addition, although the example in which the second support portion 36b is provided so as to sandwich the first support portion 36a in the X direction has been described, the second support portion 36b may be configured to sandwich the first support portion 36a in the Y direction. The same effect can be produced.

(第2実施形態)
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
(Second Embodiment)
In the present embodiment, descriptions of parts common to the semiconductor device 10 and the manufacturing method thereof shown in the first embodiment are omitted.

本実施形態では、図12に示すように、第2支持部36bを有するターミナル22,24が、さらに第3支持部36cを有することを第1の特徴とする。また、第1実施形態に示した治具46を用いずに第2リフロー工程を実施できる点を第2の特徴とする。   In the present embodiment, as shown in FIG. 12, the first feature is that the terminals 22 and 24 having the second support portion 36b further have a third support portion 36c. A second feature is that the second reflow process can be performed without using the jig 46 shown in the first embodiment.

第3支持部36cは、ターミナル22,24における半導体素子12,14側の面から、第2支持部36bと同じ高さを有して突出している。また、図13に示すように、第3支持部36cは、XY面内において第1支持部36aと重なる位置に設けられている。すなわち、第3支持部36cは、半導体素子12,14の中心位置に対応して設けられている。   The third support portion 36c protrudes from the surfaces of the terminals 22 and 24 on the semiconductor element 12 and 14 side with the same height as the second support portion 36b. As shown in FIG. 13, the third support portion 36c is provided at a position overlapping the first support portion 36a in the XY plane. That is, the third support portion 36 c is provided corresponding to the center position of the semiconductor elements 12 and 14.

第3支持部36cは、第1リフロー工程により得られる接続体44において、半導体素子12,14に非接触となっている。   The third support portion 36c is not in contact with the semiconductor elements 12 and 14 in the connection body 44 obtained by the first reflow process.

第2リフロー工程において、図14に示すように基台48上に第2ヒートシンク32を配置し、第2ヒートシンク32上に接続体44を配置し、第1ヒートシンク18をZ方向に加圧した状態で、はんだ16,20,30をリフローする。上記した加圧により、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込む。すなわち、Z方向において第1支持部36aが第2支持部36bに近づく。そして、図15に示すように、第3支持部36cが半導体素子12,14に接触する、すなわち、Z方向における第1支持部36aと第3支持部36cの距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。   In the second reflow step, as shown in FIG. 14, the second heat sink 32 is disposed on the base 48, the connecting body 44 is disposed on the second heat sink 32, and the first heat sink 18 is pressurized in the Z direction. Then, the solder 16, 20, and 30 are reflowed. Due to the pressurization described above, the first support portion 36a pushes the protrusions of the semiconductor elements 12 and 14 while the second support portion 36b receives the semiconductor elements 12 and 14. That is, the first support portion 36a approaches the second support portion 36b in the Z direction. As shown in FIG. 15, the third support part 36 c contacts the semiconductor elements 12, 14, that is, the distance between the first support part 36 a and the third support part 36 c in the Z direction is the thickness of the semiconductor elements 12, 14. Becomes substantially equal to the first support portion 36a, the semiconductor elements 12 and 14 cannot be pushed any further.

このように、本実施形態では、第1支持部36aの対向位置に第3支持部36cを設けるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、第3支持部36cを有する半導体装置10を、治具46を用いて形成することもできる。   Thus, in this embodiment, since the 3rd support part 36c is provided in the position facing the 1st support part 36a, even if it does not use the jig | tool 46 shown in 1st Embodiment, the support part 36 (36a, 36b). It is possible to suppress excessive pressing of the semiconductor elements 12 and 14. For example, the semiconductor elements 12 and 14 can be prevented from warping in reverse. However, the semiconductor device 10 having the third support portion 36 c can be formed using the jig 46.

また、第3支持部36cが半導体素子12,14に接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。   Further, when the third support portion 36c comes into contact with the semiconductor elements 12 and 14, the first support portion 36a cannot push the semiconductor elements 12 and 14 any more, so that the semiconductor elements 12 and 14 can be easily corrected into a flat plate shape.

(第3実施形態)
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
(Third embodiment)
In the present embodiment, descriptions of parts common to the semiconductor device 10 and the manufacturing method thereof shown in the second embodiment are omitted.

第2実施形態では、ターミナル22,24が、XY面内において第1支持部36aと重なる位置に設けられた第3支持部36cを有する例を示した。これに対し、本実施形態では、図16に示すように、第1支持部36aを有する第1ヒートシンク18が、さらに第4支持部36dを有することを特徴とする。   In 2nd Embodiment, the terminal 22 and 24 showed the example which has the 3rd support part 36c provided in the position which overlaps with the 1st support part 36a in XY plane. On the other hand, in the present embodiment, as shown in FIG. 16, the first heat sink 18 having the first support portion 36a further has a fourth support portion 36d.

第4支持部36dは、第1ヒートシンク18における半導体素子12,14側の面から、第1支持部36aと同じ高さを有して突出している。また、図17に示すように、第4支持部36dは、XY面内において第2支持部36bと重なる位置に設けられている。すなわち、第4支持部36dは、第2支持部36b同様、X方向において第1支持部36aを間に挟むように設けられている。   The fourth support portion 36d protrudes from the surface of the first heat sink 18 on the semiconductor element 12 and 14 side with the same height as the first support portion 36a. Further, as shown in FIG. 17, the fourth support portion 36d is provided at a position overlapping the second support portion 36b in the XY plane. That is, the fourth support portion 36d is provided so as to sandwich the first support portion 36a in the X direction, like the second support portion 36b.

第4支持部36dも、上記した第3支持部36c同様、第1リフロー工程により得られる接続体44において、半導体素子12,14に非接触となっている。そして、第2リフロー工程において、加圧により、第4支持部36dが半導体素子12,14に接触する、すなわち、Z方向における第2支持部36bと第4支持部36dの距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。   Similarly to the third support portion 36c described above, the fourth support portion 36d is not in contact with the semiconductor elements 12 and 14 in the connection body 44 obtained by the first reflow process. In the second reflow step, the fourth support portion 36d comes into contact with the semiconductor elements 12 and 14 by pressurization, that is, the distance between the second support portion 36b and the fourth support portion 36d in the Z direction is the semiconductor element 12, When the thickness becomes substantially equal to 14, the first support portion 36a cannot push the semiconductor elements 12 and 14 any further.

したがって、本実施形態に示す構成によっても、第2実施形態に示す構成と同等の効果を奏することができる。すなわち、本実施形態では、第2支持部36bの対向位置に第4支持部36dを設けるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、第4支持部36dを有する半導体装置10を、治具46を用いて形成することもできる。   Therefore, the configuration shown in the present embodiment can achieve the same effects as the configuration shown in the second embodiment. That is, in this embodiment, since the fourth support portion 36d is provided at a position opposite to the second support portion 36b, the semiconductor by the support portion 36 (36a, 36b) can be used without using the jig 46 shown in the first embodiment. Excessive pressing of the elements 12 and 14 can be suppressed. For example, the semiconductor elements 12 and 14 can be prevented from warping in reverse. However, the semiconductor device 10 having the fourth support portion 36 d can be formed using the jig 46.

また、第4支持部36dが半導体素子12,14に接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。   In addition, when the fourth support portion 36d comes into contact with the semiconductor elements 12 and 14, the first support portion 36a cannot push the semiconductor elements 12 and 14 any more, so that the semiconductor elements 12 and 14 can be easily corrected into a flat plate shape.

なお、第2実施形態に示す構成と第3実施形態に示す構成を組み合わせることもできる。この場合、第1ヒートシンク18が第1支持部36aと第4支持部36dを有し、ターミナル22,24が第2支持部36bと第3支持部36cを有することとなる。このような構成とすると、半導体素子12,14の反りが第1ヒートシンク18側に凸の場合だけでなく、半導体素子12,14側に凸の場合にも対応することができる。半導体素子12,14側に凸の場合、第3支持部36cが特許請求の範囲に記載の第1支持部として機能し、第4支持部36dが特許請求の範囲に記載の第2支持部として機能する。   The configuration shown in the second embodiment and the configuration shown in the third embodiment can be combined. In this case, the first heat sink 18 has the first support part 36a and the fourth support part 36d, and the terminals 22 and 24 have the second support part 36b and the third support part 36c. With such a configuration, not only the warp of the semiconductor elements 12 and 14 is convex toward the first heat sink 18 side, but also the case where the warp is toward the semiconductor elements 12 and 14 side can be dealt with. When projecting toward the semiconductor elements 12, 14, the third support portion 36c functions as the first support portion recited in the claims, and the fourth support portion 36d serves as the second support portion recited in the claims. Function.

(第4実施形態)
本実施形態において、第2実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
(Fourth embodiment)
In the present embodiment, descriptions of parts common to the semiconductor device 10 and the manufacturing method thereof shown in the second embodiment are omitted.

第2実施形態では、ターミナル22,24に第3支持部36cを設けることで、半導体素子12,14の押さえすぎを抑制する例を示した。また、第3実施形態では、第1ヒートシンク18に第4支持部36dを設けることで、半導体素子12,14の押さえすぎを抑制する例を示した。これに対し、本実施形態では、図18に示すように、はんだ16が、所定のはんだ厚を確保するためのビーズ50を有することで、半導体素子12,14の押さえすぎを抑制する点を特徴とする。   In 2nd Embodiment, the terminal 22 and 24 provided the 3rd support part 36c, and the example which suppresses excessive pressing of the semiconductor elements 12 and 14 was shown. In the third embodiment, an example in which the first heat sink 18 is provided with the fourth support portion 36d to suppress excessive pressing of the semiconductor elements 12 and 14 has been described. On the other hand, in this embodiment, as shown in FIG. 18, the solder 16 has beads 50 for securing a predetermined solder thickness, thereby suppressing excessive pressing of the semiconductor elements 12 and 14. And

ビーズ50としては、金属やセラミックのボールや柱状体を採用することができる。本実施形態では、Niボールを採用している。   As the beads 50, metal or ceramic balls or columnar bodies can be used. In this embodiment, Ni balls are employed.

このように、ビーズ50を含むはんだ16を採用すると、第2リフロー工程において、加圧により、ビーズ50が複数個所で第1ヒートシンク18と半導体素子12,14とに接触する、すなわち、Z方向における第2支持部36bとビーズ50の距離が半導体素子12,14の厚みにほぼ等しくなると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなる。   As described above, when the solder 16 including the beads 50 is employed, the beads 50 come into contact with the first heat sink 18 and the semiconductor elements 12 and 14 at a plurality of locations by pressurization in the second reflow process, that is, in the Z direction. When the distance between the second support portion 36b and the bead 50 becomes substantially equal to the thickness of the semiconductor elements 12 and 14, the first support portion 36a cannot push the semiconductor elements 12 and 14 any further.

したがって、本実施形態に示す構成によっても、第2実施形態に示す構成と同等の効果を奏することができる。すなわち、本実施形態では、はんだ16にビーズ50を含ませるため、第1実施形態に示した治具46を用いなくとも、支持部36(36a,36b)による半導体素子12,14の押さえすぎを抑制することができる。例えば半導体素子12,14が逆に反るのを抑制することができる。しかしながら、ビーズ50を有する半導体装置10を、治具46を用いて形成することもできる。   Therefore, the configuration shown in the present embodiment can achieve the same effects as the configuration shown in the second embodiment. That is, in this embodiment, since the beads 16 are included in the solder 16, the semiconductor elements 12 and 14 are not pressed too much by the support portions 36 (36a and 36b) without using the jig 46 shown in the first embodiment. Can be suppressed. For example, the semiconductor elements 12 and 14 can be prevented from warping in reverse. However, the semiconductor device 10 having the beads 50 can be formed using the jig 46.

また、ビーズ50が複数個所で第1ヒートシンク18と半導体素子12,14とに接触すると、第1支持部36aは、それ以上半導体素子12,14を押し込めなくなるため、半導体素子12,14を平板状に矯正しやすい。   Further, when the beads 50 come into contact with the first heat sink 18 and the semiconductor elements 12 and 14 at a plurality of locations, the first support portion 36a cannot push the semiconductor elements 12 and 14 any more, so that the semiconductor elements 12 and 14 are flat. Easy to correct.

なお、ビーズ50は、はんだ16に限定されるものではない。はんだ16,20の少なくとも一方にビーズ50を含ませることで、上記効果を奏することができる。   The bead 50 is not limited to the solder 16. By including the beads 50 in at least one of the solders 16 and 20, the above effect can be obtained.

(第5実施形態)
本実施形態において、第1実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
(Fifth embodiment)
In the present embodiment, descriptions of parts common to the semiconductor device 10 and the manufacturing method thereof shown in the first embodiment are omitted.

第1実施形態では、X方向において第1支持部36aを間に挟むように第2支持部36bが設けられる例を示した。これに対し、本実施形態では、XY面内において、第1支持部36aを取り囲むように、第2支持部36bが設けられている点を特徴とする。   In the first embodiment, an example in which the second support portion 36b is provided so as to sandwich the first support portion 36a in the X direction has been described. In contrast, the present embodiment is characterized in that the second support portion 36b is provided so as to surround the first support portion 36a in the XY plane.

図19に示すように、第1実施形態同様、第2支持部36bにより、半導体素子12のエミッタ電極40におけるX方向の両端部分をそれぞれ押さえるようになっている。さらに本実施形態では、第2支持部36bにより、半導体素子12のエミッタ電極40におけるY方向の両端部分をそれぞれ押さえるようになっている。すなわち、4つの第2支持部36bが、Z方向に直交する一方向だけでなく、X方向及びY方向の両方向において、第1支持部36aを間に挟むように設けられている。なお、図19では、半導体素子12側(ターミナル22)のみを示したが、半導体素子14側(ターミナル24)も同様の構造を有している。   As shown in FIG. 19, as in the first embodiment, both end portions in the X direction of the emitter electrode 40 of the semiconductor element 12 are pressed by the second support portion 36b. Furthermore, in the present embodiment, both end portions in the Y direction of the emitter electrode 40 of the semiconductor element 12 are pressed by the second support portion 36b. That is, the four second support portions 36b are provided so as to sandwich the first support portion 36a not only in one direction orthogonal to the Z direction but also in both the X direction and the Y direction. In FIG. 19, only the semiconductor element 12 side (terminal 22) is shown, but the semiconductor element 14 side (terminal 24) also has the same structure.

これによれば、第1実施形態に記載の構成に較べて、半導体素子12,14に生じた反りを効果的に矯正することができる。また、反りの発生を効果的に抑制することができる。   According to this, compared with the configuration described in the first embodiment, it is possible to effectively correct the warp generated in the semiconductor elements 12 and 14. Moreover, generation | occurrence | production of curvature can be suppressed effectively.

なお、図19では、XY面内において、4つの第2支持部36bにより第1支持部36aを取り囲む例を示した。しかしながら、第2支持部36bの個数は上記例に限定されるものではなく、4つより多い第2支持部36bを有する構成としても良い。また、図20に示す第1変形例のように、環状の第2支持部36bを採用しても良い。図20では、環状の第2支持部36bが、半導体素子12のエミッタ電極40の外周端部に沿って設けられている。これによれば、半導体素子12,14の反りをより効果的に矯正することができる。また、反りの発生をより効果的に抑制することができる。   FIG. 19 shows an example in which the first support part 36a is surrounded by the four second support parts 36b in the XY plane. However, the number of the second support portions 36b is not limited to the above example, and may be configured to have more than four second support portions 36b. Moreover, you may employ | adopt the cyclic | annular 2nd support part 36b like the 1st modification shown in FIG. In FIG. 20, the annular second support portion 36 b is provided along the outer peripheral end portion of the emitter electrode 40 of the semiconductor element 12. According to this, the warp of the semiconductor elements 12 and 14 can be corrected more effectively. Moreover, generation | occurrence | production of curvature can be suppressed more effectively.

本実施形態では、第1実施形態に示した構成において、第1支持部36aを取り囲むように、第2支持部36bが設けられる例を示した。しかしながら、それ以外の実施形態に示した構成とも、上記した第2支持部36bを組み合わせることができる。   In the present embodiment, the example in which the second support portion 36b is provided so as to surround the first support portion 36a in the configuration shown in the first embodiment has been described. However, the above-described second support portion 36b can be combined with the configurations shown in the other embodiments.

(第6実施形態)
本実施形態において、第5実施形態(第1変形例)に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
(Sixth embodiment)
In the present embodiment, descriptions of parts common to the semiconductor device 10 and the manufacturing method thereof shown in the fifth embodiment (first modification) are omitted.

本実施形態では、上記した第1変形例同様、第2支持部36bが環状に設けられている。そして、図21及び図22に示すように、ターミナル22,24が、第2リフロー工程において、環状の第2支持部36b外へはんだ20が溢れるのを抑制するために、貫通孔52を有する点を特徴とする。   In this embodiment, the 2nd support part 36b is provided cyclically like the above-mentioned 1st modification. And as shown in FIG.21 and FIG.22, the terminals 22 and 24 have the through-hole 52 in order to suppress that the solder 20 overflows outside the cyclic | annular 2nd support part 36b in a 2nd reflow process. It is characterized by.

貫通孔52は、図22に示すように、ターミナル22の対向面22aにおける第2支持部36bよりも内側の領域に、一端が開口している。本実施形態では、XY面内におけるターミナル22の中心位置に開口している。そして、図21に示すように、貫通孔52はZ方向に沿って形成され、ターミナル22の裏面22bに他端が開口している。   As shown in FIG. 22, the through hole 52 has one end opened in a region inside the second support portion 36 b on the facing surface 22 a of the terminal 22. In the present embodiment, an opening is made at the center position of the terminal 22 in the XY plane. As shown in FIG. 21, the through hole 52 is formed along the Z direction, and the other end is opened on the back surface 22 b of the terminal 22.

また、貫通孔52は、第1リフロー工程において、自重により、はんだ30がはんだ20(半導体素子12)側へ移動せず、第2リフロー工程において、過剰なはんだ20が、貫通孔52を介してはんだ30(第2ヒートシンク32)側へ移動可能な直径を有して形成されている。なお、ターミナル22に設けられた貫通孔52の例を示したが、ターミナル24にも同様の貫通孔52が設けられる。   Further, in the first through hole 52, the solder 30 does not move to the solder 20 (semiconductor element 12) side due to its own weight in the first reflow process, and excessive solder 20 passes through the through hole 52 in the second reflow process. It has a diameter that can move toward the solder 30 (second heat sink 32). In addition, although the example of the through-hole 52 provided in the terminal 22 was shown, the same through-hole 52 is provided also in the terminal 24.

このように、ターミナル22,24に貫通孔52を設けると、図23に示すように、第2リフロー工程において、溶融したはんだ20が、環状の第2支持部36bによるダムから溢れる前に、はんだ20の一部を、貫通孔52を通じてはんだ30側に逃がすことができる。したがって、例えば、半導体素子12,14の側面に濡れ広がるのを抑制することもできる。   Thus, when the through holes 52 are provided in the terminals 22 and 24, as shown in FIG. 23, before the molten solder 20 overflows from the dam by the annular second support portion 36b in the second reflow process, the solder Part of 20 can escape to the solder 30 side through the through hole 52. Therefore, for example, wetting and spreading on the side surfaces of the semiconductor elements 12 and 14 can be suppressed.

なお、貫通孔52の位置、個数は上記例に限定されるものではない。ターミナル22,24が複数の貫通孔52を有する構成としても良い。   The position and number of the through holes 52 are not limited to the above example. The terminals 22 and 24 may have a plurality of through holes 52.

本実施形態では、第1実施形態に示した構成において、貫通孔52が設けられる例を示した。しかしながら、それ以外の実施形態に示した構成とも貫通孔52を組み合わせることができる。   In this embodiment, the example in which the through-hole 52 is provided in the structure shown in 1st Embodiment was shown. However, the through hole 52 can be combined with the configuration shown in the other embodiments.

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

上記実施形態では、第1ヒートシンク18が第1支持部36aを有し、ターミナル22,24が第2支持部36bを有する例を示した。しかしながら、半導体素子12,14にターミナル22,24側に凸の反りが生じている場合には、図24に示す第2変形例のように、第1ヒートシンク18が第2支持部36bを有し、ターミナル22,24が第1支持部36aを有する構成とすると良い。   In the embodiment described above, the first heat sink 18 has the first support portion 36a, and the terminals 22 and 24 have the second support portion 36b. However, if the semiconductor elements 12 and 14 are warped convexly toward the terminals 22 and 24, the first heat sink 18 has the second support 36b as in the second modification shown in FIG. The terminals 22 and 24 may have the first support portion 36a.

この場合、図25に示すように、第2リフロー工程において、Z方向に加圧すると、第2支持部36bが半導体素子12,14を受けた状態で、半導体素子12,14の凸を第1支持部36aが押し込む。また、第2支持部36bは、X方向において、第1支持部36aを間に挟むように設けられている。したがって、半導体素子12,14に生じていた反りを矯正(低減)することができる。また、リフロー後の冷却時も上記加圧を継続することで、半導体素子12,14の反りが矯正(低減)された状態が維持され、この状態で各はんだ16,20,30が固化する。したがって、第2リフロー工程後に高温から室温への変化にともなって半導体素子12,14に反りが生じるのを抑制することができる。   In this case, as shown in FIG. 25, when pressure is applied in the Z direction in the second reflow step, the protrusions of the semiconductor elements 12 and 14 are formed in the state where the second support portion 36b receives the semiconductor elements 12 and 14. The support portion 36a is pushed in. The second support portion 36b is provided so as to sandwich the first support portion 36a in the X direction. Therefore, the warp generated in the semiconductor elements 12 and 14 can be corrected (reduced). Further, by continuing the pressurization during cooling after reflow, the state in which the warpage of the semiconductor elements 12 and 14 is corrected (reduced) is maintained, and the solders 16, 20, and 30 are solidified in this state. Therefore, it is possible to suppress warping of the semiconductor elements 12 and 14 due to a change from high temperature to room temperature after the second reflow process.

上記実施形態では、2つの半導体素子12,14と2つのターミナル22,24を備える例を示した。しかしながら、半導体装置10が備える半導体素子の個数は上記例に限定されるものではない。また、ターミナルの個数も上記例に限定されるものではなく、ターミナルを有さない構成を採用することもできる。   In the above embodiment, an example in which the two semiconductor elements 12 and 14 and the two terminals 22 and 24 are provided has been described. However, the number of semiconductor elements included in the semiconductor device 10 is not limited to the above example. Further, the number of terminals is not limited to the above example, and a configuration having no terminals can be adopted.

図26に示す第3変形例では、半導体装置10が、1つの半導体素子12と、半導体素子12の一面側に配置された第1ヒートシンク18と、半導体素子12の裏面側に配置された第2ヒートシンク32と、半導体素子12と第1ヒートシンク18とを接続するはんだ16と、半導体素子12と第2ヒートシンク32とを接続するはんだ54と、を備えている。この構成では、第1ヒートシンク18が特許請求の範囲に記載の第1金属部材に相当し、第2ヒートシンク32が第2金属部材に相当する。そして、第1ヒートシンク18が第1支持部36aを有し、第2ヒートシンク32が第2支持部36bを有している。   In the third modification shown in FIG. 26, the semiconductor device 10 includes one semiconductor element 12, a first heat sink 18 disposed on one surface side of the semiconductor element 12, and a second disposed on the back surface side of the semiconductor element 12. A heat sink 32, solder 16 that connects the semiconductor element 12 and the first heat sink 18, and solder 54 that connects the semiconductor element 12 and the second heat sink 32 are provided. In this configuration, the first heat sink 18 corresponds to the first metal member recited in the claims, and the second heat sink 32 corresponds to the second metal member. And the 1st heat sink 18 has the 1st support part 36a, and the 2nd heat sink 32 has the 2nd support part 36b.

支持部36による半導体素子12,14を押さえる位置は上記例に限定されるものではない。例えば、エミッタ電極40の外側(保護膜)を押さえる場合には、ターミナル22の対向面22aに、電気絶縁性材料からなる第2支持部36bを設ければ良い。   The position at which the semiconductor elements 12 and 14 are pressed by the support portion 36 is not limited to the above example. For example, when the outer side (protective film) of the emitter electrode 40 is pressed, the second support portion 36 b made of an electrically insulating material may be provided on the facing surface 22 a of the terminal 22.

10・・・半導体装置、12,14・・・半導体素子、16・・・はんだ、18・・・第1ヒートシンク、18a・・・放熱面、18b・・・端子部、20・・・はんだ、22,24・・・ターミナル、22a・・・対向面、22b・・・裏面、26・・・ボンディングワイヤ、28・・・制御端子、30・・・はんだ、32・・・第2ヒートシンク、32a・・・放熱面、32b・・・端子部、32c・・・溝部、34・・・封止樹脂体、34a・・・一面、34b・・・裏面、34c・・・側面、36・・・支持部、36a・・・第1支持部、36b・・・第2支持部、36c・・・第3支持部、36d・・・第4支持部、38・・・突起部、40・・・エミッタ電極、42・・・制御用パッド、44・・・接続体、46・・・治具、46a・・・基台、46b・・・天板、46c・・・スペーサ、48・・・基台、50・・・ビーズ、52・・・貫通孔 DESCRIPTION OF SYMBOLS 10 ... Semiconductor device, 12, 14 ... Semiconductor element, 16 ... Solder, 18 ... 1st heat sink, 18a ... Heat radiation surface, 18b ... Terminal part, 20 ... Solder, 22, 24 ... terminal, 22a ... opposite surface, 22b ... back surface, 26 ... bonding wire, 28 ... control terminal, 30 ... solder, 32 ... second heat sink, 32a ... Heat dissipation surface, 32b ... Terminal part, 32c ... Groove part, 34 ... Sealing resin body, 34a ... One side, 34b ... Back, 34c ... Side, 36 ... Support part 36a ... 1st support part 36b ... 2nd support part 36c ... 3rd support part 36d ... 4th support part 38 ... Projection part 40 ... Emitter electrode, 42 ... control pad, 44 ... connector, 46 ... jig, 4 a ... base, 46b ... top plate, 46c ... spacer 48 ... base, 50 ... bead, 52 ... through hole

Claims (12)

一面及び該一面と反対の裏面にそれぞれ電極を有する半導体素子(12,14)と、
前記半導体素子の一面側に配置される第1金属部材(18)と、
前記半導体素子の裏面側に配置される第2金属部材(22,24)と、
前記半導体素子と前記第1金属部材、及び、前記半導体素子と前記第2金属部材をそれぞれ電気的に接続するはんだ(16,20)と、
備え、
前記第1金属部材及び前記第2金属部材は、前記半導体素子に向けてそれぞれ突出し、両側から前記半導体素子を挟むことで前記半導体素子の反りを矯正するための支持部(36)を有し、
前記支持部として、前記第1金属部材及び前記第2金属部材の一方は、前記半導体素子側の面から突出して設けられる第1支持部(36a)を有し、他方は、前記半導体素子側の面から突出し、前記半導体素子と各金属部材との積層方向に直交する少なくとも一方向において前記第1支持部を間に挟むように配置される第2支持部(36b)を有し、
前記第1支持部及び前記第2支持部が前記半導体素子に接触し、前記第1支持部及び前記第2支持部の間に前記半導体素子が保持されていることを特徴とする半導体装置。
A semiconductor element (12, 14) having electrodes on one side and the back side opposite to the one side;
A first metal member (18) disposed on one side of the semiconductor element;
A second metal member (22, 24) disposed on the back side of the semiconductor element;
Solder (16, 20) for electrically connecting the semiconductor element and the first metal member, and the semiconductor element and the second metal member, respectively;
Prepared,
The first metal member and the second metal member each have a support portion (36) for projecting toward the semiconductor element and correcting the warp of the semiconductor element by sandwiching the semiconductor element from both sides,
As the support portion, one of the first metal member and the second metal member has a first support portion (36a) provided to protrude from the surface on the semiconductor element side, and the other is on the semiconductor element side. A second support portion (36b) that protrudes from the surface and is disposed so as to sandwich the first support portion in at least one direction orthogonal to the stacking direction of the semiconductor element and each metal member;
The semiconductor device, wherein the first support part and the second support part are in contact with the semiconductor element, and the semiconductor element is held between the first support part and the second support part.
前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第2支持部(36b)を有する一方は、前記半導体素子(12,14)側の面から前記第2支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第1支持部(36a)と重なる位置に設けられた第3支持部(36c)を有することを特徴とする請求項1に記載の半導体装置。   One of the first metal member (18) and the second metal member (22, 24) having the second support portion (36 b) is the second metal member (12, 14) side from the surface on the second side. It has a third support part (36c) that protrudes at the same height as the support part and is provided at a position overlapping the first support part (36a) in a plane perpendicular to the stacking direction. The semiconductor device according to claim 1. 前記第1金属部材(18)及び前記第2金属部材(22,24)のうち、前記第1支持部(36a)を有する一方は、前記半導体素子(12,14)側の面から前記第1支持部と同じ高さを有して突出し、前記積層方向に直交する面内において前記第2支持部(36b)と重なる位置に設けられた第4支持部(36d)を有することを特徴とする請求項1又は請求項2に記載の半導体装置。   One of the first metal member (18) and the second metal member (22, 24) having the first support portion (36a) is formed from the surface on the semiconductor element (12, 14) side. It has a fourth support part (36d) provided at a position that protrudes at the same height as the support part and overlaps the second support part (36b) in a plane perpendicular to the stacking direction. The semiconductor device according to claim 1 or 2. 前記半導体素子(12,14)と前記第1金属部材(18)との間、及び、前記半導体素子と前記第2金属部材(22,24)との間、にそれぞれ介在される前記はんだ(16,20)の少なくとも一方は、所定のはんだ厚を確保するためのビーズ(50)を含むことを特徴とする請求項1に記載の半導体装置。   The solder (16) interposed between the semiconductor element (12, 14) and the first metal member (18) and between the semiconductor element and the second metal member (22, 24), respectively. , 20) at least one of them includes a bead (50) for securing a predetermined solder thickness. 前記第2支持部(36b)は、前記積層方向に直交する面内において、前記第1支持部(36a)を取り囲むように設けられていることを特徴とする請求項1〜4いずれか1項に記載の半導体装置。   The said 2nd support part (36b) is provided so that the said 1st support part (36a) may be enclosed in the surface orthogonal to the said lamination direction. A semiconductor device according to 1. 前記第2支持部(36b)は環状に設けられていることを特徴とする請求項5に記載の半導体装置。   The semiconductor device according to claim 5, wherein the second support portion is provided in an annular shape. 前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継していることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
A heat radiating plate (32) disposed opposite to the surface of the second metal member (22, 24) opposite to the semiconductor element (12, 14);
The solder is also interposed between the second metal member and the heat sink, to electrically connect the second metal member and the heat sink,
The said 2nd metal member is interposed between the said heat sink and the said semiconductor element, and has electrically relayed the said semiconductor element and the said heat sink, The any one of Claims 1-6 characterized by the above-mentioned. 2. A semiconductor device according to item 1.
前記第2金属部材(22,24)における前記半導体素子(12,14)と反対の面に対向配置された放熱板(32)をさらに備え、
前記はんだは、前記第2金属部材と前記放熱板との間にも介在されて、前記第2金属部材と前記放熱板を電気的に接続し、
前記第2金属部材は、前記放熱板と前記半導体素子との間に介在されて、前記半導体素子と前記放熱板とを電気的に中継しており、
前記第2金属部材は、前記第2金属部材と前記半導体素子とを接続する前記はんだ(30)のリフロー時に、環状の前記第2支持部(36b)外へ前記はんだが溢れるのを抑制するために、前記半導体素子側の面における前記第2支持部よりも内側の領域と前記放熱板側の面とを貫通して設けられた貫通孔(52)を有することを特徴とする請求項6に記載の半導体装置。
A heat radiating plate (32) disposed opposite to the surface of the second metal member (22, 24) opposite to the semiconductor element (12, 14);
The solder is also interposed between the second metal member and the heat sink, to electrically connect the second metal member and the heat sink,
The second metal member is interposed between the heat dissipation plate and the semiconductor element, and electrically relays the semiconductor element and the heat dissipation plate,
The second metal member suppresses the overflow of the solder outside the annular second support portion (36b) during reflow of the solder (30) that connects the second metal member and the semiconductor element. And a through hole (52) provided through a region inside the second support portion on the semiconductor element side surface and the surface on the heat radiating plate side. The semiconductor device described.
前記第2金属部材(22,24)及び前記放熱板(32)の少なくとも一方は、前記第2金属部材と前記放熱板との間のはんだ厚を確保するために、相手側に向けて突出する突起部(38)を有することを特徴とする請求項7又は請求項8に記載の半導体装置。   At least one of the second metal member (22, 24) and the heat radiating plate (32) protrudes toward the other side in order to secure a solder thickness between the second metal member and the heat radiating plate. The semiconductor device according to claim 7, further comprising a protrusion. 前記放熱板(32)は、リフロー時において前記はんだ(30)との接続領域から溢れた前記はんだを収容するために、前記接続領域を取り囲むように環状に設けられた溝部(32c)を有することを特徴とする請求項1〜9いずれか1項に記載の半導体装置。   The heat radiating plate (32) has a groove (32c) provided in an annular shape so as to surround the connection region in order to accommodate the solder overflowing from the connection region with the solder (30) during reflow. The semiconductor device according to claim 1, wherein: 請求項7に記載の半導体装置の製造方法であって、
前記第1金属部材(18)及び前記第2金属部材(22,24)として、一方が前記第1支持部(36a)を有し、他方が前記第2支持部(36b)を有するものを準備する準備工程と、
前記半導体素子(12,14)と前記第1金属部材との間のはんだ(16)、及び、前記半導体素子と前記第2金属部材とのはんだ(20)をリフローして、前記第1金属部材、前記半導体素子、及び前記第2金属部材が一体化された接続体(44)を形成する第1リフロー工程と、
前記第2金属部材が前記放熱板(32)に対向するように、前記放熱板上に前記接続体を配置し、前記第1金属部材側から加圧した状態で、前記第2金属部材と前記放熱板との間のはんだ(30)を含む各はんだをリフローする第2リフロー工程と、
を備え、
前記第2リフロー工程では、加圧により前記第1支持部及び前記第2支持部を前記半導体素子に接触させて前記半導体素子の反りを矯正するとともに、リフロー後の冷却時も加圧を継続することで、前記半導体素子の反りの発生を抑制することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 7,
As the first metal member (18) and the second metal member (22, 24), one having the first support portion (36a) and the other having the second support portion (36b) is prepared. A preparation process to
The solder (16) between the semiconductor element (12, 14) and the first metal member and the solder (20) between the semiconductor element and the second metal member are reflowed to form the first metal member. A first reflow step of forming a connection body (44) in which the semiconductor element and the second metal member are integrated;
In a state where the connection body is disposed on the heat sink so that the second metal member faces the heat sink (32) and is pressurized from the first metal member side, the second metal member and the A second reflow step of reflowing each solder including the solder (30) between the heat sink;
With
In the second reflow step, the first support portion and the second support portion are brought into contact with the semiconductor element by pressurization to correct warpage of the semiconductor element, and pressurization is continued even during cooling after reflow. Thus, the method of manufacturing a semiconductor device is characterized in that the warpage of the semiconductor element is suppressed.
前記第2リフロー工程では、前記加圧により前記放熱板(32)における前記第2金属部材(22,24)と反対の面と前記第1金属部材(18)とに接触し、前記放熱板と前記第1金属部材とを所定距離に保つ治具(46)を用いることを特徴とする請求項11に記載の半導体装置の製造方法。   In the second reflow step, the surface of the heat radiating plate (32) opposite to the second metal member (22, 24) and the first metal member (18) are brought into contact with the heat radiating plate by the pressurization. The method of manufacturing a semiconductor device according to claim 11, wherein a jig (46) that keeps the first metal member at a predetermined distance is used.
JP2013234263A 2013-11-12 2013-11-12 Semiconductor device and manufacturing method thereof Expired - Fee Related JP6314433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013234263A JP6314433B2 (en) 2013-11-12 2013-11-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234263A JP6314433B2 (en) 2013-11-12 2013-11-12 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015095561A true JP2015095561A (en) 2015-05-18
JP6314433B2 JP6314433B2 (en) 2018-04-25

Family

ID=53197768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234263A Expired - Fee Related JP6314433B2 (en) 2013-11-12 2013-11-12 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6314433B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728482B2 (en) 2015-09-04 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device having a substrate restrained from thermal deformation
CN107533983A (en) * 2015-05-26 2018-01-02 三菱电机株式会社 Crimp type semiconductor device
JP2018041871A (en) * 2016-09-08 2018-03-15 本田技研工業株式会社 Semiconductor device and method of manufacturing the same
CN109216312A (en) * 2017-07-06 2019-01-15 丰田自动车株式会社 Semiconductor subassembly
WO2020114660A1 (en) * 2018-12-07 2020-06-11 Abb Schweiz Ag Hybrid short circuit failure mode preform for power semiconductor devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119665A (en) * 1982-01-11 1983-07-16 Hitachi Ltd Semiconductor device and manufacture thereof
JPH07183442A (en) * 1993-12-22 1995-07-21 Mitsui High Tec Inc Manufacture of lead frame
JP2005136018A (en) * 2003-10-29 2005-05-26 Denso Corp Semiconductor device
JP2007281274A (en) * 2006-04-10 2007-10-25 Denso Corp Semiconductor device
JP2008227131A (en) * 2007-03-13 2008-09-25 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2009224560A (en) * 2008-03-17 2009-10-01 Denso Corp Semiconductor device and production method therefor
JP2010201447A (en) * 2009-03-02 2010-09-16 Nippon Light Metal Co Ltd Method for manufacturing heat transfer plate
JP2012195500A (en) * 2011-03-17 2012-10-11 Toshiba Corp Semiconductor device and manufacturing method of the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119665A (en) * 1982-01-11 1983-07-16 Hitachi Ltd Semiconductor device and manufacture thereof
JPH07183442A (en) * 1993-12-22 1995-07-21 Mitsui High Tec Inc Manufacture of lead frame
JP2005136018A (en) * 2003-10-29 2005-05-26 Denso Corp Semiconductor device
JP2007281274A (en) * 2006-04-10 2007-10-25 Denso Corp Semiconductor device
JP2008227131A (en) * 2007-03-13 2008-09-25 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2009224560A (en) * 2008-03-17 2009-10-01 Denso Corp Semiconductor device and production method therefor
JP2010201447A (en) * 2009-03-02 2010-09-16 Nippon Light Metal Co Ltd Method for manufacturing heat transfer plate
JP2012195500A (en) * 2011-03-17 2012-10-11 Toshiba Corp Semiconductor device and manufacturing method of the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533983B (en) * 2015-05-26 2020-06-05 三菱电机株式会社 Pressure-bonded semiconductor device
CN107533983A (en) * 2015-05-26 2018-01-02 三菱电机株式会社 Crimp type semiconductor device
EP3306649A4 (en) * 2015-05-26 2019-01-16 Mitsubishi Electric Corporation Pressure-contact semiconductor device
US9728482B2 (en) 2015-09-04 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device having a substrate restrained from thermal deformation
JP2018041871A (en) * 2016-09-08 2018-03-15 本田技研工業株式会社 Semiconductor device and method of manufacturing the same
CN109216312B (en) * 2017-07-06 2022-04-12 株式会社电装 Semiconductor assembly
CN109216312A (en) * 2017-07-06 2019-01-15 丰田自动车株式会社 Semiconductor subassembly
WO2020114660A1 (en) * 2018-12-07 2020-06-11 Abb Schweiz Ag Hybrid short circuit failure mode preform for power semiconductor devices
CN113169154A (en) * 2018-12-07 2021-07-23 Abb电网瑞士股份公司 Hybrid short-circuit failure mode preform for power semiconductor devices
JP2022511088A (en) * 2018-12-07 2022-01-28 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト Preforms for hybrid short circuit failure modes for power semiconductor devices
JP7203222B2 (en) 2018-12-07 2023-01-12 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト Preforms for hybrid short-circuit failure modes for power semiconductor devices
US11742312B2 (en) 2018-12-07 2023-08-29 Hitachi Energy Switzerland Ag Hybrid short circuit failure mode preform for power semiconductor devices
CN113169154B (en) * 2018-12-07 2024-03-22 日立能源有限公司 Hybrid short-circuit failure mode preform for power semiconductor devices

Also Published As

Publication number Publication date
JP6314433B2 (en) 2018-04-25

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP4438489B2 (en) Semiconductor device
JP6314433B2 (en) Semiconductor device and manufacturing method thereof
WO2012157583A1 (en) Semiconductor device and manufacturing method thereof
JP6269458B2 (en) Semiconductor device and manufacturing method thereof
US10910326B2 (en) Semiconductor package
JP2008227131A (en) Semiconductor device and its manufacturing method
JP4893303B2 (en) Semiconductor device
JP4254527B2 (en) Semiconductor device
JP2018170348A (en) Semiconductor device and method for manufacturing the same
JP6350364B2 (en) Connection structure
KR101803668B1 (en) Semiconductor device, and manufacturing method for semiconductor device
JP2005167075A (en) Semiconductor device
JP6048238B2 (en) Electronic equipment
JP6155676B2 (en) Semiconductor device and manufacturing method thereof
JP2010092918A (en) Connection structure and connection method between plate type electrode and block type electrode
JP2015138843A (en) Semiconductor device and manufacturing method of the same
JP5195282B2 (en) Semiconductor device and manufacturing method thereof
JP5708044B2 (en) Semiconductor device, metal block body and manufacturing method thereof
JP2011129818A (en) Semiconductor device, and method of producing the same
JP4339660B2 (en) Semiconductor device
JP4258391B2 (en) Semiconductor device
JP6304085B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4293232B2 (en) Manufacturing method of semiconductor device
JP4254487B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R151 Written notification of patent or utility model registration

Ref document number: 6314433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees