JP4293232B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4293232B2
JP4293232B2 JP2006327195A JP2006327195A JP4293232B2 JP 4293232 B2 JP4293232 B2 JP 4293232B2 JP 2006327195 A JP2006327195 A JP 2006327195A JP 2006327195 A JP2006327195 A JP 2006327195A JP 4293232 B2 JP4293232 B2 JP 4293232B2
Authority
JP
Japan
Prior art keywords
metal plate
sealing material
pin
hole
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006327195A
Other languages
Japanese (ja)
Other versions
JP2008141053A (en
Inventor
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006327195A priority Critical patent/JP4293232B2/en
Publication of JP2008141053A publication Critical patent/JP2008141053A/en
Application granted granted Critical
Publication of JP4293232B2 publication Critical patent/JP4293232B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、一対の金属板の間に半導体素子を挟んだものをモールド樹脂で封止してなる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element sandwiched between a pair of metal plates is sealed with a mold resin.

この種の半導体装置としては、たとえば、半導体素子の一面側と他面側とに金属板を設け、半導体素子の両面から放熱を可能とした半導体装置が提案されている（たとえば、特許文献１参照）。   As this type of semiconductor device, for example, a semiconductor device has been proposed in which metal plates are provided on one side and the other side of a semiconductor element, and heat can be radiated from both sides of the semiconductor element (see, for example, Patent Document 1). ).

このような半導体装置は、一般には、次のようにして製造される。まず、互いの内面にて対向する第１の金属板と第２の金属板との間に半導体素子を挟んでなるワークを形成する。   Such a semiconductor device is generally manufactured as follows. First, a work is formed in which a semiconductor element is sandwiched between a first metal plate and a second metal plate facing each other on the inner surfaces.

次に、このワークを金型のキャビティ内に設置し、キャビティの内面から突出する棒状のピンの先端部を第１の金属板の内面に押し当てることにより、ワークを金型に押し付ける。   Next, the workpiece is placed in the cavity of the mold, and the workpiece is pressed against the mold by pressing the tip of a rod-shaped pin protruding from the inner surface of the cavity against the inner surface of the first metal plate.

それにより、モールド成形時に不必要な部位に樹脂が回りこむのを防止したり、金型内でワークが踊らないようにする。そして、この状態でキャビティ内にモールド樹脂を注入してワークを封止する。これが樹脂封止工程である。   Thereby, it is possible to prevent the resin from sneaking into unnecessary parts at the time of molding or preventing the workpiece from dancing in the mold. In this state, a mold resin is injected into the cavity to seal the workpiece. This is a resin sealing process.

その後、ワークを金型から取り出すが、このときモールド樹脂から上記ピンを抜くことによって穴部が形成される。図７は、従来の製造方法において、樹脂封止工程後に形成された当該穴部１１の近傍を示す概略断面図である。   Thereafter, the workpiece is taken out from the mold. At this time, the hole is formed by removing the pin from the mold resin. FIG. 7 is a schematic cross-sectional view showing the vicinity of the hole 11 formed after the resin sealing step in the conventional manufacturing method.

図７では、第１の金属板３と第２の金属板４とが内面にて対向しており、これら両金属板３、４の間には図示しない半導体素子が挟み込まれている。ここにおいて、穴部１１はモールド樹脂７の外面から上記ピンの先端部が押し当てられていた第１の金属板３の内面まで到達する穴であり、その穴形状は上記ピンの外形に一致する。   In FIG. 7, the first metal plate 3 and the second metal plate 4 face each other on the inner surface, and a semiconductor element (not shown) is sandwiched between the metal plates 3 and 4. Here, the hole 11 is a hole that reaches from the outer surface of the mold resin 7 to the inner surface of the first metal plate 3 on which the tip of the pin is pressed, and the hole shape matches the outer shape of the pin. .

そして、このままでは、モールド樹脂７の外面から第１の金属板３の内面が露出した状態となるため、半導体装置における絶縁性の確保、沿面距離の確保のために、この穴部１１に、電気絶縁性の封止材１２を充填する。これが封止材充填工程であり、こうして、半導体装置ができあがる。
特開２００５−１３６０１８号公報 In this state, since the inner surface of the first metal plate 3 is exposed from the outer surface of the mold resin 7, the hole 11 is electrically connected to ensure insulation and creepage distance in the semiconductor device. An insulating sealing material 12 is filled. This is a sealing material filling step, and thus a semiconductor device is completed.
JP 2005-136018 A

ところで、従来では、上記封止材充填工程において、モールド樹脂と熱膨張係数が近い封止材を用いて封止しているものの、温度サイクルが発生した場合、モールド樹脂と封止材との界面にせん断応力が発生し、剥離が懸念される。   By the way, conventionally, in the sealing material filling step, sealing is performed using a sealing material having a thermal expansion coefficient close to that of the mold resin, but when a temperature cycle occurs, the interface between the molding resin and the sealing material. Shear stress is generated on the surface and there is a concern about peeling.

特に、この種の半導体装置では、上記図７に示されるように、半導体素子を一対の金属体３、４で両面から挟み込みこむ構造であり、そのため、穴部１１の側部には、穴部１１の底部側の第１の金属板３とは別に第２の金属板４が存在する。   In particular, this type of semiconductor device has a structure in which a semiconductor element is sandwiched from both sides by a pair of metal bodies 3 and 4 as shown in FIG. In addition to the first metal plate 3 on the bottom side of 11, there is a second metal plate 4.

このような構成において、上記温度サイクルが発生した場合、図７中の破線に示されるように、この第２の金属板４が伸縮し、それに伴って当該第２の金属板４の周囲のモールド樹脂７が変形する。そのため、穴部１１内の封止材１２とモールド樹脂７との界面には、大きなせん断応力が発生し、両者が剥離しやすくなる。   In such a configuration, when the temperature cycle occurs, as shown by the broken line in FIG. 7, the second metal plate 4 expands and contracts, and accordingly, the mold around the second metal plate 4 is expanded. The resin 7 is deformed. Therefore, a large shear stress is generated at the interface between the sealing material 12 in the hole 11 and the mold resin 7, and both are easily peeled off.

そして、このような封止材１２とモールド樹脂７との剥離が起こることにより、上記した半導体装置における絶縁性の確保、沿面距離の確保が困難になる。   Then, when the sealing material 12 and the mold resin 7 are peeled off, it becomes difficult to secure insulation and creepage distance in the semiconductor device described above.

本発明は、上記問題に鑑みてなされたものであり、一対の金属板の間に半導体素子を挟んだものをモールド樹脂で封止した後、樹脂封止工程におけるワーク固定用のピンによって形成された穴部を封止材で封止してなる半導体装置の製造方法において、封止材とモールド樹脂との剥離を防止することを目的とする。   The present invention has been made in view of the above problems, and after sealing a semiconductor element sandwiched between a pair of metal plates with a mold resin, a hole formed by a workpiece fixing pin in a resin sealing step In a manufacturing method of a semiconductor device formed by sealing a portion with a sealing material, an object is to prevent peeling between the sealing material and a mold resin.

本発明は、ワーク（１１０）を支持するピン（２０４）として、その外周の側面のうち両金属板（３、４）の内面の間に対応する部位であって且つ第２の金属板（４）寄りの部位に段差（２０４ａ）を有するものを用いて樹脂封止工程を行うことによって、穴部（１１）として、ピン（２０４）の段差（２０４ａ）に対応した部位に段差（１１ａ）を有するものを形成し、封止材充填工程では、穴部（１１）の段差（１１ａ）を越えないように穴部（１１）に封止材（１２）を充填することを、第１の特徴とする。   According to the present invention, the pin (204) for supporting the work (110) is a portion corresponding to the inner surface of both metal plates (3, 4) of the outer peripheral side surface and the second metal plate (4). ) By performing a resin sealing process using a part having a step (204a) at a close part, the step (11a) is formed as a hole (11) at a part corresponding to the step (204a) of the pin (204). In the sealing material filling step, the sealing material (12) is filled into the hole (11) so as not to exceed the step (11a) of the hole (11). And

それによれば、第２の金属板（４）の周囲のモールド樹脂（７）の変形による上記せん断応力を、穴部（１１）の段差（１１ａ）が緩和することで、穴部（１１）における当該段差（１１ａ）より底部側の部分が変形しにくくなるため、封止材（１２）とモールド樹脂（７）との剥離を防止できる。   According to this, the step (11a) of the hole (11) relaxes the shear stress due to the deformation of the mold resin (7) around the second metal plate (4), so that the hole (11) Since the portion on the bottom side from the step (11a) is not easily deformed, it is possible to prevent the sealing material (12) and the mold resin (7) from being peeled off.

また、本発明は、樹脂封止工程の前に、第１の金属体（３）の内面のうちピン（２０４）の先端部が押し当てられる部位に、ピン（２０４）の先端部の外形よりも大きな電気絶縁性の封止材（１２）を配置しておき、続いて、樹脂封止工程では、封止材（１２）の周辺部がピン（２０４）の先端部からはみ出した状態となるように、封止材（１２）の中央部寄りの部位にピン（２０４）の先端部を押し当てた状態で、モールド樹脂（７）による封止を行うことを、第２の特徴とする。   Further, according to the present invention, the outer shape of the tip of the pin (204) is applied to a portion of the inner surface of the first metal body (3) where the tip of the pin (204) is pressed before the resin sealing step. In the resin sealing process, the peripheral portion of the sealing material (12) protrudes from the tip of the pin (204). As described above, the second feature is to perform sealing with the mold resin (7) in a state in which the tip of the pin (204) is pressed against a portion near the center of the sealing material (12).

それによれば、樹脂封止工程では、ピン（２０４）からはみ出している封止材（１２）の周辺部が、モールド樹脂（７）によって覆われるように封止されるため、封止材（１２）とモールド樹脂（７）との剥離を防止できる。   According to this, in the resin sealing step, since the peripheral portion of the sealing material (12) protruding from the pin (204) is sealed so as to be covered with the mold resin (7), the sealing material (12 ) And the mold resin (7) can be prevented.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１は、本発明の実施形態に係る半導体装置１００の概略平面構成を示す図であり、図２は、図１中のＡ−Ａ線に沿った概略断面図である。なお、図１は、図２の上視図であるが、この図１においては、半導体装置１００におけるモールド樹脂７内の各部の平面配置構成をモールド樹脂７を透過して示している。この半導体装置１００は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。   FIG. 1 is a diagram showing a schematic plan configuration of a semiconductor device 100 according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view along the line AA in FIG. FIG. 1 is a top view of FIG. 2. In FIG. 1, the planar arrangement configuration of each part in the mold resin 7 in the semiconductor device 100 is shown through the mold resin 7. The semiconductor device 100 is mounted on a vehicle such as an automobile and is applied as a device for driving a vehicle electronic device.

図１、図２に示されるように、本半導体装置１００は、平面的に配置された２個の半導体素子１、２を備える。本例では、第１の半導体素子１はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１であり、第２の半導体素子２は、ＦＷＤ（フライホイールダイオード）２である。   As shown in FIGS. 1 and 2, the semiconductor device 100 includes two semiconductor elements 1 and 2 arranged in a plane. In this example, the first semiconductor element 1 is an IGBT (Insulated Gate Bipolar Transistor) 1 and the second semiconductor element 2 is an FWD (flywheel diode) 2.

そして、これら両半導体素子１、２の両面は、半導体素子１、２の電極および放熱部材として機能する一対の金属板３、４にて挟まれている。これら金属板３、４は、一般的なリードフレーム材料からなるもので、本例では銅合金にニッケルメッキを施した板材により構成されている。   The both surfaces of both semiconductor elements 1 and 2 are sandwiched between a pair of metal plates 3 and 4 that function as electrodes of the semiconductor elements 1 and 2 and a heat dissipation member. These metal plates 3 and 4 are made of a general lead frame material, and in this example, are constituted by a plate material obtained by applying nickel plating to a copper alloy.

ここで、一対の金属板３、４は、互いの内面にて対向するように配置されているが、図２において、一対の金属板３、４のうち上側に位置する金属板３を、第１の金属板３とし、下側に位置する金属板４を、第２の金属板４とする。また、各金属板３、４において、内面とは反対側の外面は放熱面３ａ、４ａとして構成されている。   Here, although a pair of metal plates 3 and 4 are arrange | positioned so that it may mutually oppose on an inner surface, in FIG. 2, the metal plate 3 located in the upper side among a pair of metal plates 3 and 4 is made into 1st. The first metal plate 3 and the lower metal plate 4 are the second metal plate 4. Moreover, in each metal plate 3 and 4, the outer surface on the opposite side to an inner surface is comprised as the thermal radiation surface 3a, 4a.

また、第１の金属板３は、第２の金属板４よりも一回り大きな平面サイズを有するものであり、第１の金属板３の周辺部が第２の金属板４の端部からはみ出している。ここでは、図１中のＡ−Ａ方向すなわち両半導体素子１、２の配列方向にて、第１の金属板３の方が第２の金属板４よりも長くなっており、同方向における第１の金属板３の両周辺部が第２の金属板４の両端部からはみ出している。   The first metal plate 3 has a plane size that is slightly larger than the second metal plate 4, and the peripheral portion of the first metal plate 3 protrudes from the end of the second metal plate 4. ing. Here, the first metal plate 3 is longer than the second metal plate 4 in the AA direction in FIG. Both peripheral portions of the first metal plate 3 protrude from both end portions of the second metal plate 4.

そして、両半導体素子１、２は、これら両金属板３、４の内面の間に挟まれており、両半導体素子１、２の一面と第１の金属板３の内面との間は、はんだ５によって電気的・熱的に接続されている。また、両半導体素子１、２の他面と第２の金属板４との間には、ブロック体６が介在している。   The two semiconductor elements 1 and 2 are sandwiched between the inner surfaces of the two metal plates 3 and 4, and a solder between the one surface of both the semiconductor elements 1 and 2 and the inner surface of the first metal plate 3. 5 are electrically and thermally connected. A block body 6 is interposed between the other surfaces of the semiconductor elements 1 and 2 and the second metal plate 4.

このブロック体６は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。本例では、ブロック体６は銅からなる。そして、各半導体素子１、２とブロック体６との間、および、ブロック体６と第２の金属板４の内面との間は、はんだ５によって電気的・熱的に接続されている。   The block body 6 is a rectangular block having excellent electrical conductivity and thermal conductivity, and is usually made of copper, but molybdenum or the like may be used. In this example, the block body 6 is made of copper. The semiconductor elements 1 and 2 and the block body 6 and the block body 6 and the inner surface of the second metal plate 4 are electrically and thermally connected by the solder 5.

ここで、各部を接続するはんだ５は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。   Here, the solder 5 that connects each part can be a solder material that is employed in the field of general semiconductor devices, for example, a lead-free solder such as a tin-copper alloy solder can be employed. .

そして、図１、図２に示されるように、本実施形態の半導体装置１００においては、一対の金属板３、４およびこれに挟み込まれた半導体素子１、２、ブロック体６が、モールド樹脂７にて封止されている。このモールド樹脂７はエポキシ樹脂などの通常のモールド材料よりなり、型成形によって形成されたものである。   As shown in FIGS. 1 and 2, in the semiconductor device 100 of the present embodiment, the pair of metal plates 3 and 4 and the semiconductor elements 1 and 2 and the block body 6 sandwiched between the metal plates 3 and 4 are molded resin 7. It is sealed with. The mold resin 7 is made of a normal mold material such as an epoxy resin, and is formed by molding.

また、図１に示されるように、一対の金属板３、４のそれぞれにおいて放熱面３ａ、４ａが、モールド樹脂７から露出している。これにより、本半導体装置１００は、第１および第２の半導体素子１、２の両面のそれぞれにて、第１の金属板３、第２の金属板４を介した放熱が行われる両面放熱型の構成となっている。   In addition, as shown in FIG. 1, the heat radiation surfaces 3 a and 4 a are exposed from the mold resin 7 in each of the pair of metal plates 3 and 4. Thereby, this semiconductor device 100 is a double-sided heat radiation type in which heat is radiated through the first metal plate 3 and the second metal plate 4 on both surfaces of the first and second semiconductor elements 1 and 2. It becomes the composition of.

また、一対の金属板３、４は、はんだ５やブロック体６を介して、両半導体素子１、２の各面の図示しない電極に電気的に接続されている。   The pair of metal plates 3 and 4 are electrically connected to electrodes (not shown) on the respective surfaces of the semiconductor elements 1 and 2 via the solder 5 and the block body 6.

ここで、図１、図２に示されるように、半導体装置１００においては、半導体素子１、２と電気的に接続された複数の端子３ｂ、４ｂ、８が設けられており、これら各端子３ｂ、４ｂ、８は、その一部がモールド樹脂７から露出するように、モールド樹脂７に封止されている。   Here, as shown in FIGS. 1 and 2, the semiconductor device 100 is provided with a plurality of terminals 3b, 4b, and 8 electrically connected to the semiconductor elements 1 and 2, and each of these terminals 3b. 4b and 8 are sealed with the mold resin 7 so that a part thereof is exposed from the mold resin 7.

ここで、本例では、一対の金属板３、４において第１の金属板３、第２の金属板４は、それぞれ、第１の半導体素子１としてのＩＧＢＴ１のコレクタ側の電極および第２の半導体素子２としてのＦＷＤ２のカソード側の電極、ＩＧＢＴのエミッタ側の電極およびＦＷＤのアノード側の電極となるものである。   Here, in this example, in the pair of metal plates 3 and 4, the first metal plate 3 and the second metal plate 4 are respectively the electrode on the collector side of the IGBT 1 as the first semiconductor element 1 and the second metal plate 4. The semiconductor element 2 is an electrode on the cathode side of the FWD 2, an electrode on the emitter side of the IGBT, and an electrode on the anode side of the FWD.

そして、上記各端子のうちコレクタリード３ｂは、第１の金属板３と一体に成形されたものであり、第１の金属板３の端面からモールド樹脂７の外側に突出して露出している。また、エミッタリード４ｂは、第２の金属板４と一体に成形されたものであり、第２の金属板４の端面からモールド樹脂７の外側に突出して露出している。   Of the above terminals, the collector lead 3 b is formed integrally with the first metal plate 3 and protrudes from the end surface of the first metal plate 3 to the outside of the mold resin 7 and is exposed. The emitter lead 4 b is formed integrally with the second metal plate 4, and is exposed to protrude from the end surface of the second metal plate 4 to the outside of the mold resin 7.

また、図１、図２に示されるように、上記各端子のうち金属板３、４とは別体のリードフレームからなる端子８は、モールド樹脂７の内部にて、ＩＧＢＴ１の周囲に設けられている制御端子８である。   As shown in FIGS. 1 and 2, among the above terminals, the terminal 8 made of a lead frame separate from the metal plates 3 and 4 is provided around the IGBT 1 inside the mold resin 7. Control terminal 8.

この制御端子８は、ＩＧＢＴ１のゲート端子や各種の検査用端子などとして構成されるものである。そして、ＩＧＢＴ１は、ボンディングワイヤ９を介して、制御端子８と電気的に接続されている。   The control terminal 8 is configured as a gate terminal of the IGBT 1 or various inspection terminals. The IGBT 1 is electrically connected to the control terminal 8 via the bonding wire 9.

このような構成において、第２の金属板４と半導体素子１、２との間に介在するブロック体６は、このＩＧＢＴ１と制御端子８とのワイヤボンディングを行うにあたって、ワイヤ９の高さを維持するために、ＩＧＢＴ１のワイヤボンディング面と第２の金属板４との間の高さを確保している。   In such a configuration, the block body 6 interposed between the second metal plate 4 and the semiconductor elements 1 and 2 maintains the height of the wire 9 when performing wire bonding between the IGBT 1 and the control terminal 8. Therefore, the height between the wire bonding surface of the IGBT 1 and the second metal plate 4 is secured.

なお、図２に示されるように、第２の金属板４における内面のうちはんだ５が設置される領域の外周には、このはんだ５の広がりを防止するための溝であるはんだ溝１０が設けられている。このはんだ溝１０は、それぞれ対応するブロック体６の平面サイズよりも一回り大きな環状の溝として構成されている。   As shown in FIG. 2, a solder groove 10, which is a groove for preventing the spread of the solder 5, is provided on the outer periphery of the area where the solder 5 is installed on the inner surface of the second metal plate 4. It has been. Each solder groove 10 is configured as an annular groove that is slightly larger than the planar size of the corresponding block body 6.

このような半導体装置１００において、本実施形態では、モールド樹脂７に対して、モールド樹脂７の外面から第１の金属板３の内面まで到達する穴部１１が形成されている。この穴部１１は、後述する樹脂封止工程におけるピン２０４（後述の図３参照）を抜くことによって形成されるもので、第１の金属板３における第２の金属板４の端部からはみ出した周辺部の内面に達する穴である。   In such a semiconductor device 100, in the present embodiment, the hole 11 that reaches from the outer surface of the mold resin 7 to the inner surface of the first metal plate 3 is formed in the mold resin 7. The hole 11 is formed by removing a pin 204 (see FIG. 3 described later) in a resin sealing process described later, and protrudes from the end of the second metal plate 4 in the first metal plate 3. It is a hole that reaches the inner surface of the surrounding area.

本実施形態では、この穴部１１は、内周の側面に段差１１ａを有する段付内孔としての丸穴形状をなしている。ここで、段差１１ａは、穴部１１の当該側面のうち半導体素子１、２寄りの部位に設けられており、段差１１ａを境として穴部１１の底部側の方が穴部１１の径が細くなっている。   In the present embodiment, the hole portion 11 has a round hole shape as a stepped inner hole having a step 11a on the inner peripheral side surface. Here, the step 11 a is provided in a portion of the side surface of the hole 11 near the semiconductor elements 1 and 2, and the diameter of the hole 11 is narrower on the bottom side of the hole 11 with the step 11 a as a boundary. It has become.

また、この段差１１ａは、穴部１１の深さ方向において、両金属板３、４の内面の間に一致する深さに位置している。つまり、図２に示されるように、穴部１１の底部から段差１１ａまでの距離をｈ１とし、両金属板３、４の内面間の距離をｈ２としたとき、当該段差１１ａまでの距離ｈ１は、当該内面間の距離ｈ２よりも小さいものとなっている。   Further, the step 11 a is located at a depth that coincides between the inner surfaces of both the metal plates 3 and 4 in the depth direction of the hole 11. That is, as shown in FIG. 2, when the distance from the bottom of the hole 11 to the step 11a is h1, and the distance between the inner surfaces of both metal plates 3 and 4 is h2, the distance h1 to the step 11a is The distance between the inner surfaces is smaller than h2.

そして、この穴部１１の内部には、封止材１２が段差１１ａを越えないように充填されている。つまり、封止材１２の上面が穴部１１内における底部と段差１１ａとの間に位置するように、すなわち、封止材１２の深さが上記段差１１ａまでの距離ｈ１（図２参照）よりも浅くなるように、封止材１２は充填されている。   And the inside of this hole part 11 is filled so that the sealing material 12 may not exceed the level | step difference 11a. That is, the upper surface of the sealing material 12 is positioned between the bottom in the hole 11 and the step 11a, that is, the depth of the sealing material 12 is greater than the distance h1 to the step 11a (see FIG. 2). The sealing material 12 is filled so as to be shallower.

この封止材１２は、エポキシ樹脂など、この種の封止材として使用可能な一般的な電気絶縁性の材料よりなる。そして、この封止材１２によって、穴部１１の底部に位置する第１の金属板３の内面が封止された状態となるため、半導体装置１００における絶縁性の確保、沿面距離の確保が実現されている。   The sealing material 12 is made of a general electrically insulating material that can be used as this type of sealing material, such as an epoxy resin. Then, since the inner surface of the first metal plate 3 located at the bottom of the hole 11 is sealed by the sealing material 12, the insulation in the semiconductor device 100 and the creepage distance are ensured. Has been.

次に、上記半導体装置１００の製造方法について、述べる。まず、上記図１、図２においてモールド樹脂７が無いもの、すなわち、モールド樹脂７によって樹脂封止されるワーク（後述の図３参照）を作製する。   Next, a method for manufacturing the semiconductor device 100 will be described. First, in FIG. 1 and FIG. 2, a workpiece without mold resin 7, that is, a workpiece (see FIG. 3 described later) that is resin-sealed with mold resin 7 is prepared.

第１の金属板３の内面の上に、はんだ泊を介して、半導体素子１、２を搭載する。そして、この半導体素子１、２の上に、はんだ泊を介して、ブロック体６を搭載する。次に、このようにして各部１、２、３、６がはんだ箔を介して積層されたものにおいて、はんだ泊をリフローさせることにより各部１、２、３、６をはんだ付けする。   On the inner surface of the first metal plate 3, the semiconductor elements 1 and 2 are mounted via solder stays. Then, the block body 6 is mounted on the semiconductor elements 1 and 2 through solder stays. Next, in the case where the parts 1, 2, 3, 6 are laminated through the solder foil in this way, the parts 1, 2, 3, 6 are soldered by reflowing the solder stay.

そして、上記制御端子８となるリードフレームとＩＧＢＴ１との間でワイヤボンディングを行い、上記ワイヤ９による結線を行う。なお、このワイヤボンディングは、ブロック体６を積層する前のＩＧＢＴ１において、ＩＧＢＴ１と第１の金属板３とをはんだ付けした状態で行い、続いて、ブロック体６の積層を行ってもよい。   Then, wire bonding is performed between the lead frame serving as the control terminal 8 and the IGBT 1, and connection by the wire 9 is performed. Note that this wire bonding may be performed in a state where the IGBT 1 and the first metal plate 3 are soldered in the IGBT 1 before the block body 6 is laminated, and then the block body 6 may be laminated.

こうして、制御端子８と接続されたものにおいて、ブロック体６にはんだ５を施しておき、ブロック体６と第２の金属板４の内面とを、当該はんだ５を介して組み付け、続いて、はんだリフローを行う。これによって、上記図１、図２においてモールド樹脂７が無い状態のワークができあがる。   In this way, in the one connected to the control terminal 8, the solder 5 is applied to the block body 6, the block body 6 and the inner surface of the second metal plate 4 are assembled via the solder 5, and then the solder Perform a reflow. As a result, a workpiece without the mold resin 7 in FIGS. 1 and 2 is completed.

次に、このワークをモールド樹脂７により封止し、さらに封止材１２の充填を行う。図３は、本製造方法における樹脂封止工程を示す工程図であり、金型２００および金型２００内の当該ワーク１１０の概略断面を示している。また、図４は樹脂封止工程後のワーク１１０を示す図であり、（ａ）は第２の金属板４側の平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った概略断面図である。また、図５は封止材充填工程を示す工程図である。   Next, this work is sealed with the mold resin 7 and further filled with the sealing material 12. FIG. 3 is a process diagram showing a resin sealing process in the manufacturing method, and shows a schematic cross section of the mold 200 and the workpiece 110 in the mold 200. FIG. 4 is a view showing the workpiece 110 after the resin sealing step, where (a) is a plan view on the second metal plate 4 side, and (b) is a schematic view taken along line BB in (a). It is sectional drawing. FIG. 5 is a process diagram showing a sealing material filling process.

図３に示されるように、ワーク１１０は、第１の金属板３の周辺部が第２の金属板４の端部からはみ出した状態で互いの内面にて対向する第１の金属板３と第２の金属板４との間に、半導体素子１、２を挟んでなるものである。   As shown in FIG. 3, the workpiece 110 includes a first metal plate 3 that is opposed to each other on the inner surface in a state where the peripheral portion of the first metal plate 3 protrudes from the end portion of the second metal plate 4. The semiconductor elements 1 and 2 are sandwiched between the second metal plate 4.

金型２００は、一般的なトランスファーモールド法に用いられるものと同様に、上型２０１と下型２０２とを合致させることにより、これら上型２０１と下型２０２との間にキャビティ２０３を形成するものである。   In the mold 200, a cavity 203 is formed between the upper mold 201 and the lower mold 202 by matching the upper mold 201 and the lower mold 202 in the same manner as that used in a general transfer molding method. Is.

そして、この金型２００のキャビティ２０３の内面には、当該内面から突出する棒状のピン２０４が設けられている。このピン２０４は、上記したモールド樹脂７の穴部１１の穴形状に対応した外形を有するものであり、本実施形態では、段付き丸棒形状をなすものである。   A rod-like pin 204 protruding from the inner surface is provided on the inner surface of the cavity 203 of the mold 200. The pin 204 has an outer shape corresponding to the hole shape of the hole portion 11 of the mold resin 7 described above, and in the present embodiment, has a stepped round bar shape.

そして、当該ピン２０４の外周の側面のうち両金属板３、４の内面の間に対応する部位であって且つ半導体素子１、２寄りの部位すなわち第２の金属板４寄りの部位には、上記穴部１１の段差１１ａに対応する段差２０４ａが形成されている。   And the part corresponding to between the inner surfaces of both the metal plates 3 and 4 on the outer peripheral side surface of the pin 204 and the part closer to the semiconductor elements 1 and 2, that is, the part closer to the second metal plate 4, A step 204 a corresponding to the step 11 a of the hole 11 is formed.

つまり、このピン２０４の段差２０４ａは、当該段差２０４ａを境としてピン２０４の先端部側の方がピン２０４の径が細くなるように設けられている。そして、このピン２０４の突出方向において、両金属板３、４の内面の間に一致する高さに位置する部分に、ピン２０４の段差２０４ａが設けられている。   That is, the step 204a of the pin 204 is provided so that the diameter of the pin 204 becomes narrower on the tip end side of the pin 204 with the step 204a as a boundary. A step 204 a of the pin 204 is provided at a portion located at a height that coincides between the inner surfaces of the metal plates 3 and 4 in the protruding direction of the pin 204.

さらに言うならば、図３に示されるように、ピン２０４の先端部から段差２０４ａまでの距離ｈ３は、上記穴部１１の底部から段差までの距離ｈ１（図２参照）と同じ大きさであり、両金属板３、４の内面間の距離ｈ２よりも小さいものとなっている。このピン２０４は、たとえば金型２００に一体に成形されたものとして構成されるが、金型２００に対して強固に接合された別体のものであってもよい。   In addition, as shown in FIG. 3, the distance h3 from the tip of the pin 204 to the step 204a is the same as the distance h1 from the bottom of the hole 11 to the step (see FIG. 2). The distance between the inner surfaces of the metal plates 3 and 4 is smaller than the distance h2. The pin 204 is configured, for example, as being integrally formed with the mold 200, but may be a separate body that is firmly bonded to the mold 200.

このような金型２００のキャビティ２０３内に、ワーク１１０を設置して樹脂封止工程を行う。このとき、図３に示されるように、ピン２０４の先端部を第１の金属板３の内面、すなわち第１の金属板３における第２の金属板４の端部からはみ出した周辺部の内面に押し当てることにより、ワーク１１０を金型２００に押し付けた状態とする。   The workpiece 110 is placed in the cavity 203 of such a mold 200 and a resin sealing process is performed. At this time, as shown in FIG. 3, the tip end portion of the pin 204 is the inner surface of the first metal plate 3, that is, the inner surface of the peripheral portion protruding from the end portion of the second metal plate 4 in the first metal plate 3. The workpiece 110 is pressed against the mold 200 by pressing against the mold 200.

そして、この状態で、キャビティ２０３内にモールド樹脂７を注入してワーク１１０を封止する。ここまでが、樹脂封止工程であり、その後、金型２００から樹脂封止されたワーク１１０を取り出すと、図４に示される状態となる。   In this state, the mold resin 7 is injected into the cavity 203 to seal the workpiece 110. The steps up to here are the resin sealing step. Thereafter, when the workpiece 110 sealed with resin is taken out from the mold 200, the state shown in FIG. 4 is obtained.

ここで、金型２００からワーク１１０を取り出すときには、ピン２０４がモールド樹脂７から抜かれることにより、取り出されたワーク１１０においては、ピン２０４を抜いた跡として当該ピン２０４の外形と一致した段付き内孔形状をなす穴部１１が形成される。図４に示されるように、穴部１１をその開口部から眺めたとき、段差１１ａと底部に位置する第１の金属板３の内面とが確認される。   Here, when the workpiece 110 is taken out from the mold 200, the pins 204 are pulled out of the mold resin 7, so that in the removed workpiece 110, a step that matches the outer shape of the pin 204 as a trace of the pins 204 being pulled out. A hole 11 having an inner hole shape is formed. As shown in FIG. 4, when the hole 11 is viewed from the opening, the step 11a and the inner surface of the first metal plate 3 located at the bottom are confirmed.

つまり、樹脂封止工程後には、ピン２０４の段差２０４ａに対応した部位に段差１１ａを有する穴部１１が形成され、この穴部１１は、上述したように、両金属板３、４の内面の間に一致する深さに位置する穴部１１の部分の内周側面のうち、第２の金属板４の端面寄りの部位に設けられるとともに、段差１１ａを境として穴部１１の底部側の方が穴部１１の径が細くなるような段形状を有するものである。   That is, after the resin sealing step, the hole 11 having the step 11a is formed in the portion corresponding to the step 204a of the pin 204. As described above, the hole 11 is formed on the inner surfaces of the two metal plates 3 and 4. Among the inner peripheral side surfaces of the portion of the hole portion 11 located at a depth that coincides with the gap, it is provided in a portion near the end surface of the second metal plate 4 and is located on the bottom side of the hole portion 11 with the step 11a as a boundary. Has a step shape such that the diameter of the hole 11 is reduced.

続いて、図５に示される封止材充填工程では、このワーク１１０に対して、穴部１１内に封止材１２を充填する。ここで、上述したように、充填後の封止材１２の上面が、穴部１１内における底部と段差１１ａとの間に位置するように、封止材１２の充填を行う。   Subsequently, in the sealing material filling step shown in FIG. 5, the sealing material 12 is filled into the hole 11 with respect to the workpiece 110. Here, as described above, the sealing material 12 is filled so that the top surface of the sealing material 12 after filling is positioned between the bottom in the hole 11 and the step 11a.

なお、この充填は、たとえば、封止材１２を滴下する滴下治具などを用いて穴部１１に封止材１２を注入した後、これを加熱などにより硬化させることにより行われる。こうして、穴部１１への封止材１２の充填が完了すると、本実施形態の半導体装置１００ができあがる。   This filling is performed by, for example, injecting the sealing material 12 into the hole 11 using a dropping jig for dropping the sealing material 12 and then curing the sealing material 12 by heating or the like. Thus, when the filling of the sealing material 12 into the hole 11 is completed, the semiconductor device 100 of this embodiment is completed.

ところで、本実施形態の上記製造方法によれば、ワーク１１０を支持するピン２０４として、その外周の側面のうち両金属板３、４の内面の間に対応する部位であって且つ第２の金属板４寄りの部位に段差２０４ａを有するものを用いて樹脂封止工程を行い、それによって、当該ピン２０４の跡としての穴部１１として、ピン２０４の段差２０４ａに対応した部位に段差１１ａを有するものを形成し、封止材充填工程では、穴部１１の段差１１ａを越えないように封止材１２を充填している。   By the way, according to the manufacturing method of the present embodiment, the pin 204 that supports the workpiece 110 is a portion corresponding to the space between the inner surfaces of both the metal plates 3 and 4 on the outer peripheral side surface and the second metal. A resin sealing process is performed using a part having a step 204 a near the plate 4, and as a result, a hole 11 as a trace of the pin 204 has a step 11 a at a part corresponding to the step 204 a of the pin 204. In the sealing material filling step, the sealing material 12 is filled so as not to exceed the step 11 a of the hole 11.

それによれば、上記図７に示したようなせん断応力、すなわち、温度サイクルによる第２の金属板４の周囲のモールド樹脂７の変形によって封止材１２とモールド樹脂７との界面に発生するせん断応力が、穴部１１の段差１１ａによって緩和される。   According to this, the shear stress as shown in FIG. 7, that is, the shear generated at the interface between the sealing material 12 and the mold resin 7 due to the deformation of the mold resin 7 around the second metal plate 4 due to the temperature cycle. The stress is relaxed by the step 11 a of the hole 11.

そのため、穴部１１における当該段差１１ａより底部側の部分が変形しにくくなり、段差１１ａよりも底部側に設けられている封止材１２においては、モールド樹脂７と間の剥離を防止することができる。   Therefore, the portion on the bottom side of the step 11a in the hole portion 11 is less likely to be deformed, and the sealing material 12 provided on the bottom side of the step 11a can prevent peeling from the mold resin 7. it can.

なお、上記製造方法において、モールド樹脂７が無い状態の上記ワーク１１０を作製した後に、上記図３〜図５に示される樹脂封止工程および封止材充填工程を行う代わりに、次の、図６に示されるような工程を行ってもよい。図６は、本実施形態の製造方法のもう一つの例を断面的に示す工程図である。   In addition, in the said manufacturing method, after producing the said workpiece | work 110 in the state without the mold resin 7, instead of performing the resin sealing process and sealing material filling process which are shown in the said FIGS. 3-5, the following figure is shown. Steps as shown in FIG. 6 may be performed. FIG. 6 is a cross-sectional process diagram illustrating another example of the manufacturing method of the present embodiment.

この例では、上記と同様のワーク１１０を作製した後に、図６（ａ）に示されるように、このワーク１１０において、第１の金属体３の内面のうち次の樹脂封止工程においてピン２０４の先端部が押し当てられる部位に、ピン２０４の先端部の外形よりも大きな外形の封止材１２を配置しておく。   In this example, after the workpiece 110 similar to the above is manufactured, as shown in FIG. 6A, in this workpiece 110, the pin 204 is formed in the next resin sealing step on the inner surface of the first metal body 3. The sealing material 12 having an outer shape larger than the outer shape of the tip portion of the pin 204 is disposed in a portion where the tip portion of the pin 204 is pressed.

たとえば、図６（ａ）において、円柱状のピン２０４の直径をｄ１としたとき、封止材１２は、この直径ｄ１よりも大きな直径ｄ２を有する円盤状のものとすればよい。この場合の封止材１２は、上記したものと同様のエポキシ樹脂などを塗布して硬化させるものでもよいが、シート状に成形されたものを、第１の金属体３の内面に貼り付けることにより設置してもよい。   For example, in FIG. 6A, when the diameter of the cylindrical pin 204 is d1, the sealing material 12 may be a disk-shaped member having a diameter d2 larger than the diameter d1. In this case, the sealing material 12 may be applied and cured by the same epoxy resin as described above, but a sheet-shaped material is attached to the inner surface of the first metal body 3. May be installed.

続いて、このワーク１１０を図６（ｂ）に示されるように、上記したものと同様の金型２００内に設置し、樹脂封止工程を行う。このとき、封止材１２の周辺部がピン２０４の先端部からはみ出した状態となるように、封止材１２の中央部寄りの部位にピン２０４の先端部を押し当てる。   Subsequently, as shown in FIG. 6B, the work 110 is placed in the same mold 200 as described above, and a resin sealing step is performed. At this time, the tip end of the pin 204 is pressed against a portion near the center of the sealant 12 so that the peripheral part of the sealant 12 protrudes from the tip end of the pin 204.

そして、この状態でモールド樹脂７の注入を行い、モールド樹脂７によるワーク１１０の封止を行うと、図６（ｃ）に示されるように、ピン２０４からはみ出している封止材１２の周辺部が、モールド樹脂７によって覆われるように封止される。こうして、図６（ｃ）に示されるような半導体装置１００’が完成する。   When the mold resin 7 is injected in this state and the workpiece 110 is sealed with the mold resin 7, as shown in FIG. 6C, the peripheral portion of the sealing material 12 protruding from the pin 204 is obtained. Is sealed so as to be covered with the mold resin 7. Thus, the semiconductor device 100 ′ as shown in FIG. 6C is completed.

ここで、図６（ｃ）に示される半導体装置１００’においては、ピン２０４を抜いた跡としての穴部１１および封止材１２の形状が、上記図１、図２に示される半導体装置１００とは相違するが、それ以外の部分については同様である。   Here, in the semiconductor device 100 ′ shown in FIG. 6C, the shape of the hole 11 and the sealing material 12 as traces of the pins 204 being pulled out is the semiconductor device 100 shown in FIG. 1 and FIG. The other parts are the same.

図６（ｃ）に示される半導体装置１００’では、穴部１１は従来と同様のストレートな内周側面を有するものである。また、封止材１２を見てみると、その周辺部がモールド樹脂７によって覆われており、あたかも穴部１１の内周側面に封止材１２の周辺部が食い込んだ形となっている。   In the semiconductor device 100 ′ shown in FIG. 6C, the hole portion 11 has a straight inner peripheral side surface similar to the conventional one. Further, when the sealing material 12 is viewed, the peripheral portion thereof is covered with the mold resin 7, and the peripheral portion of the sealing material 12 bites into the inner peripheral side surface of the hole portion 11.

つまり、この場合、従来のようなストレートな穴部の内周側面が封止材とモールド樹脂との界面となっている構成（上記図７参照）に比べて、明らかに剥離しにくい構成となっている。そのため、この場合においても、封止材１２とモールド樹脂７との剥離を防止することができる。   In other words, in this case, it is clearly difficult to peel off compared to the conventional configuration in which the inner peripheral side surface of the straight hole is an interface between the sealing material and the mold resin (see FIG. 7). ing. Therefore, also in this case, peeling between the sealing material 12 and the mold resin 7 can be prevented.

また、この場合、図６（ｃ）に示されるように、穴部１１の深さ方向において両金属板３、４の内面の間に対応する部位に、封止材１２の上面が位置するように、封止材１２の厚さを決めることが望ましい。   Further, in this case, as shown in FIG. 6C, the upper surface of the sealing material 12 is positioned at a portion corresponding to the space between the inner surfaces of the metal plates 3 and 4 in the depth direction of the hole 11. In addition, it is desirable to determine the thickness of the sealing material 12.

それによれば、封止材１２は、穴部１１の深さ方向の底部寄りすなわち第１の金属板３寄りに配置された形となり、第２の金属板４の周囲のモールド樹脂７の変形による応力が実質的に及ばない部位に、封止材１２が配置されたものにできる。   According to this, the sealing material 12 has a shape arranged near the bottom in the depth direction of the hole 11, that is, near the first metal plate 3, and due to deformation of the mold resin 7 around the second metal plate 4. The sealing material 12 can be disposed at a site where stress is not substantially exerted.

また、この図６に示される方法では、従来の樹脂封止後に行う封止材充填工程を、実質的に樹脂封止前に行うものとなるが、金型２００のピン２０４については、従来の構成のようなストレートのものでよい。   Further, in the method shown in FIG. 6, the sealing material filling step performed after the conventional resin sealing is substantially performed before the resin sealing. A straight thing like a structure may be sufficient.

（他の実施形態）
なお、上記実施形態では、ピン２０４は円柱形状、穴部は丸穴形状であったが、ピン２０４を角柱形状とし穴部を角穴形状としてもよい。その場合でも、上記実施形態の各製造方法を採用して、同様の効果を発揮できることは明らかである。 (Other embodiments)
In the above embodiment, the pin 204 has a cylindrical shape and the hole has a round hole shape. However, the pin 204 may have a prism shape and the hole may have a square hole shape. Even in such a case, it is obvious that the same effects can be exhibited by employing the manufacturing methods of the above-described embodiments.

また、一対の金属板３、４に挟まれる半導体素子としては、両面に配置される一対の金属板３、４を電極や放熱板として用いることが可能なものであれば、上記したＩＧＢＴ１やＦＷＤ２でなくてもよい。また、半導体素子は２個に限定されるものではなく、１個でもよいし、３個以上でもよい。   Further, as the semiconductor element sandwiched between the pair of metal plates 3 and 4, as long as the pair of metal plates 3 and 4 arranged on both surfaces can be used as an electrode or a heat sink, the above-described IGBT 1 or FWD 2 is used. It does not have to be. Further, the number of semiconductor elements is not limited to two, but may be one or three or more.

また、上記実施形態では、キャビティ２０３内でワーク１１０を支持するピン２０４としては、２本であったが、ピン２０４の本数は１本でもよいし、３本以上でもよい。このような場合にも、それぞれのピン２０４に関する部位について、上記各製造方法を適用すればよい。   In the above embodiment, the number of pins 204 supporting the workpiece 110 in the cavity 203 is two, but the number of the pins 204 may be one, or may be three or more. Even in such a case, the above manufacturing methods may be applied to the portions related to the pins 204.

本発明の実施形態に係る半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to an embodiment of the present invention. 図１中のＡ−Ａ概略断面図である。It is an AA schematic sectional drawing in FIG. 上記実施形態に係る製造方法における樹脂封止工程を示す工程図である。It is process drawing which shows the resin sealing process in the manufacturing method which concerns on the said embodiment. 樹脂封止工程後のワークを示す図であり、（ａ）は第２の金属板側の平面図、（ｂ）は（ａ）のＢ−Ｂ概略断面図である。It is a figure which shows the workpiece | work after a resin sealing process, (a) is a top view by the side of the 2nd metal plate, (b) is a BB schematic sectional drawing of (a). 封止材充填工程を示す工程図である。It is process drawing which shows a sealing material filling process. 上記実施形態に係る半導体装置の製造方法のもう一つの例を示す工程図である。It is process drawing which shows another example of the manufacturing method of the semiconductor device which concerns on the said embodiment. 従来の製造方法において樹脂封止工程後に形成された穴部の近傍を示す概略断面図である。It is a schematic sectional drawing which shows the vicinity of the hole formed after the resin sealing process in the conventional manufacturing method.

符号の説明Explanation of symbols

１…半導体素子としてのＩＧＢＴ、２…半導体素子としてのＦＷＤ、
３…第１の金属板、４…第２の金属板、７…モールド樹脂、
１１…穴部、１１ａ…穴部の段差、１２…封止材、１１０…ワーク、
２００…金型、２０３…キャビティ、２０４…ピン、２０４ａ…ピンの段差。 DESCRIPTION OF SYMBOLS 1 ... IGBT as a semiconductor element, 2 ... FWD as a semiconductor element,
3 ... 1st metal plate, 4 ... 2nd metal plate, 7 ... Mold resin,
DESCRIPTION OF SYMBOLS 11 ... Hole part, 11a ... Level | step difference of a hole part, 12 ... Sealing material, 110 ... Workpiece | work,
200 ... mold, 203 ... cavity, 204 ... pin, 204a ... step of the pin.

Claims (2)

互いの内面にて対向する第１の金属板（３）と第２の金属板（４）との間に半導体素子（１、２）を挟んでなるワーク（１１０）を、金型（２００）のキャビティ（２０３）内に設置し、前記キャビティ（２０３）の内面から突出する棒状のピン（２０４）の先端部を前記第１の金属板（３）の内面に押し当てることにより、前記ワーク（１１０）を前記金型（２００）に押し付けた状態とし、この状態で前記キャビティ（２０３）内にモールド樹脂（７）を注入して前記ワーク（１１０）を封止する樹脂封止工程と、
その後、前記モールド樹脂（７）から前記ピン（２０４）を抜くことによって形成され前記モールド樹脂（７）の外面から前記第１の金属板（３）の内面まで到達する穴部（１１）に対して、電気絶縁性の封止材（１２）を充填する封止材充填工程とを備える半導体装置の製造方法において、
前記ピン（２０４）として、その外周の側面のうち前記両金属板（３、４）の内面の間に対応する部位であって且つ前記第２の金属板（４）寄りの部位に段差（２０４ａ）を有するものを用いて前記樹脂封止工程を行うことによって、
前記穴部（１１）として、前記ピン（２０４）の前記段差（２０４ａ）に対応した部位に段差（１１ａ）を有するものを形成し、
前記封止材充填工程では、前記穴部（１１）の前記段差（１１ａ）を越えないように前記穴部（１１）に前記封止材（１２）を充填することを特徴とする半導体装置の製造方法。 A workpiece (110) in which a semiconductor element (1, 2) is sandwiched between a first metal plate (3) and a second metal plate (4) facing each other on the inner surface of a mold (200) The tip of the rod-shaped pin (204) protruding from the inner surface of the cavity (203) is pressed against the inner surface of the first metal plate (3). 110) is pressed against the mold (200), and in this state, a mold resin (7) is injected into the cavity (203) to seal the workpiece (110);
Thereafter, the hole (11) formed by removing the pin (204) from the mold resin (7) and reaching the inner surface of the first metal plate (3) from the outer surface of the mold resin (7). In a method for manufacturing a semiconductor device, comprising a sealing material filling step for filling an electrically insulating sealing material (12),
As the pin (204), a step (204a) is formed at a portion corresponding to a portion between the inner surfaces of the metal plates (3, 4) on the outer peripheral side surface and close to the second metal plate (4). ) By performing the resin sealing step using
Forming the hole (11) having a step (11a) at a portion corresponding to the step (204a) of the pin (204);
In the sealing material filling step, the hole (11) is filled with the sealing material (12) so as not to exceed the step (11a) of the hole (11). Production method. 互いの内面にて対向する第１の金属板（３）と第２の金属板（４）との間に半導体素子（１、２）を挟んでなるワーク（１１０）を、金型（２００）のキャビティ（２０３）内に設置し、前記キャビティ（２０３）の内面から突出する棒状のピン（２０４）の先端部を前記第１の金属板（３）の内面に押し当てることにより、前記ワーク（１１０）を前記金型（２００）に押し付けた状態とし、この状態で前記キャビティ（２０３）内にモールド樹脂（７）を注入して前記ワーク（１１０）を封止する樹脂封止工程を備える半導体装置の製造方法において、
前記樹脂封止工程の前に、前記第１の金属体（３）の内面のうち前記ピン（２０４）の先端部が押し当てられる部位に、前記ピン（２０４）の先端部の外形よりも大きな電気絶縁性の封止材（１２）を配置しておき、
続いて、前記樹脂封止工程では、前記封止材（１２）の周辺部が前記ピン（２０４）の先端部からはみ出した状態となるように、前記封止材（１２）の中央部寄りの部位に前記ピン（２０４）の先端部を押し当てた状態で、前記モールド樹脂（７）による封止を行うことを特徴とする半導体装置の製造方法。 A workpiece (110) in which a semiconductor element (1, 2) is sandwiched between a first metal plate (3) and a second metal plate (4) facing each other on the inner surface of a mold (200) The tip of the rod-shaped pin (204) protruding from the inner surface of the cavity (203) is pressed against the inner surface of the first metal plate (3). 110) is pressed against the mold (200), and in this state, a semiconductor is provided with a resin sealing step of injecting mold resin (7) into the cavity (203) to seal the workpiece (110) In the device manufacturing method,
Before the resin sealing step, a portion of the inner surface of the first metal body (3) where the tip of the pin (204) is pressed is larger than the outer shape of the tip of the pin (204). An electrically insulating sealing material (12) is arranged,
Subsequently, in the resin sealing step, the peripheral portion of the sealing material (12) is close to the center portion of the sealing material (12) so that the peripheral portion of the sealing material (12) protrudes from the tip end portion of the pin (204). A method of manufacturing a semiconductor device, comprising: sealing with the mold resin (7) in a state in which a tip portion of the pin (204) is pressed against a part.
JP2006327195A 2006-12-04 2006-12-04 Manufacturing method of semiconductor device Active JP4293232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006327195A JP4293232B2 (en) 2006-12-04 2006-12-04 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327195A JP4293232B2 (en) 2006-12-04 2006-12-04 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008141053A JP2008141053A (en) 2008-06-19
JP4293232B2 true JP4293232B2 (en) 2009-07-08

Family

ID=39602201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327195A Active JP4293232B2 (en) 2006-12-04 2006-12-04 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4293232B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529208B2 (en) 2011-08-25 2014-06-25 トヨタ自動車株式会社 Power module structure and molding method

Also Published As

Publication number Publication date
JP2008141053A (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4302607B2 (en) Semiconductor device
JP4438489B2 (en) Semiconductor device
US20080224282A1 (en) Semiconductor device and method of manufacturing the same
JP4840165B2 (en) Semiconductor device
JP4254527B2 (en) Semiconductor device
JP6249892B2 (en) Manufacturing method of semiconductor device
JP5935374B2 (en) Manufacturing method of semiconductor module
JP2017174837A (en) Semiconductor device and semiconductor device manufacturing method
JP2009224560A (en) Semiconductor device and production method therefor
JP2005167075A (en) Semiconductor device
JP5452210B2 (en) Semiconductor device and manufacturing method thereof
JP6314433B2 (en) Semiconductor device and manufacturing method thereof
JP2010092918A (en) Connection structure and connection method between plate type electrode and block type electrode
JP2011243929A (en) Semiconductor device and manufacturing method thereof
JP2009206406A (en) Power semiconductor device
JP6488938B2 (en) Manufacturing method of electronic device
JP2011187819A (en) Resin sealed power module and method of manufacturing the same
JP4293232B2 (en) Manufacturing method of semiconductor device
JP6381489B2 (en) Manufacturing method of semiconductor device
JP6391430B2 (en) Electronic control device and manufacturing method thereof
JP4339660B2 (en) Semiconductor device
JP2005116963A (en) Semiconductor device
JP5972158B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012004594A (en) Semiconductor device
JP4055700B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4293232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250