JP5972158B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5972158B2
JP5972158B2 JP2012258652A JP2012258652A JP5972158B2 JP 5972158 B2 JP5972158 B2 JP 5972158B2 JP 2012258652 A JP2012258652 A JP 2012258652A JP 2012258652 A JP2012258652 A JP 2012258652A JP 5972158 B2 JP5972158 B2 JP 5972158B2
Authority
JP
Japan
Prior art keywords
insulator
lead frame
semiconductor device
pin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012258652A
Other languages
Japanese (ja)
Other versions
JP2014107384A (en
Inventor
孝信 梶原
孝信 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012258652A priority Critical patent/JP5972158B2/en
Publication of JP2014107384A publication Critical patent/JP2014107384A/en
Application granted granted Critical
Publication of JP5972158B2 publication Critical patent/JP5972158B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、電気絶縁性を向上可能な半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method of the semiconductor device, and more particularly to a semiconductor device capable of improving electrical insulation and a manufacturing method thereof.

近年、半導体装置に対して小型化、軽量化が求められており、具体的には樹脂厚みの薄い半導体装置が要求されている。樹脂の厚みが薄くなると、成形金型とリードフレームとの隙間が狭くなる。そのため、成型中において溶解樹脂は当該隙間を通りにくくなり、溶解樹脂による成型圧力は、リードフレームを押し上げる方向にはたらきやすくなる。結果として、リードフレームが押し上げられ、リードフレームの露出、ワイヤの変形、切断などの不具合が発生する可能性が高くなる。   In recent years, semiconductor devices have been required to be reduced in size and weight, and specifically, semiconductor devices with a thin resin thickness have been required. As the resin thickness decreases, the gap between the molding die and the lead frame becomes narrower. For this reason, the molten resin is difficult to pass through the gap during molding, and the molding pressure by the molten resin tends to work in the direction of pushing up the lead frame. As a result, the lead frame is pushed up, and there is a high possibility that problems such as exposure of the lead frame, deformation of the wire, and cutting occur.

たとえば特開平５−３２６５８７号公報（特許文献１）に記載されている半導体装置の製造方法によれば、トランスファーモールド法で半導体チップを樹脂封止するときに、成形金型内に流入する溶融樹脂によりダイパッドが移動しないように、成形金型内でダイパッドをダイパッド固定ピンで固定しながら、成形金型内に溶融樹脂を流し込み、ダイパッドに固定された状態で半導体チップが樹脂封止される。ダイパッド固定ピンでリードフレームの一部であるダイパッドを固定することにより、樹脂封止中にダイパッドが変動したり、変形することを抑制することができる。   For example, according to the method for manufacturing a semiconductor device described in Japanese Patent Application Laid-Open No. 5-326687 (Patent Document 1), when the semiconductor chip is resin-sealed by the transfer molding method, the molten resin flows into the molding die. Thus, the molten resin is poured into the molding die while the die pad is fixed with the die pad fixing pin in the molding die so that the die pad does not move, and the semiconductor chip is sealed with the resin while being fixed to the die pad. By fixing the die pad which is a part of the lead frame with the die pad fixing pin, the die pad can be prevented from fluctuating or deforming during resin sealing.

特開平５−３２６５８７号公報JP-A-5-326587

しかしながら、上記製造方法においては、半導体装置を成形金型から離形した後、ダイパッド固定ピンが半導体装置から除去される。そのため、成形の際にダイパッド固定ピンが配置されていた部分には穴が空き、ダイパッドやリードフレームが露出するため、電気絶縁性能を十分向上させることができなかった。   However, in the above manufacturing method, after the semiconductor device is released from the molding die, the die pad fixing pin is removed from the semiconductor device. For this reason, a hole is formed in a portion where the die pad fixing pin is disposed at the time of molding, and the die pad and the lead frame are exposed, so that the electric insulation performance cannot be sufficiently improved.

本発明は、上記課題に鑑みてなされたものであり、その目的は、電気絶縁性を向上可能な半導体装置を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device capable of improving electrical insulation.

本発明に係る半導体装置は、リードフレームと、半導体素子と、絶縁体と、ピンとを備えている。リードフレームは、互いに対向する一方表面および他方表面を有するものである。半導体素子は、リードフレームの一方表面に実装されたものである。絶縁体は、リードフレームの一方表面および半導体素子を覆い、かつ半導体素子およびリードフレームの少なくとも一方の部品に達する孔部が形成されたものである。ピンは、絶縁体の孔部内に配置され、半導体素子およびリードフレームと電気的に絶縁され、導電性の部分を含み、かつ少なくとも一方の部品と導電性の部分との間に位置する変形可能な絶縁性の部分を含む。 A semiconductor device according to the present invention includes a lead frame, a semiconductor element, an insulator, and a pin. The lead frame has one surface and the other surface facing each other. The semiconductor element is mounted on one surface of the lead frame. The insulator is formed with a hole that covers one surface of the lead frame and the semiconductor element and reaches at least one component of the semiconductor element and the lead frame. Pin is disposed in the hole portion of the insulator, an insulated semiconductor device and the lead frame and electrically, viewed including the portions of the conductive and positioned between at least one part and the conductive part deformation Includes possible insulating parts.

本発明によれば、電気絶縁性を向上可能な半導体装置およびその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can improve electrical insulation, and its manufacturing method can be provided.

本発明の実施の形態１に係る半導体装置の構成を概略的に示す平面模式図である。1 is a schematic plan view schematically showing a configuration of a semiconductor device according to a first embodiment of the present invention. 図１の線分ＩＩ−ＩＩに沿った断面模式図である。It is a cross-sectional schematic diagram along line segment II-II of FIG. 本発明の実施の形態１に係る半導体装置の構成を概略的に示す斜視模式図である。1 is a schematic perspective view schematically showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１に係る半導体装置の変形例の構成を概略的に示す断面模式図である。It is a cross-sectional schematic diagram which shows schematically the structure of the modification of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の変形例のピンおよび金属板の構成を概略的に示す斜視模式図であるIt is a perspective schematic diagram which shows schematically the structure of the pin and metal plate of the modification of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の変形例の構成を概略的に示す斜視模式図である。It is a perspective schematic diagram which shows schematically the structure of the modification of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。It is a cross-sectional schematic diagram which shows schematically the 1st process of the manufacturing method of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。It is a cross-sectional schematic diagram which shows schematically the 2nd process of the manufacturing method of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。It is a cross-sectional schematic diagram which shows schematically the 3rd process of the manufacturing method of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態２に係る半導体装置の製造方法を概略的に示す断面模式図である。It is a cross-sectional schematic diagram which shows schematically the manufacturing method of the semiconductor device which concerns on Embodiment 2 of this invention.

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

（実施の形態１）
図１および図２を参照して、本実施の形態に係る半導体装置の構成について説明する。本実施の形態に係る半導体装置１００は電力用半導体装置であって、半導体素子１と、リードフレーム２と、絶縁シート３と、外部端子４と、ピン６と、絶縁体９とを主に有している。 (Embodiment 1)
The configuration of the semiconductor device according to the present embodiment will be described with reference to FIGS. The semiconductor device 100 according to the present embodiment is a power semiconductor device and mainly includes a semiconductor element 1, a lead frame 2, an insulating sheet 3, an external terminal 4, a pin 6, and an insulator 9. doing.

半導体素子１は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電力用半導体素子である。   The semiconductor element 1 is a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

リードフレーム２は、互いに対向する一方表面２ａおよび他方表面２ｂを有している。リードフレーム２の材料として、コバール、銅板や銅合金板にニッケル（Ｎｉ）めっきしたものが一般的に用いられている。半導体素子１は、リードフレーム２の一方表面２ａに、はんだなどの接合部材（図示しない）を介して実装されている。   The lead frame 2 has one surface 2a and the other surface 2b facing each other. As a material of the lead frame 2, a material obtained by plating nickel (Ni) on Kovar, a copper plate or a copper alloy plate is generally used. The semiconductor element 1 is mounted on one surface 2a of the lead frame 2 via a bonding member (not shown) such as solder.

絶縁シート３は、リードフレーム２の他方表面２ｂに、接着剤などの接合部材（図示しない）を介して取り付けられている。また、絶縁シート３は、電気絶縁性があり、かつ熱伝導率が高い材料であることが好ましい。絶縁シート３として、たとえばセラミック、シリコーンが一般的に用いられいている。なお、半導体装置１００の下部面を全て樹脂で覆うことにより電気絶縁する場合は、絶縁シート３はなくてもよい。   The insulating sheet 3 is attached to the other surface 2b of the lead frame 2 via a bonding member (not shown) such as an adhesive. Moreover, it is preferable that the insulating sheet 3 is a material which has electrical insulation and high thermal conductivity. For example, ceramic or silicone is generally used as the insulating sheet 3. In addition, when electrically insulating by covering all the lower surfaces of the semiconductor device 100 with resin, the insulating sheet 3 may be omitted.

絶縁体９は、たとえば樹脂からなり、リードフレーム２の一方表面２ａおよび半導体素子１を覆っている。絶縁体９には半導体素子１およびリードフレーム２の少なくとも一方の部品に達する孔部１４が形成されている。本実施の形態においては、絶縁体９に半導体素子１に達する孔部１４ｂと、リードフレーム２に達する孔部１４ａが形成されている。なお、絶縁体９はたとえばセラミックなどであってもよい。   The insulator 9 is made of, for example, resin and covers the one surface 2a of the lead frame 2 and the semiconductor element 1. A hole 14 is formed in the insulator 9 so as to reach at least one component of the semiconductor element 1 and the lead frame 2. In the present embodiment, a hole 14 b reaching the semiconductor element 1 and a hole 14 a reaching the lead frame 2 are formed in the insulator 9. The insulator 9 may be ceramic, for example.

ピン６は、絶縁体９の孔部１４内に配置されている。ピン６は、半導体素子１およびリードフレーム２の各々と電気的に絶縁されている。具体的には、ピン６は、導電性の部分７ａ、７ｂと、絶縁性の部分８ａ、８ｂとを含んでいる。導電性の部分７は、たとえば熱伝導性が良好な金属からなる。絶縁性の部分８ａ、８ｂは、たとえば弱い圧力をかけたときに変形可能な（言い換えれば、柔軟性を有する）絶縁シートである。当該絶縁シートは、導電性の部分７ａ、７ｂよりも硬度が小さい（柔らかい）。ピン６ａの絶縁性の部分８ａがリードフレーム２に圧接しており、ピン６ｂの絶縁性の部分８ｂが半導体素子１に圧接している。ピン６ａの導電性の部分７ａは絶縁性の部分８ａと接し、ピン６ｂの導電性の部分７ｂは絶縁性の部分８ｂと接する。導電性の部分７ａ、７ｂの各々は、絶縁体９から外部に露出している。なお上記絶縁性とは電気的な絶縁性を意味する。   The pin 6 is disposed in the hole 14 of the insulator 9. The pin 6 is electrically insulated from each of the semiconductor element 1 and the lead frame 2. Specifically, the pin 6 includes conductive portions 7a and 7b and insulating portions 8a and 8b. The conductive portion 7 is made of a metal having good thermal conductivity, for example. The insulating portions 8a and 8b are insulating sheets that can be deformed (in other words, have flexibility) when, for example, a weak pressure is applied. The insulating sheet has a smaller hardness (softer) than the conductive portions 7a and 7b. The insulating part 8 a of the pin 6 a is in pressure contact with the lead frame 2, and the insulating part 8 b of the pin 6 b is in pressure contact with the semiconductor element 1. The conductive portion 7a of the pin 6a is in contact with the insulating portion 8a, and the conductive portion 7b of the pin 6b is in contact with the insulating portion 8b. Each of the conductive portions 7a and 7b is exposed from the insulator 9 to the outside. In addition, the said insulation means electrical insulation.

外部端子４は、半導体素子１の電極パッド（図示しない）からワイヤボンディングで接続されたワイヤ５と電気的に配線され、半導体素子１に対して電気信号の入出力を行なっている。図１に示すように、絶縁体９の側部から複数の外部端子４が引き出されている。図２に示すように、外部端子４の一端は絶縁体９の内部に配置され、他端は絶縁体９の外部に配置される。   The external terminal 4 is electrically wired with a wire 5 connected by wire bonding from an electrode pad (not shown) of the semiconductor element 1, and inputs / outputs electric signals to / from the semiconductor element 1. As shown in FIG. 1, a plurality of external terminals 4 are drawn from the side of the insulator 9. As shown in FIG. 2, one end of the external terminal 4 is disposed inside the insulator 9 and the other end is disposed outside the insulator 9.

半導体素子１、リードフレーム２、絶縁シート３、ピン６などの内蔵部品は全て絶縁体９で固定、拘束されており、半導体装置１００はパッケージ構造となっている。   Built-in components such as the semiconductor element 1, the lead frame 2, the insulating sheet 3, and the pins 6 are all fixed and bound by an insulator 9, and the semiconductor device 100 has a package structure.

図３を参照して、半導体装置１００は、放熱性能をさらに向上させるためにヒートシンク１０ａ、１０ｂを有していても構わない。ヒートシンク１０ａは、たとえば複数のピン６ａ、６ｂの表面と接して配置される。ヒートシング１０ｂは、絶縁シート３と接して配置されても構わない。好ましくは、図３に示すように半導体装置１００の上面９ａおよび下面９ｂ（図２参照）に対向して２つのヒートシンク１０ａ、１０ｂが配置される。なお、ヒートシンク１０ａ、１０ｂの各々には、複数の放熱フィン１７が設けられている。   Referring to FIG. 3, semiconductor device 100 may include heat sinks 10a and 10b in order to further improve the heat dissipation performance. The heat sink 10a is disposed in contact with the surfaces of the plurality of pins 6a and 6b, for example. The heat sink 10b may be disposed in contact with the insulating sheet 3. Preferably, as shown in FIG. 3, two heat sinks 10a and 10b are arranged facing the upper surface 9a and lower surface 9b (see FIG. 2) of the semiconductor device 100. A plurality of heat radiation fins 17 are provided in each of the heat sinks 10a and 10b.

図４〜図６を参照して、半導体装置１００は、複数のピン６ａ、６ｂの導電性の部分８ａ、８ｂの各々に接する金属シート１５を有していてもよい。金属シート１５は互いに対向する一方主面１５ａおよび他方主面１５ｂを有し、他方主面１５ｂに接して複数のピン６ａ、６ｂが配置され、他方主面１５ｂは絶縁体９に接している。また一方主面は、絶縁体９から露出しており、絶縁体９内部の熱を放出可能に構成されている。好ましくは、金属シート１５の面積は半導体素子１の面積よりも大きい。好ましくは、絶縁体９の上面９ａから金属シート１５が露出し、かつ絶縁体９の下面９ｂから絶縁シート３が露出している。これにより、半導体装置１００の上面９ａおよび下面９ｂの両面から絶縁体９内部の熱を放出可能である。   4 to 6, the semiconductor device 100 may include a metal sheet 15 in contact with each of the conductive portions 8a and 8b of the plurality of pins 6a and 6b. The metal sheet 15 has one main surface 15a and the other main surface 15b facing each other, a plurality of pins 6a and 6b are disposed in contact with the other main surface 15b, and the other main surface 15b is in contact with the insulator 9. One main surface is exposed from the insulator 9 and is configured to be able to release heat inside the insulator 9. Preferably, the area of the metal sheet 15 is larger than the area of the semiconductor element 1. Preferably, the metal sheet 15 is exposed from the upper surface 9 a of the insulator 9, and the insulating sheet 3 is exposed from the lower surface 9 b of the insulator 9. Thereby, the heat inside the insulator 9 can be released from both the upper surface 9a and the lower surface 9b of the semiconductor device 100.

図５を参照して、複数のピン６ａ、６ｂの各々はたとえば円柱状を有していてもよいし、角柱状を有していてもよい。本実施の形態の半導体装置１００によれば、金属シート１５の他方主面１５ｂの法線方向に延びるように複数のピン６ａ、６ｂの各々が金属シート１５の他方主面１５ｂに固定されている。一方のピン６ａはリードフレーム２と接触可能に構成されており、他方のピン６ｂは半導体素子１と接触可能に構成されている。   Referring to FIG. 5, each of the plurality of pins 6a, 6b may have a columnar shape or a prismatic shape, for example. According to the semiconductor device 100 of the present embodiment, each of the plurality of pins 6a, 6b is fixed to the other main surface 15b of the metal sheet 15 so as to extend in the normal direction of the other main surface 15b of the metal sheet 15. . One pin 6 a is configured to be in contact with the lead frame 2, and the other pin 6 b is configured to be in contact with the semiconductor element 1.

次に、本実施の形態に係る半導体装置１００の製造方法について説明する。
まず、半導体素子１をリードフレーム２に実装する工程が実施される。具体的には、図７を参照して、トランスファーモールド成形機（図示しない）による成形工程における上部成形金型１２ａおよび下部成形金型１２ｂによって形成されるキャビティ内に、半導体素子１、リードフレーム２と、絶縁シート３と、外部端子４とが配置される。 Next, a method for manufacturing the semiconductor device 100 according to the present embodiment will be described.
First, a process of mounting the semiconductor element 1 on the lead frame 2 is performed. Specifically, referring to FIG. 7, semiconductor element 1 and lead frame 2 are formed in a cavity formed by upper molding die 12a and lower molding die 12b in a molding process by a transfer molding machine (not shown). And the insulating sheet 3 and the external terminal 4 are arrange | positioned.

たとえば互いに対向する一方表面２ａおよび他方表面２ｂを有すリードフレーム２が準備され、当該リードフレーム２の一方表面２ａに半導体素子１がダイボンディングにより実装される。他方表面２ｂには絶縁シート３が配置される。半導体素子１と外部端子４とがワイヤ５でボンディングされる。その後、ボンディング済みの半導体素子１がリードフレーム２と共に金型１２にセットされ、リードフレーム２が型締めされる。なお、外部端子４は一端がキャビティ内に位置し、他端がキャビティ外に位置するように配置される。   For example, a lead frame 2 having one surface 2a and the other surface 2b facing each other is prepared, and the semiconductor element 1 is mounted on the one surface 2a of the lead frame 2 by die bonding. An insulating sheet 3 is disposed on the other surface 2b. The semiconductor element 1 and the external terminal 4 are bonded with a wire 5. Thereafter, the bonded semiconductor element 1 is set in the mold 12 together with the lead frame 2, and the lead frame 2 is clamped. The external terminal 4 is arranged so that one end is located in the cavity and the other end is located outside the cavity.

次に、図８を参照して、上部成形金型１２ａの貫通孔１６を通って、加圧ピン１１と、加圧ピン１１の先端に取り付けられたピン６ａ、６ｂが矢印の方向に下降する。半導体素子１がピン６ｂの絶縁性の部分８ｂにより圧接され、リードフレーム２がピン６ａの絶縁性の部分８ｂにより圧接される。ピン６ａ、６ｂの導電性の部分７ａ、７ｂは加圧ピン１１により圧接される。半導体素子１がピン６ｂに固定されかつリードフレーム２がピン６ａにより固定された状態で、樹脂からなる絶縁体９が上部成形金型１２ａおよび下部成形金型１２ｂにより形成されたキャビティ内に注入されてキャビティが樹脂からなる絶縁体９により充満される。   Next, referring to FIG. 8, through the through hole 16 of the upper molding die 12a, the pressure pin 11 and the pins 6a and 6b attached to the tip of the pressure pin 11 descend in the direction of the arrow. . The semiconductor element 1 is pressed into contact with the insulating portion 8b of the pin 6b, and the lead frame 2 is pressed into contact with the insulating portion 8b of the pin 6a. The conductive portions 7 a and 7 b of the pins 6 a and 6 b are pressed by the pressure pin 11. With the semiconductor element 1 fixed to the pin 6b and the lead frame 2 fixed to the pin 6a, an insulator 9 made of resin is injected into the cavity formed by the upper molding die 12a and the lower molding die 12b. The cavity is filled with the insulator 9 made of resin.

次に、図９を参照して、ピン６を加圧した加圧ピン１１は矢印の方向に上昇し、上部成形金型１２ａ内に収納される。ピン６が絶縁体９の内部に配置された状態で、絶縁体９は加圧されるとともに硬化される。それゆえ、ピン６は半導体装置１００内部において固定、拘束される。これにより、成形工程は終了する。なおピン６は成形工程毎に成形機より供給される。   Next, referring to FIG. 9, the pressurizing pin 11 that pressurizes the pin 6 rises in the direction of the arrow and is accommodated in the upper molding die 12a. In a state where the pin 6 is disposed inside the insulator 9, the insulator 9 is pressurized and cured. Therefore, the pin 6 is fixed and restrained inside the semiconductor device 100. This completes the molding process. The pin 6 is supplied from a molding machine for each molding process.

以上のように、リードフレーム２の一方表面２ａおよび半導体素子１を覆い、かつ半導体素子１およびリードフレーム２の少なくとも一方の部品に達する孔部１４が形成された絶縁体９が形成される。また絶縁体９の孔部１４内に配置され、半導体素子１およびリードフレーム２と電気的に絶縁され、かつ導電性の部分８ａ、８ｂを含むピン６が形成される。   As described above, the insulator 9 is formed which covers the one surface 2a of the lead frame 2 and the semiconductor element 1 and has the hole 14 reaching the at least one component of the semiconductor element 1 and the lead frame 2. Further, a pin 6 is formed which is disposed in the hole 14 of the insulator 9 and is electrically insulated from the semiconductor element 1 and the lead frame 2 and includes the conductive portions 8a and 8b.

なお上記では、半導体素子１およびリードフレーム２の双方がピン６により固定された状態で、絶縁体９によって半導体素子１、リードフレーム２およびピン６が固定される場合について説明したが、半導体素子１およびリードフレーム２のいずれかだけがピン６に固定された状態で、絶縁体９により半導体素子１、リードフレーム２およびピン６が固定されても構わない。   In the above description, the case where the semiconductor element 1, the lead frame 2, and the pin 6 are fixed by the insulator 9 in a state where both the semiconductor element 1 and the lead frame 2 are fixed by the pin 6 has been described. The semiconductor element 1, the lead frame 2, and the pin 6 may be fixed by the insulator 9 in a state where only one of the lead frame 2 and the lead frame 2 is fixed.

次に、実施の形態１の作用効果について説明する。
本実施の形態に係る半導体装置１００によれば、半導体素子１およびリードフレーム２の少なくとも一方の部品と接するピン６が絶縁体９により固定される。それゆえ、半導体素子１およびリードフレーム２の少なくとも一方は絶縁体９の外部に露出しないため、半導体装置１００の電気絶縁性能を向上させることができる。また半導体装置１００が、モータや制御基板などに組み付けられ動作すると、半導体素子１は発熱を生じる。本実施の形態に係る半導体装置１００によれば、半導体装置１００およびリードフレーム２の少なくとも一方の部品と接触しているピン６を介して半導体素子１から発生した熱が外部に放出可能である。そのため、半導体装置１００の放熱性を向上可能である。 Next, the function and effect of the first embodiment will be described.
According to semiconductor device 100 according to the present embodiment, pin 6 that contacts at least one component of semiconductor element 1 and lead frame 2 is fixed by insulator 9. Therefore, since at least one of the semiconductor element 1 and the lead frame 2 is not exposed to the outside of the insulator 9, the electrical insulation performance of the semiconductor device 100 can be improved. When the semiconductor device 100 is assembled and operated on a motor, a control board, or the like, the semiconductor element 1 generates heat. According to the semiconductor device 100 according to the present embodiment, heat generated from the semiconductor element 1 can be released to the outside through the pins 6 that are in contact with at least one component of the semiconductor device 100 and the lead frame 2. Therefore, the heat dissipation of the semiconductor device 100 can be improved.

また本実施の形態に係る半導体装置１００によれば、ピン６は、少なくとも一方の部品と導電性の部分７ａ、７ｂとの間に位置する絶縁性の部分８を含む。これにより、半導体装置１００の電気絶縁性を向上することができる。   Moreover, according to the semiconductor device 100 according to the present embodiment, the pin 6 includes the insulating portion 8 located between at least one component and the conductive portions 7a and 7b. Thereby, the electrical insulation of the semiconductor device 100 can be improved.

さらに本実施の形態に係る半導体装置１００によれば、ピン６の導電性の部分７ａ、７ｂが絶縁体９の上面９ａに露出している。これにより、放熱性をさらに向上することができる。   Furthermore, according to the semiconductor device 100 according to the present embodiment, the conductive portions 7 a and 7 b of the pin 6 are exposed on the upper surface 9 a of the insulator 9. Thereby, heat dissipation can be further improved.

さらに本実施の形態に係る半導体装置１００によれば、リードフレーム２の他方表面２ｂに取付けられ、かつ絶縁体９の表面に露出した部分を有する絶縁シート３をさらに有する。これにより、半導体装置１００の下面９ｂに露出している絶縁シート３を介して放熱可能である。つまり半導体装置１００の両面より放熱されるので放熱性がさらに向上する。   Furthermore, the semiconductor device 100 according to the present embodiment further includes the insulating sheet 3 attached to the other surface 2b of the lead frame 2 and having a portion exposed on the surface of the insulator 9. Thus, heat can be radiated through the insulating sheet 3 exposed on the lower surface 9b of the semiconductor device 100. That is, since heat is radiated from both sides of the semiconductor device 100, the heat dissipation is further improved.

さらに本実施の形態に係る半導体装置１００によれば、ピン６に接し、かつ絶縁体９の上面９ａに露出した金属シート１５をさらに有する。これにより、半導体装置１００の放熱性をさらに向上させることができる。   Furthermore, the semiconductor device 100 according to the present embodiment further includes the metal sheet 15 that is in contact with the pin 6 and exposed on the upper surface 9 a of the insulator 9. Thereby, the heat dissipation of the semiconductor device 100 can be further improved.

さらに本実施の形態に係る半導体装置１００によれば、絶縁体９の上面９ａおよび下面９ｂに接するヒートシンク１０ａ、１０ｂをさらに有する。これにより、半導体装置１００の放熱性をさらに向上することができる。   Furthermore, the semiconductor device 100 according to the present embodiment further includes the heat sinks 10a and 10b in contact with the upper surface 9a and the lower surface 9b of the insulator 9. Thereby, the heat dissipation of the semiconductor device 100 can be further improved.

本実施の形態に係る半導体装置１００の製造方法によれば、半導体素子１およびリードフレーム２の少なくとも一方の部品と接するピン６が絶縁体９により固定される。それゆえ、半導体素子１およびリードフレーム２の少なくとも一方は絶縁体９の外部に露出しないため、電気絶縁性能を向上させることができる。またピン６を半導体装置１００に内蔵することにより、成形工程中にピン６を絶縁体９から引き剥がす必要がなくなるため、樹脂剥離を防止できる。さらに成形工程中にリードフレーム２に圧接することで、リードフレーム２の反りを抑制し半導体装置１００の下部面からの樹脂漏れを防止することができる。さらにリードフレーム２および半導体素子１の少なくとも一方の部品と絶縁性の部分８とを圧接しながら絶縁体９で固定することで、接触熱抵抗が減少し、放熱性能が向上する。   According to the manufacturing method of semiconductor device 100 according to the present embodiment, pin 6 that contacts at least one component of semiconductor element 1 and lead frame 2 is fixed by insulator 9. Therefore, since at least one of the semiconductor element 1 and the lead frame 2 is not exposed to the outside of the insulator 9, the electrical insulation performance can be improved. Further, by incorporating the pin 6 in the semiconductor device 100, it is not necessary to peel off the pin 6 from the insulator 9 during the molding process, so that resin peeling can be prevented. Further, by pressing against the lead frame 2 during the molding process, warping of the lead frame 2 can be suppressed and resin leakage from the lower surface of the semiconductor device 100 can be prevented. Further, by fixing at least one component of the lead frame 2 and the semiconductor element 1 and the insulating portion 8 with the insulator 9 while being in pressure contact with each other, the contact thermal resistance is reduced and the heat radiation performance is improved.

また本実施の形態に係る半導体装置１００の製造方法によれば、ピン６により半導体素子１およびリードフレーム２の少なくとも一方の部品が固定された状態で、絶縁体９によって半導体素子１、リードフレーム２およびピン６が固定される。これにより、絶縁体９の注入によって、リードフレーム２が変形したり、半導体素子１が移動することを防止することができる。   In addition, according to the method of manufacturing semiconductor device 100 according to the present embodiment, in a state where at least one component of semiconductor element 1 and lead frame 2 is fixed by pin 6, semiconductor element 1 and lead frame 2 are insulated by insulator 9. And the pin 6 is fixed. Thereby, it is possible to prevent the lead frame 2 from being deformed or the semiconductor element 1 from moving due to the injection of the insulator 9.

さらに本実施の形態に係る半導体装置１００の製造方法によれば、ピン６の絶縁性の部分８に硬度が小さい（柔らかい）絶縁体が使用される。そのため、絶縁性の部分８は加圧時に変形可能であるため、ダイボンディング起因の半導体素子１の実装高さばらつきが吸収され、半導体装置１００の上部面は平坦になる。結果として、ヒートシンク１０ａ、１０ｂの取り付けが容易となる。   Furthermore, according to the manufacturing method of semiconductor device 100 according to the present embodiment, an insulator having a small hardness (soft) is used for insulating portion 8 of pin 6. Therefore, since the insulating portion 8 can be deformed when pressed, the mounting height variation of the semiconductor element 1 due to die bonding is absorbed, and the upper surface of the semiconductor device 100 becomes flat. As a result, the heat sinks 10a and 10b can be easily attached.

（実施の形態２）
次に、本発明の実施の形態２に係る半導体装置の製造方法について説明する。 (Embodiment 2)
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described.

まず、半導体素子１やリードフレーム２などの部品が成形用の金型１２（図７参照）のキャビティ内に配置される。半導体素子１はリードフレーム２の一方表面２ａ上に設けられ、絶縁シート３はリードフレーム２の他方表面２ｂに接して設けられている。半導体素子１は外部端子４と接続される。半導体素子１およびリードフレーム２は（ダイパット）固定ピンなどの固定部により固定される。その後、固定ピンにより半導体素子１およびリードフレーム２が固定された状態で、金型１２のキャビティ内にたとえば樹脂などの絶縁体９を流し込み、その後絶縁体９を硬化させる。これにより、半導体素子１およびリードフレーム２を固定する絶縁体９が形成される。   First, components such as the semiconductor element 1 and the lead frame 2 are placed in the cavity of the molding die 12 (see FIG. 7). The semiconductor element 1 is provided on one surface 2 a of the lead frame 2, and the insulating sheet 3 is provided in contact with the other surface 2 b of the lead frame 2. The semiconductor element 1 is connected to the external terminal 4. The semiconductor element 1 and the lead frame 2 are fixed by a fixing portion such as a (die pad) fixing pin. Thereafter, in a state where the semiconductor element 1 and the lead frame 2 are fixed by the fixing pins, an insulator 9 such as a resin is poured into the cavity of the mold 12 and then the insulator 9 is cured. Thereby, an insulator 9 for fixing the semiconductor element 1 and the lead frame 2 is formed.

次に、半導体素子１およびリードフレーム２を固定していた固定ピンが絶縁体９から引き抜かれる。これにより、固定ピンにより固定されていた部品の一部が絶縁体９から露出するように絶縁体９に孔部１４が形成される。   Next, the fixing pin that has fixed the semiconductor element 1 and the lead frame 2 is pulled out from the insulator 9. Thereby, the hole 14 is formed in the insulator 9 such that a part of the component fixed by the fixing pin is exposed from the insulator 9.

次に、図１０を参照して、絶縁体９に形成された孔部１４にピン６が矢印の方向に圧入または挿入される。この製造方法では、圧入または挿入を可能とするため、ピン６は円柱形状で、その直径は（ダイパッド）固定ピンより小さいことが好ましい。また、円柱形のピン６は、円柱形の金属棒の先端に硬度が小さい（柔らかい）円柱形の絶縁性の部分８ａ、８ｂが取り付けられている。当該絶縁性の部分８ａ、８ｂが半導体素子１およびリードフレーム２を圧接するように円柱状のピン６が孔部１４に挿入される。円柱状のピン６が孔部１４に挿入されることにより、絶縁体９から露出していた半導体素子１やリードフレーム２がピン６によって覆われる。以上のようにして半導体装置１００が製造される。なお、実施の形態２の製造方法で製造された半導体装置１００の構成は、実施の形態１で説明した半導体装置１００の構成とほぼ同様である。   Next, referring to FIG. 10, the pin 6 is press-fitted or inserted in the direction of the arrow into the hole 14 formed in the insulator 9. In this manufacturing method, in order to enable press-fitting or insertion, the pin 6 is preferably cylindrical, and its diameter is smaller than the (die pad) fixing pin. Further, the cylindrical pin 6 has cylindrical insulating portions 8a and 8b having a small hardness (soft) attached to the tip of a cylindrical metal rod. A cylindrical pin 6 is inserted into the hole portion 14 so that the insulating portions 8 a and 8 b are in pressure contact with the semiconductor element 1 and the lead frame 2. By inserting the cylindrical pin 6 into the hole 14, the semiconductor element 1 and the lead frame 2 exposed from the insulator 9 are covered with the pin 6. The semiconductor device 100 is manufactured as described above. The configuration of the semiconductor device 100 manufactured by the manufacturing method of the second embodiment is substantially the same as the configuration of the semiconductor device 100 described in the first embodiment.

なお上記ではピン６の形状が円柱状として説明したが、ピン６の形状は特に限定されず、たとえば角柱状などであっても構わない。   In addition, although the shape of the pin 6 was demonstrated as the column shape above, the shape of the pin 6 is not specifically limited, For example, prism shape etc. may be sufficient.

次に、実施の形態２の作用効果について説明する。
本実施の形態の半導体装置１００の製造方法では、成形工程において半導体素子１およびリードフレーム２を固定している固定部を絶縁体９から抜くことで絶縁体９の孔部１４が形成される。その後、孔部１４にピン６が導入される。本実施の形態における半導体装置１００の製造方法によれば、成形工程においてピン６を供給可能な複雑な構成の成形機は不要であり、後から孔部１４にピン６を導入するという簡素な工程で、電気絶縁性能と放熱性能とを向上させた半導体装置が得られる。また、実施の形態１の図３で示したような放熱フィン１７が取り付けた形状のヒートシンク１０に予めピン６を一体部品としていれば、ピン６を孔部１４に挿入することでヒートシンク１０の取り付けも兼ねることにより、部品点数の削減および工程数の削減が可能となる。 Next, the function and effect of the second embodiment will be described.
In the manufacturing method of the semiconductor device 100 of the present embodiment, the hole 14 of the insulator 9 is formed by removing the fixing portion that fixes the semiconductor element 1 and the lead frame 2 from the insulator 9 in the molding step. Thereafter, the pin 6 is introduced into the hole 14. According to the manufacturing method of the semiconductor device 100 in the present embodiment, a molding machine having a complicated configuration capable of supplying the pins 6 in the molding process is unnecessary, and a simple process of introducing the pins 6 into the holes 14 later. Thus, a semiconductor device with improved electrical insulation performance and heat dissipation performance can be obtained. In addition, if the pin 6 is an integral part in advance in the heat sink 10 having the shape of the heat radiation fin 17 as shown in FIG. 3 of the first embodiment, the heat sink 10 can be attached by inserting the pin 6 into the hole 14. In addition, the number of parts and the number of processes can be reduced.

ピン６は半導体素子１の発熱量や実装レイアウトによって、本数を変えることが可能である。必ずしも半導体素子１とリードフレーム２を両方圧接するわけではない。本発明においては、半導体素子１およびリードフレーム２の少なくとも１つと接しておればよい。たとえば、ピン６は、半導体素子１のみと接していてもよく、リードフレーム２のみと接していてもよい。   The number of pins 6 can be changed according to the amount of heat generated by the semiconductor element 1 and the mounting layout. The semiconductor element 1 and the lead frame 2 are not necessarily pressed together. In the present invention, it may be in contact with at least one of the semiconductor element 1 and the lead frame 2. For example, the pin 6 may be in contact with only the semiconductor element 1 or may be in contact with only the lead frame 2.

また、半導体素子１、外部端子４、ワイヤ５は、１つもしくは複数を図示しているが、当然ながら個数は限定されるものではなく、求められる機能に応じて、適宜選択される。
また、リードフレーム２には、半導体素子１を駆動、制御するためのリード線（回路）が構成されている。 In addition, one or a plurality of the semiconductor elements 1, the external terminals 4, and the wires 5 are illustrated. However, the number of the semiconductor elements 1, the external terminals 4, and the wires 5 is not limited as a matter of course, and is appropriately selected according to a required function.
The lead frame 2 includes lead wires (circuits) for driving and controlling the semiconductor element 1.

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１ 半導体素子、２ リードフレーム、３ 絶縁シート、４ 外部端子、５ ワイヤ、６ ピン、７ 導電性の部分、８ 絶縁性の部分、９ 樹脂、１０ ヒートシンク、１１ 加圧ピン、１２ 成形金型、１４ 孔部、１５ 金属板、１６ 貫通孔、１７ 放熱フィン。   DESCRIPTION OF SYMBOLS 1 Semiconductor element, 2 Lead frame, 3 Insulating sheet, 4 External terminal, 5 Wire, 6 pin, 7 Conductive part, 8 Insulating part, 9 Resin, 10 Heat sink, 11 Pressure pin, 12 Mold, 14 hole part, 15 metal plate, 16 through-hole, 17 radiation fin.

Claims (8)

互いに対向する一方表面および他方表面を有するリードフレームと、
前記リードフレームの前記一方表面に実装された半導体素子と、
前記リードフレームの前記一方表面および前記半導体素子を覆い、かつ前記半導体素子および前記リードフレームの少なくとも一方の部品に達する孔部が形成された絶縁体と、
前記絶縁体の前記孔部内に配置され、前記半導体素子および前記リードフレームと電気的に絶縁され、導電性の部分を含み、かつ前記少なくとも一方の部品と前記導電性の部分との間に位置する変形可能な絶縁性の部分を含むピンとを備えた、半導体装置。 A lead frame having one surface and the other surface facing each other;
A semiconductor element mounted on the one surface of the lead frame;
An insulator that covers the one surface of the lead frame and the semiconductor element, and is formed with a hole that reaches at least one component of the semiconductor element and the lead frame;
Wherein disposed within the hole of the insulator, the semiconductor element and the lead frame and is electrically insulated, seen including a portion of the conductive, and between said at least one part and the conductive portion A semiconductor device comprising a pin including a deformable insulating portion located . 前記ピンの前記導電性の部分が前記絶縁体の表面に露出している、請求項１に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the conductive portion of the pin is exposed on a surface of the insulator. 前記リードフレームの前記他方表面に取付けられ、かつ前記絶縁体の表面に露出した部分を有する絶縁シートをさらに備えた、請求項１または２に記載の半導体装置。 Wherein mounted on the other surface of the lead frame, and further comprising an insulating sheet having the exposed on the surface of the insulator portion, the semiconductor device according to claim 1 or 2. 前記ピンに接し、かつ前記絶縁体の表面に露出した金属シートをさらに備えた、請求項１〜３のいずれか１項に記載の半導体装置。 It said pin contact, and the insulator further comprising a metal sheet that is exposed on the surface of the semiconductor device according to any one of claims 1-3. 前記絶縁体の表面に接するヒートシンクをさらに備えた、請求項１〜４のいずれか１項に記載の半導体装置。 It said insulator further comprising a heat sink in contact with the surface of the semiconductor device according to any one of claims 1-4. 互いに対向する一方表面および他方表面を有するリードフレームの前記一方表面に半導体素子を実装する工程と、
前記リードフレームの前記一方表面および前記半導体素子を覆い、かつ前記半導体素子および前記リードフレームの少なくとも一方の部品に達する孔部が形成された絶縁体を形成し、かつ前記絶縁体の前記孔部内に配置され、前記半導体素子および前記リードフレームと電気的に絶縁され、導電性の部分を含み、かつ前記少なくとも一方の部品と前記導電性の部分との間に位置する変形可能な絶縁性の部分を含むピンを形成する工程とを備えた、半導体装置の製造方法。 Mounting a semiconductor element on the one surface of the lead frame having one surface and the other surface facing each other;
Forming an insulator covering the one surface of the lead frame and the semiconductor element and having a hole reaching at least one component of the semiconductor element and the lead frame; and in the hole of the insulator is arranged, the semiconductor element and the lead frame and is electrically insulated, seen including a portion of the conductive and deformable insulating located between said at least one part and the conductive portion Forming a pin including a portion . A method for manufacturing a semiconductor device. 前記絶縁体を形成し、かつ前記ピンを形成する前記工程は、
前記ピンにより前記少なくとも一方の部品が固定された状態で、前記絶縁体によって前記半導体素子、前記リードフレームおよび前記ピンを固定する工程を含む、請求項６に記載の半導体装置の製造方法。 The step of forming the insulator and forming the pin comprises:
The method for manufacturing a semiconductor device according to claim 6 , further comprising a step of fixing the semiconductor element, the lead frame, and the pin with the insulator while the at least one component is fixed with the pin. 前記絶縁体を形成し、かつ前記ピンを形成する前記工程は、
固定部により前記少なくとも一方の部品が固定された状態で、前記半導体素子および前記リードフレームを固定する前記絶縁体を形成する工程と、
前記固定部を前記絶縁体から抜くことにより、前記固定部により固定されていた前記少なくとも一方の部品の一部が前記絶縁体から露出するように前記絶縁体に前記孔部を設ける工程と、
前記孔部に前記ピンを導入する工程とを備えた、請求項６に記載の半導体装置の製造方法。 The step of forming the insulator and forming the pin comprises:
Forming the insulator for fixing the semiconductor element and the lead frame in a state where the at least one component is fixed by a fixing portion;
Providing the hole in the insulator such that a part of the at least one component fixed by the fixing portion is exposed from the insulator by removing the fixing portion from the insulator;
The method for manufacturing a semiconductor device according to claim 6 , further comprising a step of introducing the pin into the hole.
JP2012258652A 2012-11-27 2012-11-27 Semiconductor device and manufacturing method of semiconductor device Active JP5972158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012258652A JP5972158B2 (en) 2012-11-27 2012-11-27 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012258652A JP5972158B2 (en) 2012-11-27 2012-11-27 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2014107384A JP2014107384A (en) 2014-06-09
JP5972158B2 true JP5972158B2 (en) 2016-08-17

Family

ID=51028629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258652A Active JP5972158B2 (en) 2012-11-27 2012-11-27 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5972158B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541957B2 (en) * 2014-10-23 2019-07-10 ローム株式会社 Power module
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837256A (en) * 1994-07-26 1996-02-06 Hitachi Ltd Semiconductor device
KR100342589B1 (en) * 1999-10-01 2002-07-04 김덕중 Semiconductor power modules and methods for manufacturing the same
JP5415823B2 (en) * 2008-05-16 2014-02-12 株式会社デンソー Electronic circuit device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014107384A (en) 2014-06-09

Similar Documents

Publication Publication Date Title
US9887142B2 (en) Power semiconductor device
JP5339800B2 (en) Manufacturing method of semiconductor device
JP4260263B2 (en) Semiconductor device
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
CN102820288B (en) Power model and its manufacture method
US9240369B2 (en) Encapsulated semiconductor device and method for manufacturing the same
JP6266168B2 (en) Semiconductor device
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
JP5972158B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4334335B2 (en) Method for manufacturing hybrid integrated circuit device
JP2000236060A (en) Semiconductor device
JP5444299B2 (en) Semiconductor device
JP2009231685A (en) Power semiconductor device
JP2006191143A (en) Semiconductor device
JP2011187819A (en) Resin sealed power module and method of manufacturing the same
JP5017228B2 (en) Semiconductor device
JP4357493B2 (en) Semiconductor device
JP2013187268A (en) Semiconductor module
JP4357492B2 (en) Semiconductor device
JP4293232B2 (en) Manufacturing method of semiconductor device
JP2013069911A (en) Semiconductor device
JP2014090104A (en) Semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250