JP5935374B2 - Manufacturing method of semiconductor module - Google Patents
Manufacturing method of semiconductor module Download PDFInfo
- Publication number
- JP5935374B2 JP5935374B2 JP2012033106A JP2012033106A JP5935374B2 JP 5935374 B2 JP5935374 B2 JP 5935374B2 JP 2012033106 A JP2012033106 A JP 2012033106A JP 2012033106 A JP2012033106 A JP 2012033106A JP 5935374 B2 JP5935374 B2 JP 5935374B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- manufacturing
- external terminal
- groove
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229920005989 resin Polymers 0.000 claims description 82
- 239000011347 resin Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 20
- 239000011888 foil Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
本発明は、電力変換装置などに用いられるパワー半導体モジュールとその製造方法に関する。 The present invention relates to a power semiconductor module used in a power converter and the like and a manufacturing method thereof.
パワー半導体モジュールには、電力変換用途のスイッチングデバイスとして用いられるIGBT(絶縁ゲートバイポーラトランジスタ)の複数個が絶縁回路基板上に搭載されている。詳細には、この半導体モジュールは、IGBT4bと、逆並列接続のフリーホイールダイオード(FWD4a)とを1セットとしてその複数セットの半導体素子を、絶縁回路基板上に、例えば図2に示すインバータ回路の半導体素子構成になるように一体に配線組立される構成を有する。
In a power semiconductor module, a plurality of IGBTs (insulated gate bipolar transistors) used as switching devices for power conversion are mounted on an insulating circuit substrate. More specifically, this semiconductor module includes an
このようなパワー半導体モジュールとして組み立てたデバイスの断面構造を、図3を参照して説明する。金属基板101上に固着された絶縁回路基板102上にパワーIGBT103を半田により固着し、IGBT103の上部電極104にはワイヤボンディングによりAl線105の配線が行なわれ、外部端子106に電気的に接続される。金属基板101上の絶縁回路基板102全体を取り囲むように金属基板101の外周に枠状の樹脂ケース107が固着される。この樹脂ケース107と金属基板101上とで構成される内側空間には絶縁性の封止樹脂材108が充填されパワー半導体モジュール100にされる。
A cross-sectional structure of a device assembled as such a power semiconductor module will be described with reference to FIG. The power IGBT 103 is fixed to the
ここでパワー半導体モジュール100から外へ引き出される外部端子106については、樹脂ケース107に設けた孔に外部端子を挿入して端子を外部に引き出す構造が記載された文献がある(特許文献1)。外部端子をインサート成型により予め樹脂ケースと一体化した樹脂ケースを使用する構造も知られている(特許文献2)。さらにインサート成型した樹脂ケースから引き出された外部端子の先端を折り曲げて、図3に示すように樹脂ケースの外周部のネジ穴に埋め込まれたナットにネジで固定する外部端子を備える構造(特許文献3)などが従来から用いられている。
Here, with respect to the
前述の構造のパワー半導体モジュール100を組み立てる際には、半導体チップ(IGBT103)を絶縁回路基板102上に半田接合し、複数の外部端子106の下端を絶縁回路基板102に半田付けした後、Al線105のワイヤボンディングにより上部電極104から所要の配線接続を施し、樹脂ケース107を金属基板101の外周に装着する工程が採用される。
When assembling the
一方、このような半導体モジュール100では、電力変換装置の所定の位置へ半導体モジュールを取り付ける際の必要から、その複数の外部端子106の配置を正確にしなければならない。しかし、外部端子106を絶縁回路基板102上に半田付けした後、金属基板101に樹脂ケース106を装着する組み立て工程では、樹脂ケース106そのものは低コストで成型可能になるが、外部端子106の半田付け、外部端子106の曲げなどの工程の際に、外部端子106の位置、配置にずれが生じ易いという問題がある。外部端子106の配置を正確にするためには、樹脂ケース107と外部端子106をインサート成型により樹脂に埋め込んで正確な位置に予め固定しておく構造が好ましいが、インサート成型は高価な成型金具を用いて樹脂内に外部端子を埋め込んで成型するため高コストである。
On the other hand, in such a
さらに外部端子106を埋め込んで樹脂成型された外部端子106の半田接合は、樹脂の耐熱性の問題から半導体素子(IGBT103)の半田接合とは別工程とする必要があるため、半田工程が少なくとも2回は必要であるので、プロセスコストもかかる。
Further, the solder bonding of the
本発明は以上説明した点を考慮してなされたものであり、本発明の目的は、正確な外部端子の配置を有する半導体モジュールを低コストにする半導体モジュールとその製造方法の提供である。 The present invention has been made in view of the above-described points, and an object of the present invention is to provide a semiconductor module and a method for manufacturing the same, which can reduce the cost of a semiconductor module having an accurate external terminal arrangement.
本発明は前記課題を解決するために、絶縁回路基板上の金属箔回路の所定の位置への半導体素子と複数の外部端子の下端との半田付け接合工程、半導体素子の所要の配線接続工程、前記絶縁回路基板の外周に固着され前記絶縁回路基板に垂直方向に立ち上がる樹脂ケースの内側と該内側の棚状の樹脂突出部の上面とに設けられている溝部に、前記外部端子の前記樹脂ケースの内側に対応する位置を押圧することにより前記外部端子を押し込み嵌合させると共に、外部端子を樹脂ケースの内側に沿って前記絶縁回路基板に垂直方向に折り曲げる工程を備える半導体モジュールの製造方法とする。 In order to solve the above-described problems, the present invention provides a solder bonding process between a semiconductor element and lower ends of a plurality of external terminals to a predetermined position of a metal foil circuit on an insulating circuit board, a required wiring connection process of the semiconductor element, The resin case of the external terminal is provided in a groove provided on the inner side of the resin case that is fixed to the outer periphery of the insulating circuit board and rises in the vertical direction on the insulating circuit board, and on the upper surface of the shelf-like resin protrusion on the inner side. A method of manufacturing a semiconductor module comprising a step of pressing and fitting the external terminal by pressing a position corresponding to the inner side of the substrate, and bending the external terminal along the inner side of the resin case in a direction perpendicular to the insulating circuit board. .
また、前記絶縁回路基板が絶縁性セラミック基板に金属箔回路が固着された構成を有し、銅基板上に半田接合されている構造であってもよい。
また、前記溝部の底部がフラットなコの字状、U字状またはV字状のいずれかであり、前記外部端子の前記溝部に押し込まれる部分の幅または厚さが前記溝部の幅または深さと略等しいことがより好ましい。
Further, the insulating circuit board may have a configuration in which a metal foil circuit is fixed to an insulating ceramic substrate and may be soldered onto a copper substrate.
In addition, the bottom of the groove is flat U-shaped, U-shaped or V-shaped, and the width or thickness of the portion to be pushed into the groove of the external terminal is equal to the width or depth of the groove. More preferably, they are approximately equal.
さらに、前記樹脂ケースの内側の棚状の樹脂突出部の先端上面のエッジが面取りされていることも好ましい。
前記複数の半導体素子が複数の絶縁ゲート型バイポーラトランジスタと該絶縁ゲート型バイポーラトランジスタに逆並列接続されるフリーホイールダイオードであることも好ましい。さらに、前記封止樹脂材料がエポキシ樹脂であることも好適である。
Furthermore, it is also preferable that the edge of the upper surface of the front end of the shelf-shaped resin protrusion inside the resin case is chamfered.
It is also preferable that the plurality of semiconductor elements are a plurality of insulated gate bipolar transistors and a free wheel diode connected in reverse parallel to the insulated gate bipolar transistors. Furthermore, it is also preferable that the sealing resin material is an epoxy resin.
本発明によれば、正確な外部端子の配置を持った半導体モジュールを低コストにする半導体モジュールとその製造方法を提供することができる。 According to the present invention, it is possible to provide a semiconductor module that can reduce the cost of a semiconductor module having an accurate external terminal arrangement and a method for manufacturing the same.
以下、本発明の半導体モジュールにかかる実施例について、図面を参照して詳細に説明する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない場合がある。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。 Hereinafter, embodiments of the semiconductor module of the present invention will be described in detail with reference to the drawings. In the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted. In addition, the accompanying drawings described in the embodiments may not be drawn with an accurate scale and dimensional ratio in order to make the drawings easy to see or understand. The present invention is not limited to the description of the examples described below unless it exceeds the gist.
本発明の実施例1にかかる半導体モジュール50では、図1の断面図に示すように、厚さが数ミリの絶縁回路基板1の金属箔回路3上には、錫(Sn)−銀(Ag)系などの鉛フリー半田によりIGBTなどのスイッチング素子4bやフリーホイールダイオード(以降FWD4a)などの半導体素子と外部端子6などが固着されている。さらに、スイッチング素子4bの上部電極はワイヤボンディングによりアルミワイヤの一端が固着され、他端は外部端子6に電気的に接続される。FWD4aのアノードカソードもそれぞれ所要の接続を施される。この絶縁回路基板1は、アルミニウムベース基板1aの表面に、例えばアルミナのような無機物の微粒子を分散させて良好な熱伝導性としたエポキシ樹脂からなる絶縁層2を介して金属箔回路3を所要の回路パターン状に固着させたものである。
In the
前述の絶縁回路基板1ではアルミニウムベース基板1aを用いたが、銅ベース基板とすることもできる。また、絶縁回路基板としてはアルミナ系セラミック板の表面に所要の回路パターンを有する金属箔回路を直接固着させ、銅などの金属ベース板上に半田接合させる構造の基板としてもよい。
In the above-described
前記絶縁回路基板1上には、前述のようにFWD4a、スイッチング素子4bなどの半導体素子が所定の位置に搭載されている。スイッチング素子4bは、IGBT、パワーMOSFETなどであってよい。これらの半導体素子は回路配線等により電気的に接続されることにより、例えば、図2に示すインバータ回路が構成される。その際、スイッチング素子4bの上面側の主電極には、ボンディングワイヤの一端が接合される。ボンディングワイヤの他端は金属箔回路の所定の位置に接合される。外部端子6の下端は前記ボンディングワイヤが接合された金属箔回路の所定の位置の近傍に半田付けされる。
On the
本発明にあっては、下端が半田付けされた外部端子6の位置は多少の位置ずれがあっても良い。そして前記絶縁回路基板1の外周端に樹脂ケース7を装着し固着する。
In the present invention, the position of the
次に、本発明では、前述のように、下端が半田付けされた外部端子6の位置が必ずしも正確な位置ではなくても、図4に示すように、樹脂ケース7の内側に設けられた棚状の樹脂突出部の上部および樹脂ケースの上部内側の所定の正確な位置に設けられた溝10に外部端子6の一部を嵌合挿入させることにより、外部端子6の位置を正確に修正し固定することができる。しかも、外部端子6を樹脂ケース7に埋め込んで成型する成型樹脂法により位置決めするよりも安価となることも特徴の一つである。
Next, according to the present invention, as described above, even if the position of the
前述の樹脂ケース7に設けられる複数の溝10は溝間の寸法や相互位置が正確というだけでなく、外部端子6を挿入して固定する部分の外部端子6の幅とほぼ同一の溝幅とすることが好ましい。溝10の深さd1及びd2は外部端子6の板厚と同程度が好ましい。外部端子6の幅や板厚は電流容量によって適宜決められる。溝10の深さが板厚より浅いと外部端子6を溝10に充分に押し込めず、また、溝10から飛び出た外部端子6が押圧されて潰れて変形する惧れがあるからである。深すぎると樹脂ケース7が押圧治具に直接当たってダメージを受ける惧れがある。
The plurality of
さらに、この溝10は、前記絶縁回路基板1を固定するために、樹脂ケース7の枠の内周側に形成されている棚状の樹脂突出部の上面と樹脂ケース7の上部の内側表面に形成されている。
Further, the
溝10は、図4(b)の破線で示すように、樹脂ケース7の棚状の樹脂突出部の上面と樹脂ケース7の枠上部の表面の両方に跨って形成されることが好ましい。
さらに、外部端子6の下端と樹脂ケース7との距離が極近い場合、樹脂ケース7の棚状の樹脂突出部の上面の最内側のエッジに面取りCがされていると、外部端子6を溝10に押し込み治具を用いて押し込む際に外部端子6を傾斜させ易くなるので好ましい。外部端子6が傾斜していると、外部端子6の適切な位置に押し込み治具を押し当て易くなり、溝10への押し込みが容易になるからである。また、溝10の形状として、特に溝底部の形状としては、図7に示すように、(a)矩形溝15(底部がフラットなコの字状)、(b)丸型溝16(底部がU字状)、(c)三角溝17(底部がV字状)など、どのような形状でもよい。
The
Further, when the distance between the lower end of the
また、樹脂ケース7の材質は、例えば、ガラス繊維で強化されたエポキシ樹脂やPPS(ポリ・フェニレン・サルファイド)樹脂とすることができる。さらに、前記絶縁回路基板1とこの基板1に装着された樹脂ケース7とで構成される空間には封止樹脂8が充填される。封止樹脂8の材質は、例えば、柔軟なゲル状樹脂とすることができる。封止樹脂8としてゲル状樹脂を用いる場合はこのゲル状樹脂を覆うエポキシ樹脂などの高硬度の蓋を必要とする。また、封止樹脂8として、エポキシ樹脂を主成分とする高硬度の樹脂注形による樹脂封止とすることもできる。
The material of the
次に、半導体モジュール50の製造方法について、以下、図4、5、6、8を参照して詳細に説明する。図4は樹脂ケース7の平面図(a)とA−A’線断面図(b)である。図5は外部端子6を樹脂ケース7の溝10に押し込んで位置決めをするために、押し込み治具11aを用いていることを示す断面図、図6は本発明にかかる半導体モジュールの製造工程を説明するための工程フロー図である。図8は複数の外部端子6の外部側の一端がタイバーで連結されたリードフレームの平面図である。
Next, a method for manufacturing the
先ず、図6(a)に示すように、絶縁回路基板1上の金属箔回路3の所定の位置に、半導体素子4a、4bおよび図8に示すタイバー13で一端を連結した外部端子6、連結されていない他端側を下端として載せて、半田付けにより同時に固着する。このとき、外部端子6は図6(a)に示すように、最終の形状のように垂直にはせず、上端が開いた状態にしておく。次のワイヤボンディング配線作業をやり易くするためである。外部端子6の先端を開く角度は基板面から30度程度の角度に開くと、ワイヤボンディング配線作業を問題なく行える。
First, as shown in FIG. 6A, the
半田は半田板を用いるかまたは半田クリームのパターン印刷により塗布し、半導体素子チップなどを半田上に載せてリフロー炉に通して半田接合させる。この構造に寄れば、外部端子6と絶縁回路基板1との半田接続を部品の半田付けと同時に行うことで、半田付け工程を従来の2回から1回に短縮できる。IGBTなどのスイッチング素子4bの上面側のアルミニウム電極と所要の金属箔回路3間をワイヤボンディングにより接続する(b)。開いた外部端子6を曲げて垂直にする(c)。この端子の曲げ角度は垂直には限らない。次の工程で樹脂ケースを取り付ける際に外部端子6が樹脂ケース7と干渉しない程度の角度に曲げられていれば良い。また外部端子6は垂直を超えて曲げられても良い。樹脂ケース7を前記絶縁回路基板1の外周縁に固着させる(d)。
The solder is applied using a solder plate or solder cream pattern printing, and a semiconductor element chip or the like is placed on the solder and passed through a reflow furnace to be soldered. According to this structure, the soldering process can be shortened from two times to one time by performing solder connection between the
次に、図5の断面図に示すように、下部台座11bの上に前記図6(d)工程を終えた組み立てワークを載せ、この組み立てワークの前記絶縁回路基板1に垂直方向に立直する外部端子6を樹脂ケース7に接触する程度まで傾斜させて外部端子6の先端を開く。このとき樹脂ケース7と外部端子6の下端との間の距離が近いと、外部端子6を前述のように基板面から30度以上に傾斜させ難く、先端の開く角度が小さくなることがあるので、樹脂ケース6の棚状の樹脂突出部の上面の内側線端部を図4(b)に示すように、面取り加工をしておくと傾斜させ易くなり、外部端子6の先端を開き易くなるので好ましい。図6(d)には垂直方向から傾斜させた外部端子6を二点鎖線で参考として示してある。
Next, as shown in the cross-sectional view of FIG. 5, the assembled work after the step of FIG. 6 (d) is placed on the
図5に示すように、押圧治具11aを外部端子6に当て、樹脂ケース7の棚状の樹脂突出部上面と樹脂ケースの内側に形成されている溝10に外部端子6の一部を押し込み嵌合させる。溝10に押し込まれた外部端子6は図6(e)のように前記絶縁回路基板1に対してほぼ垂直にすることができる。そのような押圧治具11aとして、図5に示すように、押圧治具11aの先端押圧部12が樹脂ケース7の内周部に内接する幅であって、先端押圧部12の内側に、半導体素子およびアルミボンディングワイヤなどに接触しない程度の凹部18を備えた形状が好ましい。材質はアルミ合金などが好ましい。先端押圧部12は、図5で見て押圧治具外側寄りで外部端子6に当接する部分に平面を有している。押圧治具は、その側面が図5にあるように下広がりの斜面となっていると、外部端子6を押圧する際に折り曲がった外部端子6を逃げることができるので好ましい。
As shown in FIG. 5, the pressing jig 11 a is applied to the
また、図4(a)に示す樹脂ケース7の内周部に形成されている棚状の樹脂突出部の上面の最内側のエッジは、前述のように面取りが施されていることが好ましい。この面取り形状により、図6(d)で垂直状態の外部端子6を再度開く際に、開く角度(傾斜)を大きくし易くなるので、押圧治具11aによる外部端子6の溝10への押し込み作業が容易になるメリットがある。
Moreover, it is preferable that the innermost edge of the upper surface of the shelf-shaped resin protrusion formed on the inner peripheral portion of the
外部端子6は押圧治具11aによりその樹脂ケースの内側に対応する位置が押圧されて溝10に押し込まれることになるが、複数の外部端子6がそれぞれ対応する溝10に対し位置ずれは各外部端子について同一方向であって、各外部端子6は一端がタイバーにより連結されているので押圧治具11aにより押し込まれる際に各外部端子6が協働して溝10にならうよう嵌合されるように作用するので、位置ずれがあっても外部端子6を溝10に嵌合させることができる。これは、各外部端子6の一端が連結されていない場合にあっても、連結されている場合よりも効果が小さいものの、複数の外部端子6がそれぞれ対応する溝10に対し位置ずれがあっても、溝10にならうよう嵌合されるようになる効果がある。
The
また、外部端子6の幅は溝の幅とほぼ同じ幅にされているので、外部端子6の位置は溝10の位置に正確に決めることができる。本実施例では図5にあるように図6(d)工程を終えた組み立てワークを下部台座11bに載せた状態で押圧治具11aのよる外部端子6の処理を行ったが、組み立てワークを下部台座11bに載せかえることなく図6(d)工程に連続して行っても良い。組み立てワークを下部台座11bに載せかえて外部端子6の処理を行った場合は、図6(d)工程までは組み立てワークを試作用作業台のように比較的柔軟な台座に置いて行うことができるため試作工程のように比較的少ない数量の組み立てを行うのに適している。量産工程においては、図5の工程を含め、図6(a)から図6(e)の工程を同一の強固な作業台上で行い、図5の工程にある組み立てワークの下部台座11bへの載せかえを行わなくとも良い。
Further, since the width of the
次に図6(f)に示すように、樹脂ケース7の内周側の空間にエポキシ樹脂を注形すれば、この注形樹脂によっても前記外部端子6が固定されることになる。注形樹脂として柔らかいゲル状樹脂を注形した場合は最上部に外部端子6が通る孔を設けたエポキシ樹脂などの高硬度の樹脂蓋で覆うことが好ましい。この場合にあって、外部端子6は溝10に嵌合しているのでエポキシ樹脂の収縮、膨張があっても外部端子6の位置は正確な位置にとどまる効果がある。その後、列状に並ぶ複数の外部端子6の上端を相互に連結しているタイバー部分を切り落とせば、図1に示す半導体モジュール50が完成する。
Next, as shown in FIG. 6 (f), if an epoxy resin is cast in the space on the inner peripheral side of the
本発明によれば上述のように外部端子6が回路基板に対し位置ずれがあっても正確な位置に外部端子6が配置された半導体モジュールとしてはを提供することができる。また、外部端子をインサート成型する場合のように高価な成型金具を用いることもなく低コストな半導体モジュールを提供することができる。
According to the present invention, it is possible to provide a semiconductor module in which the
1 絶縁回路基板
1a アルミニウムベース基板
2 絶縁層
3 金属箔回路
4a FWD
4b IGBT、スイッチング素子
5 アルミワイヤ
6 外部端子
7 樹脂ケース
8 封止樹脂
10 溝部
11a 押圧治具
11b 下部台座
12 先端押圧部
13 タイバー
14 樹脂突出部
15 矩形溝
16 丸型溝
17 三角溝
18 凹部
50 半導体モジュール
100 パワー半導体モジュール
101 金属基板
102 絶縁回路基板
103 IGBT
104 上部電極
105 Al線
106 外部端子
107 樹脂ケース
108 封止樹脂材
1 Insulating
4b IGBT, switching element 5
104
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012033106A JP5935374B2 (en) | 2012-02-17 | 2012-02-17 | Manufacturing method of semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012033106A JP5935374B2 (en) | 2012-02-17 | 2012-02-17 | Manufacturing method of semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013171870A JP2013171870A (en) | 2013-09-02 |
JP5935374B2 true JP5935374B2 (en) | 2016-06-15 |
Family
ID=49265668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012033106A Expired - Fee Related JP5935374B2 (en) | 2012-02-17 | 2012-02-17 | Manufacturing method of semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5935374B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6361447B2 (en) | 2014-10-15 | 2018-07-25 | 住友電気工業株式会社 | Semiconductor module |
JP6361448B2 (en) | 2014-10-15 | 2018-07-25 | 住友電気工業株式会社 | Semiconductor module |
JP6559536B2 (en) * | 2015-10-22 | 2019-08-14 | 日本発條株式会社 | Power semiconductor device |
DE112016004980T5 (en) | 2015-10-28 | 2018-07-19 | Mitsubishi Electric Corporation | POWER SEMICONDUCTOR DEVICE |
JP6755197B2 (en) | 2017-01-19 | 2020-09-16 | 三菱電機株式会社 | Semiconductor devices and their manufacturing methods |
JP7351102B2 (en) * | 2019-05-09 | 2023-09-27 | 富士電機株式会社 | Manufacturing method of semiconductor device |
DE112020000321T5 (en) * | 2019-08-06 | 2021-11-04 | Fuji Electric Co., Ltd. | SEMI-CONDUCTOR MODULE |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276353A (en) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | Hybrid integrated circuit |
JPH0864759A (en) * | 1994-08-24 | 1996-03-08 | Hitachi Ltd | Resin sealed type power module device and manufacture thereof |
JPH10242338A (en) * | 1997-02-26 | 1998-09-11 | Fuji Electric Co Ltd | Semiconductor device and its manufacture |
JP2005223350A (en) * | 2005-03-17 | 2005-08-18 | Fuji Electric Fa Components & Systems Co Ltd | Contactless contactor |
JP4242401B2 (en) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | Semiconductor device |
JP2008294338A (en) * | 2007-05-28 | 2008-12-04 | Yamaha Motor Co Ltd | Power module, and transport machine equipped with the same |
JP4901652B2 (en) * | 2007-08-31 | 2012-03-21 | 三菱電機株式会社 | Semiconductor device assembly method and semiconductor device |
JP5244522B2 (en) * | 2008-09-29 | 2013-07-24 | 株式会社日立産機システム | Power converter |
-
2012
- 2012-02-17 JP JP2012033106A patent/JP5935374B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013171870A (en) | 2013-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5935374B2 (en) | Manufacturing method of semiconductor module | |
JP6193510B2 (en) | Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method | |
US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
US20160035646A1 (en) | Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module | |
US20090057855A1 (en) | Semiconductor die package including stand off structures | |
JP2008227131A (en) | Semiconductor device and its manufacturing method | |
WO2012137685A1 (en) | Semiconductor device and method for manufacturing same | |
JP5098440B2 (en) | Method for manufacturing power semiconductor device | |
CN104485321A (en) | Semiconductor die package and method for making the same | |
JP6850938B1 (en) | Semiconductor devices and lead frame materials | |
CN104064493A (en) | Manufacturing method of semiconductor device and mounting jig | |
JP2007184501A (en) | Resin-sealed semiconductor device with externally exposed radiators at its top, and method for fabrication thereof | |
JP2010034350A (en) | Semiconductor device | |
CN104821302A (en) | Semiconductor device | |
US9666557B2 (en) | Small footprint semiconductor package | |
JP6048238B2 (en) | Electronic equipment | |
JP2010092918A (en) | Connection structure and connection method between plate type electrode and block type electrode | |
JP5857468B2 (en) | Semiconductor device | |
JP2015023226A (en) | Wide gap semiconductor device | |
JP2012248907A (en) | Power semiconductor device | |
JP2013143519A (en) | Connector and resin sealed type semiconductor device | |
JP2012043956A (en) | Semiconductor device and semiconductor device for electric power | |
JP2009164511A (en) | Semiconductor device and method of manufacturing the same | |
WO2023119837A1 (en) | Semiconductor module, semiconductor device, and vehicle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5935374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |