JP5098440B2 - Method for manufacturing power semiconductor device - Google Patents
Method for manufacturing power semiconductor device Download PDFInfo
- Publication number
- JP5098440B2 JP5098440B2 JP2007138907A JP2007138907A JP5098440B2 JP 5098440 B2 JP5098440 B2 JP 5098440B2 JP 2007138907 A JP2007138907 A JP 2007138907A JP 2007138907 A JP2007138907 A JP 2007138907A JP 5098440 B2 JP5098440 B2 JP 5098440B2
- Authority
- JP
- Japan
- Prior art keywords
- connecting member
- power semiconductor
- semiconductor device
- terminal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 9
- 238000000465 moulding Methods 0.000 claims description 39
- 229920005992 thermoplastic resin Polymers 0.000 claims description 14
- 238000001746 injection moulding Methods 0.000 claims description 5
- 229920005989 resin Polymers 0.000 description 53
- 239000011347 resin Substances 0.000 description 53
- 239000004734 Polyphenylene sulfide Substances 0.000 description 21
- 229920000069 polyphenylene sulfide Polymers 0.000 description 21
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 239000003365 glass fiber Substances 0.000 description 10
- 238000005452 bending Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/4101—Structure
- H01L2224/4103—Connectors having different sizes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
この発明は、金型にモールド樹脂を注入することにより筐体を構成する電力半導体装置に係り、外部端子近傍における樹脂バリの発生を抑制した電力半導体装置に関するものである。 The present invention relates to a power semiconductor device that constitutes a casing by injecting a mold resin into a mold, and relates to a power semiconductor device that suppresses the occurrence of resin burrs near external terminals.
従来の電力半導体装置においては、例えば特許文献1に開示されている電力半導体装置のように、エポキシ樹脂等の熱硬化性樹脂によりトランスファーモールド成形することが一般的であった。このような電力半導体装置では、金型に十分な精度が得られていない場合、端子部にエポキシ樹脂が入り込み付着し、仕上げ時に付着したエポキシ樹脂を取り除く必要があった。このため特許文献1においては、エポキシ樹脂のような耐熱性樹脂からなる連結部材によって外部端子を一体化した出力端子ブロックを金型に当接させることにより、端子部にエポキシ樹脂が入り込み付着することを防止している。
In a conventional power semiconductor device, for example, as in the power semiconductor device disclosed in
しかしながら、このような連結部材により一体化された出力端子ブロックを使用しても、端子部にエポキシ樹脂が入り込み付着することを完全に防止することは困難であった。すなわち、出力端子ブロックを金型に当接させるためには、外部端子の半導体素子に対する当接面から連結部材までの距離が高精度に決定されるように出力端子ブロックを製作する必要があるが、従来例のように外部端子を金型にセットしてエポキシ樹脂を注入して出力端子ブロックを成形する方法では、上記距離が精度良く保たれた出力端子ブロックを得ることは困難である。また、外部端子の半導体素子に対する当接面には曲げ加工がはいるが、このような曲げ加工は一般的に上記エポキシ樹脂に依る成形の後に行われるが、その加工バラツキにより上記距離にバラツキが生じる。さらには、たとえ上記距離が精度良く保たれた出力端子ブロックが得られたにしても、外部端子と半導体素子とを半田付けする際の半田厚みのバラツキも考慮しなければならない。 However, even if an output terminal block integrated by such a connecting member is used, it is difficult to completely prevent the epoxy resin from entering and adhering to the terminal portion. That is, in order to bring the output terminal block into contact with the mold, it is necessary to manufacture the output terminal block so that the distance from the contact surface of the external terminal to the semiconductor element to the connecting member is determined with high accuracy. In a method of forming an output terminal block by setting an external terminal in a mold and injecting an epoxy resin as in the conventional example, it is difficult to obtain an output terminal block in which the above distance is maintained with high accuracy. In addition, the contact surface of the external terminal with respect to the semiconductor element is bent, but such bending is generally performed after molding with the epoxy resin, but the distance varies due to the processing variation. Arise. Furthermore, even if an output terminal block in which the above distance is maintained with high accuracy is obtained, it is necessary to consider the variation in solder thickness when soldering the external terminal and the semiconductor element.
上述したように、出力端子ブロックにおいて外部端子の半導体素子に対する当接面から連結部材までの距離が高精度に保たれていなければ、モールド成形の際に出力端子ブロックと金型との間に僅かな隙間が発生するため、その隙間を通してやはり端子部にエポキシ樹脂が入り込み付着、いわゆるバリが付着することとなる。このためこのバリ取り作業が不可欠となり製造工程の複雑化を招いていた。さもなければ、高価な高精度の金型を必要としコストの増大を招いていた。 As described above, in the output terminal block, if the distance from the contact surface of the external terminal to the semiconductor element to the connecting member is not maintained with high accuracy, there is a slight gap between the output terminal block and the mold during molding. Since a large gap is generated, the epoxy resin also enters and adheres to the terminal portion through the gap, and so-called burrs adhere. For this reason, this deburring operation has become indispensable, resulting in a complicated manufacturing process. Otherwise, an expensive high-precision mold is required, resulting in an increase in cost.
この発明は、上述のような課題を解決するためになされたもので、その目的は、熱可塑性樹脂によりインジェクションモールド成形された電力半導体装置の製造方法において、外部端子部にモールド樹脂が入り込み付着することを防止した電力半導体装置の製造方法を提供しようとするものである。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. The object of the present invention is to provide a method of manufacturing a power semiconductor device that is injection-molded with a thermoplastic resin. An object of the present invention is to provide a method of manufacturing a power semiconductor device that prevents this.
前記の目的を達成するために、本発明に係る電力半導体装置の製造方法は、放熱板と、前記放熱板の主表面上に設けられた絶縁層と、前記絶縁層の主表面上に設けられた複数の配線パターンと、前記複数の配線パターンに当接するように設けられた複数の外部端子と、前記絶縁層、前記配線パターンと前記外部端子とを覆う熱可塑性樹脂からなる筐体とを備える電力半導体装置の製造方法であって、前記複数の外部端子を熱可塑性樹脂からなる連結部材により連結した端子ブロックを成形する工程と、前記端子ブロックを前記配線パターン上に接合する工程と、前記放熱板と前記絶縁層と前記配線パターンと前記端子ブロックとを含む組立体を、前記連結部材が端子導出用溝を覆うように成形金型内に設置し、熱可塑性樹脂によるインジェクションモールドにより筐体を成形する工程と、を含むことを特徴とする。 In order to achieve the above object, a method of manufacturing a power semiconductor device according to the present invention includes a heat sink, an insulating layer provided on a main surface of the heat sink, and a main surface of the insulating layer. A plurality of wiring patterns, a plurality of external terminals provided so as to be in contact with the plurality of wiring patterns, and a casing made of a thermoplastic resin that covers the insulating layer and the wiring patterns and the external terminals. A method for manufacturing a power semiconductor device, the step of forming a terminal block in which the plurality of external terminals are connected by a connecting member made of a thermoplastic resin, the step of joining the terminal block on the wiring pattern, and the heat dissipation the assembly comprising said the plate and the insulating layer and the wiring pattern terminal block installed in the connecting member in the molding die so as to cover the terminal lead groove, injectors by a thermoplastic resin Characterized in that it comprises a step of forming a housing, a by Yonmorudo.
上記のような構成としたため、モールド成形の際に外部端子部にモールド樹脂が入り込み付着することがなく、その後のバリ取り作業を不要とすることにより製造工程の簡略化を可能とする、あるいは安価な金型を使用できコスト低減が可能となるという効果を奏する。 Because of the above configuration, the molding resin does not enter and adhere to the external terminal part during molding, and the manufacturing process can be simplified by eliminating the need for subsequent deburring work, or at a low cost. An advantageous effect is obtained that a simple mold can be used and the cost can be reduced.
<実施の形態1>
以下、本発明の実施の形態を図に基づいて説明する。図1は本発明に係る電力半導体装置の実施の形態1を示す斜視図である。図2は図1の電力半導体装置のA−A断面図である。図3は本発明に係る電力半導体装置の実施の形態1のモールド成形前の内部構造を示す斜視図である。
<
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing a first embodiment of a power semiconductor device according to the present invention. 2 is a cross-sectional view of the power semiconductor device taken along the line AA in FIG. FIG. 3 is a perspective view showing the internal structure of the power semiconductor device according to the first embodiment of the present invention before molding.
図1において、電力半導体装置100は、例えばガラス繊維を配合することにより強度を向上させた熱可塑性樹脂であるポリフェニレンサルファイド樹脂(PPS樹脂)からなる樹脂筐体1により外形をなし、外部との入出力のための複数の入出力端子2及び複数の信号端子3等の外部端子を上部表面より露出させている。また電力半導体装置100は、自身を放熱フィン等に固定するための取付け穴4を、その樹脂筐体1に具えている。図2において、電力半導体装置100は、その底面に露出するように、銅又はアルミニウムのような高熱伝導材料を基材とする縦40mm×横70mmで厚さ2mmの放熱板5を具えている。放熱板5の上には、絶縁層6を介して厚さ0.3mmの銅からなる複数の配線パターン7が設けられている。絶縁層6は、例えばアルミナ又は窒化アルミニウム等の絶縁性の熱伝導フィラーを配合したエポキシ樹脂を基材とし、放熱板5と複数の配線パターン7とを絶縁するとともに、これらを固着する接着剤も兼ねている。
In FIG. 1, an electric
図3において、複数の配線パターン7上には、電力半導体素子であるIGBT8及びダイオード9が、Sn−Ag−Cuを基材とする半田により、その裏面において接合されている。IGBT8は四角形状で、例えば縦7.5mm×横9mm、厚さが170μmであり、表面にゲート電極及びエミッタ電極を有し、裏面にコレクタ電極を有している。ダイオード9は四角形状で、例えば縦4mm×横9mm、厚さが250μmであり、表面にアノード電極を有し、裏面にカソード電極を有している。
In FIG. 3, on the plurality of
IGBT8のエミッタ電極とダイオード9のアノード電極とは、例えば厚さ0.3mm、幅6mmの銅板からなり適切に曲げ加工の施された板状リード10により、やはりSn−Ag−Cuを基材とする半田を介して接続され、その板状リード10の一端は複数の配線パターン7のひとつに接続されている。このような板状リード10によりIGBT8及びダイオード9等の電力半導体素子間を結線することは、大電流を取り扱う上で好ましい。本実施の形態のように、IGBT8とダイオード9の板状リード10の配線方向と直交する横辺のサイズを等しくし、IGBT8とダイオード9とを互いに横辺が対向するように並置させておけば、板状リードの形状が単純になるため位置合わせを行う上で好ましい。IGBT8のゲート電極には別の信号リード11により複数の配線パターン7の一つと接続されている。
The emitter electrode of the
複数の配線パターン7は複数の入出力端子2又は複数の信号端子3等の外部端子にさらに接続されている。複数の入出力端子2は相互に連結部材12により接続されており、複数の信号端子3も同様に相互に連結部材12により接続されており、それぞれ別個の端子ブロックを構成している。連結部材12は、樹脂筐体1と同じく、ガラス繊維を配合することにより強度を向上させた熱可塑性樹脂であるPPS樹脂からできており、図1にも示されているように樹脂筐体1の表面にその一部を露出させている。
The plurality of
このような電力半導体装置は次のようにして組み立てられる。まず、放熱板5上に絶縁層6を配置し、絶縁層6上に複数の配線パターン7を所定の位置に配置し、放熱板5と絶縁層6と複数の配線パターン7とを熱圧着により固着する。次に、放熱板6上に固着された配線パターン上の所定の位置にIGBT8及びダイオード9を半田により接合する。次に、板状リード10,信号リード11,複数の信号端子3と連結部材12により構成された端子ブロック及び複数の入出力端子2と連結部材12により構成された端子ブロックとを所定の配線パターン上に半田により接合する。最後に上記組立体を成形金型の中に設置し、PPS樹脂によるインジェクションモールドにより樹脂筐体1を成形した後、入出力端子2をネジ締めするためのナット(図示省略)を樹脂筐体1に設けられた穴(図示省略)に設置し、入出力端子2に曲げ加工を施すことにより図1に示された電力半導体装置が完成する。
Such a power semiconductor device is assembled as follows. First, the
最後のインジェクションモールド工程についてさらに詳述する。成形金型内での部品の設置状態の一例を図4に示す。成形金型の一方である下型13の所定の位置に上記組立体が設置される。放熱板5の搭載位置を決定するために、下型13には高さ約200μm、1mm×3mmの位置決めピン13bが油圧又は空気圧により上下移動可能なように設けられており、上記組立体が所定の位置に設置された後はこの位置決めピン13bは下降させることができる。この位置決めピン13bは、成形後に成形金型から成形品を取り出すエジェクタピンと共用することも可能である。成形金型内に上記組立体を設置した後、成形金型の他方である上型14内に設けられた端子導出用溝14a内に複数の入出力端子2及び複数の信号端子3とが収容されるように上型14と下型13とを型締めする。このとき複数の入出力端子2又は複数の信号端子3等の外部端子を相互に連結している連結部材12は、端子導出用溝14aを覆うように上型14に当接している。
The final injection molding process will be further described in detail. An example of the installation state of the components in the molding die is shown in FIG. The assembly is installed at a predetermined position of the
成形金型内での部品の設置状態上下逆にした例を図5に示す。成形金型の一方である下型13に上記組立体が設置され、複数の入出力端子2又は複数の信号端子3等の外部端子は端子導出用溝13a内に収容されている。放熱板5の搭載位置は上記端子導出用溝13aの位置で決定されるため、図4のような位置決めピンは不要である。成形金型内に上記組立体を設置した後、成形金型の他方である上型14と下型13とを型締めする。このとき複数の入出力端子2又は複数の信号端子3等の外部端子を相互に連結している連結部材12は、端子導出用溝13aの開口部を覆うように下型13に当接している。
FIG. 5 shows an example in which the parts are installed upside down in the molding die. The assembly is installed in the
図4の例で説明すると、このように設置された成形金型の注入ゲート14bから、約300℃で溶融した状態の熱可塑性樹脂であるPPS樹脂が、成形金型内のキャビティに注入される。成形金型内にPPS樹脂が充填され圧力が加えられると、連結部材12は端子導出用溝14a周囲の上型壁面に約40MPaの樹脂圧によって押し付けられる。ここで連結部材12も同じ熱可塑性樹脂であるPPS樹脂からなっているため、注入ゲート14bから注入された溶融した状態のPPS樹脂と接触すると、その熱により連結部材12は軟化し、上記樹脂圧と相俟って上型14と連結部材12との間に生じていた僅かな隙間を完全に封鎖するため、注入樹脂が上記隙間を通って端子導出用溝14aに浸入し結果としてバリが発生することを防止している。図5の例での説明は省略するが上記と同様である。
In the example of FIG. 4, the PPS resin, which is a thermoplastic resin melted at about 300 ° C., is injected into the cavity in the molding die from the
本実施の形態における端子ブロックは、従来例と同様に外部端子を金型にセットしてPPS樹脂を注入して成形する方法(インサート成形)で製作してもよいが、予め外部端子に相当する位置に適切な貫通孔を形成した連結部材12を用意しておき、外部端子を上記貫通孔に圧入して成形する方法(アウトサート成形)によって製作した方が好適である。上述の上型14と下型13との型締めの際に、上型14が連結部材12に当接し、上型14と連結部材12との間に圧力が加わる程度まで連結部材12を外部端子に対し滑動させることができ、かつ連結部材12の貫通孔と外部端子との間の摩擦力の範囲内で上記圧力を維持することができるためである。インサート成形であれば、外部端子と金型間のクリアランスを考慮に入れる必要があるため、外部端子と連結部材12との相対位置又は複数の外部端子間の相対位置のバラツキを抑えることは困難であるが、アウトサート成形であれば、外部端子と連結部材12との相対位置のバラツキは上記滑動で吸収でき、複数の外部端子間の相対位置のバラツキは金型の加工精度で決まるため端子位置の制御が容易となり、モールド成形の際に端子部にモールド樹脂が入り込み付着することを防止する上で好適である。
The terminal block in the present embodiment may be manufactured by a method (insert molding) in which an external terminal is set in a mold and PPS resin is injected and molded as in the conventional example, but corresponds to the external terminal in advance. It is preferable to prepare a connecting
端子ブロックをこのようなアウトサート成形により製作した場合、連結部材12の貫通孔と外部端子との間に僅かな隙間が発生する場合もあるが、本実施の形態にかかる電力半導体装置においては、その後のインジェクションモールド工程における高温のPPS樹脂の充填中に、連結部材12のPPS樹脂が軟化し充填圧力により加圧されることにより、上記隙間は封鎖されるので、隙間を経由した水分の浸入による高温高湿における信頼性の低下は生じない。
When the terminal block is manufactured by such outsert molding, a slight gap may occur between the through hole of the connecting
連結部材12は、その断面が図2に示されているように、その幅が樹脂筐体表面から樹脂筐体内部に向かうにつれ大きくなっていくような形状にするのが好適である。装置100を取付け穴4においてネジ締めした場合に、樹脂筐体1と連結部材12との境界面に発生する応力により、上記境界面に剥離が発生することを防止するためである。
As shown in FIG. 2, the connecting
また、連結部材12には、分子量が大きく、ガラス繊維等のフィラーの充填量を増やした剛性の高いPPS樹脂を用いることも可能である。樹脂筐体1を形成する樹脂は、半導体素子であるIGBT8やダイオード9を比較的低圧で封止するするため、分子量の小さい低粘度の樹脂を用いる必要があった。そのため、外部端子の曲げ加工工程やネジ締め工程等において加わる外力によりパッケージに亀裂が発生する惧れがあったが、連結部材12の材質を上記のような高剛性のPPS樹脂とすることにより、連結部材12により補強されてパッケージに亀裂が発生する惧れは無くなった。
Further, the connecting
このように、本発明の実施の形態に係る電力半導体装置においては、外部端子を相互に連結している連結部材12の材質をPPS樹脂のような熱可塑性樹脂とし、樹脂筐体1を構成するの材質も同じPPS樹脂のような熱可塑性樹脂としたため、インジェクションモールド成形時において成形金型の上型14に設けられた端子導出用溝14aを覆うようにこの連結部材12を上型14に当接させることにより、注入樹脂が上記隙間を通って端子導出用溝14aに浸入し結果としてバリが発生することを防止できるという効果を奏する。
As described above, in the power semiconductor device according to the embodiment of the present invention, the material of the connecting
<実施の形態2>
図6は本発明に係る電力半導体装置の実施の形態2の断面図である。本実施の形態の斜視図は実施の形態1の斜視図と同じ図1であり、図6は図1のB−B断面図にあたる。実施の形態1との相違点は入出力端子2に屈曲部2aを設けた点にあり、それ以外の構成は実施の形態1で示した構成と同じである。
<
FIG. 6 is a sectional view of a power semiconductor device according to a second embodiment of the present invention. The perspective view of the present embodiment is the same as FIG. 1 as the perspective view of the first embodiment, and FIG. 6 is a sectional view taken along the line BB of FIG. The difference from the first embodiment is that the input /
本実施の形態においては、端子ブロックは連結部材12と屈曲部2aを連結部材12と入出力端子2の配線パターン7に対する当接面との間に設けた入出力端子2とから構成されている。このような端子ブロックを他の部品と共に所定の配線パターン上に半田により接合した組立体を、実施の形態1と同様に成形金型の下型13の所定の位置に設置し、上型14内に設けられた端子導出用溝14a内に複数の入出力端子2及び複数の信号端子3とが収容されるように上型14と下型13とを型締めする。その過程で上型14は連結部材12に当接し、その型締め力により連結部材12に押し下げようとする力を加えるため、屈曲部2aに僅かにたわみが発生する。端子ブロックがアウトサート成形で製作されていた場合は、連結部材12は屈曲部2aまで滑動することとなるが、屈曲部2aのところで止まるため、やはり屈曲部2aに僅かにたわみが発生する。
In the present embodiment, the terminal block includes the connecting
この屈曲部2aのたわみによる弾性力により連結部材12は上型14の壁面に加圧接触させられる。このため、連結部材12と入出力端子2の配線パターン7に対する当接面との間の距離に多少のバラツキが存在しても、そのバラツキにより発生する上型14と連結部材12との間に生じていた僅かな隙間は、屈曲部2aの僅かなたわみにより吸収され、加えて上記加圧接触の効果により、注入樹脂が上記隙間を通って端子導出用溝14aに浸入し結果としてバリが発生することを防止できるという効果を奏する。
The connecting
このように構成された電力半導体装置においては、成形金型内の寸法によって端子高さを規定することができるため、放熱板の初期状態での反り等の影響を受けずに正確な端子高さを得ることができる。ここで端子高さとは、入出力端子2の上表面(筐体から露出する面)の放熱板5の裏面からの高さをいう。また、入出力端子2だけでなく信号端子3に対してもこのような屈曲部を設けることができ、同様な効果を奏することはいうまでも無いことである。入出力端子2や信号端子3のような外部端子に設ける屈曲部2aの形状については、図7に示されるように大きな曲率を有する半円状とすることもできる。曲率を大きくとることにより、型締めの際に屈曲部2aのたわみ量を大きく取ることができるからである。また、図8に示されるように屈曲部2aを複数個の屈曲で構成してもよい。放熱板6の面方向への屈曲部2a占有面積が小さくなり、板状リード10等を近接して配置することができるからである。さらに、図9に示されるように屈曲部2aを外部端子と配線パターン7との接合部としてもよい。外部端子の曲げ加工の回数を減らすことができるだけでなく、屈曲部の曲率を利用して半田のフィレット15を安定的に形成することができるため、半田量のバラツキを吸収しやすくできるからである。
In the power semiconductor device configured as described above, since the terminal height can be defined by the dimensions in the molding die, the accurate terminal height is not affected by the warp in the initial state of the heat sink. Can be obtained. Here, the terminal height refers to the height of the upper surface of the input / output terminal 2 (the surface exposed from the housing) from the back surface of the
<実施の形態3>
図10は本発明に係る電力半導体装置の実施の形態3のモールド成形前の内部構造を示す斜視図である。実施の形態1との相違点は連結部材12の形状にあり、それ以外の構成は実施の形態1で示した構成と同じである。
<
FIG. 10 is a perspective view showing the internal structure of the power semiconductor device according to the third embodiment of the present invention before molding. The difference from the first embodiment lies in the shape of the connecting
連結部材12は、PPS樹脂からなり、連結している外部端子間に支柱部12aを有しており、外部端子と共に端子ブロックを構成している。ここで、支柱部12aは端子ブロックを支えるように絶縁層6に当接している。外部端子の配線パターン7への当接箇所の内任意の2箇所を結ぶ直線上以外の箇所で支柱部12aは絶縁層6に当接するように構成されており、端子ブロックは放熱板5上で自立する構造となっている。端子ブロックを配線パターン7に半田付けする際に、外部端子が直立するように半田付けが行われる必要があるが、このように連結部材12に支柱部12aを設け、一直線上に位置しない3点で支持されることにより、外部端子が傾いた状態で配線パターン7へ半田付けされることが防止される。
The connecting
また、図10のような組立体を成形金型に設置し型締めする際に、連結部材12が支柱部12aにより絶縁層6に当接していることによって、絶縁層6の表面と連結部材12の上型に対向する面との距離が精度良く規定される。これにより支柱部12aが無ければ起こるかもしれない連結部材12と上型との間の隙間の発生により、注入樹脂が上記隙間を通って端子導出用溝14aに浸入し結果としてバリが発生することを防止できるという効果を奏する。
Further, when the assembly as shown in FIG. 10 is installed in a molding die and clamped, the connecting
このような構成とした場合、成形金型の型締め時に、放熱板5の反りにより絶縁層6又は連結部材12に予定外の力が加わる可能性もあるが、PPS樹脂で形成されている連結部材12はその弾性率が他の材料と比べて低いため破断しにくく、絶縁層6と連結部材12とが接触する部分の直上の金型面には端子導出用溝14aが形成されておらず、絶縁層6への加圧の反力を面で受けることとなるため、連結部材12が撓むことによる割れ等や絶縁層6への損傷は考慮しなくてもよい。
In such a configuration, there is a possibility that an unscheduled force may be applied to the insulating
<実施の形態4>
図11は本発明に係る電力半導体装置の実施の形態4における内部構造を示す斜視図である。実施の形態3との相違点は連結部材12の形状にあり、それ以外の構成は実施の形態1で示した構成と同じである。
<
FIG. 11 is a perspective view showing the internal structure of the power semiconductor device according to the fourth embodiment of the present invention. The difference from the third embodiment lies in the shape of the connecting
本実施の形態において連結部材12は四辺形の放熱板5の周辺上で4つの細長い梁が閉ループなすように設けられており、複数の入出力端子2及び複数の信号端子3を連結し、併せて端子ブロックを構成している。このような端子ブロックは、インサート成形又はアウトサート成形のいずれの方法で製作するにしても、その連結部材12の部分は金型にガラス繊維を配合したPPS樹脂を注入することにより製作される。
In the present embodiment, the connecting
一般的にガラス繊維が配合されたPPS樹脂の線膨張率は、ガラス繊維の配向方向で約20ppm/℃であり、ガラス繊維の配向方向に直交する方向で約40ppm/℃である。例えば図4のような成形金型にて樹脂筐体を形成した場合、ガラス繊維の配向方向は樹脂の流動方向である樹脂筐体1の長辺方向となる。したがって長辺方向の樹脂筐体の線膨張率は約20ppm/℃となり、放熱板5の材質である銅(約16ppm/℃)やアルミニウム(約23ppm/℃)の線膨張率とほぼ同等となり、長辺方向では熱膨張/収縮による装置の反りは発生しないが、短辺方向の樹脂筐体の線膨張率は約40ppm/℃となるため、短辺方向では熱膨張/収縮による装置の反りが発生する。
In general, the linear expansion coefficient of the PPS resin in which glass fibers are blended is about 20 ppm / ° C. in the orientation direction of the glass fibers and about 40 ppm / ° C. in the direction orthogonal to the orientation direction of the glass fibers. For example, when the resin casing is formed with a molding die as shown in FIG. 4, the orientation direction of the glass fiber is the long side direction of the
ここで、上述のように製作された端子ブロックの連結部材12ではガラス繊維は樹脂の流動方向であるループ方向に配向するため、四辺の閉ループ形状を有する連結部材12は長辺及び短辺のいずれの方向においても、その線膨張率は約20ppm/℃となり、放熱板5の線膨張率とほぼ同等となる。本実施の形態で開示するように、このような連結部材12を放熱板5の周辺上に対応するように四辺の閉ループ形状に配置することにより、上述したような装置の短辺方向での反りを緩和できる。すなわち、四辺の閉ループ形状の連結部材12の長辺部分の両端を線膨張率が約20ppm/℃の短辺部分で支えることになり、樹脂筐体1の短辺方向の熱膨張/収縮を抑制するからである。この際、連結部材12に分子量が大きくガラス繊維等のフィラーの充填量を増加させた高剛性のPPS樹脂を用いることにより、実施の形態1において記述したように、パッケージの強度向上と共に装置の反りの抑制という効果を同時に達成することも可能である。
Here, in the
以上、図面に基づき本発明の具体的な実施の形態を説明したが、本発明はこれらに限らず種々の改変が可能である。例えば、上記各実施の形態においては、放熱板5上の回路については、エポキシ樹脂を基材とした絶縁層6によって接着された銅板の配線パターンであったが、アルミナや窒化アルミニウムといったセラミック絶縁基板上にロウ付けされた銅板の配線パターンでも良い。配線パターンの材料には銅が使用されているが、電気伝導性の良好な他の金属であっても良い。電力半導体素子はIGBT及びダイオードの組合せであったが、MOSFET、バイポーラトランジスタ、ダイオードその他のあらゆる電力半導体素子の単独又はいかなる組合せであっても良い。また、樹脂筐体1及び連結部材12の材料はPPS樹脂に限定されるものではなく、ポリブチレンテレフタラート樹脂等の熱可塑性樹脂であれば同様の効果を奏することはいうまでも無いことである。
While specific embodiments of the present invention have been described with reference to the drawings, the present invention is not limited to these and various modifications can be made. For example, in each of the above embodiments, the circuit on the
1 樹脂筐体、 2 入出力端子、 2a 屈曲部、 3 信号端子、 4 取付け穴、 5 放熱板、 6 絶縁層、 7 配線パターン、 8 IGBT、 9 ダイオード、 10 板状リード、 11 信号リード、 12 連結部材、 13 下型、 13a 端子導出用溝、 13b 位置決めピン、 14 上型、 14a 端子導出用溝、 14b 注入ゲート、 15 半田フィレット。
DESCRIPTION OF
Claims (5)
前記複数の外部端子を熱可塑性樹脂からなる連結部材により連結した端子ブロックを成形する工程と、
前記端子ブロックを前記配線パターン上に接合する工程と、
前記放熱板と前記絶縁層と前記配線パターンと前記端子ブロックとを含む組立体を、前記連結部材が端子導出用溝を覆うように成形金型内に設置し、熱可塑性樹脂によるインジェクションモールドにより筐体を成形する工程と、
を含むことを特徴とする電力半導体装置の製造方法。 A heat sink, an insulating layer provided on the main surface of the heat sink, a plurality of wiring patterns provided on the main surface of the insulating layer, and a plurality provided so as to contact the plurality of wiring patterns A method of manufacturing a power semiconductor device comprising: an external terminal; and a casing made of a thermoplastic resin that covers the insulating layer, the wiring pattern, and the external terminal,
Forming a terminal block in which the plurality of external terminals are connected by a connecting member made of a thermoplastic resin; and
Bonding the terminal block onto the wiring pattern;
An assembly including the heat radiating plate, the insulating layer, the wiring pattern, and the terminal block is placed in a molding die so that the connecting member covers the terminal lead-out groove, and the housing is formed by injection molding using a thermoplastic resin. Forming the body,
A method for manufacturing a power semiconductor device, comprising:
前記連結部材は、前記絶縁層に当接するように延設された支柱部を有し、
前記外部端子の前記配線パターンに対する当接箇所の内任意の2箇所を結ぶ直線上以外の箇所で、前記支柱部は前記絶縁層に当接していることを特徴とする請求項1記載の電力半導体装置の製造方法。 In the step of bonding the terminal block onto the wiring pattern,
The connecting member has a column portion extending so as to contact the insulating layer,
2. The power semiconductor according to claim 1, wherein the support portion is in contact with the insulating layer at a place other than a straight line connecting any two of the contact positions of the external terminal with respect to the wiring pattern. Device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138907A JP5098440B2 (en) | 2007-05-25 | 2007-05-25 | Method for manufacturing power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138907A JP5098440B2 (en) | 2007-05-25 | 2007-05-25 | Method for manufacturing power semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012208219A Division JP2012248907A (en) | 2012-09-21 | 2012-09-21 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294275A JP2008294275A (en) | 2008-12-04 |
JP5098440B2 true JP5098440B2 (en) | 2012-12-12 |
Family
ID=40168681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007138907A Active JP5098440B2 (en) | 2007-05-25 | 2007-05-25 | Method for manufacturing power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098440B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101073286B1 (en) * | 2008-12-03 | 2011-10-12 | 엘에스산전 주식회사 | Power semiconductor module |
JP5345017B2 (en) | 2009-08-27 | 2013-11-20 | 三菱電機株式会社 | Power semiconductor device and manufacturing method thereof |
EP2858100B1 (en) * | 2012-05-29 | 2020-06-10 | NSK Ltd. | Semiconductor module and production method for same |
JP2012248907A (en) * | 2012-09-21 | 2012-12-13 | Mitsubishi Electric Corp | Power semiconductor device |
JP5377733B2 (en) * | 2012-09-21 | 2013-12-25 | 三菱電機株式会社 | Power semiconductor device |
EP2916348B1 (en) * | 2012-11-05 | 2020-05-13 | NSK Ltd. | Semiconductor module |
JP6015402B2 (en) * | 2012-12-10 | 2016-10-26 | 東ソー株式会社 | Case for large capacity power module |
JP6016611B2 (en) * | 2012-12-20 | 2016-10-26 | 三菱電機株式会社 | Semiconductor module, manufacturing method thereof and connection method thereof |
DE102014114808B4 (en) | 2014-10-13 | 2018-03-08 | Infineon Technologies Ag | Electronic module and method for producing an electronic module |
JP7052426B2 (en) * | 2018-03-02 | 2022-04-12 | 富士電機株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
WO2022229279A1 (en) * | 2021-04-30 | 2022-11-03 | Danfoss Silicon Power Gmbh | Semiconductor power module and method and tool for manufacturing such a module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2799831B2 (en) * | 1994-10-21 | 1998-09-21 | 株式会社三社電機製作所 | Power semiconductor module |
JP3491481B2 (en) * | 1996-08-20 | 2004-01-26 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
JPH10116961A (en) * | 1996-10-08 | 1998-05-06 | Nippon Inter Electronics Corp | Compound semiconductor device and insulation case to be used for device |
JP2000077603A (en) * | 1998-08-31 | 2000-03-14 | Toshiba Corp | Semiconductor device and its manufacture |
-
2007
- 2007-05-25 JP JP2007138907A patent/JP5098440B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008294275A (en) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098440B2 (en) | Method for manufacturing power semiconductor device | |
US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
JP4567773B2 (en) | Power semiconductor device | |
JP4499577B2 (en) | Semiconductor device | |
TWI404177B (en) | Electric power semiconductor circuit device and method for making same | |
US9691730B2 (en) | Semiconductor device and method for manufacturing the same | |
CN101335263B (en) | Semiconductor module and manufacturing method thereof | |
JP5272768B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP5696780B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5279632B2 (en) | Semiconductor module | |
JP5518000B2 (en) | Power module and manufacturing method thereof | |
US20160254215A1 (en) | Semiconductor module and method for manufacturing the same | |
JP5262793B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP7352754B2 (en) | semiconductor module | |
JP5818102B2 (en) | Manufacturing method of semiconductor device | |
JP5935374B2 (en) | Manufacturing method of semiconductor module | |
JP4967701B2 (en) | Power semiconductor device | |
CN112913009A (en) | Semiconductor device and lead frame material | |
US10497586B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2012248907A (en) | Power semiconductor device | |
JP6488938B2 (en) | Manufacturing method of electronic device | |
JP2007096004A (en) | Semiconductor device | |
JP2002026195A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP6907670B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP4534675B2 (en) | Integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5098440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |