JP4893303B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4893303B2 JP4893303B2 JP2006356799A JP2006356799A JP4893303B2 JP 4893303 B2 JP4893303 B2 JP 4893303B2 JP 2006356799 A JP2006356799 A JP 2006356799A JP 2006356799 A JP2006356799 A JP 2006356799A JP 4893303 B2 JP4893303 B2 JP 4893303B2
- Authority
- JP
- Japan
- Prior art keywords
- metal body
- solder
- soldering surface
- center
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、第1の金属体、半導体素子、第2の金属体、第3の金属体を積層し、これら積層された部品の間がはんだを介して接続されてなる半導体装置に関し、特に第2の金属体と第3の金属体とのはんだ付け構成に関する。 The present invention relates to a semiconductor device in which a first metal body, a semiconductor element, a second metal body, and a third metal body are stacked, and the stacked components are connected to each other through solder. The present invention relates to a soldering configuration of the second metal body and the third metal body.
従来より、この種の一般的な半導体装置として、第1の金属体、半導体素子、第2の金属体、第3の金属体を積層し、これら部品の間をはんだを介して接続したものを、モールド樹脂にて封止してなるものが提案されている(たとえば、特許文献1、特許文献2参照)。
Conventionally, as a general semiconductor device of this type, a first metal body, a semiconductor element, a second metal body, and a third metal body are stacked and these components are connected via solder. The one formed by sealing with a mold resin has been proposed (see, for example,
このような半導体装置においては、第1〜第3の金属体は、それぞれ半導体素子と電気的に接続されて半導体素子の電極として機能するとともに、第1の金属体および第3の金属体の一部をモールド樹脂から露出させ、半導体素子の熱を放熱するようにしている。 In such a semiconductor device, each of the first to third metal bodies is electrically connected to the semiconductor element and functions as an electrode of the semiconductor element, and one of the first metal body and the third metal body. The part is exposed from the mold resin to dissipate heat from the semiconductor element.
ここで、従来では、第2の金属体と第3の金属体とのはんだ付けにおいては、第2の金属体に迎えはんだをしておき、これを第3の金属体に重ね合わせて、はんだリフローすることにより行われる。 Here, conventionally, in the soldering of the second metal body and the third metal body, the solder is applied to the second metal body, and the solder is superposed on the third metal body to be soldered. This is done by reflowing.
そして、従来では、上記特許文献1、2などに示されているように、このはんだリフロー時に当該両金属体間に発生する余剰はんだを、第3の金属体側に設けた環状の溝であるはんだ広がり防止溝に収納し、広がりを防止している。
ここで、図12は、上記従来文献に基づいて本発明者が試作した半導体装置において、第2の金属体4と第3の金属体5とのはんだ付け工程におけるはんだ6の広がりの様子を示す図である。なお、この図12では、識別を容易にするため、はんだ広がり防止溝10には斜線ハッチングを施してある。
Here, FIG. 12 shows how the
また、図12中の点ハッチングされた部分は、第2の金属体4のはんだ付け面に設けられたはんだ6のうち第3の金属体5のはんだ付け面に接触している部分であり、はんだ広がり防止溝10の内周側において広がっていくはんだ6に相当する。
In addition, the part hatched in FIG. 12 is a part that is in contact with the soldering surface of the
この半導体装置においては、互いに対向する第2の金属体4のはんだ付け面と第3の金属体5のはんだ付け面とでは、第3の金属体5のはんだ付け面の方が大きい。つまり、第3の金属体5の方がモールド樹脂内に位置する第2の金属体4よりもサイズが大きい。そして、上記したはんだ広がり防止溝10は、第3の金属体5のはんだ付け面のうちはんだ6が設置される領域の外周に設けられる。
In this semiconductor device, the soldering surface of the
また、通常、第2の金属体4のはんだ付け面は、その中心から端部までの距離が部分的に異なるものである。つまり、図12に示される例では、第2の金属体4は一般的な四角形板状のものであり、それゆえ、第2の金属体4のはんだ付け面は四角形となる。そして、この四角形のはんだ付け面は、端部のうち中心からの距離が長い部位が角部41であり、中心からの距離が短い部位が辺部42であるというものになる。
In general, the soldering surface of the
第2の金属体4のはんだ付け面がこのようなものである場合、図12(b)に示されるように、はんだリフロー時に余剰のはんだ6がはんだ広がり防止溝10に収納される際、これらはんだ6は、はんだ付け領域の全体に広がる前に、第2の金属体4のはんだ付け面のうち中心から近い辺部42にて先に当該溝10に到達し、当該溝10内に流れ込んでしまう。
When the soldering surface of the
すると、このはんだ広がり防止溝10内では当該溝10以外の部分よりも、はんだ6の濡れ広がりが速いので、図12(c)に示されるように、第2の金属体4のはんだ付け面のうち中心から遠い角部41にて、はんだ6が回り込んでしまい、巻き込みボイド900が発生する。
Then, since the
なお、このような巻き込みボイドの問題は、第2の金属体のはんだ付け面が上記した四角形である場合以外にも、中心から端部までの距離が部分的に異なるものである場合には、共通して発生すると考えられる。 In addition, in the case where the distance from the center to the end part is different in addition to the case where the soldering surface of the second metal body is the above-described quadrangle, It is thought that it occurs in common.
たとえば、第2の金属体のはんだ付け面が三角形、長方形、六角形、楕円形、その他の不定形などであっても、上記図12の場合と同様に、第2の金属体のはんだ付け面における端部のうち中心からの距離が短い部位において、中心からの距離が長い部位よりも先に、リフローしたはんだがはんだ広がり防止溝に流れ込み、当該距離が長い部位にて巻き込みボイドが発生すると考えられる。 For example, even if the soldering surface of the second metal body is a triangle, rectangle, hexagon, ellipse, or any other irregular shape, the soldering surface of the second metal body is the same as in the case of FIG. At the part where the distance from the center is short, the reflowed solder flows into the solder spreading prevention groove before the part where the distance from the center is long, and it is considered that a void is generated at the part where the distance is long It is done.
本発明は、上記問題に鑑みてなされたものであり、第1の金属体、半導体素子、第2の金属体、第3の金属体を順に積層し、これら積層された部品の間がはんだを介して接続されてなる半導体装置において、第2の金属体と第3の金属体とのはんだ付け部にて巻き込みボイドの発生を極力防止することを目的とする。 The present invention has been made in view of the above problems, in which a first metal body, a semiconductor element, a second metal body, and a third metal body are laminated in order, and solder is placed between these laminated parts. An object of the present invention is to prevent the generation of entanglement voids at the soldered portion between the second metal body and the third metal body in the semiconductor device connected through the semiconductor device.
上記目的を達成するため、本発明では、第2の金属体(4)のはんだ付け面(4a)における端部のうち中心(K)からの距離(L1)が長い部位(41)を、はんだ広がり防止溝(10)と重なり合う位置に配置し、当該端部のうち中心(K)からの距離(L2)が短い部位(42)を、はんだ広がり防止溝(10)の内周側に配置したことを特徴とする。 In order to achieve the above object, in the present invention, a portion (41) having a long distance (L1) from the center (K) among the ends of the soldering surface (4a) of the second metal body (4) is soldered. The part (42) having a short distance (L2) from the center (K) is arranged on the inner peripheral side of the solder spreading preventing groove (10), at a position overlapping with the spreading preventing groove (10). It is characterized by that.
それによれば、第2の金属体(4)のはんだ付け面(4a)の端部のうち当該はんだ付け面(4a)の中心(K)から遠い位置にある部位(41)にて、リフローしたはんだ(6)を、積極的にはんだ広がり防止溝(10)に流し込む構成としているため、第2の金属体(4)のはんだ付け面(4a)の端部の全体に渡って均一に、はんだ(6)が充填されやすくなり、第2の金属体(4)と第3の金属体(5)とのはんだ付け部にて巻き込みボイドの発生を極力防止することができる。 According to it, it reflowed in the part (41) in the position far from the center (K) of the said soldering surface (4a) among the edge parts of the soldering surface (4a) of the 2nd metal body (4). Since the solder (6) is actively poured into the solder spreading prevention groove (10), the solder is uniformly distributed over the entire end of the soldering surface (4a) of the second metal body (4). It becomes easy to fill (6), and the generation of entrainment voids can be prevented as much as possible at the soldering portion between the second metal body (4) and the third metal body (5).
ここで、第2の金属体(4)のはんだ付け面(4a)としては、端部のうち中心(K)からの距離(L1)が長い部位が角部(41)であり且つ中心(K)からの距離(L2)が短い部位が辺部(42)である多角形をなすものにできる(後述の図4、図11参照)。また、この多角形としては四角形とすることができる(後述の図4参照)。 Here, as a soldering surface (4a) of the second metal body (4), a portion having a long distance (L1) from the center (K) in the end portion is the corner portion (41) and the center (K ) To form a polygon whose side (42) is short (see FIGS. 4 and 11 described later). In addition, the polygon can be a rectangle (see FIG. 4 described later).
また、第3の金属体(5)のはんだ付け面(5c)のうちはんだ広がり防止溝(10)の内側に位置する部位には、第2の金属体(4)のはんだ付け面(4a)における端部のうち中心(K)からの距離(L1)が長い部位(41)と第2の金属体(4)のはんだ付け面(4a)の中心(K)とを結ぶ方向に沿って配置されるとともに、はんだ広がり防止溝(10)に連通する連通溝(11)を設けてもよい(後述の図6参照)。 In addition, the soldering surface (4a) of the second metal body (4) is disposed on a portion of the soldering surface (5c) of the third metal body (5) located inside the solder spreading prevention groove (10). Is disposed along the direction connecting the part (41) having a long distance (L1) from the center (K) and the center (K) of the soldering surface (4a) of the second metal body (4). In addition, a communication groove (11) communicating with the solder spreading prevention groove (10) may be provided (see FIG. 6 described later).
また、第3の金属体(5)のはんだ付け面(5c)のうちはんだ広がり防止溝(10)の内側に位置する部位には、第2の金属体(4)のはんだ付け面(4a)における端部のうち中心(K)からの距離(L1)が長い部位(41)と第2の金属体(4)のはんだ付け面(4a)の中心(K)とを結ぶ方向に沿って配置されるとともに、第3の金属体(5)のはんだ付け面(5c)よりもはんだ(6)の濡れ性に優れた表面処理部(12)が設けられていてもよい(後述の図7参照)。 In addition, the soldering surface (4a) of the second metal body (4) is disposed on a portion of the soldering surface (5c) of the third metal body (5) located inside the solder spreading prevention groove (10). Is disposed along the direction connecting the part (41) having a long distance (L1) from the center (K) and the center (K) of the soldering surface (4a) of the second metal body (4). In addition, a surface treatment portion (12) having better wettability of the solder (6) than the soldering surface (5c) of the third metal body (5) may be provided (see FIG. 7 described later). ).
それによれば、リフローしたはんだ(6)を、第2の金属体(4)のはんだ付け面(4a)の中心(K)側から当該中心(K)から遠い位置にある端部(41)まで、連通溝(11)や表面処理部(12)を介して、広がりやすくすることができる。 According to this, the reflowed solder (6) is moved from the center (K) side of the soldering surface (4a) of the second metal body (4) to the end (41) far from the center (K). It can be easily spread through the communication groove (11) and the surface treatment portion (12).
また、はんだ広がり防止溝(10)において、第2の金属体(4)のはんだ付け面(4a)における端部のうち中心(K)からの距離(L1)が長い部位(41)と重なり合う部位には、空気抜け用の切り欠き(13)を設けてもよい(後述の図8参照)。 Further, in the solder spreading prevention groove (10), a portion overlapping the portion (41) having a long distance (L1) from the center (K) among the end portions of the soldering surface (4a) of the second metal body (4). May be provided with a notch (13) for venting air (see FIG. 8 described later).
それによれば、第2の金属体(4)のはんだ付け面(4a)における端部のうち中心(K)からの距離(L1)が長い部位(41)にて発生する巻き込みボイドを、防止しやすい。 According to this, it is possible to prevent entrainment voids generated at the portion (41) having a long distance (L1) from the center (K) among the end portions of the soldering surface (4a) of the second metal body (4). Cheap.
また、はんだ広がり防止溝(10)は、円形の環状をなしていてもよい(後述の図9参照)。それによれば、第3の金属体(5)のはんだ付け面(5c)側にて、はんだ付け領域の中心からはんだ広がり防止溝(10)までの距離を、はんだ(6)が濡れ広がる全方向にて均一にできるため、好ましい。 Further, the solder spreading preventing groove (10) may have a circular ring shape (see FIG. 9 described later). According to this, on the soldering surface (5c) side of the third metal body (5), the distance from the center of the soldering region to the solder spreading prevention groove (10) is set in all directions so that the solder (6) spreads wet. Is preferable because it can be made uniform.
また、第2の金属体(4)における当該第2の金属体(4)のはんだ付け面(4a)の外側の部位に、余剰のはんだ(6)を吸収する段差(14)を設けるようにすれば(後述の図10参照)、余剰のはんだ(6)の溢れを防止でき、好ましい。 Further, a step (14) for absorbing excess solder (6) is provided in a portion of the second metal body (4) outside the soldering surface (4a) of the second metal body (4). If so (see FIG. 10 to be described later), it is possible to prevent overflow of excess solder (6), which is preferable.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図であり、図2は、図1中のA−A線に沿った概略断面図である。なお、図1は、図2の上視図であるが、この図1においては、半導体装置100におけるモールド樹脂7内の各部の平面配置構成をモールド樹脂7を透過して示している。この半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of a
図1、図2に示されるように、本半導体装置100は、第1の金属体3、半導体素子1、2、第2の金属体4、第3の金属体5を積層し、これら積層された部品1〜5の間がはんだ6を介して接続されてなる。
As shown in FIGS. 1 and 2, the
本実施形態では、半導体素子1、2は、平面的に配置された2個のものよりなる。たとえば、第1の半導体素子1はIGBT(絶縁ゲート型バイポーラトランジスタ)1であり、第2の半導体素子2は、FWD(フライホイールダイオード)2である。
In this embodiment, the
ここで、第1の金属体3と第3の金属体5とは、半導体素子1、2を挟むように対向して配置されているが、これら第1および第3の金属体3、5は、半導体素子1、2の電極および放熱部材として機能するものである。そして、これら第1および第3の金属体3、5において、互いに対向する面すなわち内面とは反対側の面である外面は、放熱面3a、5aとして構成されている。
Here, the
これら第1および第3の金属体3、5は、一般的なリードフレーム材料からなるもので、たとえば銅合金にニッケルメッキを施した板材により構成されている。そして、両半導体素子1、2の一面は、これらに共通の第1の金属体3の内面に対して、はんだ6によって電気的・熱的に接続されている。
The first and
また、両半導体素子1、2の他面と第3の金属体5との間に、第2の金属体4が介在しているが、この第2の金属体4は、両半導体素子1、2のそれぞれに対して、別個設けられている。この第2の金属体4は、電気導電性、熱伝導性に優れた四角形板状のもので、通常銅からなるが、モリブデンなどを用いてもよい。ここでは、第2の金属体4は銅からなる。
Further, the
そして、各半導体素子1、2の他面と各第2の金属体4とは、はんだ6を介して電気的・熱的に接続されている。さらに、各第2の金属体4は、これらに共通の第3の金属体5の内面5cに対して、はんだ6によって電気的・熱的に接続されている。こうして、各半導体素子1、2は他面側にて、はんだ6および第2の金属体4を介して、第3の金属体5に電気的・熱的に接続されている。
The other surfaces of the
ここで、各部を接続するはんだ6は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。
Here, the
そして、図1、図2に示されるように、本実施形態の半導体装置100においては、第1および第3の金属体3、5およびこれに挟み込まれた半導体素子1、2、第2の金属体4が、モールド樹脂7により封止されている。このモールド樹脂7はエポキシ系樹脂などからなり、型成形によって形成されたものである。
As shown in FIGS. 1 and 2, in the
また、図1に示されるように、第1および第3の金属体3、5のそれぞれにおいて放熱面3a、5aが、モールド樹脂7から露出している。これにより、本半導体装置100は、第1および第2の半導体素子1、2の両面のそれぞれにて、第1の金属体3、第3の金属体5を介した放熱が行われる両面放熱型の構成となっている。
Further, as shown in FIG. 1, the heat radiation surfaces 3 a and 5 a are exposed from the
また、第1および第3の金属体3、5は、はんだ6や第2の金属体4を介して、両半導体素子1、2の各面の図示しない電極に電気的に接続されている。
The first and
ここで、図1、図2に示されるように、半導体装置100においては、半導体素子1、2と電気的に接続された複数の端子3b、5b、8が設けられており、これら各端子3b、5b、8は、その一部がモールド樹脂7から露出するように、モールド樹脂7に封止されている。
Here, as shown in FIGS. 1 and 2, the
ここで、本実施形態では、第1の金属体3、第3の金属体5は、それぞれ、第1の半導体素子1としてのIGBT1のコレクタ側の電極および第2の半導体素子2としてのFWD2のカソード側の電極、IGBT1のエミッタ側の電極およびFWD2のアノード側の電極となるものである。
Here, in the present embodiment, the
そして、上記各端子のうちコレクタリード3bは、第1の金属体3と一体に成形されたものであり、第1の金属体3の端面からモールド樹脂7の外側に突出して露出している。また、エミッタリード5bは、第2の金属体5と一体に成形されたものであり、第2の金属体5の端面からモールド樹脂7の外側に突出して露出している。
Of the above terminals, the
また、図1、図2に示されるように、上記各端子のうち第1および第3の金属体3、5とは別体のリードフレームからなる端子8は、モールド樹脂7の内部にて、IGBT1の周囲に設けられている制御端子8である。
As shown in FIGS. 1 and 2, among the above terminals, the terminal 8 formed of a lead frame separate from the first and
この制御端子8は、IGBT1のゲート端子や各種の検査用端子などとして構成されるものである。そして、IGBT1は、ボンディングワイヤ9を介して、制御端子8と電気的に接続されている。
The control terminal 8 is configured as a gate terminal of the
このような構成において、第3の金属体5と半導体素子1、2との間に介在する第2の金属体4は、このIGBT1と制御端子8とのワイヤボンディングを行うにあたって、ワイヤ9の高さを維持するために、IGBT1のワイヤボンディング面と第3の金属体5との間の高さを確保している。
In such a configuration, the
ここで、本半導体装置100における第2の金属体4と第3の金属体5とのはんだ付け部について、さらに詳しく述べる。
Here, the soldering portion between the
図1、図2に示されるように、互いに対向する第2の金属体4の面4aと第3の金属体5の内面5c、すなわち、互いに対向してはんだ付けされる第2の金属体4のはんだ付け面4aと第3の金属体5のはんだ付け面5cとでは、第3の金属体5のはんだ付け面5cの方が大きい。
As shown in FIGS. 1 and 2, the
そして、図2に示されるように、第3の金属体5のはんだ付け面5cのうちはんだ6が設置される領域の外周には、はんだ広がり防止溝10が設けられている。このはんだ広がり防止溝10は、第2の金属体4と第3の金属体5とのはんだ付け時において、余剰のはんだ6の広がりを防止するための溝であり、プレス加工やエッチング加工などにより形成される。
And as FIG. 2 shows, the solder spreading | diffusion prevention groove |
具体的には、はんだ付け時において、はんだ6は、はんだ広がり防止溝10の内周部に設置され、リフロー時にそこから濡れ広がろうとするのを、はんだ広がり防止溝10により防止される。そのため、はんだ広がり防止溝10の外側に、はんだ6が広がらないようになっている。
Specifically, during soldering, the
図3は、第3の金属体5のはんだ付け面5cの平面構成を示す図であり、はんだ広がり防止溝10の平面形状を示す図である。図3に示されるように、2個設けられている第2の金属体4に対応して、第3の金属体5のはんだ付け面5cにおいて、はんだ広がり防止溝10も2個設けられている。
FIG. 3 is a diagram illustrating a planar configuration of the
また、図4は、本半導体装置100における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す図であり、(a)は平面図、(b)は(a)のB−B断面図である。
FIG. 4 is a view showing the assembled state of the
なお、図4(a)では、第2の金属体4のはんだ付け面4aの外形を破線で示し、これに重なる第3の金属体5のはんだ付け面5cの面構成を実線で示しているが、このような表示は、後述の図6〜図9、図11も同様である。また、この図4(a)には第2の金属体4のはんだ付け面4aの中心Kが黒丸にて示されているが、この中心Kはあくまで仮想点であり、幾何学上の中心である。
In FIG. 4A, the outer shape of the
図4に示されるように、第2の金属体4のはんだ付け面4aは、当該はんだ付け面4aの中心Kから端部までの距離L1、L2が部分的に異なるものである。つまり、第2の金属体4のはんだ付け面4aは、面の中心から端部までの距離が端部全体で同一である円形の面ではなく、この円形以外の形状を有する面である。
As shown in FIG. 4, the
ここでは、第2の金属体4のはんだ付け面4aは四角形であり、4つの角部41が端部のうち中心Kからの距離L1が長い部位であり、4つの辺部42が中心Kからの距離L2が短い部位となっている。
Here, the
また、図3、図4に示されるように、はんだ広がり防止溝10も略四角形の環状をなしている。ここで、図4に示されるように、第2の金属体4と第3の金属体5との組み付け状態においては、第2の金属体4のはんだ付け面4aを構成する四角形と、はんだ広がり防止溝10を構成する四角形とが、略90°ずれて重なった形となっている。
As shown in FIGS. 3 and 4, the solder spreading
それにより、本実施形態では、第2の金属体4のはんだ付け面4aの角部41が、はんだ広がり防止溝10の辺部に重なりあう位置に配置されるとともに、第2の金属体4のはんだ付け面4aの辺部42は、はんだ広がり防止溝10とは重ならずに当該溝10の内周側に位置した状態となっている。
Thereby, in this embodiment, while the corner |
なお、第2の金属体4のはんだ付け面4aの角部41が、はんだ広がり防止溝10の辺部に重なり合う位置にあるとは、図4に示されるように、第2および第3の金属体4、5の積層方向からみたとき、当該角部41が、はんだ広がり防止溝10の外側にはみ出すことなく当該溝10の幅の範囲に位置することである。
It should be noted that the fact that the
そして、本実施形態では、第2の金属体4と第3の金属体5との組み付け状態を、この図4に示されるようなものとすることにより、これら両金属体4、5の間において第2の金属体4のはんだ付け面4aの全体に渡って、巻き込みボイドを生じることなく、はんだ6が充填されている。
In the present embodiment, the assembled state of the
このような半導体装置100の製造方法について、図5を参照して述べる。図5は、本製造方法を示す工程図である。まず、第1の金属体3の内面の上に、はんだ泊を介して、半導体素子1、2を搭載する。そして、この半導体素子1、2の上に、はんだ泊を介して、第2の金属体4を搭載する。
A method for manufacturing such a
そして、このようにして各部1〜4がはんだ箔を介して積層されたワークにおいて、はんだ泊をリフローさせることにより各部1〜4をはんだ付けする。そして、上記制御端子8となるリードフレームとIGBT1との間でワイヤボンディングを行い、上記ワイヤ9による結線を行う。
And in the workpiece | work which laminated | stacked each part 1-4 via the solder foil in this way, each part 1-4 is soldered by reflowing a soldering bed. Then, wire bonding is performed between the lead frame serving as the control terminal 8 and the
なお、このワイヤボンディングは、第2の金属体4を積層する前のIGBT1において、IGBT1と第1の金属体3とをはんだ付けした状態で行い、続いて、第2の金属体4の積層を行ってもよい。こうして、制御端子8と接続されたワークができあがる。
The wire bonding is performed in a state where the
そして、図5(a)に示されるように、このワークにおいて第2の金属体4のはんだ付け面4aに対して、はんだ6を用いて迎えはんだを行っておき、第2の金属体4のはんだ付け面4aを下方に向けて、第3の金属体5のはんだ付け面5cの上に搭載する。
Then, as shown in FIG. 5A, soldering is performed on the
こうして、上記ワークを搭載した後、図5(b)に示されるように、はんだリフローを行うととともに、このワークに荷重を加えて第3の金属体5に押しつけ、半導体装置100における高さを所定の高さとなるようにする。この場合、たとえば、図6(b)に示されるように、高さ調整治具200を用いて所定高さを実現する。
Thus, after mounting the workpiece, as shown in FIG. 5B, solder reflow is performed, and a load is applied to the workpiece and pressed against the
このとき、第2の金属体4と第3の金属体5との間に介在する余剰のはんだ6は、ワークに加わる荷重によって、はんだ広がり防止溝10へ向かって押される。そのとき、余剰のはんだ5は、はんだ広がり防止溝10に収納されることで当該溝10よりも外側には広がらない。
At this time, the
こうして、第2の金属体4と第3の金属体5とがはんだ付けされ、その後は、トランスファーモールド法などによってモールド樹脂7による封止を行うことにより、本実施形態の半導体装置100ができあがる。
In this way, the
ところで、本実施形態では、四角形をなす第2の金属体4のはんだ付け面4aにおける端部のうち、当該はんだ付け面4aの中心Kからの距離L1が長い部位である角部41が、はんだ広がり防止溝10と重なり合うとともに、当該はんだ付け面4aの中心Kからの距離L2が短い部位である辺部42が、はんだ広がり防止溝10とは重ならずに当該溝10の内周側に位置するように、第2の金属体4と第3の金属体5とが、はんだ6を介して積層されている。
By the way, in this embodiment, the corner |
従来では、上記図12に示したように、第2の金属体4のはんだ付け面4aの全体が、環状のはんだ広がり防止溝10の内周に位置しており、それがゆえに、中心からの距離の短い部位の方が、当該距離の長い部位よりも先に、はんだ広がり防止溝10にはんだ6が流れ込み、これが、巻き込みボイドの要因となっていた。
Conventionally, as shown in FIG. 12 above, the
それに対して、本実施形態では、第2の金属体4のはんだ付け面4aの端部のうち中心Kから遠い位置にある角部41を、はんだ広がり防止溝10に重ね、近い位置にある辺部42を当該溝10に重ねないようにしている。それにより、角部42にて、リフローしたはんだ6を、積極的に、はんだ広がり防止溝10に流し込む構成としている。
On the other hand, in the present embodiment, the
そのため、第2の金属体4と第3の金属体5とのはんだ付けにおいて、従来よりも、第2の金属体4のはんだ付け面4aの端部の全体に渡って均一に、はんだ6が充填されやすくなり、これら両金属体4、5のはんだ付け部にて巻き込みボイドを極力防止することができる。
Therefore, in the soldering of the
なお、上記図4に示されるように、第2の金属体4のはんだ付け面4aの辺部42のうち角部41の近傍に位置する部分が、はんだ広がり防止溝10に重なり合っているが、本実施形態では、辺部42のすべてが溝10の内周側に位置する必要はない。つまり、上記した本実施形態の作用効果からわかるように、第2の金属体4のはんだ付け面4aのうちはんだ広がり防止溝10に重なり合う部分よりも、溝10の内周側に位置する部分の方が、当該はんだ付け面4aの中心Kからの距離が短いものであればよい。
As shown in FIG. 4 above, the portion located in the vicinity of the
(第2実施形態)
図6は、本発明の第2実施形態に係る半導体装置の要部を示す図であり、同半導体装置における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す図である。ここで、(a)は平面図、(b)は(a)のC−C断面図である。なお、この図6に示されていない部分については、本実施形態の半導体装置は上記第1実施形態のものと同様である。
(Second Embodiment)
FIG. 6 is a view showing the main part of the semiconductor device according to the second embodiment of the present invention. The assembled state of the
本実施形態では、図6に示されるように、第3の金属体5のはんだ付け面5cのうちはんだ広がり防止溝10の内側に位置する部位に、連通溝11を設けている。この連通溝11は、はんだ広がり防止溝10と同様にプレス加工やエッチング加工などにより形成することができる。
In the present embodiment, as shown in FIG. 6, the
この連通溝11は、第3の金属体5のはんだ付け面5cのうちはんだ広がり防止溝10の内側に位置する部位において、第2の金属体4のはんだ付け面4aにおける中心Kと角部41とを結ぶ方向に沿って配置されている。そして、連通溝11の端部が、はんだ広がり防止溝10に連通している。
The
ここでは、連通溝11は、四角形環状のはんだ広がり防止溝10の内周において当該溝10の対向する辺部を結ぶ十字形状に形成されている(図6(a)参照)。そして、この連通溝11は、第2の金属体4と第3の金属体5とのはんだ付けにおいて、第2の金属体4のはんだ付け面4aの中心Kから角部41へ、はんだ6を導くためのものである。
Here, the
本実施形態によれば、これら第2および第3の金属体4、5のはんだ付け工程において、リフローしたはんだ6を、第2の金属体4のはんだ付け面4aの中心K側から当該中心Kから遠い位置にある角部41まで、連通溝11を介して、広がりやすくなる。つまり、連通溝11が無い場合に比べて、上記した巻き込みボイドを防止するという点で有利なものとなる。
According to the present embodiment, in the soldering process of the second and
(第3実施形態)
図7は、本発明の第3実施形態に係る半導体装置の要部を示す図であり、同半導体装置における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す図である。ここで、(a)は平面図、(b)は(a)のD−D断面図である。なお、この図7に示されていない部分については、本実施形態の半導体装置も、上記第1実施形態のものと同様である。
(Third embodiment)
FIG. 7 is a view showing the main part of the semiconductor device according to the third embodiment of the present invention. The assembled state of the
本実施形態では、図7に示されるように、第3の金属体5のはんだ付け面5cのうちはんだ広がり防止溝10の内側に位置する部位に、表面処理部12を設けている。この表面処理部12は、第3の金属体5のはんだ付け面5cよりもはんだ6の濡れ性に優れた表面処理が施された部分である。
In the present embodiment, as shown in FIG. 7, the
具体的に、このような表面処理部12としては、たとえば電気メッキや無電解メッキなどにより形成されたAuメッキ膜、粗化Niメッキ膜などのメッキ膜や、あるいは、第3の金属体5のはんだ付け面5cをサンドブラストやエッチングなどにより粗化した面として構成される。
Specifically, as such a
この表面処理部12は、第3の金属体5のはんだ付け面5cのうちはんだ広がり防止溝10の内側に位置する部位において、第2の金属体4のはんだ付け面4aにおける中心Kと角部41とを結ぶ方向に沿って配置されている。
The
ここでは、表面処理部12は、四角形環状のはんだ広がり防止溝10の内周において当該溝10の対向する辺部を結ぶ十字形状に形成されている(図7(a)参照)。そして、この表面処理部12は、上記連通溝11と同様に、第2の金属体4と第3の金属体5とのはんだ付けにおいて、第2の金属体4のはんだ付け面4aの中心Kから角部41へ、はんだ6を導く機能を有する。
Here, the
本実施形態によれば、これら第2および第3の金属体4、5のはんだ付け工程において、リフローしたはんだ6を、第2の金属体4のはんだ付け面4aの中心K側から当該中心Kから遠い位置にある角部41まで、表面処理部12が存在する分、広がりやすくなる。そのため、本実施形態においても、上記第2実施形態と同様に、上記した巻き込みボイドの防止の点で有利である。
According to the present embodiment, in the soldering process of the second and
(第4実施形態)
図8は、本発明の第4実施形態に係る半導体装置の要部を示す図であり、同半導体装置における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す図である。ここで、(a)は平面図、(b)は(a)のE−E断面図である。なお、この図8に示されていない部分については、本実施形態の半導体装置も、上記第1実施形態のものと同様である。
(Fourth embodiment)
FIG. 8 is a view showing the main part of the semiconductor device according to the fourth embodiment of the present invention. The assembled state of the
本実施形態では、図8に示されるように、はんだ広がり防止溝10において、第2の金属体4のはんだ付け面4aにおける角部41と重なり合う部位に、空気抜け用の切り欠き13を設けている。
In the present embodiment, as shown in FIG. 8, in the solder spreading
それによれば、第2の金属体4のはんだ付け面4aにおける端部のうち中心Kからの距離L1が長い部位である角部41にて、上記した巻き込みボイドが発生しようとしても、この切り欠き13から空気が抜けるため、当該ボイドの発生が抑制される。そして、このような切り欠き13を有する本実施形態のはんだ広がり防止溝10の構成は、上記した各実施形態に適用が可能である。
According to this, even if the above-described entrainment void is generated at the
(第5実施形態)
図9は、本発明の第5実施形態に係る半導体装置の要部を示す図であり、同半導体装置における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す平面図である。なお、この図9に示されていない部分については、本実施形態の半導体装置も、上記第1実施形態のものと同様である。
(Fifth embodiment)
FIG. 9 is a view showing the main part of the semiconductor device according to the fifth embodiment of the present invention. The assembled state of the
上記各実施形態では、はんだ広がり防止溝10は、四角形環状のものであったが、本実施形態では、図9に示されるように、円形環状のはんだ広がり防止溝10としている。それによれば、第3の金属体5のはんだ付け面5c側にて、はんだ付け領域の中心からはんだ広がり防止溝10までの距離を、はんだ6が濡れ広がる全方向にて均一にすることができる。
In each of the embodiments described above, the solder spreading
なお、上記実施形態に示した連通溝11や表面処理部12、さらには切り欠き13を有する構成は、第2の金属体4のはんだ付け面4aを基準として、第3の金属体5のはんだ付け面5c側に配置するものであるため、本実施形態のような円形のはんだ広がり防止溝10の場合にも、適用が可能である。つまり、上記した各実施形態において、はんだ広がり防止溝10の形状を円形にしてもよい。
The configuration having the
(第6実施形態)
図10は、本発明の第6実施形態に係る半導体装置の要部を示す図であり、同半導体装置における第2の金属体4と第3の金属体5との組み付け状態を、はんだ6を省略した形で示す断面図である。なお、この図10に示されていない部分については、本実施形態の半導体装置も、上記第1実施形態のものと同様である。
(Sixth embodiment)
FIG. 10 is a diagram showing the main part of the semiconductor device according to the sixth embodiment of the present invention. The assembled state of the
本実施形態では、図10に示されるように、第2の金属体4における当該第2の金属体4のはんだ付け面4aの外側の部位に、段差14を設けている。そして、この段差14により形成された空間に、第2および第3の金属体4、5のはんだ付け時における余剰のはんだ6を吸収するようにしたものである。
In the present embodiment, as shown in FIG. 10, a
この段差14は、図10に示されるように、第2の金属体4の厚さ方向に2段設けたものでもよいし、1段でもよいし、3段以上でもよい。また、この段差14は、第2の金属体4における当該第2の金属体4のはんだ付け面4aの外側の全周に設けられていてもよいし、部分的に設けられていてもよい。
As shown in FIG. 10, the
本実施形態によれば、余剰のはんだ6がはんだ広がり防止溝10から溢れることが起こっても、段差14により形成された空間により吸収されて、それ以上の濡れ広がりを防止することができる。また、本実施形態のような段差14を有する構成は、上記した各実施形態に適用が可能である。
According to the present embodiment, even if
(他の実施形態)
なお、上記各実施形態における第2の金属体4のはんだ付け面4aは、端部のうち中心からの距離が長い部位が角部であり且つ中心からの距離が短い部位が辺部である多角形をなすものであれば、上記した四角形に限定されるものではなく、それ以外にも、たとえば三角形、五角形、六角形などであってもよい。ここで、多角形の角部とは、上記図4などにも示されているように、当該多角形を維持する範囲内で多少丸められたり、面取りが施されたりしていてもよい。
(Other embodiments)
In addition, in the
また、上記各実施形態における第2の金属体4のはんだ付け面4aとしては、上記した多角形以外にも、当該はんだ付け面4aの中心から当該はんだ付け面4aの端部までの距離が部分的に異なるものであればよく、たとえば、楕円形、その他の不定形などであってもよい。
Further, as the
ここで、第2の金属体4のはんだ付け面4aとして、三角形、五角形、楕円形の例をそれぞれ、図11(a)、(b)、(c)に示しておく。図11(a)、(b)では、中心からの距離が長い角部41がはんだ広がり防止溝10と重なり合っており、中心からの距離が短い辺部42は、当該溝10の内側に位置している。また、図11(c)に示される楕円形の場合、長径方向の端部41が当該溝10と重なり、短径方向の端部42は当該溝10の内側に位置している。
Here, as the
要するに、第2の金属体のはんだ付け面における端部のうち当該はんだ付け面の中心からの距離が長い部位を、はんだ広がり防止溝と重なり合う位置に配置し、当該端部のうちはんだ広がり防止溝と重なる部位よりも当該中心からの距離が短い部位を、はんだ広がり防止溝の内周側に配置すればよい。 In short, a portion of the end portion of the soldering surface of the second metal body having a long distance from the center of the soldering surface is arranged at a position overlapping the solder spreading prevention groove, and the solder spreading prevention groove of the end portion is arranged. What is necessary is just to arrange | position the site | part whose distance from the said center is shorter than the site | part which overlaps with the inner peripheral side of a solder spreading prevention groove | channel.
また、上記各図に示されるはんだ広がり防止溝10は、一実施形態を示すものであり、その寸法や形状は、上記の図示例に限定されるものではない。また、上記実施形態では、はんだ広がり防止溝10は断面矩形の溝形状であったが、たとえば、V溝やU溝などであってもよい。
Moreover, the solder spreading prevention groove |
また、半導体装置においては、第1および第3の金属体3、5に挟まれる半導体素子としては、これら一対の金属板3、5を電極として用いることが可能なものであれば、上記したIGBT1やFWD2でなくてもよい。
In the semiconductor device, as the semiconductor element sandwiched between the first and
また、半導体素子は1個でもよいし、3個以上でもよい。そして、3個以上の半導体素子が存在する場合は、上記した2個の例と同様に、それに対応して第2の金属体4、はんだ広がり防止溝10も、半導体素子と同数設ければよい。
Further, the number of semiconductor elements may be one, or three or more. When there are three or more semiconductor elements, the same number of
1、2…半導体素子、3…第1の金属体、
4…第2の金属体、4a…第2の金属体のはんだ付け面、
5…第3の金属体、5c…第3の金属体のはんだ付け面、
6…はんだ、10…はんだ広がり防止溝、
41…第2の金属体のはんだ付け面における端部のうち中心からの距離が長い部位としての角部、
42…第2の金属体のはんだ付け面における端部のうち中心からの距離が短い部位としての辺部、
K…第2の金属体のはんだ付け面の中心。
1, 2 ... Semiconductor element, 3 ... First metal body,
4 ... 2nd metal body, 4a ... Soldering surface of 2nd metal body,
5 ... 3rd metal body, 5c ... Soldering surface of 3rd metal body,
6 ... solder, 10 ... solder spreading prevention groove,
41 ... Corner portion as a portion having a long distance from the center among the end portions of the soldering surface of the second metal body,
42 ... the side part as a site | part with a short distance from a center among the edge parts in the soldering surface of a 2nd metal body,
K: Center of the soldering surface of the second metal body.
Claims (8)
互いに対向する前記第2の金属体(4)のはんだ付け面(4a)と前記第3の金属体(5)のはんだ付け面(5c)とでは、前記第3の金属体(5)のはんだ付け面(5c)の方が大きく、
前記第3の金属体(5)の前記はんだ付け面(5c)のうち前記はんだ(6)が設置される領域の外周には、前記はんだ(6)の広がりを防止するための環状の溝であるはんだ広がり防止溝(10)が設けられており、
前記第2の金属体(4)のはんだ付け面(4a)は、当該第2の金属体(4)のはんだ付け面(4a)の中心(K)から端部までの距離(L1、L2)が部分的に異なるものであり、
前記第2の金属体(4)のはんだ付け面(4a)における前記端部のうち前記中心(K)からの距離(L1)が長い部位(41)は、前記はんだ広がり防止溝(10)と重なり合う位置に配置され、前記中心(K)からの距離(L2)が短い部位(42)は、前記はんだ広がり防止溝(10)の内周側に配置されていることを特徴とする半導体装置。 The first metal body (3), the semiconductor element (1,2), the second metal body (4), and the third metal body (5) are laminated in order, and the laminated parts (1 to 5) In a semiconductor device in which the gap is connected via solder (6),
The soldering surface (4a) of the second metal body (4) and the soldering surface (5c) of the third metal body (5) facing each other are soldered to the third metal body (5). The attachment surface (5c) is larger,
An annular groove for preventing the spread of the solder (6) is formed on the outer periphery of the area where the solder (6) is installed in the soldering surface (5c) of the third metal body (5). A certain solder spreading prevention groove (10) is provided,
The soldering surface (4a) of the second metal body (4) is a distance (L1, L2) from the center (K) to the end of the soldering surface (4a) of the second metal body (4). Are partially different,
Of the end portion of the soldering surface (4a) of the second metal body (4), a portion (41) having a long distance (L1) from the center (K) is formed with the solder spreading prevention groove (10). The semiconductor device is characterized in that the portion (42) which is disposed at the overlapping position and has a short distance (L2) from the center (K) is disposed on the inner peripheral side of the solder spreading preventing groove (10).
前記第2の金属体(4)のはんだ付け面(4a)における前記端部のうち前記中心(K)からの距離(L1)が長い部位(41)と前記第2の金属体(4)のはんだ付け面(4a)の前記中心(K)とを結ぶ方向に沿って配置され、前記はんだ広がり防止溝(10)に連通する連通溝(11)が設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 Of the soldering surface (5c) of the third metal body (5), the portion located inside the solder spreading prevention groove (10),
Of the end portion of the soldering surface (4a) of the second metal body (4), the portion (41) having a long distance (L1) from the center (K) and the second metal body (4) A communication groove (11) is provided along a direction connecting the center (K) of the soldering surface (4a) and communicates with the solder spreading prevention groove (10). The semiconductor device according to any one of 1 to 3.
前記第2の金属体(4)のはんだ付け面(4a)における前記端部のうち前記中心(K)からの距離(L1)が長い部位(41)と前記第2の金属体(4)のはんだ付け面(4a)の前記中心(K)とを結ぶ方向に沿って配置され、前記第3の金属体(5)のはんだ付け面(5c)よりも前記はんだ(6)の濡れ性に優れた表面処理部(12)が設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 Of the soldering surface (5c) of the third metal body (5), the portion located inside the solder spreading prevention groove (10),
Of the end portion of the soldering surface (4a) of the second metal body (4), the portion (41) having a long distance (L1) from the center (K) and the second metal body (4) It is arranged along the direction connecting the center (K) of the soldering surface (4a), and has better wettability of the solder (6) than the soldering surface (5c) of the third metal body (5). 4. The semiconductor device according to claim 1, further comprising a surface treatment unit (12).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356799A JP4893303B2 (en) | 2006-12-29 | 2006-12-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356799A JP4893303B2 (en) | 2006-12-29 | 2006-12-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166626A JP2008166626A (en) | 2008-07-17 |
JP4893303B2 true JP4893303B2 (en) | 2012-03-07 |
Family
ID=39695682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356799A Expired - Fee Related JP4893303B2 (en) | 2006-12-29 | 2006-12-29 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4893303B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5544767B2 (en) * | 2009-06-17 | 2014-07-09 | トヨタ自動車株式会社 | Semiconductor device |
JP5651430B2 (en) * | 2010-10-29 | 2015-01-14 | 新電元工業株式会社 | Electronic component mounting method |
US9437520B2 (en) | 2013-03-13 | 2016-09-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed |
JP6228490B2 (en) * | 2014-03-04 | 2017-11-08 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6294110B2 (en) * | 2014-03-10 | 2018-03-14 | トヨタ自動車株式会社 | Semiconductor device |
JP6295768B2 (en) * | 2014-03-26 | 2018-03-20 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP6350364B2 (en) * | 2015-04-01 | 2018-07-04 | 株式会社デンソー | Connection structure |
JP6394489B2 (en) * | 2015-05-11 | 2018-09-26 | 株式会社デンソー | Semiconductor device |
JP6610590B2 (en) * | 2017-03-21 | 2019-11-27 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP7106891B2 (en) * | 2018-03-06 | 2022-07-27 | 株式会社デンソー | semiconductor equipment |
DE112019007709T5 (en) | 2019-09-13 | 2022-05-25 | Denso Corporation | SEMICONDUCTOR DEVICE |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6138193Y2 (en) * | 1980-09-25 | 1986-11-05 | ||
JPH0316350A (en) * | 1989-06-13 | 1991-01-24 | Matsushita Electric Ind Co Ltd | Communication controller |
JP3807354B2 (en) * | 2001-08-06 | 2006-08-09 | 株式会社デンソー | Semiconductor device |
JP2005136018A (en) * | 2003-10-29 | 2005-05-26 | Denso Corp | Semiconductor device |
JP2005136332A (en) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | Semiconductor device |
-
2006
- 2006-12-29 JP JP2006356799A patent/JP4893303B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008166626A (en) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4893303B2 (en) | Semiconductor device | |
JP4702196B2 (en) | Semiconductor device | |
JP5241177B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2013123016A (en) | Semiconductor device | |
JP6610590B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4840165B2 (en) | Semiconductor device | |
JP5525024B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5732880B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5971310B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6314433B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4888085B2 (en) | Manufacturing method of semiconductor device | |
JP5869285B2 (en) | Semiconductor device | |
JP6054345B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4952556B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5826234B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4765918B2 (en) | Manufacturing method of semiconductor device | |
JP2016181607A (en) | Semiconductor device and manufacturing method of the same | |
JP2016092261A (en) | Electronic controller and method of manufacturing the same | |
JP5056105B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6311568B2 (en) | Electronic equipment | |
JP5381401B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2017188528A (en) | Semiconductor device | |
JP4946959B2 (en) | Manufacturing method of semiconductor device | |
JP2021022709A (en) | Semiconductor device | |
JP4952555B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4893303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |