JP2005136332A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005136332A
JP2005136332A JP2003372900A JP2003372900A JP2005136332A JP 2005136332 A JP2005136332 A JP 2005136332A JP 2003372900 A JP2003372900 A JP 2003372900A JP 2003372900 A JP2003372900 A JP 2003372900A JP 2005136332 A JP2005136332 A JP 2005136332A
Authority
JP
Japan
Prior art keywords
lead member
semiconductor device
lead
spacer
member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003372900A
Other languages
Japanese (ja)
Inventor
Hiromichi Kuno
Shinichi Matsumoto
Takashi Torii
裕道 久野
真一 松本
孝史 鳥井
Original Assignee
Toyota Motor Corp
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, トヨタ自動車株式会社 filed Critical Toyota Motor Corp
Priority to JP2003372900A priority Critical patent/JP2005136332A/en
Publication of JP2005136332A publication Critical patent/JP2005136332A/en
Application status is Pending legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is molded with a resin and has substantially an even thickness. <P>SOLUTION: The semiconductor device 10 comprises lead members 1, 2, an IGBT 3, a diode 4, spacers 5-8, a signal terminal 9, wire 11, and a molded resin 12. The leads 1, 2 sandwich therebetween the IGBT 3, the diode 4 and the spacers 5, 6 through solders 13-15. The spacers 7, 8 are provided between the lead members 1, 2 to define the distance between the lead member 1 and the lead member 2. The spacers 7, 8 are made of an epoxy resin. One end of the signal terminal 9 is disposed between the lead member 1 and the lead member 2. The wire 11 connects the gate of the IGBT 3 to the signal terminal 9. The molded resin 12 is made of an epoxy resin and molds the lead members 1, 2, IGBT 3, diode 4, spacers 5-8, signal terminal 9 and wire 11. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、半導体素子を樹脂によってモールドした半導体装置に関するものである。 The present invention, a semiconductor device to a semiconductor device which is molded with resin.

従来の半導体装置は、第1および第2のリード部材と、第1および第2の半導体素子と、第1および第2のヒートシンクと、第1および第2の半田部材と、モールド樹脂とを備える。 Conventional semiconductor device includes a first and second lead members, and the first and second semiconductor device, the first and second heat sinks, the first and second solder member, and a molding resin .

第1および第2の半導体素子は、第1の半田部材によって第1のリード部材に接合される。 First and second semiconductor element is bonded to the first lead member by the first solder member. 第1および第2のヒートシンクは、第1の半田部材によってそれぞれ第1および第2の半導体素子に接合される。 First and second heat sink is bonded to the first and second semiconductor devices respectively by the first solder member. そして、第2のリード部材は、第2の半田部材によって第1および第2のヒートシンクに接合される。 The second lead member is joined by a second solder member to the first and second heat sinks.

従来の半導体装置は、次の製造工程によって作製される。 Conventional semiconductor device is manufactured by the following manufacturing process. まず、第1および第2の半導体素子が第1の半田部材によって第1のリード部材の一面に接合され、第1および第2のヒートシンクが第1の半田部材によってそれぞれ第1および第2の半導体素子に接合される。 First, the first and second semiconductor element is bonded to one surface of the first lead member by the first solder member, first and second heatsink first solder member by the first and second semiconductor respectively It is joined to the element. その後、一面を上側にして第2のリード部材を冶具上に搭載し、第2のリード部材の一面の所望の部位に、第2の半田部材を配設する。 Thereafter, the second lead member was mounted on a jig with the one side on the upper side, to a desired site of the one surface of the second lead member, disposing a second solder member.

そして、第1のリード部材と第2のリード部材との間の平行度を調整するためのスペーサを冶具上に配設し、第1の半導体素子、第2の半導体素子、第1のヒートシンクおよび第2のヒートシンクが第1の半田部材によって接合された第1のリード部材を第1および第2のヒートシンクを下側にして第2のリード部材の一面上に搭載する。 Then, a spacer for adjusting the parallelism between the first lead member and the second lead member is arranged on the jig, the first semiconductor device, the second semiconductor device, the first heat sink and a second heat sink is mounted on the surface of the first the first lead member joined by solder members the first and second heat sinks in the lower second lead member. この状態において、第1および第2のヒートシンクは、第2の半田部材に接し、第2のリード部材は、スペーサと離れている。 In this state, the first and second heat sink is in contact with the second solder member, the second lead member are spaced apart and spacers. また、第1のリード部材の第1および第2の半導体素子が接合された面と反対側の面には、重りが載せられている。 Further, the surface opposite to the first and second semiconductor element is bonded surface of the first lead member, the weight is placed.

その後、加熱炉等で全体的に過熱し、第2の半田部材のみをリフローさせる。 Then, overall overheating in the heating furnace or the like, to reflow the only the second solder member. そうすると、第1のリード部材等は、重りによって加圧され、第2の半田部材が押しつぶされる。 Then, like the first lead member is pressurized by the weight, a second solder member is crushed. その結果、第1のリード部材等は、スペーサの高さまで押し下げられる。 As a result, like the first lead member is pressed down to the height of the spacer. これにより、第1のリード部材と第2のリード部材との間の平行度が調整される。 Accordingly, parallelism between the first lead member and the second lead member is adjusted.

そして、外部リードとのワイヤボンディングおよび樹脂モールド等を行ない、半導体装置が完成する(特許文献1)。 Then, performs wire bonding and resin molding or the like with an external lead, the semiconductor device is completed (Patent Document 1).
特開2001−274177号公報 JP 2001-274177 JP

しかし、従来の半導体装置は、1対のリード部材の一方のリード部材と、冶具との間にスペーサを設置し、1対のリード部材によって半導体素子を挟み込んで半導体装置を作製するため、作製した半導体装置の厚さの精度が悪いという問題がある。 However, the conventional semiconductor device, and one of the lead member of a pair of lead members, the spacer is placed between the jigs, to produce a semiconductor device by sandwiching the semiconductor element by a pair of lead members were prepared the thickness of the accuracy of the semiconductor device is poor.

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、樹脂モールドされ、ほぼ均一な厚さを有する半導体装置を提供することである。 Accordingly, the present invention has been made to solve such problems, its object is a resin molded, is to provide a semiconductor device having a substantially uniform thickness.

この発明によれば、半導体装置は、半導体素子と、1対のリード部材と、スペーサと、モールド樹脂とを備える。 According to the present invention, a semiconductor device includes a semiconductor element, a pair of lead members, and a spacer, and a mold resin. 1対のリード部材はは、半田部材を介して半導体素子を挟む。 A pair of lead members are sandwiching the semiconductor element through the solder member. スペーサは、1対のリード部材間に設けられ、1対のリード部材間の間隔を規定する。 The spacer is provided between a pair of lead members, defining a spacing between a pair of lead members. モールド樹脂は、半導体素子、1対のリード部材およびスペーサをモールドする。 Molding resin, the semiconductor device, molding the pair lead members and spacers.

好ましくは、スペーサは、絶縁体である。 Preferably, the spacer is an insulator.

好ましくは、スペーサは、モールド樹脂と同じ材質からなる。 Preferably, the spacer is made of the same material as the molding resin.

好ましくは、1対のリード部材の少なくとも一方のリード部材は、半導体素子側の一主面に半田部材のはみ出し分を吸収する凹部を有する。 Preferably, at least one of the lead member of a pair of lead members has a recess for absorbing the protruding portion of the solder member on a main surface of the semiconductor element side.

好ましくは、スペーサは、1対のリード部材の少なくとも一方のリード部材と嵌合している。 Preferably, the spacer is fitted with at least one of the lead member of a pair of lead members.

好ましくは、スペーサは、1対のリード部材の一方のリード部材と一体的に成形されている。 Preferably, the spacers are formed integrally with one of the lead member of a pair of lead members. そして、半導体装置は、スペーサと1対のリード部材の他方のリード部材との間に設けられた絶縁体をさらに備える。 The semiconductor device further comprises an insulator provided between the other lead member of the spacer and a pair of lead members.

好ましくは、半導体素子は、スイッチング素子と、スイッチング素子に逆並列に接続されたダイオードとからなる。 Preferably, the semiconductor device is composed of a switching element, and antiparallel connected diodes to the switching element.

好ましくは、半導体素子は、MOSトランジスタからなる。 Preferably, the semiconductor device is a MOS transistor.

この発明による半導体装置は、半導体素子を挟む1対のリード部材と、1対のリード部材間に設けられ、1対のリード部材の間隔を規定するスペーサとを備えるので、1対のリード部材の間隔は、スペーサによって決定される。 The semiconductor device according to the present invention, a pair of lead members that sandwich the semiconductor element, provided between a pair of lead members, so and a spacer for defining the interval between the pair of lead members, a pair of lead members interval is determined by the spacer.

したがって、この発明によれば、半導体装置の厚さをほぼ均一にできる。 Therefore, according to the present invention, it can be the thickness of the semiconductor device substantially uniformly.

また、スペーサは、1対のリード部材間に設けられるので、リード部材自体の厚さを変化させても半導体装置全体の厚さをほぼ均一にできる。 The spacer is so provided between a pair of lead members can be the thickness of the entire semiconductor device even by changing the thickness of the lead member itself substantially uniformly.

本発明の実施の形態について図面を参照しながら詳細に説明する。 It will be described in detail with reference to the drawings, embodiments of the present invention. なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。 Incidentally, the description thereof will not be repeated like reference numerals denote the same or corresponding portions in the drawings.

[実施の形態1] [Embodiment 1]
図1は、この発明の実施の形態1による半導体装置の概略断面図である。 Figure 1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 図1を参照して、半導体装置10は、リード部材1,2と、IGBT(Insulated Gate Bipolar Transistor)3と、ダイオード4と、スペーサ5〜8と、信号端子9と、ワイヤ11と、モールド樹脂12とを備える。 Referring to FIG. 1, the semiconductor device 10 includes a lead member 1, and IGBT (Insulated Gate Bipolar Transistor) 3, a diode 4, a spacer 5 to 8, the signal terminal 9, the wire 11, the molding resin and a 12.

リード部材1,2は、銅(Cu)からなり、電極およびヒートシンクとして機能する。 Lead members 1 and 2, made of copper (Cu), functions as an electrode and heat sink. そして、リード部材1,2は、IGBT3、ダイオード4およびスペーサ5,6を挟む。 The lead members 1 and 2 sandwich the IGBT 3, diode 4 and the spacer 5 and 6. IGBT3およびダイオード4は、半田13によってリード部材1の一主面1Aに接着される。 IGBT3 and the diode 4 is adhered to one main surface 1A of the lead member 1 with solder 13. より具体的には、IGBT3は、エミッタが半田13によってリード部材1に接着され、ダイオード4は、リード部材1からリード部材2の方向へ電流を流すようにリード部材1に接着される。 More specifically, IGBT 3 has an emitter bonded by solder 13 to the lead member 1, the diode 4 is bonded from the lead member 1 to the lead member 1 so as to flow a current in the direction of the lead member 2.

スペーサ5,6は、銅(Cu)からなり、半田14によってそれぞれIGBT3およびダイオード4に接着される。 Spacers 5 and 6, made of copper (Cu), are adhered to each IGBT3 and the diode 4 by solder 14. より具体的には、スペーサ5は、半田14によってIGBT3のコレクタに接着され、スペーサ6は、半田14によってダイオード4の出力端子に接着される。 More specifically, the spacer 5, by solder 14 is adhered to the collector of the IGBT 3, the spacer 6 is bonded to the output terminal of the diode 4 by solder 14. なお、スペーサ5,6は、ワイヤ11をIGBT3のゲートおよび信号端子9に接続するためのスペースをリード部材1とリード部材2との間に確保するために設けられる。 Incidentally, the spacer 5 and 6 are provided in order to secure a space for connecting wires 11 to the gate and the signal terminal 9 of IGBT3 between the lead member 1 and the lead member 2.

スペーサ7,8は、紙面奥側に延びた板状形状からなり、リード部材1および2に接するようにリード部材1とリード部材2との間に配設される。 The spacer 7 and 8, a plate-like shape extending in the depth of the page surface is disposed between the lead member 1 and the lead member 2 so as to contact the lead member 1 and 2. そして、スペーサ7,8は、エポキシ樹脂(絶縁体)からなり、リード部材1からリード部材2の方向において高さH1を有する。 The spacers 7 and 8, an epoxy resin (insulator), has a height H1 in the direction of the lead member 2 from the lead member 1. その結果、スペーサ7,8は、高さH1によってリード部材1とリード部材2との間隔を規定する。 As a result, the spacers 7 and 8 defines the distance between the lead member 1 and the lead member 2 by a height H1.

リード部材2は、スペーサ7,8に接し、半田15によってスペーサ5,6に接着される。 Lead member 2 is in contact spacers 7 and 8, are adhered to the spacer 5 and 6 by soldering 15. そして、リード部材2は、半田15によってスペーサ5,6に接着するときの余分な半田を吸収するための凹部21,22を一主面2Aに有する。 The lead member 2 has a recess 21, 22 one main surface 2A to absorb excess solder when bonded to the spacer 5 and 6 by soldering 15.

リード部材2が半田15によってスペーサ5,6に接着される結果、ダイオード4は、リード部材1とリード部材2との間にIGBT3と電気的に逆並列に接続される。 The results lead member 2 is bonded to the spacer 5 and 6 by the solder 15, the diode 4 is connected electrically in antiparallel and IGBT3 between the lead member 1 and the lead member 2.

信号端子9は、一方端がリード部材1とリード部材2との間に配置される。 Signal terminal 9, one end is disposed between the lead member 1 and the lead member 2. ワイヤ11は、IGBT3のゲートを信号端子9に接続する。 Wire 11 connects the gate of IGBT3 in the signal terminal 9. モールド樹脂12は、エポキシ樹脂からなり、リード部材1,2、IGBT3、ダイオード4、スペーサ5〜8、信号端子9、およびワイヤ11をモールドする。 Molding resin 12 is an epoxy resin and the lead member 1, 2, IGBT 3, a diode 4, a spacer 5 to 8, molding the signal terminal 9, and the wire 11. この場合、リード部材1の一主面1Bおよびリード部材2の一主面2Bは、モールド樹脂12によってモールドされない。 In this case, one main surface 1B and the main surface 2B of the lead member 2 of the lead member 1 is not molded by the mold resin 12.

半導体装置10においては、IGBT3およびダイオード4は、半田13〜15によって、銅(Cu)からなるリード部材1,2およびスペーサ5,6と接続されるので、IGBT3およびダイオード4で発生した熱は、リード部材1へ伝達され、またはスペーサ5,6を介してリード部材2へ伝達され、リード部材1,2から放熱される。 In the semiconductor device 10, IGBT3 and the diode 4, by solder 13 to 15, since it is connected to the lead members 1 and a spacer 5 and 6 made of copper (Cu), heat generated by the IGBT3 and the diode 4, is transmitted to the lead member 1, or is transmitted to the lead member 2 via the spacer 5 and 6, it is radiated from the lead members 1.

図2は、図1に示すリード部材2のIGBT3およびダイオード4側から見た平面図である。 Figure 2 is a plan view of IGBT3 and the diode 4 of the lead member 2 shown in FIG. 図2を参照して、リード部材2は、一主面2Aの領域23,24の周囲にそれぞれ凹部21,22を有する。 Referring to FIG. 2, the lead member 2 has a recess 21 and 22 around the regions 23 and 24 of the main surface 2A. 領域23は、リード部材2がスペーサ5と接着するための領域であり、領域24は、リード部材2がスペーサ6と接着するための領域である。 Region 23 is an area for the lead member 2 is bonded to the spacer 5, area 24 is an area for the lead member 2 is bonded to the spacer 6.

図3は、図1に示す半導体装置10の製造方法を示す工程図である。 Figure 3 is a process diagram showing the method of manufacturing the semiconductor device 10 shown in FIG. 図3を参照して、IGBT3およびダイオード4が半田13によってリード部材1の一主面1Aに接着される。 Referring to FIG. 3, it is adhered to one main surface 1A of the lead member 1 IGBT 3 and the diode 4 is by solder 13. そして、スペーサ5,6が半田14によってそれぞれIGBT3およびダイオード4上に接着される(図3の(a)参照)。 Then, it is adhered onto each IGBT3 and diode 4 spacer 5 and 6 by solder 14 (see FIG. 3 (a)).

その後、ワイヤ11がIGBT3のゲートおよび信号端子9にワイヤボンディングによって接続される(図3の(b)参照)。 Then, the wire 11 is connected by wire bonding to the gate and the signal terminal 9 of the IGBT 3 (see FIG. 3 (b)). そして、スペーサ7,8がリード部材1の一主面1A上に設置される。 The spacers 7 and 8 are disposed on one main surface 1A of the lead member 1.

そうすると、一主面2Aを下側にして領域23,24がそれぞれスペーサ5,6上に位置するようにリード部材2をスペーサ7,8上に載せ、半田15によってリード部材2をスペーサ5,6に接着する(図3の(c)参照)。 Then, one of the main surface 2A carrying the lead member 2 as regions 23 and 24 in the lower side is positioned on the spacer 5 and 6 respectively on the spacer 7, 8, spacers 5, 6 lead member 2 by solder 15 adhered to (see (c) of FIG. 3). この場合、リード部材2の一主面2Bに重り(図示省略)を載せ、リード部材2をリード部材1の方向へ加圧する。 In this case, placing a weight (not shown) on one main surface 2B of the lead member 2, pressurizing the lead member 2 in the direction of the lead member 1. これにより、リード部材1とリード部材2との間の間隔がスペーサ7,8の高さH1に規定される。 Thus, the spacing between the lead member 1 and the lead member 2 is defined at a height H1 of the spacers 7 and 8.

その後、一主面1Bを除くリード部材1、一主面2Bを除くリード部材2、IGBT3、ダイオード4、スペーサ5〜8、信号端子9の一部およびワイヤ11がモールド樹脂12によってモールドされ、半導体装置10が完成する(図3の(d)参照)。 Thereafter, the lead member 1 except the one main surface 1B, first lead member 2, with the exception of the main surface 2B IGBT 3, a diode 4, a spacer 5 to 8, part and wire 11 of the signal terminal 9 is molded by the mold resin 12, the semiconductor apparatus 10 is completed (see FIG. 3 (d)).

上述したように、スペーサ7,8は、モールド樹脂12と同じエポキシ樹脂からなるので、モールド樹脂12と同じ膨張係数を有する。 As described above, the spacers 7 and 8, since the same epoxy resin as the molding resin 12 has the same expansion coefficient as the molding resin 12. したがって、図3の(d)に示す工程において、IGBT3およびダイオード4等がモールドされるとき、スペーサ7,8とモールド樹脂12との間で膨張率に差が生じず、半導体装置10の厚さをほぼ一定にできる。 Accordingly, in the step shown in FIG. 3 (d), when 4 such IGBT3 and diodes are molded, a difference in expansion does not occur between the spacers 7, 8 and the mold resin 12, the thickness of the semiconductor device 10 the can be almost constant.

また、半導体装置10の厚さは、図3の(c)に示す工程において、リード部材1とリード部材2との間に設けられたスペーサ7,8によってほぼ一定(高さH1)に規定されるので、図3の(d)において、IGBT3およびダイオード4等をモールドするとき、リード部材1,2の一主面1B,2Bと成形型との間に樹脂が入り、バリが発生するのを防止できる。 The thickness of the semiconductor device 10, in the step shown in FIG. 3 (c), defined substantially constant (height H1) by a spacer 7, 8 provided between the lead member 1 and the lead member 2 Runode, in FIG. 3 (d), when molding the IGBT3 and the diode 4 and the like, one main surface 1B of the lead members 1, 2, 2B and contain the resin between the molds, the burrs are generated It can be prevented.

さらに、半導体装置10においては、スペーサ7,8はリード部材1とリード部材2との間に配置されるので、リード部材1,2自体の厚さを変化させても、半導体装置10の全体の厚さをほぼ一定に設定できる。 Further, in the semiconductor device 10, the spacer 7 and 8 because they are disposed between the lead member 1 and the lead member 2, also by changing the thickness of the lead member 1 itself, the entire semiconductor device 10 the thickness can be set substantially constant.

図4は、図1に示す半導体装置10を用いたインバータ装置の回路ブロック図である。 Figure 4 is a circuit block diagram of an inverter device using a semiconductor device 10 shown in FIG. 図4を参照して、インバータ装置100は、コンデンサ30と、インバータ40と、電流センサー50と、信号生成回路60と、電圧センサー70とを備える。 Referring to FIG. 4, the inverter device 100 includes a capacitor 30, an inverter 40, a current sensor 50, a signal generation circuit 60, a voltage sensor 70. 正極母線LN1は、直流電源20の正極端子に接続され、負極母線LN2は、直流電源20の負極端子に接続される。 Positive electrode bus LN1 is connected to the positive terminal of the DC power source 20, negative electrode bus LN2 is connected to the negative terminal of the DC power source 20. コンデンサ30は、正極母線LN1と負極母線LN2との間にインバータ40と並列に接続される。 Capacitor 30 is connected in parallel with the inverter 40 between the positive electrode bus LN1 and the negative bus LN2.

インバータ40は、U相アーム25と、V相アーム26と、W相アーム27とを含む。 Inverter 40 includes a U-phase arm 25, a V-phase arm 26, and W-phase arm 27. U相アーム25、V相アーム26およびW相アーム27は、正極母線LN1と負極母線LN2との間に並列に接続される。 U-phase arm 25, V phase arm 26 and W phase arm 27 are connected in parallel between positive bus LN1 and the negative bus LN2.

U相アーム25は、IGBTQ1,Q2と、ダイオードD1,D2と、駆動回路31,32とからなる。 U-phase arm 25 includes a IGBT Q1, Q2, and diodes D1, D2, a driving circuit 31 Prefecture. IGBTQ1およびQ2は、正極母線LN1と負極母線LN2との間に直列に接続される。 IGBTQ1 and Q2 are connected in series between positive bus LN1 and the negative bus LN2. そして、IGBTQ1は、エミッタがIGBTQ2のコレクタに接続され、コレクタが正極母線LN1に接続される。 Then, IGBT Q1 has an emitter connected to the collector of IGBT Q2, the collector is connected to the positive electrode bus LN1. また、IGBTQ2は、エミッタが負極母線LN2に接続される。 Further, IGBT Q2 has an emitter connected to the negative electrode bus LN2.

V相アーム26は、IGBTQ3,Q4と、ダイオードD3,D4と、駆動回路33,34とからなる。 V-phase arm 26 includes a IGBT Q3, Q4, and diodes D3, D4, a driving circuit 33 Prefecture. IGBTQ3およびQ4は、正極母線LN1と負極母線LN2との間に直列に接続される。 IGBTQ3 and Q4 are connected in series between positive bus LN1 and the negative bus LN2. そして、IGBTQ3は、エミッタがIGBTQ4のコレクタに接続され、コレクタが正極母線LN1に接続される。 Then, IGBT Q3 has an emitter connected to the collector of IGBT Q4, the collector is connected to the positive electrode bus LN1. また、IGBTQ4は、エミッタが負極母線LN2に接続される。 Further, IGBT Q4 has an emitter connected to the negative electrode bus LN2.

W相アーム27は、IGBTQ5,Q6と、ダイオードD5,D6と、駆動回路35,36とからなる。 W-phase arm 27 includes a IGBT Q5, Q6, and diodes D5, D6, a driving circuit 35, 36. IGBTQ5およびQ6は、正極母線LN1と負極母線LN2との間に直列に接続される。 IGBTQ5 and Q6 are connected in series between positive bus LN1 and the negative bus LN2. そして、IGBTQ5は、エミッタがIGBTQ6のコレクタに接続され、コレクタが正極母線LN1に接続される。 Then, IGBT Q5 has an emitter connected to the collector of IGBTQ6, collector connected to positive bus LN1. また、IGBTQ6は、エミッタが負極母線LN2に接続される。 Further, IGBTQ6 has an emitter connected to the negative electrode bus LN2.

各IGBTQ1〜Q6のエミッタ−コレクタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD1〜D6がそれぞれ接続されている。 The emitter of each IGBTQ1~Q6 - between collector diode D1~D6 for passing current from the emitter side to the collector side are connected, respectively. すなわち、ダイオードD1〜D6は、それぞれ、IGBTQ1〜Q6に逆並列に接続されている。 That is, the diode D1~D6 are respectively connected in antiparallel IGBTQ1~Q6.

そして、IGBTQ1およびダイオードD1;IGBTQ2およびダイオードD2;IGBTQ3およびダイオードD3;IGBTQ4およびダイオードD4;IGBTQ5およびダイオードD5;IGBTQ6およびダイオードD6の各々は、図1に示す半導体装置10からなる。 Then, IGBT Q1 and the diode D1; IGBT Q2 and a diode D2; IGBT Q3 and a diode D3; IGBT Q4 and a diode D4; IGBT Q5 and a diode D5; each IGBTQ6 and the diode D6 is made of the semiconductor device 10 shown in FIG.

この場合、正極母線LN1は、IGBTQ1およびダイオードD1を備える半導体装置10と、IGBTQ3およびダイオードD3を備える半導体装置10と、IGBTQ5およびダイオードD5を備える半導体装置10とに含まれる3つのリード部材2に接続される。 In this case, positive bus LN1 is connected to the semiconductor device 10 comprising a IGBTQ1 and diode D1, a semiconductor device 10 comprising a IGBTQ3 and diode D3, the three lead member 2 included in the semiconductor device 10 comprising a IGBTQ5 and diodes D5 It is. また、U相アームの中間点AM1は、IGBTQ1およびダイオードD1を備える半導体装置10のリード部材1と、IGBTQ2およびダイオードD2を備える半導体装置10のリード部材2とに接続される。 Furthermore, the midpoint AM1 of U-phase arm, a lead member 1 of the semiconductor device 10 comprising a IGBTQ1 and diode D1, is connected to the lead member 2 of the semiconductor device 10 comprising a IGBTQ2 and diode D2. さらに、V相アームの中間点AM2は、IGBTQ3およびダイオードD3を備える半導体装置10のリード部材1と、IGBTQ4およびダイオードD4を備える半導体装置10のリード部材2とに接続される。 Furthermore, the midpoint AM2 of V-phase arm, a lead member 1 of the semiconductor device 10 comprising a IGBTQ3 and diode D3, is connected to the lead member 2 of the semiconductor device 10 comprising a IGBTQ4 and the diode D4. さらに、W相アームの中間点AM3は、IGBTQ5およびダイオードD5を備える半導体装置10のリード部材1と、IGBTQ6およびダイオードD6を備える半導体装置10のリード部材2とに接続される。 Furthermore, the midpoint AM3 the W-phase arm includes a lead member 1 of the semiconductor device 10 comprising a IGBTQ5 and diode D5, is connected to the lead member 2 of the semiconductor device 10 comprising a IGBTQ6 and diode D6.

一方、回転電機90のU相コイルの一方端は、U相アーム25の中間点AM1に接続され、回転電機90のV相コイルの一方端は、V相アーム26の中間点AM2に接続され、回転電機90のW相コイルの一方端は、W相アーム27の中間点AM3に接続される。 On the other hand, one end of the U-phase coil of the rotary electric machine 90 is connected to an intermediate point AM1 of U-phase arm 25, one end of the V-phase coil of the rotary electric machine 90 is connected to an intermediate point AM2 of V-phase arm 26, one end of the W-phase coil of the rotary electric machine 90 is connected to an intermediate point AM3 the W-phase arm 27. すなわち、回転電機90は、3相の永久磁石モータであり、U相コイルの他方端、V相コイルの他方端およびW相コイルの他方端は、一点に共通接続されている。 That is, the rotary electric machine 90 is a three-phase permanent magnet motor, the other end of the U-phase coil, the other end and the other end of the W-phase coil of the V phase coil is connected in common to a single point.

駆動回路31〜36は、信号生成回路60から、それぞれ、駆動信号DRV1〜DRV6を受け、その受けた駆動信号DRV1〜DRV6によってそれぞれIGBTQ1〜Q6をオン/オフする。 Drive circuit 31 to 36, from the signal generating circuit 60, respectively, it receives the driving signal DRV1~DRV6, on / off IGBTQ1~Q6 respectively by the drive signals DRV1~DRV6 thereof received. また、駆動回路31〜36は、それぞれ、IGBTQ1〜Q6のエミッタを介して流れる電流を分流し、その分流した電流に基づいてIGBTQ1〜Q6に過電流が流れたことを検出すると、それぞれ、フェール信号FL1〜FL6を生成して制御回路80へ出力する。 The drive circuit 31 to 36, respectively, electric current flowing through the emitter of IGBTQ1~Q6 min detects that an overcurrent flows to IGBTQ1~Q6 based on the shunted current, respectively, fail signal FL1~FL6 generates and outputs to the control circuit 80.

直流電源20は、直流電圧をコンデンサ30に供給する。 DC power supply 20 supplies a DC voltage to the capacitor 30. コンデンサ30は、直流電源20からの直流電圧を平滑化し、その平滑化した直流電圧をインバータ40へ供給する。 Capacitor 30 smoothes the DC voltage from the DC power source 20 supplies a DC voltage smoothed to inverter 40. また、コンデンサ30は、インバータ40からの直流電圧を平滑化し、その平滑化した直流電圧を直流電源20へ供給する。 The capacitor 30 smoothes the DC voltage from inverter 40, and supplies the DC voltage smoothed into a DC power source 20.

インバータ40は、コンデンサ30から供給された直流電圧を駆動信号DRV1〜DRV6によって交流電圧に変換して回転電機90を駆動する。 The inverter 40 drives the electric rotating machine 90 converts the DC voltage supplied from capacitor 30 into an AC voltage by the drive signal DRV1~DRV6. また、インバータ40は、回転電機90が発電した交流電圧を駆動信号DRV1〜DRV6によって直流電圧に変換してコンデンサ30へ供給する。 The inverter 40 supplies an AC voltage rotating electrical machine 90 is generating power into a DC voltage by a drive signal DRV1~DRV6 to the capacitor 30.

電流センサー50は、回転電機90に流れる電流MCRTを検出し、その検出した電流MCRTを信号生成回路60へ出力する。 Current sensor 50 detects a current MCRT flowing to the rotary electric machine 90, and outputs a current MCRT that the detected into signal generation circuit 60. 信号生成回路60は、電流センサー50からの電流MCRTを制御回路80へ出力する。 Signal generating circuit 60 outputs the current MCRT from current sensor 50 to the control circuit 80. また、信号生成回路60は、制御回路80からの信号PWMに基づいて、駆動信号DRV1〜DRV6を生成し、その生成した駆動信号DRV1〜DRV6をそれぞれ駆動回路31〜36へ出力する。 The signal generating circuit 60, based on a signal PWM from control circuit 80 generates a drive signal DRV1~DRV6, and outputs generated drive signals DRV1~DRV6 to each driver circuit 31-36.

電圧センサー70は、コンデンサ30の両端の電圧Vmを検出し、その検出した電圧Vmを制御回路80へ出力する。 Voltage sensor 70 detects voltage Vm across capacitor 30, and outputs a voltage Vm that the detected to the control circuit 80. 制御回路80は、信号生成回路60を介して電流センサー50から受けた電流MCRTと、電圧センサー70からの電圧Vmと、外部に設けられたECU(Electrical Control Unit)からのトルク指令値TRとを受ける。 The control circuit 80 includes a current MCRT received from current sensor 50 through a signal generation circuit 60, the voltage Vm from voltage sensor 70, and a torque command value TR from an external ECU (Electrical Control Unit) receive. そして、制御回路80は、電流MCRT、電圧Vmおよびトルク指令値TRに基づいて、回転電機90の各相コイルに印加する電圧を計算し、その計算した電圧に基づいてインバータ40の各IGBTQ1〜Q6を実際にオン/オフする信号PWMを生成して信号生成回路60へ出力する。 Then, the control circuit 80, current MCRT, based on voltage Vm and a torque command value TR, the voltage applied to each phase coil of the rotary electric machine 90 is calculated, each of the inverter 40 based on the calculated voltage IGBTQ1~Q6 actually generates the oN / oFF signal PWM outputs to the signal generating circuit 60. また、制御回路80は、駆動回路31〜36からフェール信号FL1〜FL6を受けると、IGBTQ1〜Q6を停止させるための信号PWMを生成して信号生成回路60へ出力する。 The control circuit 80 receives the fail signal FL1~FL6 from the drive circuit 31 to 36, and outputs it to the signal generating circuit 60 generates a signal PWM for stopping the IGBTQ1~Q6.

制御回路80が信号PWMを生成して信号生成回路60へ出力すると、信号生成回路60は、信号PWMに基づいて駆動信号DRV1〜DRV6を生成してそれぞれ駆動回路31〜36へ出力する。 When the control circuit 80 generates a signal PWM outputted to the signal generating circuit 60, the signal generating circuit 60 are each generates a drive signal DRV1~DRV6 outputs to the drive circuit 31 to 36 based on the signal PWM. 駆動回路31〜36は、それぞれ、駆動信号DRV1〜DRV6によってIGBTQ1〜Q6をオン/オフし、インバータ40は、コンデンサ30からの直流電圧を交流電圧に変換して回転電機90を駆動する。 Drive circuit 31 to 36, respectively, on / off IGBTQ1~Q6 by a drive signal DRV1~DRV6, inverter 40 drives the electric rotating machine 90 converts the DC voltage from capacitor 30 into an AC voltage. これにより、回転電機90は、トルク指令値TRによって指定されたトルクを出力する。 Thus, the rotating electrical machine 90 outputs the torque designated by torque command value TR.

このように、実施の形態1による半導体装置10は、回転電機90を駆動するインバータ40に用いられる。 Thus, the semiconductor device 10 according to the first embodiment, used in the inverter 40 for driving the rotary electric machine 90.

また、半導体装置10は、直流電源とインバータの入力側に設けられたコンデンサとの間で直流電圧を昇圧および降圧するDC/DCコンバータに用いられてもよい。 The semiconductor device 10 may be used in DC / DC converter for boosting and stepping down the DC voltage between the capacitor which is provided to the input side of the DC power supply and the inverter.

なお、上記においては、半導体装置10は、IGBT3とダイオード4とをリード部材1,2によって挟み込んだ構造からなると説明したが、この発明においては、これに限らず、半導体装置10は、NPNトランジスタとダイオード4とをリード部材1,2によって挟み込んだ構造からなっていてもよい。 In the above, the semiconductor device 10 has been described as consisting sandwiched between the lead members 1 and IGBT3 and the diode 4, the present invention is not limited to this, the semiconductor device 10 includes a NPN transistor diode 4 and may consist sandwiched between the lead members 1 and 2. そして、一般的には、半導体装置10は、スイッチング素子とダイオードとをリード部材1,2によって挟み込んだ構造からなっていればよい。 And, in general, the semiconductor device 10, it is sufficient that a switching element and a diode from sandwiched between the lead member 1,2. IGBTに代えてNPNトランジスタが用いられる場合、ワイヤ11は、信号端子9とNPNトランジスタのベースとを接続する。 If the NPN transistors are used in place of the IGBT, the wire 11 connects the base of the signal terminal 9 and the NPN transistor.

また、半導体装置10は、IGBT3およびダイオード4に代えてMOSトランジスタをリード部材1,2によって挟み込んだ構造からなっていてもよい。 The semiconductor device 10 may comprise a structure sandwiching the MOS transistor by the lead members 1 in place of the IGBT3 and the diode 4. MOSトランジスタは、ソースからドレインへ電流を流す寄生ダイオードを備えているので、ダイオード4を別途設ける必要がないからである。 MOS transistor is provided with the parasitic diode passing a current from the source to the drain, because there is no need to separately provide a diode 4. この場合、ワイヤ11は、信号端子9とMOSトランジスタのゲートとを接続する。 In this case, the wire 11 connects the gate of the signal terminal 9 and the MOS transistor.

さらに、上記においては、凹部21,22は、リード部材2の一主面2Aに設けられると説明したが、この発明は、これに限らず、リード部材1,2の少なくとも一方に設けられていればよい。 Further, in the above, the recess 21 has been described as provided on the main surface 2A of the lead member 2, the invention is not limited to this, if provided on at least one of the lead members 1 Bayoi.

さらに、半導体装置10の製造工程を示す図3においては、凹部21,22を有するリード部材2を上側にしてスペーサ5,6にリード部材2を接着させると説明したが、この発明においては、これに限らず、凹部21,22を有するリード部材2を下側にしてスペーサ5,6にリード部材2を接着させてもよい。 Further, in FIG. 3 showing the manufacturing process of the semiconductor device 10 has been described as to bond the lead member 2 to the spacer 5 and 6 and the lead member 2 on the upper side with a recess 21, in the present invention, this not limited to, the spacers 5 and 6 and the lower lead member 2 having a recess 21, 22 may be adhered to the lead member 2. この場合、スペーサ7,8をリード部材2の一主面2Aに搭載した後に、スペーサ5,6を下側にしてリード部材1をスペーサ7,8に接触させ、半田15によってリード部材2をスペーサ5,6に接着させる。 In this case, after mounting the spacer 7 and 8 on one main surface 2A of the lead member 2, the spacer 5 and 6 in the lower side contacting the lead member 1 to the spacer 7, 8, by solder 15 to the lead member 2 spacer to adhere to the 5 and 6. これにより、余分な半田が落下してリード部材1の一主面1Aに付着するのを防止できる。 This prevents sticking to the one main surface 1A of the lead member 1 extra solder to fall.

さらに、この発明においては、リード部材1,2は、「1対のリード部材」を構成し、IGBT3およびダイオード4は、「半導体素子」を構成する。 Further, in the present invention, the lead member 1 constitutes "a pair of lead members", IGBT 3 and the diode 4, constitutes a "semiconductor device".

[実施の形態2] [Embodiment 2]
図5は、実施の形態2による半導体装置の概略断面図である。 Figure 5 is a schematic cross-sectional view of a semiconductor device according to a second embodiment. 図5を参照して、半導体装置10Aは、半導体装置10のリード部材1,2をそれぞれリード部材110,120に代え、スペーサ7,8をそれぞれスペーサ130,140に代えたものであり、その他は、半導体装置10と同じである。 Referring to FIG. 5, the semiconductor device 10A, instead of the lead members 1 and 2 of the semiconductor device 10 to the lead members 110 and 120 respectively, with the spacer 7 and 8 that instead of the spacers 130 and 140, respectively, others is the same as the semiconductor device 10.

リード部材110,120は、銅(Cu)からなり、電極およびヒートシンクとして機能する。 Lead members 110 and 120, made of copper (Cu), functions as an electrode and heat sink. リード部材110は、一主面110Aに溝111,112を有する。 Lead member 110 has a groove 111 and 112 on one main surface 110A. リード部材120は、一主面120Aに凹部21,22および溝121,122を有する。 Lead member 120 has a recess 21, 22 and grooves 121 and 122 on one main surface 120A. そして、リード部材110,120は、IGBT3、ダイオード4およびスペーサ5,6を挟む。 The lead members 110 and 120, sandwiching the IGBT 3, diode 4 and the spacer 5 and 6. IGBT3およびダイオード4は、半田13によってリード部材110の一主面110Aに接着される。 IGBT3 and the diode 4 is adhered to one main surface 110A of the lead member 110 with solder 13. より具体的には、IGBT3は、エミッタが半田13によってリード部材110に接着され、ダイオード4は、リード部材110からリード部材120の方向へ電流を流すようにリード部材110に接着される。 More specifically, IGBT 3, the emitter is bonded to the lead member 110 by solder 13, the diode 4 is bonded from the lead member 110 to the lead member 110 to flow a current in the direction of the lead member 120.

スペーサ130,140は、紙面奥側に延びた板状形状からなり、高さH2を有する。 Spacers 130 and 140, a plate-like shape extending in the depth of the page surface, a height H2. そして、スペーサ130,140は、エポキシ樹脂からなり、スペーサ130は、リード部材110の溝111およびリード部材120の溝121に嵌合し、スペーサ140は、リード部材110の溝112およびリード部材120の溝122に嵌合する。 Then, spacers 130 and 140, an epoxy resin, the spacer 130 is fitted into the groove 121 of the groove 111 and the lead member 120 of the lead member 110, the spacer 140, the groove 112 and the lead member 120 of the lead member 110 It fits into the groove 122. これによって、リード部材130,140は、リード部材110とリード部材120との間隔を間隔L1に規定する。 Thus, the lead member 130 and 140, defines the distance between the lead member 110 and the lead member 120 to the distance L1.

図6は、図5に示す一方のリード部材110のIGBT3およびダイオード4側から見た平面図である。 Figure 6 is a plan view of IGBT3 and the diode 4 side of one of the lead member 110 shown in FIG. 図6を参照して、リード部材110は、矢印16で示す方向における両端部近傍に溝111,112を有する。 Referring to FIG. 6, the lead member 110 has a groove 111 and 112 near both ends in the direction indicated by the arrow 16. 溝111,112は、矢印16の方向に略直交する矢印17の方向(図5においては、紙面奥側の方向)に長さL2を有する。 Grooves 111 and 112 (in FIG. 5, rear side of the plane of direction) the direction of arrow 17 substantially perpendicular to the direction of the arrow 16 has a length L2 in. なお、溝111,112は、矢印17の方向におけるリード部材110の全幅にわたって形成されていてもよい。 Incidentally, the grooves 111 and 112, may be formed over the entire width of the lead member 110 in the direction of arrow 17.

図7は、図5に示す他方のリード部材120のIGBT3およびダイオード4側から見た平面図である。 Figure 7 is a plan view of IGBT3 and the diode 4 side of the other lead member 120 shown in FIG. 凹部21,22は、リード部材2の場合と同様にそれぞれ領域23,24の周囲に設けられる。 Recesses 21 and 22 are provided around each as in the case of the lead member 2 regions 23 and 24. 溝121,122は、矢印16の方向におけるリード部材120の両端部近傍に設けられる。 Grooves 121 and 122 are provided near both end portions of the lead member 120 in the direction of arrow 16. また、溝121,122は、矢印17の方向に長さL2を有する。 The groove 121 has a length L2 in the direction of arrow 17. なお、溝121,122は、矢印17の方向におけるリード部材120の全幅にわたって形成されていてもよい。 Incidentally, the grooves 121 and 122, may be formed over the entire width of the lead member 120 in the direction of arrow 17.

半導体装置10Aは、図3に示す製造工程と同じ製造工程に従って作製される。 The semiconductor device 10A is manufactured according to the same manufacturing process as the manufacturing process shown in FIG. この場合、図3の(c)に示す工程において、スペーサ130,140がリード部材110のそれぞれ溝111,112に嵌合され、その後、溝121,122がそれぞれスペーサ130,140に嵌合するようにリード部材120がスペーサ5,6上に載せられる。 In this case, in the step shown in FIG. 3 (c), the spacers 130, 140 are fitted in respective grooves 111 and 112 of the lead member 110, then, as the grooves 121 and 122 are fitted to the spacers 130 and 140, respectively lead member 120 is placed on the spacer 5 and 6. そして、リード部材120が半田15によってスペーサ5,6に接着される。 The lead member 120 is bonded to the spacer 5 and 6 by soldering 15.

これにより、リード部材110とリード部材120との間隔が間隔L1に規定される。 Thus, the distance between the lead member 110 and the lead member 120 is defined in the interval L1.

このように、実施の形態2による半導体装置10Aは、2つのリード部材110,120に嵌合するスペーサ130,140を有するので、IGBT3およびダイオード4等をモールドするときにスペーサ130,140が倒れてリード部材110とリード部材120との間隔が間隔L1からずれるのを防止できる。 Thus, the semiconductor device 10A according to the second embodiment, because it has a spacer 130, 140 to be fitted to the two lead members 110 and 120, fallen spacers 130, 140 when molding the IGBT3 and diode 4 etc. distance between the lead member 110 and the lead member 120 can be prevented from deviating from the interval L1.

半導体装置10Aは、実施の形態1において説明したインバータ40およびDC/DCコンバータに用いられる。 The semiconductor device 10A is used in the inverter 40 and the DC / DC converter described in the first embodiment.

なお、上記においては、リード部材110,120の両方にスペーサ130,140と嵌合する溝を設けると説明したが、この発明は、これに限らず、リード部材110,120の少なくとも一方に溝が設けられていればよい。 In the above description, and it is providing a groove that mates with the spacers 130 and 140 both lead member 110 and 120, the present invention is not limited thereto, at least one the groove of the lead members 110 and 120 it may be provided. リード部材110,120の少なくとも一方に溝が設けられていれば、スペーサ130,140が倒れることによりリード部材110とリード部材120との間隔が間隔L1からずれるのを防止できるからである。 If at least one the groove of the lead members 110 and 120 are provided, the distance between the lead member 110 and the lead member 120 by spacers 130 and 140 fall down is because it prevented from deviating from the interval L1.

この発明においては、リード部材110,120は、「1対のリード部材」を構成する。 In the present invention, the lead member 110 and 120 constitute a "pair of lead members."

その他は、実施の形態1と同じである。 The rest is the same as the first embodiment.

[実施の形態3] [Embodiment 3]
図8は、実施の形態3による半導体装置の概略断面図である。 Figure 8 is a schematic cross-sectional view of a semiconductor device according to a third embodiment. 図8を参照して、半導体装置10Bは、半導体装置10のリード部材2およびスペーサ7,8をリード部材150に代え、絶縁フィルム160を追加したものであり、その他は、半導体装置10と同じである。 Referring to FIG. 8, the semiconductor device 10B, substituting lead member 2 and the spacers 7 and 8 of the semiconductor device 10 to the lead member 150 is obtained by adding the insulating film 160, and others, the same as the semiconductor device 10 is there.

半導体装置10Bにおいては、スペーサ5,6は、半田15によってリード部材150に接着される。 In the semiconductor device 10B, the spacer 5 and 6, is bonded to the lead member 150 with solder 15. リード部材150は、銅(Cu)からなり、凹部21,22と、紙面奥側へ延びた壁部151,152とを一主面150Aに有する。 Lead member 150 is made of copper (Cu), the recess 21 has a wall portion 151, 152 extending into the depth of the page surface on one main surface 150A. そして、リード部材150は、一体成形される。 The lead member 150 is integrally molded. 壁部151,152は、高さH3を有し、絶縁フィルム160上に設置される。 Walls 151 and 152 has a height H3, it is placed on the insulating film 160.

絶縁フィルム160は、IGBT3およびダイオード4が接着される領域を除いてリード部材1の一主面1Aに貼付される。 Insulating film 160 is affixed to the main surface 1A of the lead member 1 except for areas IGBT3 and diode 4 are bonded. 絶縁フィルム160は、10〜20μmの厚さを有する。 Insulating film 160 has a thickness of 10 to 20 [mu] m. 絶縁フィルム160は、膜厚が1μmで500Vの耐圧を有するフィルムである。 Insulating film 160 has a thickness of a film having a breakdown voltage of 500V at 1 [mu] m. これにより、絶縁フィルム160は、リード部材150の壁部151,152とリード部材1とを絶縁する。 Thus, the insulating film 160 insulates the wall portion 151, 152 of the lead member 150 and the lead member 1.

リード部材150は、実施の形態1におけるリード部材2とスペーサ7,8とを一体化したものに相当する。 Lead member 150 is equivalent to that by integrating the lead member 2 and the spacer 7, 8 in the first embodiment. すなわち、リード部材150の壁部151,152は、スペーサ7,8に相当する。 That is, the wall portion 151, 152 of the lead member 150 corresponds to the spacer 7 and 8. したがって、壁部151,152は、高さH3によって、リード部材1とリード部材150との間隔を間隔H4に規定するスペーサの機能を果たす。 Thus, the walls 151 and 152, the height H3, serve spacers for defining the interval between the lead member 1 and the lead member 150 in the interval H4.

図9は、図8に示す絶縁フィルム160およびリード部材1のIGBT3およびダイオード4側から見た平面図である。 Figure 9 is a plan view of IGBT3 and the diode 4 of the insulating film 160 and the lead member 1 shown in FIG. 図9を参照して、絶縁フィルム160は、開口部161,162を有する。 Referring to FIG. 9, the insulating film 160 has an opening 161 and 162. 開口部161,162は、それぞれ、IGBT3およびダイオード4が半田13によって接着される領域である。 Opening 161 and 162, respectively, is an area where IGBT3 and diode 4 are bonded by the solder 13. そして、絶縁フィルム160は、リード部材1の一主面1Aに貼付される。 Then, the insulating film 160 is affixed to the main surface 1A of the lead member 1.

半導体装置10Bは、図3に示す製造工程と同じ製造工程に従って作製される。 The semiconductor device 10B is fabricated according to the same manufacturing process as the manufacturing process shown in FIG. この場合、図3の(a)に示す工程においては、図10に示す工程が行なわれる。 In this case, in the step shown in FIG. 3 (a), the step shown in FIG. 10 is performed. 図10は、図8に示す半導体装置10Bを作製する最初の工程図である。 Figure 10 is a first process diagram of manufacturing a semiconductor device 10B shown in FIG. 図10を参照して、IGBT3およびダイオード4が接着される領域を除いて、絶縁フィルム160がリード部材1の一主面1Aに貼付され、その後、IGBT3およびダイオード4が半田13によってリード部材1の一主面1Aに接着される。 Referring to FIG. 10, except for a region where IGBT3 and diode 4 are adhered, the insulating film 160 is adhered to one main surface 1A of the lead member 1, then the lead members 1 IGBT3 and the diode 4 is by solder 13 It is bonded to one main surface 1A. そして、スペーサ5,6が半田14によってそれぞれIGBT3およびダイオード4に接着される。 Then, the spacer 5 and 6 are bonded to each IGBT3 and the diode 4 by solder 14.

その後、図3の(b)、(c)および(d)に示す工程に従って半導体装置10Bが作製される。 Then, in FIG. 3 (b), the semiconductor device 10B is manufactured according to the processes shown in (c) and (d). この場合、図3の(c)に示す工程において、壁部151,152が絶縁フィルム160上に配置されるようにリード部材150がスペーサ5,6および絶縁フィルム160上に搭載される。 In this case, in the step shown in FIG. 3 (c), the lead member 150 as the wall portions 151 and 152 are disposed on the insulating film 160 is mounted on the spacer 5, 6 and the insulating film 160.

半導体装置10Bは、リード部材1との間隔H4を規定する壁部151,152を有するリード部材150を備えるので、IGBT3およびダイオード4等がモールドされるとき、リード部材1との間隔H4を規定する壁部151,152が倒れてリード部材1とリード部材150との間隔が間隔H4からずれるのを防止できる。 The semiconductor device 10B is so provided with a lead member 150 having a wall portion 151, 152 that define the distance H4 between the lead member 1, when 4 such IGBT3 and the diode is molded to define a distance H4 between the lead member 1 distance between the lead member 1 and the lead member 150 the wall part 151 and 152 fall down can be prevented from deviating from the interval H4.

半導体装置10Bは、実施の形態1において説明したインバータ40およびDC/DCコンバータに用いられる。 The semiconductor device 10B is used in the inverter 40 and the DC / DC converter described in the first embodiment.

なお、上記においては、2つのリード部材1,150間の間隔を規定する機能を果たす壁部151,152は、リード部材150と一体的に形成されると説明したが、壁部151,152は、リード部材1と一体的に形成されていてもよい。 In the above, the wall portion 151, 152 serve to define the distance between the two lead members 1,150, it has been described as being integrally formed with the lead member 150, the wall portion 151, 152 , it may be integrally formed with the lead member 1. この場合、絶縁フィルム160は、スペーサ5,6が接着される領域を除いてリード部材150の一主面150Aに貼付される。 In this case, the insulating film 160 is adhered to one main surface 150A of the lead member 150 except for a region where the spacer 5 and 6 are bonded.

つまり、この発明においては、2つのリード部材間の間隔を規定するスペーサの役割を果たす壁部は、2つのリード部材のいずれか一方に一体的に形成されていればよい。 That is, in the present invention serves wall of the spacer that defines the interval between two lead member has only to be integrally formed in one of the two lead members. そして、絶縁フィルムは、壁部が一体的に形成されたリード部材と異なるリード部材の一主面に貼付される。 Then, the insulating film, the wall portions are attached to one main surface of the different lead members and the lead member formed integrally.

この発明においては、リード部材1,150は、「1対のリード部材」を構成する。 In the present invention, the lead member 1,150 constitutes "a pair of lead members."

その他は、実施の形態1と同じである。 The rest is the same as the first embodiment.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。 The embodiments disclosed herein are to be considered as not restrictive but illustrative in all respects. 本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The scope of the invention being indicated by the appended claims rather than the description above, and is intended to include all modifications within the meaning and range of equivalency of the claims.

この発明は、樹脂モールドされ、ほぼ均一な厚さを有する半導体装置に適用される。 The present invention is a resin mold is applied to a semiconductor device having a substantially uniform thickness.

この発明の実施の形態1による半導体装置の概略断面図である。 It is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 図1に示すリード部材のIGBTおよびダイオード側から見た平面図である。 Is a plan view from IGBT and the diode side of the lead member shown in FIG. 図1に示す半導体装置の製造方法を示す工程図である。 Is a process diagram showing the method of manufacturing the semiconductor device shown in FIG. 図1に示す半導体装置を用いたインバータ装置の回路ブロック図である。 It is a circuit block diagram of an inverter device using a semiconductor device shown in FIG. 実施の形態2による半導体装置の概略断面図である。 It is a schematic cross-sectional view of a semiconductor device according to a second embodiment. 図5に示す一方のリード部材のIGBTおよびダイオード側から見た平面図である。 Is a plan view from IGBT and diode side of one of the lead member shown in FIG. 図5に示す他方のリード部材のIGBTおよびダイオード側から見た平面図である。 Is a plan view from IGBT and the diode side of the other lead member shown in FIG. 実施の形態3による半導体装置の概略断面図である。 It is a schematic cross-sectional view of a semiconductor device according to a third embodiment. 図8に示す絶縁フィルムおよびリード部材のIGBTおよびダイオード側から見た平面図である。 Is a plan view from IGBT and the diode side of the insulating film and the lead member 8. 図8に示す半導体装置を作製する最初の工程図である。 It is the first process diagram of manufacturing a semiconductor device shown in FIG.

符号の説明 DESCRIPTION OF SYMBOLS

1,2,110,120,150 リード部材、1A,1B,2A,2B,110A,120A,150A 一主面、3,Q1〜Q6 IGBT、4,D1〜D6 ダイオード、5〜8,130,140 スペーサ、9 信号端子、10,10A,10B 半導体装置、11 ワイヤ、12 モールド樹脂、13〜15 半田、16,17 矢印、20 直流電源、21,22 凹部、23,24 領域、30 コンデンサ、31〜36 駆動回路、40 インバータ、50 電流センサー、60 信号生成回路、70 電圧センサー、80 制御回路、90 回転電機、100 インバータ装置、111,112,121,122 溝、151,152 壁部、160 絶縁フィルム、161,162 開口部。 1,2,110,120,150 lead member, 1A, 1B, 2A, 2B, 110A, 120A, 150A one main surface, 3, Q1 to Q6 IGBT, 4, D1 to D6 diode, 5~8,130,140 spacers, 9 the signal terminals, 10, 10A, 10B semiconductor device, 11 wires, 12 molding resin, 13 to 15 solder, 16, 17 arrows, 20 a DC power source, 21 and 22 recesses, 23 and 24 regions, 30 capacitors, 31 to 36 driving circuit, 40 an inverter, 50 current sensor, 60 signal generating circuit, 70 a voltage sensor, 80 a control circuit, 90 rotating electric machine, 100 inverter, 111, 112, 121, 122 groove, 151 and 152 wall, 160 an insulating film , 161 and 162 opening.

Claims (8)

  1. 半導体素子と、 And the semiconductor element,
    半田部材を介して前記半導体素子を挟む1対のリード部材と、 A pair of lead members that sandwich the semiconductor element via a solder member,
    前記1対のリード部材間に設けられ、前記1対のリード部材間の間隔を規定するスペーサと、 Provided between the pair of lead members, and a spacer for defining the interval between the pair of lead members,
    前記半導体素子、前記1対のリード部材および前記スペーサをモールドするモールド樹脂とを備える半導体装置。 Said semiconductor element, a semiconductor device and a resin molding the lead member and the spacer of the pair.
  2. 前記スペーサは、絶縁体である、請求項1に記載の半導体装置。 The spacer is an insulator, a semiconductor device according to claim 1.
  3. 前記スペーサは、前記モールド樹脂と同じ材質からなる、請求項2に記載の半導体装置。 The spacer is made of the same material as the molding resin, the semiconductor device according to claim 2.
  4. 前記1対のリード部材の少なくとも一方のリード部材は、前記半導体素子側の一主面に前記半田部材のはみ出し分を吸収する凹部を有する、請求項1から請求項3のいずれか1項に記載の半導体装置。 At least one of the lead member of the pair of lead members, said has a recess for absorbing the protruding portion of the solder member on a main surface of the semiconductor element side, according to any one of claims 1 to 3 semiconductor device.
  5. 前記スペーサは、前記1対のリード部材の少なくとも一方のリード部材と嵌合している、請求項1から請求項4のいずれか1項に記載の半導体装置。 The spacer, the fitted with at least one of the lead member of a pair of lead members, the semiconductor device according to any one of claims 1 to 4.
  6. 前記スペーサは、前記1対のリード部材の一方のリード部材と一体的に成形されており、 The spacer is integrally molded with one of the lead member of the pair of lead members,
    前記半導体装置は、前記スペーサと前記1対のリード部材の他方のリード部材との間に設けられた絶縁体をさらに備える、請求項1に記載の半導体装置。 The semiconductor device further comprises an insulator provided between the other lead member of the pair of lead members and the spacer, the semiconductor device according to claim 1.
  7. 前記半導体素子は、スイッチング素子と、前記スイッチング素子に逆並列に接続されたダイオードとからなる、請求項1から請求項6のいずれか1項に記載の半導体装置。 The semiconductor device includes a switching element, consisting of said switching elements in antiparallel connected diodes, semiconductor device as claimed in any one of claims 6.
  8. 前記半導体素子は、MOSトランジスタからなる、請求項1から請求項6のいずれか1項に記載の半導体装置。 The semiconductor element is a MOS transistor, the semiconductor device according to any one of claims 1 to 6.
JP2003372900A 2003-10-31 2003-10-31 Semiconductor device Pending JP2005136332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003372900A JP2005136332A (en) 2003-10-31 2003-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003372900A JP2005136332A (en) 2003-10-31 2003-10-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005136332A true JP2005136332A (en) 2005-05-26

Family

ID=34649141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003372900A Pending JP2005136332A (en) 2003-10-31 2003-10-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005136332A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035670A (en) * 2005-07-22 2007-02-08 Denso Corp Semiconductor device
JP2008166626A (en) * 2006-12-29 2008-07-17 Denso Corp Semiconductor device
JP2010087111A (en) * 2008-09-30 2010-04-15 Denso Corp Semiconductor device, and inverter circuit using the same
JP2010161131A (en) * 2009-01-07 2010-07-22 Mitsubishi Electric Corp Power module and power semiconductor device
WO2012090594A1 (en) * 2010-12-27 2012-07-05 日産自動車株式会社 Semiconductor module, mould device, and mould-forming method
JP2012164880A (en) * 2011-02-08 2012-08-30 Denso Corp Semiconductor device and method of manufacturing the same
JP2013115175A (en) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd Semiconductor device, manufacturing apparatus of semiconductor device, and manufacturing method of semiconductor device
CN103165587A (en) * 2011-12-16 2013-06-19 三星电机株式会社 The semiconductor package
JP2013149760A (en) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd Semiconductor device
JP2013149796A (en) * 2012-01-19 2013-08-01 Denso Corp Semiconductor device and manufacturing method of the same
JP2014107386A (en) * 2012-11-27 2014-06-09 Toshiba Corp Semiconductor device
CN103872013A (en) * 2012-12-14 2014-06-18 三星电机株式会社 Power module package
KR101409622B1 (en) * 2011-12-16 2014-06-19 삼성전기주식회사 Semiconductor package
JP2014154696A (en) * 2013-02-08 2014-08-25 Toyota Motor Corp Semiconductor device, and method of manufacturing the same
JP2015053379A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Semiconductor device, and method for manufacturing semiconductor device
JP2015119037A (en) * 2013-12-18 2015-06-25 トヨタ自動車株式会社 Semiconductor module manufacturing method
WO2016030955A1 (en) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 Semiconductor device and electronic device
JP2016046467A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method
WO2016079995A1 (en) * 2014-11-21 2016-05-26 株式会社デンソー Semiconductor device and power module
WO2016092791A1 (en) * 2014-12-10 2016-06-16 株式会社デンソー Semiconductor device and method for manufacturing same
CN107004662A (en) * 2014-12-10 2017-08-01 株式会社电装 Semiconductor device and method for manufacturing same

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581885B2 (en) * 2005-07-22 2010-11-17 株式会社デンソー Semiconductor device
JP2007035670A (en) * 2005-07-22 2007-02-08 Denso Corp Semiconductor device
JP2008166626A (en) * 2006-12-29 2008-07-17 Denso Corp Semiconductor device
JP2010087111A (en) * 2008-09-30 2010-04-15 Denso Corp Semiconductor device, and inverter circuit using the same
JP2010161131A (en) * 2009-01-07 2010-07-22 Mitsubishi Electric Corp Power module and power semiconductor device
WO2012090594A1 (en) * 2010-12-27 2012-07-05 日産自動車株式会社 Semiconductor module, mould device, and mould-forming method
US8900933B2 (en) 2010-12-27 2014-12-02 Nissan Motor Co., Ltd. Semiconductor module, molding apparatus, and molding method
JP2012164880A (en) * 2011-02-08 2012-08-30 Denso Corp Semiconductor device and method of manufacturing the same
JP2013115175A (en) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd Semiconductor device, manufacturing apparatus of semiconductor device, and manufacturing method of semiconductor device
KR101409622B1 (en) * 2011-12-16 2014-06-19 삼성전기주식회사 Semiconductor package
CN103165587A (en) * 2011-12-16 2013-06-19 三星电机株式会社 The semiconductor package
US8823153B2 (en) 2011-12-16 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
JP2013149760A (en) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd Semiconductor device
JP2013149796A (en) * 2012-01-19 2013-08-01 Denso Corp Semiconductor device and manufacturing method of the same
JP2014107386A (en) * 2012-11-27 2014-06-09 Toshiba Corp Semiconductor device
CN103872013A (en) * 2012-12-14 2014-06-18 三星电机株式会社 Power module package
JP2014154696A (en) * 2013-02-08 2014-08-25 Toyota Motor Corp Semiconductor device, and method of manufacturing the same
JP2015053379A (en) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 Semiconductor device, and method for manufacturing semiconductor device
JP2015119037A (en) * 2013-12-18 2015-06-25 トヨタ自動車株式会社 Semiconductor module manufacturing method
CN106575645A (en) * 2014-08-25 2017-04-19 瑞萨电子株式会社 Semiconductor device and electronic device
WO2016030955A1 (en) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 Semiconductor device and electronic device
JPWO2016030955A1 (en) * 2014-08-25 2017-04-27 ルネサスエレクトロニクス株式会社 A semiconductor device and an electronic device
US10217727B2 (en) 2014-08-25 2019-02-26 Renesas Electronics Corporation Semiconductor device and electronic apparatus including a first semiconductor chip including an insulated gate bipolar transistor and a second semiconductor chip including a diode
JP2016046467A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method
WO2016079995A1 (en) * 2014-11-21 2016-05-26 株式会社デンソー Semiconductor device and power module
JP2016100479A (en) * 2014-11-21 2016-05-30 株式会社デンソー A semiconductor device and a power module
CN107112294A (en) * 2014-11-21 2017-08-29 株式会社电装 And a power semiconductor device module
CN107004662A (en) * 2014-12-10 2017-08-01 株式会社电装 Semiconductor device and method for manufacturing same
US10147671B2 (en) 2014-12-10 2018-12-04 Denso Corporation Semiconductor device and method for manufacturing same
WO2016092791A1 (en) * 2014-12-10 2016-06-16 株式会社デンソー Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
US6703703B2 (en) Low cost power semiconductor module without substrate
KR100454376B1 (en) Power semiconductor module and motor driving system employing the same
EP1855374B1 (en) Electric circuit device, electric circuit module, and power converter
JP4635564B2 (en) Semiconductor device
CN102569256B (en) Resin sealed semiconductor device and manufacturing method therefor
JP3357220B2 (en) Semiconductor device
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
CN104506050B (en) The power conversion apparatus
JP4293246B2 (en) Power converter
CN101960706B (en) Semiconductor device and power converter using the semiconductor device
JP3168901B2 (en) Power semiconductor module
JP3103354B2 (en) Power module
JP2912526B2 (en) Semiconductor power module and composite board
CN101626001B (en) Semiconductor device and method of manufacturing the same
US20100080024A1 (en) Power electronic module igbt protection method and system
US20100089607A1 (en) Semiconductor power conversion apparatus and method of manufacturing the same
CN103493197B (en) Semiconductor device and manufacturing method
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
JP3516789B2 (en) Semiconductor power modules
CN101819965B (en) Semiconductor device
US7436672B2 (en) Semiconductor device and method of manufacture thereof
JP5502805B2 (en) Power modules and power conversion apparatus using the same
JP2008259267A (en) Semiconductor module for inverter circuit
CN102332831A (en) Power semiconductor device and power conversion device
JP2004193476A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527