JP2015092547A - 複合樹脂及び電子デバイス - Google Patents

複合樹脂及び電子デバイス Download PDF

Info

Publication number
JP2015092547A
JP2015092547A JP2014181657A JP2014181657A JP2015092547A JP 2015092547 A JP2015092547 A JP 2015092547A JP 2014181657 A JP2014181657 A JP 2014181657A JP 2014181657 A JP2014181657 A JP 2014181657A JP 2015092547 A JP2015092547 A JP 2015092547A
Authority
JP
Japan
Prior art keywords
layer
powder
resin
composite resin
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014181657A
Other languages
English (en)
Other versions
JP6355492B2 (ja
Inventor
杉崎　吉昭
Yoshiaki Sugizaki
吉昭 杉崎
古山　英人
Hideto Furuyama
英人 古山
小島　章弘
Akihiro Kojima
章弘 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014181657A priority Critical patent/JP6355492B2/ja
Priority to EP14184230.2A priority patent/EP2858073A3/en
Priority to US14/482,451 priority patent/US9419192B2/en
Priority to TW103132615A priority patent/TWI549321B/zh
Priority to KR20140131303A priority patent/KR20150039689A/ko
Publication of JP2015092547A publication Critical patent/JP2015092547A/ja
Priority to HK15107907.0A priority patent/HK1207466A1/xx
Application granted granted Critical
Publication of JP6355492B2 publication Critical patent/JP6355492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/18—Oxygen-containing compounds, e.g. metal carbonyls
    • C08K3/20—Oxides; Hydroxides
    • C08K3/22—Oxides; Hydroxides of metals
    • C08K2003/2296—Oxides; Hydroxides of metals of zinc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Device Packages (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

【課題】サージのバイパス経路を形成することが可能な複合樹脂及びその複合樹脂を用いた電子デバイスを提供する。【解決手段】実施形態によれば、複合樹脂は、樹脂成分と、前記樹脂成分中に分散され、電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性を持つ複数の第１の粉体と、を備えている。それぞれの前記第１の粉体は、複数の１次粒子が、前記１次粒子の主成分とは異なる成分が１次粒子内部に比べて高濃度に存在している粒界を介してつながった多結晶の粉体である。【選択図】図２

Description

本発明の実施形態は、複合樹脂及び電子デバイスに関する。
例えばＬＥＤ（Light Emitting Diode）などの電子デバイスをＥＳＤ（Electro Static Discharge）から保護するための様々な構造が提案されているが、特にチップサイズパッケージ構造の電子デバイスにおいては、小型化を妨げずに、ＥＳＤ耐性を持たせることが求められる。
特開２００５−２４４２２０号公報
本発明の実施形態は、サージのバイパス経路を形成することが可能な複合樹脂及びその複合樹脂を用いた電子デバイスを提供する。
実施形態によれば、複合樹脂は、樹脂成分と、前記樹脂成分中に分散され、電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性を持つ複数の第１の粉体と、を備えている。それぞれの前記第１の粉体は、複数の１次粒子が、前記１次粒子の主成分とは異なる成分が前記１次粒子内部に比べて高濃度に存在している粒界を介してつながった多結晶の粉体である。
第１実施形態の半導体発光装置の模式断面図。 第１実施形態の半導体発光装置の模式断面図。 第１実施形態の半導体発光装置の模式断面図。 第１実施形態の半導体発光装置の模式断面図。 第１実施形態の半導体発光装置の模式断面図。 第１の粉体の製造方法を示すフローチャート。 第１の粉体の製造方法を示すフローチャート。 第１の粉体の製造方法を示すフローチャート。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第１実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第１の粉体の模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第２実施形態の半導体発光装置の製造方法を示す模式図。 第３実施形態の半導体装置の模式断面図。 第３実施形態の半導体装置の製造方法を示す模式断面図。 第３実施形態の半導体装置の製造方法を示す模式断面図。 第４実施形態の半導体発光装置の模式図。 第１の粉体の電流電圧特性図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第２実施形態の半導体発光装置の模式断面図。 第５実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
（第１実施形態）
第１実施形態では、電子デバイスとして、半導体発光装置（ＬＥＤデバイス）を一例に挙げて説明する。
図１（ａ）は、第１実施形態の半導体発光装置１の模式断面図である。
半導体発光装置１は、発光層１３を含む半導体層１５を有する。半導体層１５は、第１の面１５ａと、その反対側の第２の面とを有する。第２の面側はメサ形状に加工されている。
半導体層１５の第２の面は、発光層１３を含む部分（発光領域）と、発光層１３を含まない部分（非発光領域）とを有する。発光層１３を含む部分は、半導体層１５のうちで、発光層１３が積層されている部分である。発光層１３を含まない部分は、半導体層１５のうちで、発光層１３が積層されていない部分である。発光層１３を含む部分は、発光領域であり、発光層１３を有するとともに発光層１３の発光光を外部に取り出し可能な積層構造となっている領域である。
第２の面の側において、発光層１３を含む部分の上に、第１の電極としてｐ側電極１６が設けられ、発光層を含まない部分の上に、第２の電極としてｎ側電極１７が設けられている。例えば、図１０（ａ）に示す平面視では、四角形状のｎ側電極１７の３辺側が、ｐ側電極１６に囲まれている。なお、ｐ側電極１６及びｎ側電極１７の平面レイアウトは、図１０（ａ）に示す例には限らない。
ｐ側電極１６とｎ側電極１７とを通じて発光層１３に電流が供給され、発光層１３は発光する。そして、発光層１３から放射される光は、第１の面１５ａ側から半導体発光装置１の外部に出射される。
図１（ａ）に示すように、半導体層１５の第２の面側には、支持体１００が設けられている。半導体層１５、ｐ側電極１６およびｎ側電極１７を含むＬＥＤチップは、第２の面側に設けられた支持体１００によって支持されている。
半導体層１５の第１の面１５ａ側には、半導体発光装置１の放出光に所望の光学特性を与える光学層として、例えば蛍光体層３０が設けられている。蛍光体層３０は、複数の蛍光体を含む。蛍光体は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。
複数の蛍光体は、結合材により一体化されている。結合材は、発光層１３の放射光および蛍光体の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。
半導体層１５は、第１の半導体層１１と、第２の半導体層１２と、発光層１３とを有する。第１の半導体層１１および第２の半導体層１２は、例えば、窒化ガリウム（ＧａＮ）を含む。
第１の半導体層１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２の半導体層１２は、例えば、ｐ型ＧａＮ層を含む。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
半導体層１５の第２の面は、凹凸形状に加工される。その凸部は、発光層１３を含む部分であり、凹部は、発光層１３を含まない部分である。発光層１３を含む部分の表面は第２の半導体層１２の表面であり、第２の半導体層１２の表面にｐ側電極１６が設けられている。発光層１３を含まない部分の表面は第１の半導体層１１の表面であり、第１の半導体層１１の表面にｎ側電極１７が設けられている。
例えば、半導体層１５の第２の面において、発光層１３を含む部分の面積は、発光層１３を含まない部分の面積よりも広い。また、発光層１３を含む部分の表面に設けられたｐ側電極１６の面積は、発光層１３を含まない部分の表面に設けられたｎ側電極１７の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。
半導体層１５の第２の面側には、第１の絶縁膜として絶縁膜１８が設けられている。絶縁膜１８は、半導体層１５の第２の面、ｐ側電極１６およびｎ側電極１７を覆って保護している。絶縁膜１８は、例えば、シリコン酸化膜などの無機絶縁膜である。
絶縁膜１８は、発光層１３の側面及び第２の半導体層１２の側面にも設けられ、それら側面を覆って保護している。
また、絶縁膜１８は、半導体層１５における第１の面１５ａから続く側面（第１の半導体層１１の側面）１５ｃにも設けられ、その側面１５ｃを覆って保護している。
さらに、絶縁膜１８は、半導体層１５の側面１５ｃの周囲の領域にも設けられている。側面１５ｃの周囲の領域に設けられた絶縁膜１８は、第１の面１５ａ側で、側面１５ｃから側面１５ｃの反対側（半導体発光装置１の外側）に向けて延在している。
絶縁膜１８上には、第１の配線層としてのｐ側配線層２１と、第２の配線層としてのｎ側配線層２２とが互いに分離して設けられている。
絶縁膜１８には、図１１（ａ）及び（ｂ）に示すように、ｐ側電極１６に通じる第１の開口１８ａと、ｎ側電極１７に通じる第２の開口１８ｂが形成される。なお、第１の開口１８ａは複数形成されても良い。
ｐ側配線層２１は、絶縁膜１８上および第１の開口１８ａの内部に設けられている。ｐ側配線層２１は、第１の開口１８ａ内に設けられたビア２１ａを介してｐ側電極１６と電気的に接続されている。ｎ側配線層２２は、絶縁膜１８上および第２の開口１８ｂの内部に設けられている。ｎ側配線層２２は、第２の開口１８ｂ内に設けられたビア２２ａを介してｎ側電極１７と電気的に接続されている。
ｐ側配線層２１およびｎ側配線層２２は、共通の下地金属膜上に、例えばめっき法により同時に形成される銅膜を含む。
図１４（ｂ）は、その下地金属膜６０の模式断面図である。
ｐ側配線層２１およびｎ側配線層２２を構成する例えば銅膜は、絶縁膜１８上に形成された下地金属膜６０上にめっき法で形成される。この下地金属膜６０も含めて、ｐ側配線層２１およびｎ側配線層２２が構成される。
下地金属膜６０は、絶縁膜１８側から順に積層された、アルミニウム（Ａｌ）膜６１と、チタン（Ｔｉ）膜６２と、銅（Ｃｕ）膜６３とを有する。
アルミニウム膜６１は反射膜として機能し、銅膜６３はめっきのシード層として機能する。アルミニウム及び銅の両方に対するぬれ性に優れたチタン膜６２は、密着層として機能する。
図１５（ａ）は、ｐ側配線層２１とｎ側配線層２２の平面レイアウトの一例を示す。
ｐ側配線層２１及びｎ側配線層２２が、第２の面側の領域の大部分を占めて広がっている。
それらｐ側配線層２１及びｎ側配線層２２の下にアルミニウム膜６１が設けられているので、第２の面側の大部分の領域にアルミニウム膜（反射膜）６１が広がって形成されている。これにより、蛍光体層３０側に向かう光の量を増大できる。
図１（ａ）に示すように、絶縁膜１８の一部の領域上には、バリスタ特性を持つ複合樹脂５０が設けられている。複合樹脂５０については、後で詳細に説明する。
ｐ側配線層２１の一部（ｎ側配線層２２側の一部）は、絶縁膜１８と複合樹脂５０との段差部を被覆するように、複合樹脂５０の上面に乗り上がっている。
同様に、ｎ側配線層２２の一部（ｐ側配線層２１側の一部）は、絶縁膜１８と複合樹脂５０との段差部を被覆するように、複合樹脂５０の上面に乗り上がっている。複合樹脂５０の上面上で、ｐ側配線層２１とｎ側配線層２２とは離間し、つながっていない。
ｐ側配線層２１およびｎ側配線層２２の一部は、絶縁膜１８を介して、半導体層１５の側面を覆っている。すなわち、図１４（ａ）に示すように、反射膜であるアルミニウム膜６１を含む下地金属膜６０が、半導体層１５の側面を覆う絶縁膜１８の表面にも形成されている。したがって、蛍光体層３０を通らない光（励起光）の横方向への漏れを防ぐことができ、色割れや色ばらつきを抑制することができる。
ｐ側配線層２１上には、ｐ側金属ピラー（第１の金属ピラー）２３が設けられている。ｐ側配線層２１及びｐ側金属ピラー２３は、ｐ側配線部（第１の配線部）４１を形成している。
ｎ側配線層２２上には、ｎ側金属ピラー（第２の金属ピラー）２４が設けられている。ｎ側配線層２２及びｎ側金属ピラー２４は、ｎ側配線部（第２の配線部）４３を形成している。
ｐ側配線部４１とｎ側配線部４３との間には、第２の絶縁膜として樹脂層２５が設けられている。樹脂層２５は、ｐ側金属ピラー２３の側面とｎ側金属ピラー２４の側面に接するように、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に設けられている。すなわち、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に、樹脂層２５が充填されている。
樹脂層２５は、複合樹脂５０上におけるｐ側配線層２１とｎ側配線層２２との間にも設けられている。樹脂層２５は、ｐ側金属ピラー２３の周囲およびｎ側金属ピラー２４の周囲に設けられ、ｐ側金属ピラー２３の側面およびｎ側金属ピラー２４の側面を覆っている。
また、樹脂層２５は、半導体層１５の側面の周囲の領域にも設けられ、ｐ側配線層２１及びｎ側配線層２２のどちらかと、絶縁膜１８とを介して、半導体層１５の側面を覆っている。
ｐ側金属ピラー２３におけるｐ側配線層２１とは反対側の端部（面）は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｐ側外部端子２３ａとして機能する。ｎ側金属ピラー２４におけるｎ側配線層２２とは反対側の端部（面）は、樹脂層２５から露出し、実装基板等の外部回路と接続可能なｎ側外部端子２４ａとして機能する。ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
図２０（ａ）及び（ｂ）に示すように、ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、樹脂層２５の同じ面内で離間して並んで形成されている。ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、絶縁膜１８上または複合樹脂５０におけるｐ側配線層２１とｎ側配線層２２との間隔よりも広い。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、実装時のはんだの広がりよりも大きくする。これにより、はんだを通じた、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間の短絡を防ぐことができる。
これに対し、ｐ側配線層２１とｎ側配線層２２との間隔は、プロセス上の限界まで狭くすることができる。このため、ｐ側配線層２１の面積、およびｐ側配線層２１とｐ側金属ピラー２３との接触面積の拡大を図れる。これにより、発光層１３の熱の放散を促進できる。
絶縁膜１８上で広がるｎ側配線層２２の面積は、ｎ側電極１７の面積よりも広くできる。そして、ｎ側配線層２２の上に設けられるｎ側金属ピラー２４の面積（ｎ側外部端子２４ａの面積）をｎ側電極１７よりも広くできる。これにより、信頼性の高い実装に十分なｎ側外部端子２４ａの面積を確保しつつ、ｎ側電極１７の面積を小さくすることが可能となる。すなわち、半導体層１５における発光層１３を含まない部分（非発光領域）の面積を縮小し、発光層１３を含む部分（発光領域）の面積を広げて光出力を向上させることが可能となる。
第１の半導体層１１は、ｎ側電極１７及びｎ側配線層２２を介してｎ側金属ピラー２４と電気的に接続されている。第２の半導体層１２は、ｐ側電極１６及びｐ側配線層２１を介してｐ側金属ピラー２３と電気的に接続されている。
ｐ側金属ピラー２３の厚さ（ｐ側配線層２１とｐ側外部端子２３ａとを結ぶ方向の厚さ）は、ｐ側配線層２１の厚さよりも厚い。ｎ側金属ピラー２４の厚さ（ｎ側配線層２２とｎ側外部端子２４ａとを結ぶ方向の厚さ）は、ｎ側配線層２２の厚さよりも厚い。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５のそれぞれの厚さは、半導体層１５よりも厚い。
金属ピラー２３、２４のアスペクト比（平面サイズに対する厚みの比）は、１以上であっても良いし、１より小さくても良い。すなわち、金属ピラー２３、２４は、その平面サイズより厚くても良いし、薄くても良い。
ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５を含む支持体１００の厚さは、半導体層１５、ｐ側電極１６およびｎ側電極１７を含むＬＥＤチップの厚さよりも厚い。
半導体層１５は、後述するように基板上にエピタキシャル成長法により形成される。その基板は、支持体１００を形成した後に除去され、半導体層１５は第１の面１５ａ側に基板を含まない。半導体層１５は、剛直で板状の基板にではなく、金属ピラーと樹脂層２５とを含む複合体である支持体１００によって支持されている。
ｐ側配線部４１及びｎ側配線部４３の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
樹脂層２５は、ｐ側金属ピラー２３およびｎ側金属ピラー２４を補強する。樹脂層２５は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層２５として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができる。
また、樹脂層２５におけるベースとなる樹脂に、カーボンブラックなどの光吸収性を有する粉体、または酸化チタンなどの光反射性を有する粉体が含まれても構わない。この場合、樹脂層２５は発光層１３の発光光に対して遮光性または反射性を有する。これにより、支持体１００における側面及び実装面側からの光漏れを抑制することができる。
半導体発光装置１の実装時の熱サイクルにより、ｐ側外部端子２３ａおよびｎ側外部端子２４ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、その応力を吸収し緩和する。特に、半導体層１５よりも柔軟な樹脂層２５を支持体１００の一部として用いることで、応力緩和効果を高めることができる。
後述するように、半導体層１５の形成（成長）に用いた基板は、半導体層１５から除去される。これにより、半導体発光装置１は低背化される。また、基板の除去により、半導体層１５の第１の面１５ａを粗面化することができ、光取り出し効率の向上を図れる。
例えば、第１の面１５ａに対して、アルカリ系溶液を使ったウェットエッチングを行うと、結晶異方性により微小凹凸が形成される。これにより、発光層１３の放射光を全反射させることなく、第１の面１５ａから外側に取り出すことが可能となる。
あるいは、リソグラフィーで形成したマスクを使ったエッチングにより、第１の面１５ａに微小凹凸を形成してもよい。
基板が除去された後、第１の面１５ａ上に蛍光体層３０が形成される。また、第１の面１５ａと蛍光体層３０との間に、図示しない絶縁膜が設けられているとより好ましい。その絶縁膜は、半導体層１５と蛍光体層３０との密着性を高め、例えば、シリコン酸化膜、シリコン窒化膜である。
蛍光体層３０は、例えばシリコーン樹脂等の透明樹脂中に複数の粒子状の蛍光体が分散された構造を有する。蛍光体は、発光層１３の放射光により励起されて例えば緑色光を放射する緑色蛍光体と、発光層１３の放射光により励起されて例えば赤色光を放射する赤色蛍光体とを含む。あるいは、蛍光体層３０は、２種類の蛍光体（緑色蛍光体と赤色蛍光体）を含む構成に限らず、１種類の蛍光体（発光層１３の放射光により励起されて例えば黄色光を放射する黄色蛍光体）を含む構成であってもよい。
蛍光体層３０は、半導体層１５の側面１５ｃの周囲の領域の絶縁膜１８上にも形成される。したがって、蛍光体層３０の平面サイズは半導体層１５の平面サイズよりも大きい。
蛍光体層３０は、半導体層１５の第１の面１５ａ上、および半導体層１５の側面１５ｃの周囲の領域上に限定され、半導体層１５の第２の面側、金属ピラー２３、２４の周囲、および支持体１００の側面にまわりこんで形成されていない。蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とが揃っている。
すなわち、実施形態の半導体発光装置１は、チップサイズパッケージ構造の非常に小型の半導体発光装置である。このため、例えば照明用灯具などへの適用に際して、灯具デザインの自由度が高まる。
また、光を外部に取り出さない実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。また、第１の面１５ａ側に基板がなくても、第２の面側に広がるｐ側配線層２１及びｎ側配線層２２を介して発光層１３の熱を実装基板側に放散させることができ、小型でありながらも放熱性に優れている。
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
これに対して実施形態によれば、実装前の状態で、ｐ側金属ピラー２３の周囲及びｎ側金属ピラー２４の周囲には、蛍光体層３０と異なる樹脂層２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層２５が設けられているため、実装後のアンダーフィルが不要となる。
第１の面１５ａ側には、光取り出し効率、色変換効率、配光特性などを優先した設計の層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調節されている。
発光層１３から第１の面１５ａ側に放射された光は蛍光体層３０に入射し、一部の光は蛍光体を励起し、発光層１３の光と、蛍光体の光との混合光として例えば白色光が得られる。
ここで、第１の面１５ａ上に基板があると、蛍光体層３０に入射せずに、基板の側面から外部に漏れる光が生じる。すなわち、基板の側面から発光層１３の光の色みの強い光が漏れ、蛍光体層３０の側から対象物を照らした際に外縁側に青色光のリングが見える現象など、色割れや色ムラの原因になり得る。
これに対して、実施形態によれば、第１の面１５ａと蛍光体層３０との間には基板がないため、基板側面から発光層１３の光の色みが強い光が漏れることによる色割れや色ムラを防ぐことができる。
さらに、実施形態によれば、半導体層１５の側面１５ｃに、前述した反射メタル（アルミニウム膜６１）と、遮光性または反射性を有する樹脂層２５が設けられているため、発光層１３から半導体層１５の側面１５ｃに向かった光は外部に漏れない。このため、基板が第１の面１５ａ側にない特徴とあいまって、半導体発光装置１の側面側からの光漏れによる色割れや色ムラを防ぐことができる。
次に、複合樹脂５０について説明する。
図２は、図１（ａ）において２点鎖線で囲む部分の模式拡大断面図である。
複合樹脂５０は、絶縁膜１８上において、ｐ側配線層２１とｎ側配線層２２とが近接する領域にフィルム状に設けられている。
複合樹脂５０は、絶縁性の樹脂成分５１と、樹脂成分５１中に分散された複数の第１の粉体５２とを有する。第１の粉体５２は、複数の１次粒子５３が粒界５４を介してつながった多結晶粉体である。
１次粒子５３は、例えば酸化亜鉛を主成分として含む。粒界５４には、１次粒子５３の主成分とは異なる成分が１次粒子５３内部に比べて高濃度に存在している。例えば、粒界５４には、１次粒子５３内部に比べて、ビスマスおよびプラセオジムのいずれかの元素が高濃度に存在している。
第１の粉体５２は、図３８に示すように、印加電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性、すなわちバリスタ特性を持つ。
また、第１の粉体５２に、コバルト、マンガン、クロム、アンチモン、ストロンチウム、鉛、バリウムおよびマグネシウムの少なくともいずれかの元素が添加されている。これらの添加物は、抵抗変化を急峻にすることができる。
図６は、第１の粉体５２の製造方法を示すフローチャートである。
まず、酸化亜鉛、酸化ビスマス、酸化コバルト、酸化マンガン、酸化アンチモン、バインダー（有機物）などの原料粉末を混合する。
そして、それらの混合物を、乾燥、成形、焼成した後、粉砕することで、複数の第１の粉体５２が得られる。
その後、必要に応じて、第１の粉体５２の表面を洗浄する。この洗浄により、１次粒子５３の表面を覆っていた粒界５４と同じ偏析成分を除去して、１次粒子５３の表面を露出させることができる。
図７は、第１の粉体５２の他の製造方法を示すフローチャートである。
まず、酸化亜鉛、酸化ビスマス、酸化コバルト、酸化マンガン、酸化アンチモン、バインダー（有機物）などの原料粉末を混合する。
そして、それらの混合物を、乾燥、成形した後、粉砕することで、複数の第１の粉体５２が得られる。
その後、複数の粉体を気相に飛散させて焼成する。その後、必要に応じて、第１の粉体５２の表面を洗浄する。
図８は、第１の粉体５２のさらに他の製造方法を示すフローチャートである。
まず、酸化亜鉛、酸化ビスマス、酸化コバルト、酸化マンガン、酸化アンチモン、バインダー（有機物）などの原料粉末を混合する。
そして、それらの混合物を造粒して、複数の第１の粉体５２が得られる。造粒の方法としては、押し出し機で押し出した後切断してもよいし、噴霧乾燥法を用いてもよい。
その後、複数の粉体を気相に飛散させて乾燥及び焼成する。その後、必要に応じて、第１の粉体５２の表面を洗浄する。
例えば、酸化亜鉛に対して酸化ビスマスは固溶しにくく、また低融点であるため、焼結助剤として粒界５４に偏析する。酸化ビスマスが偏析した粒界５４近傍には、ショットキーバリアと推測されている高いエネルギー障壁が形成されるため、粒界５４には薄い高抵抗層が形成されることになる。なお、以下では、このエネルギー障壁を便宜上ショットキーバリアとして表記する。
バリスタ動作の発現は、粒界５４近傍に形成されたショットキーバリアに起因すると考えられる。すなわち、粒界５４にサージ電圧のような高電圧が印加されるとショットキーバリアをトンネル電流が流れ始め、急激に抵抗が低下する。
すなわち、第１の粉体５２は、定格電圧以下では絶縁体であるが、サージなどの高電圧が印加されると低抵抗となって、第１の粉体５２に、サージを逃がすバイパス経路（短絡経路）が形成される。図２〜図５において、サージのバイパス経路を模式的に白抜き矢印で表す。抵抗が急激に下がる電圧（降伏電圧）は、サージバイパス経路に存在する粒界５４の直列数に比例する。
なお、酸化ビスマスの代わりに酸化プラセオジムを用いても構わない。この場合にも、同様のバリスタ特性が得られることが知られている。また、酸化ビスマスを用いた場合に比べて、酸化プラセオジムを用いた場合には、１次粒子の大きさが小さくなることが知られている。従って、より微細な構造、すなわち、ｐ側配線部とｎ側配線部との間隙をより狭くしたい場合においては、酸化プラセオジムを用いることがより好ましい。なお、粒界５４近傍に高濃度に偏析される成分としては、酸化ビスマスと酸化プラセオジムに限る必要はない。要は１次粒子の粒界を介してバリスター特性を発現する組成であれば同様の効果が期待できる。また、粉体５２の原料粉末としては、必ずしも酸化物でなくても構わず、例えばビスマス、プラセオジムなどを原料粉末として用いて、焼結中に酸化させても構わない。
ｐ側配線部４１の下地金属膜６０およびｎ側配線部４３の下地金属膜６０は、樹脂成分５１を介さずに、第１の粉体５２と直接接触している。そのため、ｐ側配線部４１と第１の粉体５２とのコンタクト抵抗、およびｎ側配線部４３と第１の粉体５２とのコンタクト抵抗を低くでき、サージを逃がす際に低抵抗なバイパス経路が得られる。
また、前述した第１の粉体５２の表面洗浄により、１次粒子５３の表面を露出させることができる。そして、１次粒子５２の表面を下地金属膜６０に直接接触させることで、１次粒子５３と下地金属膜６０との間に粒界５４が介在する場合よりもコンタクト抵抗を低くできる。
また、第１実施形態によれば、フィルム状の複合樹脂５０の表面に対して、ｐ側配線部４１及びｎ側配線部４３の下地金属膜６０が面接触している。すなわち、下地金属膜６０が、複数の１次粒子５３に面接触することができる。そのため、下地金属膜６０が複数の１次粒子５３に対して並列接続することになり、バイパス経路自体のサージ耐性が高まる。
第１実施形態によれば、実装前の状態で外部に露出され得るｐ側外部端子２３ａとｎ側外部端子２４ａとの間に、半導体層１５と、第１の粉体５２とが並列接続され、第１の粉体５２は、半導体層１５をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層１５を介さずに、第１の粉体５２を通じて、ｐ側外部端子２３ａとｎ側外部端子２４ａ間を流れることができる。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間に定格電圧以下の電源電圧が印加された通常動作時、粒界５４近傍のショットキーバリアにより第１の粉体５２は高抵抗状態にあり、ｐ側配線部４１とｎ側配線部４３とは第１の粉体５２を通じて短絡しない。
また、１次粒子５３のサイズは、複合樹脂５０上におけるｐ側配線層２１とｎ側配線層２２との間の最小距離ｄよりも小さい。そのため、１つの１次粒子５３のみによってｐ側配線層２１とｎ側配線層２２との間がブリッジされることがない。
なお、本明細書において、粉体（粒子）のサイズとは、複数の粉体（粒子）の平均粒径、または粒径分布におけるピーク粒径、または最大粒径を表す。
また、第１の粉体５２のサイズが、ｐ側配線層２１とｎ側配線層２２との間の最小距離ｄよりも大きいため、図２に示すように、その最小距離ｄ間を第１の粉体５２で直接ブリッジしたサージバイパス経路が形成できる。
複数の１次粒子５３が粒界５４を介してつながった多結晶の第１の粉体５２によってブリッジされたｐ側配線層２１とｎ側配線層２２との間のバイパス経路には、ショットキーバリア特性を持つ粒界５４が必ず１つ以上存在する。したがって、通常動作時、ｐ側配線層２１とｎ側配線層２２との間が短絡してしまうことがない。
また、複合樹脂５０上に乗り上げたｐ側配線層２１とｎ側配線層２２との間の間隔は、図１５（ａ）に示すように、レジスト膜９２のパターニングにより一定にすることができる。
その一定間隔の領域の長手方向（図２において紙面を貫く方向）に沿って複数の第１の粉体５２を、上記間隔をブリッジするように存在させることができる。第１の粉体５２の１次粒子５３の粒径ばらつきが小さくなるように調整しておけば、粒界５４の直列数が等しいバイパス経路が複数形成されることになり、バイパス経路自体のサージ耐性が向上する。
また、実施形態によれば、バリスタ特性を持つ複合樹脂５０が半導体発光装置１内にフィルム状に内蔵されている。したがって、半導体発光装置１に対して外付けで接続される静電気対策回路が不要となる。すなわち、ＬＥＤのＥＳＤ保護素子として、ツェナーダイオードを搭載しなくてよい。したがって、実施形態によれば、チップサイズパッケージ構造の半導体発光装置１の小型化を妨げずに、静電気耐性に優れた半導体発光装置１を提供することができる。
また、複合樹脂５０の樹脂成分５１中には、カーボンブラックなどの光吸収性を有する粉体、または金属、合金などの光反射性を有する粉体などの遮光性の粉体２６が含まれていてもよい。すなわち、複合樹脂５０は、発光層１３の発光光に対して遮光性を有する。これにより、発光層１３の発光光から第１の粉体５２を保護することが可能になり、第１の粉体５２の誤動作などを抑制することができる。なお、ここで言う誤動作とは、例えば入射光により粉体５２の内部で電子が励起され、電流電圧特性が変動してしまったり、あるいはより長波長の光を放出してしまったりすることである。
また、複合樹脂５０を形成した後、表面に露出した１次粒子５３を、図３に示すように、選択的にエッチングして除去した場合には、複合樹脂５０の表面の短絡経路に１次粒子５３の表面が露出しないため、リーク電流を抑制することができる。
ｐ側配線層２１とｎ側配線層２２とが近接する領域において、エッチングにより１次粒子５３が除去された部分には、図３に示すように、樹脂層２５が埋め込まれる。
また、複合樹脂５０を形成した後、例えばアッシング等によって表面の樹脂成分５１をエッチングして除去してもよい。その後、下地金属膜６０を形成すると、図４に示すように、樹脂成分５１のエッチングによって露出した粉体５２の表面に下地金属膜６０を接触させることができる。
したがって、下地金属膜６０は樹脂成分５１を介さずに粉体５２の表面に直接接触するため、コンタクト抵抗を低くすることができる。さらに粉体５２の製造時において、表面洗浄によって表面の粒界成分を除去しておけば、下地金属膜６０は、１次粒子５３の表面に直接接触するため、コンタクト抵抗をより低くすることができる。
次に、図９（ａ）〜図２１（ｂ）を参照して、半導体発光装置１の製造方法について説明する。
図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１５（ｂ）、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）、図２０（ｂ）および図２１（ｂ）は、それぞれ、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１５（ａ）、図１６（ａ）、図１７（ａ）、図１８（ａ）、図２０（ａ）および図２１（ａ）におけるＡ−Ａ断面に対応する。
すなわち、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１５（ａ）、図１６（ａ）、図１７（ａ）、図１８（ａ）、図２０（ａ）および図２１（ａ）は、それぞれ、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１５（ｂ）、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）、図２０（ｂ）および図２１（ｂ）の上面図である。これら上面図は、円形ウェーハの一部領域を表す。
図９（ｂ）は、基板１０の主面上に形成された半導体層１５を表す断面図である。例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１０の主面上に、第１の半導体層１１、発光層１３および第２の半導体層１２が順にエピタキシャル成長される。
半導体層１５において、基板１０側の面が第１の面１５ａであり、基板１０の反対側の面が第２の面１５ｂである。
基板１０は、例えばシリコン基板である。あるいは、基板１０はサファイア基板やＳｉＣ基板であってもよい。半導体層１５は、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体層である。
第１の半導体層１１は、例えば、基板１０の主面上に設けられたバッファ層と、バッファ層上に設けられたｎ型ＧａＮ層とを有する。第２の半導体層１２は、例えば、発光層１３の上に設けられたｐ型ＡｌＧａＮ層と、その上に設けられたｐ型ＧａＮ層とを有する。発光層１３は、例えば、ＭＱＷ（Multiple Quantum well）構造を有する。
第２の半導体層１２及び発光層１３は、例えば、ＲＩＥ（Reactive Ion Etching）法により、図１０（ｂ）に示すように、選択的に除去される。第２の半導体層１２及び発光層１３の選択的エッチングにより、第１の半導体層１１が露出される。
さらに、図１０（ａ）及び（ｂ）に示すように、第１の半導体層１１が選択的に除去され、溝９１が形成される。基板１０の主面上で、溝９１によって半導体層１５は複数に分離される。溝９１は、半導体層１５を貫通し、基板１０に達する。エッチング条件によっては、基板１０の主面も少しエッチングされ、溝９１の底面が、基板１０と半導体層１５との界面よりも下方に後退する場合もある。なお、溝９１は、ｐ側電極１６およびｎ側電極１７を形成した後に形成してもよい。
第２の半導体層１２の表面にはｐ側電極１６が形成される。第２の半導体層１２及び発光層１３が選択的に除去された領域の第１の半導体層１１の表面には、ｎ側電極１７が形成される。
ｐ側電極１６およびｎ側電極１７は、例えば、スパッタ法、蒸着法等で形成される。ｐ側電極１６とｎ側電極１７は、どちらを先に形成してもよいし、同じ材料で同時に形成してもよい。
発光層１３が積層された領域に形成されるｐ側電極１６は、発光層１３の放射光を反射する反射膜を含む。例えば、ｐ側電極１６は、銀、銀合金、アルミニウム、アルミニウム合金等を含む。また、反射膜の硫化、酸化防止のため、ｐ側電極１６は、金属保護膜（バリアメタル）を含む。
次に、図１１（ａ）及び（ｂ）に示すように、基板１０の上に設けられた構造体を覆うように絶縁膜１８を形成する。絶縁膜１８は、半導体層１５の第２の面、ｐ側電極１６及びｎ側電極１７を覆う。また、絶縁膜１８は、半導体層１５の第１の面１５ａに続く側面１５ｃを覆う。また、絶縁膜１８は、溝９１の底面の基板１０の表面にも形成される。
絶縁膜１８は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成されるシリコン酸化膜またはシリコン窒化膜である。絶縁膜１８には、例えば、レジストマスクを用いたウェットエッチングにより、第１の開口１８ａと第２の開口１８ｂが形成される。第１の開口１８ａはｐ側電極１６に達し、第２の開口１８ｂはｎ側電極１７に達する。
次に、図１２（ａ）及び（ｂ）に示すように、例えばディスペンス法により複合樹脂５０を絶縁膜１８上に供給する。複合樹脂５０は、ｐ側電極１６上の絶縁膜１８上に供給される。
複合樹脂５０は、図１３（ａ）及び（ｂ）に示すように、研削され、第１の粉体５２が複合樹脂５０の表面に露出される。複合樹脂５０は、例えば、バックサイドグラインダー、ブレードダイサーなどで機械研削される。
あるいは、アッシングや逆スパッターなどで複合樹脂５０の表面の樹脂成分５１を除去して、第１の粉体５２を露出させてもよい。
次に、図１４（ａ）に示すように、絶縁膜１８の表面、複合樹脂５０の表面、第１の開口１８ａの内壁（側壁および底面）、および第２の開口１８ｂの内壁（側壁および底面）に、コンフォーマルに下地金属膜６０を形成する。
下地金属膜６０は、図１４（ｂ）を参照して前述したように、アルミニウム膜６１と、チタン膜６２と、銅膜６３とを有する。下地金属膜６０は、例えば、スパッタ法により形成される。
なお、以降の工程図では、下地金属膜６０の図示は省略する。
下地金属膜６０上には、図１５（ａ）及び（ｂ）に示すように、レジストマスク９２が選択的に形成される。そして、下地金属膜６０の銅膜６３をシード層として用いた電解銅めっき法により、ｐ側配線層２１及びｎ側配線層２２が形成される。
ｐ側配線層２１は、第１の開口１８ａ内にも形成され、ｐ側電極１６と電気的に接続される。ｎ側配線層２２は、第２の開口１８ｂ内にも形成され、ｎ側電極１７と電気的に接続される。
次に、配線層２１、２２上に、図１６（ａ）及び（ｂ）に示すようにレジストマスク９３を選択的に形成した後、ｐ側配線層２１及びｎ側配線層２２をシード層として用いた電解銅めっき法により、ｐ側金属ピラー２３及びｎ側金属ピラー２４を形成する。
ｐ側金属ピラー２３は、ｐ側配線層２１上に形成される。ｐ側配線層２１とｐ側金属ピラー２３とは同じ銅材料で一体化される。ｎ側金属ピラー２４は、ｎ側配線層２２上に形成される。ｎ側配線層２２とｎ側金属ピラー２４とは同じ銅材料で一体化される。
レジストマスク９２、９３は、例えば溶剤もしくは酸素プラズマを使って除去される。
この時点で、ｐ側配線層２１とｎ側配線層２２は下地金属膜６０を介してつながっている。そこで、ｐ側配線層２１とｎ側配線層２２との間の下地金属膜６０をエッチングにより除去する。これにより、ｐ側配線層２１とｎ側配線層２２との電気的接続が分断される。
次に、前述の工程までで得られた構造体の上に、図１７（ａ）及び（ｂ）に示すように、樹脂層２５を形成する。樹脂層２５は、ｐ側配線部４１及びｎ側配線部４３を覆う。樹脂層２５は、例えばスクリーン印刷法や圧縮成形法などにより形成される。
樹脂層２５は、ｐ側配線部４１及びｎ側配線部４３とともに支持体１００を構成する。その支持体１００に半導体層１５が支持された状態で、図１８（ａ）及び（ｂ）に示すように基板１０が除去される。
例えば、シリコン基板である基板１０が、ウェットエッチングにより除去される。あるいは、基板１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
基板１０上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、例えばＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
基板１０の除去により、半導体層１５の第１の面１５ａが露出される。露出された第１の面１５ａには、図１９（ａ）に示すように、微細な凹凸が形成される。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１の面１５ａをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第１の面１５ａに凹凸を形成することができる。第１の面１５ａに凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
あるいは、リソグラフィーにより形成されたレジスト膜をマスクにしたエッチングにより、第１の面１５ａに微細凹凸を形成してもよい。
第１の面１５ａ上には、図１９（ｂ）に示すように、図示しない絶縁膜を介して蛍光体層３０が形成される。蛍光体層３０は、例えば、スクリーン印刷、ポッティング、モールド、圧縮成形などの方法により形成される。あるいは、フィルム状の蛍光体層３０が、図示しない絶縁膜を介して第１の面１５ａに貼り付けられる。なお、第１の面１５ａと蛍光体層３０との間の絶縁膜は必要に応じて省略しても構わない。
蛍光体層３０を形成した後、樹脂層２５の表面（図２０（ｂ）における上面）が例えばバックサイドグラインダーなどで研削され、図２０（ａ）に示すように、ｐ側金属ピラー２３及びｎ側金属ピラー２４が樹脂層２５から露出される。ｐ側金属ピラー２３の露出面はｐ側外部端子２３ａとなり、ｎ側金属ピラー２４の露出面はｎ側外部端子２４ａとなる。
次に、複数の半導体層１５を分離する前述した溝９１が形成された領域で、図２１（ａ）及び（ｂ）に示すように、ウェーハをダイシングする。すなわち、蛍光体層３０、絶縁膜１８および樹脂層２５が切断される。これらは、例えば、ダイシングブレード、またはレーザ光により切断される。半導体層１５は、ダイシング領域に存在しないためダイシングによるダメージを受けない。
個片化される前の前述した各工程は、多数の半導体層１５を含むウェーハ状態で行われる。ウェーハは、少なくとも１つの半導体層１５を含む半導体発光装置として個片化される。なお、半導体発光装置は、ひとつの半導体層１５を含むシングルチップ構造でも良いし、複数の半導体層１５を含むマルチチップ構造であっても良い。
個片化される前の前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とは揃い、それら側面が個片化された半導体発光装置の側面を形成する。したがって、基板１０がないこともあいまって、チップサイズパッケージ構造の小型の半導体発光装置を提供することができる。
図１（ｂ）は、第１実施形態の変形例による半導体発光装置２の模式断面図である。
図５は、図１（ｂ）において２点鎖線で囲む部分の模式拡大断面図である。
半導体発光装置２によれば、半導体層１５の第２の面側に、前述したバリスタ特性を持つ複合樹脂５０が設けられている。複合樹脂５０は、半導体層１５の第２の面、ｐ側電極１６およびｎ側電極１７を覆っている。
半導体層１５の側面には、例えばシリコン酸化膜などの無機絶縁膜１９がパッシベーション膜として設けられている。複合樹脂５０は、無機絶縁膜１９を介して、半導体層１５の側面にも設けられている。
複合樹脂５０上には、ｐ側配線層２１とｎ側配線層２２とが互いに分離して設けられている。ｐ側配線層２１は、複合樹脂５０を貫通するビア２１ａを介してｐ側電極１６と電気的に接続されている。ｎ側配線層２２は、複合樹脂５０を貫通するビア２２ａを介してｎ側電極１７と電気的に接続されている。
図５に示すように、ｐ側配線部４１の下地金属膜６０およびｎ側配線部４３の下地金属膜６０は、樹脂成分５１を介さずに、第１の粉体５２と直接接触している。そのため、ｐ側配線部４１と第１の粉体５２とのコンタクト抵抗、およびｎ側配線部４３と第１の粉体５２とのコンタクト抵抗を低くでき、サージを逃がす際に低抵抗なバイパス経路が得られる。
また、フィルム状の複合樹脂５０の表面に対して、ｐ側配線部４１及びｎ側配線部４３の下地金属膜６０が面接触している。すなわち、下地金属膜６０が、複数の１次粒子５３に面接触することができる。そのため、下地金属膜６０が複数の１次粒子５３に対して並列接続することになり、バイパス経路自体のサージ耐性が高まる。
この半導体発光装置２においても、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間に、半導体層１５と、第１の粉体５２とが並列接続され、第１の粉体５２は、半導体層１５をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層１５を介さずに、第１の粉体５２を通じて、ｐ側外部端子２３ａとｎ側外部端子２４ａ間を流れることができる。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間に定格電圧以下の電源電圧が印加された通常動作時、粒界５４近傍のショットキーバリアにより第１の粉体５２は高抵抗状態にあり、ｐ側配線部４１とｎ側配線部４３とは第１の粉体５２を通じて短絡しない。
また、１次粒子５３のサイズは、複合樹脂５０上におけるｐ側配線層２１とｎ側配線層２２との間の最小距離ｄよりも小さい。そのため、１つの１次粒子５３のみによってｐ側配線層２１とｎ側配線層２２との間がブリッジされることがない。
また、第１の粉体５２のサイズが、ｐ側配線層２１とｎ側配線層２２との間の最小距離ｄよりも大きいため、図５に示すように、その最小距離ｄ間を第１の粉体５２で直接ブリッジしたサージバイパス経路が形成できる。
複数の１次粒子５３が粒界５４を介してつながった多結晶の第１の粉体５２によってブリッジされたｐ側配線層２１とｎ側配線層２２との間のバイパス経路には、ショットキーバリア特性を持つ粒界５４が必ず１つ以上存在する。したがって、通常動作時、ｐ側配線層２１とｎ側配線層２２との間が短絡してしまうことがない。
また、複合樹脂５０上のｐ側配線層２１とｎ側配線層２２との間の間隔は、レジスト膜のパターニングにより一定にすることができる。
その一定間隔の領域の長手方向（図５において紙面を貫く方向）に沿って複数の第１の粉体５２を、上記間隔をブリッジするように存在させることができる。第１の粉体５２の１次粒子５３の粒径ばらつきが小さくなるように調整しておけば、粒界５４の直列数が等しいバイパス経路が複数形成されることになり、バイパス経路自体のサージ耐性が向上する。
また、バリスタ特性を持つ複合樹脂５０が半導体発光装置２内に内蔵されている。したがって、半導体発光装置２に対して外付けで接続される静電気対策回路が不要となる。すなわち、ＬＥＤのＥＳＤ保護素子として、ツェナーダイオードを搭載しなくてよい。したがって、チップサイズパッケージ構造の半導体発光装置２の小型化を妨げずに、静電気耐性に優れた半導体発光装置１を提供することができる。
（第２実施形態）
第２実施形態においても、電子デバイスとして、半導体発光装置（ＬＥＤデバイス）を一例に挙げて説明する。
図２２は、第２実施形態の半導体発光装置３の模式断面図である。
第２実施形態の半導体発光装置３によれば、配線部４１、４３とともに支持体１００を形成する樹脂層５６がバリスタ特性を持つ複合樹脂である。その他の構成は第１実施形態の半導体発光装置と同じであり、詳細な説明は省略する。
第２実施形態の半導体発光装置３によれば、ｐ側配線部４１とｎ側配線部４３との間に、樹脂層（複合樹脂）５６が設けられている。樹脂層５６は、ｐ側金属ピラー２３の側面とｎ側金属ピラー２４の側面に接するように、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に設けられている。すなわち、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に樹脂層５６が充填されている。
樹脂層５６は、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間にも設けられている。樹脂層５６は、ｐ側金属ピラー２３の周囲およびｎ側金属ピラー２４の周囲に設けられ、ｐ側金属ピラー２３の側面およびｎ側金属ピラー２４の側面を覆っている。
また、樹脂層５６は、半導体層１５の側面の周囲の領域にも設けられ、ｐ側配線層２１及びｎ側配線層２２のどちらかと、絶縁膜１８とを介して、半導体層１５の側面を覆っている。
ｐ側金属ピラー２３におけるｐ側配線層２１とは反対側の端部（面）は、樹脂層５６から露出し、実装基板等の外部回路と接続可能なｐ側外部端子２３ａとして機能する。ｎ側金属ピラー２４におけるｎ側配線層２２とは反対側の端部（面）は、樹脂層５６から露出し、実装基板等の外部回路と接続可能なｎ側外部端子２４ａとして機能する。ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
図３３（ａ）に示すように、ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、樹脂層５６の同じ面内で離間して並んで形成されている。ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間隔よりも広い。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、実装時のはんだの広がりよりも大きくする。これにより、はんだを通じた、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間の短絡を防ぐことができる。
これに対し、ｐ側配線層２１とｎ側配線層２２との間隔は、プロセス上の限界まで狭くすることができる。このため、ｐ側配線層２１の面積、およびｐ側配線層２１とｐ側金属ピラー２３との接触面積の拡大を図れる。これにより、発光層１３の熱の放散を促進できる。
ｐ側金属ピラー２３の厚さ（ｐ側配線層２１とｐ側外部端子２３ａとを結ぶ方向の厚さ）は、ｐ側配線層２１の厚さよりも厚い。ｎ側金属ピラー２４の厚さ（ｎ側配線層２２とｎ側外部端子２４ａとを結ぶ方向の厚さ）は、ｎ側配線層２２の厚さよりも厚い。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層５５のそれぞれの厚さは、半導体層１５よりも厚い。
ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層５６を含む支持体１００の厚さは、半導体層１５、ｐ側電極１６およびｎ側電極１７を含むＬＥＤチップの厚さよりも厚い。
半導体層１５は、基板上にエピタキシャル成長法により形成される。その基板は、支持体１００を形成した後に除去され、半導体層１５は第１の面１５ａ側に基板を含まない。半導体層１５は、剛直で板状の基板にではなく、金属ピラーと樹脂層５６とを含む複合体である支持体１００によって支持されている。
ｐ側配線部４１及びｎ側配線部４３の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
樹脂層５６は、ｐ側金属ピラー２３およびｎ側金属ピラー２４を補強する。また、樹脂層５６におけるベースとなる樹脂に、カーボンブラックなどの光吸収性を有する粉体、または金属、合金などの光反射性を有する粉体が含まれていても構わない。この場合、樹脂層５６は発光層１３の発光光に対して遮光性または反射性を有し、支持体１００における側面及び実装面側からの光漏れを抑制することができる。
半導体発光装置１の実装時の熱サイクルにより、ｐ側外部端子２３ａおよびｎ側外部端子２４ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１５に加わる。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層５６は、その応力を吸収し緩和する。特に、半導体層１５よりも柔軟な樹脂層５６を支持体１００の一部として用いることで、応力緩和効果を高めることができる。
蛍光体層３０は、半導体層１５の第１の面１５ａ上、および半導体層１５の側面１５ｃの周囲の領域上に限定され、半導体層１５の第２の面側、金属ピラー２３、２４の周囲、および支持体１００の側面にまわりこんで形成されていない。蛍光体層３０の側面と、支持体１００の側面（樹脂層５６の側面）とが揃っている。
すなわち、第２実施形態の半導体発光装置３も、チップサイズパッケージ構造の非常に小型の半導体発光装置である。このため、例えば照明用灯具などへの適用に際して、灯具デザインの自由度が高まる。
また、第２実施形態においても、第１の面１５ａと蛍光体層３０との間には基板がないため、基板側面から発光層１３の光の色みが強い光が漏れることによる色割れや色ムラを防ぐことができる。
さらに、実施形態によれば、半導体層１５の側面１５ｃに、前述した反射メタル（アルミニウム膜６１）と、遮光性または反射性を有する樹脂層５６が設けられているため、発光層１３から半導体層１５の側面１５ｃに向かった光は外部に漏れない。このため、基板が第１の面１５ａ側にない特徴とあいまって、半導体発光装置３の側面側からの光漏れによる色割れや色ムラを防ぐことができる。
次に、複合樹脂５６について説明する。
図２３は、図２２において２点鎖線で囲む部分の模式拡大断面図である。
複合樹脂５６は、絶縁性の樹脂成分５１と、樹脂成分５１中に分散された複数の第１の粉体５２とを有する。第１の粉体５２は、複数の１次粒子５３が粒界５４を介してつながった多結晶粉体である。
１次粒子５３は、例えば酸化亜鉛を主成分として含む。粒界５４には、１次粒子５３の主成分とは異なる成分が偏析している。例えば、粒界５４には、酸化ビスマス及び酸化プラセオジムの少なくともいずれかが偏析している。
第１の粉体５２は、図３８に示すように、印加電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性、すなわちバリスタ特性を持つ。
また、第１の粉体５２に、コバルト、マンガン、クロム、アンチモン、ストロンチウム、鉛、バリウムおよびマグネシウムの少なくともいずれかが添加されている。これらの添加物は、抵抗変化を急峻にすることができる。
さらに、第２実施形態の複合樹脂５６では、導電性の複数の第２の粉体５７が樹脂成分５１中に分散されている。
第２の粉体５７は、第１の粉体５２よりもサイズの小さい金属粒子である。第２の粉体５７は、例えば金や白金のような酸化しにくい金属である。あるいは、第２の粉体５７は、スズやビスマスやインジウムなどの低融点金属である。あるいは、第２の粉体５７は、銅やニッケルのような廉価な金属である。あるいは、第２の粉体５７は、４２アロイやインバー、コバールのような酸化しにくく、かつ熱膨張率が小さい特性をもった合金系金属である。
第１実施形態と同様、第１の粉体５２は、定格電圧以下では絶縁体であるが、サージなどの高電圧が印加されると低抵抗となって、第１の粉体５２に、サージを逃がすバイパス経路（短絡経路）が形成される。図２３〜図２５において、サージのバイパス経路を模式的に白抜き矢印で表す。抵抗が急激に下がる電圧（降伏電圧）は、サージバイパス経路に存在する粒界５４の直列数に比例する。
ｐ側配線部４１の表面およびｎ側配線部４３の表面は、導電性の第２の粉体５７を介して第１の粉体５２と接続している。そのため、ｐ側配線部４１と第１の粉体５２との間の抵抗、およびｎ側配線部４３と第１の粉体５２との間の抵抗を低くでき、サージを逃がす際に低抵抗なバイパス経路が得られる。
また、複数の第１の粉体５２どうしが近接する間隔が第２の粉体５７のサイズ以下となる程度に、複数の第１の粉体５２は高密度に分散されている。このため、近接する第１の粉体５２の間に、第１の粉体５２に接触して第２の粉体５７が介在され、近接する第１の粉体５２間の抵抗も低くすることができる。
複合樹脂５６は、例えば、溶剤を含む液状の状態で形成された後、硬化される。そのため、溶剤が蒸発する際や、硬化時に収縮するようにしておけば、第２の粉体５７が第１の粉体５２や配線部４１、４３により接触しやすくなる。
また、溶剤蒸発や硬化収縮する前の樹脂成分５１の体積が大きい状態では、低い粘度にすることができ、樹脂層（複合樹脂）５６を形成しやすい。
第２実施形態においても、実装前の状態で外部に露出され得るｐ側外部端子２３ａとｎ側外部端子２４ａとの間に、半導体層１５と、第１の粉体５２とが並列接続され、第１の粉体５２は、半導体層１５をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層１５を介さずに、第１の粉体５２を通じて、ｐ側外部端子２３ａとｎ側外部端子２４ａ間を流れることができる。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間に定格電圧以下の電源電圧が印加された通常動作時、粒界５４近傍のショットキーバリアにより第１の粉体５２は高抵抗状態にあり、ｐ側配線部４１とｎ側配線部４３とは第１の粉体５２を通じて短絡しない。
また、１次粒子５３のサイズは、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間の最小距離よりも小さい。そのため、１つの１次粒子５３のみによってｐ側配線層２１とｎ側配線層２２との間がブリッジされることがない。
また、第１の粉体５２のサイズが、ｐ側配線層２１とｎ側配線層２２との間の最小距離よりも大きいため、その最小距離間を第１の粉体５２で直接ブリッジしたサージバイパス経路が形成できる。
したがって、複数の１次粒子５３が粒界５４を介してつながった多結晶の第１の粉体５２によってブリッジされたｐ側配線層２１とｎ側配線層２２との間のバイパス経路には、ショットキーバリア特性を持つ粒界５４が必ず１つ以上存在する。したがって、通常動作時、ｐ側配線層２１とｎ側配線層２２との間が短絡してしまうことがない。
また、第２の粉体５７のサイズは、ｐ側配線層２１とｎ側配線層２２との間の最小距離よりも小さいため、ｐ側配線層２１とｎ側配線層２２との間で第２の粉体５７がブリッジしてしまう短絡は生じない。
また、樹脂成分５１に対する複数の第２の粉体５７の配合比は、第２の粉体５７どうしがブリッジしない程度に低く抑えられているため、第２の粉体５７だけで短絡経路を作ってしまうこともない。
ただし、第２の粉体５７のサイズは前述のように、ｐ側配線層２１とｎ側配線層２２との間の最小距離よりも小さいため、樹脂成分５１に対する複数の第２の粉体５７の配合比を極端に大きくしない限り、第２の粉体５７どうしのブリッジは起きにくい。一方で樹脂成分５１に対する複数の第２の粉体５７の配合比が大きい方が、サージバイパス経路が形成される数が増えるため、同配合比はできるだけ大きくしたい。その場合には、複合樹脂５６の特性に対して、第２の粉体５７自体の特性の影響が大きくなってくる。デバイスやウェーハの反りを抑制するためには、複合樹脂５６の熱膨張率が小さい必要があるため、この場合には、第２の粉体５７に４２アロイ、インバー、コバールのような低熱膨張率の材料を用いることが好ましい。
第２の粉体５７の熱膨張率としては、例えば窒化ガリウムの熱膨張率（ａ軸方向）５．５ｐｐｍ以下であることが好ましい。この場合、第２の粉体５７の添加によって、複合樹脂５６全体の熱膨張率は、発光素子を形成している窒化ガリウムにより近づくことになる。
例えば４２アロイは、４．５〜６．５ｐｐｍ程度の熱膨張率であり、またコバールは５ｐｐｍ程度の熱膨張率である。
さらには、第２の粉体５７の熱膨張率は、第１の粉体５２である酸化亜鉛の熱膨張率（ｃ軸方向）３．９ｐｐｍ以下であることがより好ましい。この場合、第２の粉体５７の添加により、複合樹脂５６全体の熱膨張率を、第１の粉体５２と樹脂成分５１だけの組み合わせよりもさらに小さな熱膨張率とすることができる。
鉄６５％ニッケル３５％からなるインバーの熱膨張率は１．２ｐｐｍであり、鉄６４％ニッケル３２％コバルト４％からなるスーパーインバーやクロムを加えたステンレスインバーなどは０ｐｐｍの熱膨張率である。
一般に樹脂成分５１に用いられているエポキシ樹脂は６０ｐｐｍ程度の大きな熱膨張率であるため、第１の粉体５２に熱膨張率３．９ｐｐｍの酸化亜鉛を使っていても、複合樹脂５６全体の熱膨張率を窒化ガリウムの熱膨張率５．５ｐｐｍまで小さくすることは困難である。ここで、小さい熱膨張率の第２の粉体５７を用いることにより、複合樹脂５６全体の熱膨張率を窒化ガリウムの熱膨張率５．５ｐｐｍにより近づけることができる。
さらに、第２の粉体５７の熱膨張率が酸化亜鉛の熱膨張率３．９ｐｐｍよりも小さい場合、例えば第２の粉体５７の近傍に第１の粉体５２の小粒径品が共存していたとしても、第２の粉体５７による導電経路は形成しやすくなる。これは、複合樹脂５６が熱硬化した後の常温への降温により、第２の粉体５７が第１の粉体５２の小粒径品に比べて相対的に大きくなるためである。
また、第２実施形態によれば、バリスタ特性を持つ複合樹脂５６が半導体発光装置３における封止樹脂として設けられている。したがって、半導体発光装置３に対して外付けで接続される静電気対策回路が不要となる。すなわち、ＬＥＤのＥＳＤ保護素子として、ツェナーダイオードを搭載しなくてよい。したがって、第２実施形態によれば、チップサイズパッケージ構造の半導体発光装置３の小型化を妨げずに、静電気耐性に優れた半導体発光装置３を提供することができる。
また、複合樹脂５６の樹脂成分５１中には、カーボンブラックなどの光吸収性を有する粉体、または金属、合金などの光反射性を有する粉体などの遮光性の粉体２６が含まれていてもよい。すなわち、複合樹脂５６は、発光層１３の発光光に対して遮光性を有する。これにより、発光層１３の発光光から第１の粉体５２を保護することが可能になり、第１の粉体５２の誤動作などを抑制することができる。
また、複合樹脂５６を形成した後、ｐ側配線部４１とｎ側配線部４３との間に印加されるサージによる発熱により、サージバイパス経路中に存在する第２の粉体５７が溶融して、図２４に示すように、第２の粉体５７が第１の粉体５２の表面や配線部４１、４３表面に融着することができる。
すなわち、第２の粉体５７は溶融され第１の粉体５２の表面や配線部４１、４３表面にぬれ広がった形状で、第１の粉体５２の表面や配線部４１、４３表面に接触する。このため、第２の粉体５７と第１の粉体５２とのコンタクト抵抗や、第２の粉体５７と配線部４１、４３とのコンタクト抵抗を低減することができる。
また、第２の粉体５７として、樹脂成分５１の耐熱温度よりも低い融点の金属を用いることで、複合樹脂５６の形成時、あるいはその前後の工程での加熱により、第２の粉体５７が、図２５に示すように、第１の粉体５２の表面や配線部４１、４３の表面に融着することができる。これにより、第２の粉体５７と第１の粉体５２とのコンタクト抵抗や、第２の粉体５７と配線部４１、４３とのコンタクト抵抗を低減することができる。
また、図２６（ｃ）に示すように、第１の粉体５２の表面に薄い金属膜５８が不連続に形成されている場合には、第１の粉体５２と第２の粉体５７とのコンタクト抵抗を低くしつつも、第１の粉体５２の表面で金属膜５８が短絡経路を作ってしまう不良も生じない。
図２６（ａ）〜（ｃ）は、第１の粉体５２の表面に不連続な金属膜５８を形成する方法を示す模式図である。
例えば、前述した図６、図７、図８に示す方法により、表面に１次粒子５３が露出した第１の粉体５２を製造することができる。
その第１の粉体５２の表面に対して、例えばスパッタ法等により金属膜５８を形成する。この時点では、図２６（ｂ）に示すように、金属膜５８は、１次粒子５３の表面及び粒界５４の表面に連続して形成される。
次に、不活性雰囲気の気相中に第１の粉体５２を飛散させた状態で、粒界５４に偏析した酸化ビスマスや酸化プラセオジムの融点以上に加熱して、粒界５４の表面に成膜された金属膜５８を溶解させる。
これにより、図２６（ｃ）に示すように、１次粒子５３の表面のみに不連続に金属膜５８が残される。
ここで、不連続な金属膜５８として、発光層１３が発する光に対して反射性を有する金属を用いると、複合樹脂に光反射性を与えることができる。そのような光反射性金属としては、例えば、銀、アルミニウム、プラチナなどを用いることができる。
複合樹脂に光反射性を与えることで、発光層１３の発光光から第１の粉体５２を保護することが可能になる。これにより、第１の粉体５２の誤動作（例えば入射光により粉体５２の内部で電子が励起されることによる電流電圧特性の変動、あるいは長波長光の放出）などを抑制することができる。
例えば、酸化チタンや銀などの光反射性の粉末を樹脂成分中に分散させると複合樹脂に光反射性を与えることができるが、上記実施形態のデバイスの場合、十分な反射性を有するほどに酸化チタンを分散させると複合樹脂が絶縁性となり、あるいは十分な反射性を有するほどに銀を分散させると複合樹脂が導電性となってしまい、本実施形態の特徴であるバリスター特性が損なわれてしまう。
しかしながら、上記のように不連続な金属膜５８を粉体５２自体に形成すると、バリスター特性は損なわずに光反射性の複合樹脂とすることができる。
不連続な反射膜５８の形成方法としては、無電解メッキを用いることも可能である。１次粒子（例えば酸化亜鉛を主成分とする）５３はｎ型半導体であるために、伝導帯に電子が存在する。一方、粒界５４およびその近傍はエネルギー障壁を形成しているため、伝導帯に電子が存在しない状態となっている。この１次粒子５３にある電子をメッキ液中の金属イオンに渡して還元すれば金属膜５８として成長させることができる。この際、粒界５４およびその近傍には電子がないため、１次粒子５３表面だけを被覆した不連続な金属膜５８とすることができる。
無電解メッキによって形成できる金属としては、例えば銀、金、ニッケルなどがある。中でも高い反射率を有する銀が望ましい。
また、必要に応じて、１次粒子５３に光を照射することにより、電子を伝導帯に励起させてメッキ効率を高めることも可能である。また、伝導帯の電子をメッキ液中の金属イオンに効率的に渡すため、還元剤などの添加剤をメッキ液に入れることも可能である。添加剤としては、例えばＥＤＴＡ（エチレンジアミン四酢酸）などを用いることができる。
なお、不連続な金属膜５８を形成した後にごく薄い透明な絶縁膜を形成することも可能である。その絶縁膜の形成にはスパッタ等の方法を用いることができる。絶縁膜を十分に薄くすれば、あるいは欠陥の多い材料や吸湿しやすい材料とすれば、複合樹脂に電界をかけることによって絶縁破壊して必要なサージ電流経路を確保することができる。サージ電流経路以外には電流が流れないため、絶縁膜は残ったままであり、これにより金属膜５８の腐食や硫化等による反射率の低下が起きにくくなる。
次に、図２７（ａ）〜図３３（ｂ）を参照して、第２実施形態の半導体発光装置３の製造方法について説明する。
図２７（ｂ）、図２８（ｂ）、図２９（ｂ）、図３０（ｂ）、図３２（ｂ）および図３３（ｂ）は、それぞれ、図２７（ａ）、図２８（ａ）、図２９（ａ）、図３０（ａ）、図３２（ａ）および図３３（ａ）におけるＡ−Ａ断面に対応する。
すなわち、図２７（ａ）、図２８（ａ）、図２９（ａ）、図３０（ａ）、図３２（ａ）および図３３（ａ）は、それぞれ、図２７（ｂ）、図２８（ｂ）、図２９（ｂ）、図３０（ｂ）、図３２（ｂ）および図３３（ｂ）の上面図である。これら上面図は、円形ウェーハの一部領域を表す。
メッキ法によりｐ側配線層２１及びｎ側配線層２２を形成する工程までは、前述した第１実施形態と同様に進められる。ただし、第２実施形態においては、絶縁膜１８の上に複合樹脂は形成されない。
図２７（ａ）及び（ｂ）に示すように、ｐ側配線層２１及びｎ側配線層２２を形成した後、それら配線層２１、２２上に、図２８（ａ）及び（ｂ）に示すようにレジストマスク９３を選択的に形成する。その後、ｐ側配線層２１及びｎ側配線層２２をシード層として用いた電解銅めっき法により、ｐ側金属ピラー２３及びｎ側金属ピラー２４を形成する。
ｐ側金属ピラー２３は、ｐ側配線層２１上に形成される。ｐ側配線層２１とｐ側金属ピラー２３とは同じ銅材料で一体化される。ｎ側金属ピラー２４は、ｎ側配線層２２上に形成される。ｎ側配線層２２とｎ側金属ピラー２４とは同じ銅材料で一体化される。
レジストマスク９２、９３は、例えば溶剤もしくは酸素プラズマを使って除去される。
この時点で、ｐ側配線層２１とｎ側配線層２２は下地金属膜６０を介してつながっている。そこで、ｐ側配線層２１とｎ側配線層２２との間の下地金属膜６０をエッチングにより除去する。これにより、ｐ側配線層２１とｎ側配線層２２との電気的接続が分断される。
次に、前述の工程までで得られた構造体の上に、図２９（ａ）及び（ｂ）に示すように、前述した複合樹脂５６を形成する。複合樹脂５６は、ｐ側配線部４１及びｎ側配線部４３を覆う。複合樹脂５６は、例えばスクリーン印刷法や圧縮成形法などにより形成される。
複合樹脂５６は、ｐ側配線部４１及びｎ側配線部４３とともに支持体１００を構成する。その支持体１００に半導体層１５が支持された状態で、図３０（ａ）及び（ｂ）に示すように基板１０が除去される。
例えば、シリコン基板である基板１０が、ウェットエッチングにより除去される。あるいは、基板１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
基板１０上にエピタキシャル成長された半導体層１５は、大きな内部応力を含む場合がある。また、ｐ側金属ピラー２３、ｎ側金属ピラー２４および複合樹脂５６は、例えばＧａＮ系材料の半導体層１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１０の剥離時に一気に開放されたとしても、ｐ側金属ピラー２３、ｎ側金属ピラー２４および複合樹脂５６は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
基板１０の除去により、半導体層１５の第１の面１５ａが露出される。露出された第１の面１５ａには、図３１（ａ）に示すように、微細な凹凸が形成される。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１の面１５ａをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、第１の面１５ａに凹凸を形成することができる。第１の面１５ａに凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
あるいは、リソグラフィーにより形成されたレジスト膜をマスクにしたエッチングにより、第１の面１５ａに微細凹凸を形成してもよい。
第１の面１５ａ上には、図３１（ｂ）に示すように、図示しない絶縁膜を介して蛍光体層３０が形成される。蛍光体層３０は、例えば、スクリーン印刷、ポッティング、モールド、圧縮成形などの方法により形成される。あるいは、フィルム状の蛍光体層３０が、図示しない絶縁膜を介して第１の面１５ａに貼り付けられる。なお、第１の面１５ａと蛍光体層３０との間の絶縁膜は必要に応じて省略しても構わない。
蛍光体層３０を形成した後、複合樹脂５６の表面（図３２（ｂ）における上面）が例えばバックサイドグラインダーなどで研削され、図３２（ａ）に示すように、ｐ側金属ピラー２３及びｎ側金属ピラー２４が複合樹脂５６から露出される。ｐ側金属ピラー２３の露出面はｐ側外部端子２３ａとなり、ｎ側金属ピラー２４の露出面はｎ側外部端子２４ａとなる。
次に、複数の半導体層１５を分離する前述した溝９１が形成された領域で、図３３（ａ）及び（ｂ）に示すように、ウェーハをダイシングする。すなわち、蛍光体層３０、絶縁膜１８および複合樹脂５６が切断される。これらは、例えば、ダイシングブレード、またはレーザ光により切断される。半導体層１５は、ダイシング領域に存在しないためダイシングによるダメージを受けない。
個片化される前の前述した各工程は、多数の半導体層１５を含むウェーハ状態で行われる。ウェーハは、少なくとも１つの半導体層１５を含む半導体発光装置として個片化される。なお、半導体発光装置は、ひとつの半導体層１５を含むシングルチップ構造でも良いし、複数の半導体層１５を含むマルチチップ構造であっても良い。
個片化される前の前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（複合樹脂５６の側面）とは揃い、それら側面が個片化された半導体発光装置の側面を形成する。したがって、基板１０がないこともあいまって、チップサイズパッケージ構造の小型の半導体発光装置を提供することができる。
図３９〜図４２は、第２実施形態の半導体発光装置３における複合樹脂５６の実装面（ｐ側外部端子２３ａおよびｎ側外部端子２４ａが設けられた面）側の拡大模式断面図である。
第２の粉体５７としては例えば銅などの金属が用いられる。一方、ｐ側外部端子２３ａとｎ側外部端子２４ａの表面にも例えば銅などの金属が用いられている。一般に、銅は自然酸化してしまいはんだとのぬれ性を悪化させてしまうことが知られており、その対策として無電解メッキによって例えば金などの金属膜６５の被覆を行うことがある。ところが、この際に第２の粉体５７が実装面側に露出していると図４２に示すように無電解メッキによって第２の粉体表面にも金属膜６５が被覆されてしまう。金ははんだとのぬれ性が高いため、図４２に示すように、実装面側の外部端子２３ａと外部端子２４ａとの間に第２の粉体５７が点在していると、これらの間をはんだがブリッジしてしまい短絡不良が発生してしまうことが懸念される。
そこで、図３２（ｂ）に示す工程で複合樹脂５６を研磨した後、複合樹脂５６の表面に露出した第２の粉体５７をエッチングにより除去する。図３９は、第２粉体５７がエッチング除去された後の状態を表し、第２の粉体５７が除去された部分に空隙６２が形成される。
あるいは、前述したように第１の粉体５２の表面にも無電解メッキによって金属膜６５が形成されることがあり得る。第１の粉体５２の実装面側の露出表面に金属膜が形成されてしまうとはんだがぬれやすくなってしまい、ブリッジ不良が起こり得るため、複合樹脂５６の表面に露出する第１の粉体５２も図４０に示すようにエッチングで除去してもよい。第１の粉体５２が除去された部分に空隙６３が形成される。
あるいは、図４１に示すように、複合樹脂５６の上に樹脂６６を積層して、複合樹脂５６の表面を樹脂６６で覆ってもよい。樹脂６６は、バリスター特性のない一般的な絶縁性の樹脂である。複合樹脂５６の樹脂成分５１として硬化時の体積収縮が大きくなる樹脂系を用いた場合、複合樹脂５６の上面（複合樹脂５６と樹脂６６との界面）にはゆるやかな凹凸が形成される。
また、図４３に示すように、複合樹脂５６がｐ側金属ピラー２３とｎ側金属ピラー２４の側面にも形成されていても構わない。
図２８に示すｐ側金属ピラー２３とｎ側金属ピラー２４を形成した後に、レジストマスク９３と９２を除去し、不図示のシード膜６０をｐ側配線層２１とｎ側配線層２２の直下部分を除いて除去する。その後、パシベーション膜（絶縁膜）１８とｐ側配線層２１とｎ側配線層２２とｐ側金属ピラー２３とｎ側金属ピラー２４の表面に複合樹脂５６を形成し、その上に樹脂６６を形成する。その後、ｐ側金属ピラー２３とｎ側金属ピラー２４が露出するまで樹脂６６を研削した後、無電解メッキを行うことにより、図４３の形態を得ることが出来る。樹脂６６は、バリスター特性のない一般的な絶縁性の樹脂である。
図４３の構造の場合には、ｐ側外部端子２３ａとｎ側外部端子２４ａの外周部に複合樹脂５６中の第２粉体５７や粉体５２が露出する可能性があるが、仮にその露出面に金属膜６５が被覆されたとしても、樹脂６６によってp側外部端子２３ａとｎ側外部端子２４ａが隔絶されているため、短絡不良が発生しにくい構造となっている。
図４１と図４３の構造とした場合、複合樹脂５６は一部分にしか使用されないため、一般的な樹脂６６の機械特性を調整することによって、デバイスやウェーハの反りなどを適正化することが可能となる。すなわち、複合樹脂５６は機械特性を多少に犠牲にしてでも電気特性を最適化することができ、より高性能なデバイスを実現することが可能となる。
例えば複合樹脂５６を構成する樹脂成分５１として、硬化時の体積収縮が大きな樹脂系を用いた場合、例えば図３９のような構造の場合、デバイスやウェーハが大きく反ってしまう可能性があったが、図４１と図４３の構造の場合、樹脂６６の特性によって反りを小さく調整できる可能性がある。複合樹脂５６を構成する樹脂成分５１の硬化収縮率を大きくできると、硬化後の複合樹脂５６における樹脂成分５１の比率が小さくなり、相対的に粉体５２と第２の粉体５７の比率が大きくなり、粉体同士やデバイスの金属部分２１、２２、２３、２４と粉体との接触確率が高まるため、複合樹脂５６中にサージバイパス経路がより多く形成することができ、電気的な特性が向上する。
さらに、図４１と図４３の構造の場合、複合樹脂５６の形成は、樹脂６６を積層する前に比較的薄く形成すればよい。従って、例えば樹脂成分５１が溶剤を含むようなものであっても、硬化時に溶剤の気化が容易に出来るため、複合樹脂５６の内部に気泡を形成してしまうなどの不具合を引き起こすことを回避できる。一般に、溶剤を含む樹脂の場合、硬化時に溶剤が除去されるため、その分だけ体積収縮が大きくなることが知られている。その結果、前述のように硬化後の樹脂成分５１の相対的な比率が小さくなり、複合樹脂５６中のサージバイパス経路をより多く形成することができる。
さらに、複合樹脂５６を塗布する直前、あるいは塗布した後、硬化する前あるいは硬化中に、半導体層１５に対して、そのバンドギャップ以上のエネルギーを持つ光、例えば波長４５０ｎｍ以下の青色光、青紫色光、紫色光、紫外線光などを照射しても構わない。これにより半導体層１５内に光起電力が発生し、ｐ側配線層２１とｎ側配線層２２との間に電位差が発生する。この電位差によってバリスタ特性を持った第１の粉体５２が引き付けられ、ｐ側配線層２１とｎ側配線層２２との間に、より高密度にブリッジ経路を形成することができる。
特に、成長基板１０がサファイアやSiCのような透光性の場合には、複合樹脂５６を塗布した後であっても成長基板１０側から光照射することが可能である。また、ｐ側配線層２１とｎ側配線層２２との間に電位差を発生させる方法としては、光照射に限らず、ｐ側金属ピラー２３とｎ側金属ピラー２４にプローブして電圧印加しても構わない。
次に、電子デバイスとして、ＩＣ（Integrated Circuit）を有する半導体デバイスを一例に挙げて説明する。
（第３実施形態）
図３４（ａ）は、第３実施形態の半導体デバイス４の模式断面図である。
半導体デバイス４は、半導体層（半導体チップ）７１を有する。半導体層７１は、第１の面７１ａと、その反対側の第２の面７１ｂとを有する。
第２の面７２には、複数の第１の電極７２と、複数の第２の電極７３が設けられている。
半導体層７１の第１の面７１ａ及び側面７１ｃ側には、樹脂層８０が設けられている。樹脂層８０は、半導体層７１の第１の面７１ａ及び側面７１ｃを覆っている。
半導体層７１の第１の面７１ｂ上には、絶縁膜７４が設けられている。絶縁膜７４は、半導体層７１の側面７１ｃの周囲に設けられた樹脂層８０の表面の一部にも設けられている。
絶縁膜７４上、および半導体層７１の側面７１ｃの周囲の樹脂層８０上には、第１の配線層７６と第２の配線層７７とが離間して設けられている。
第１の配線層７６は、絶縁膜７４を貫通するビアを介して第１の電極７２と接続されている。第２の配線層７７は、絶縁膜７４を貫通するビアを介して第２の電極７３と接続されている。
第１の配線層７６上には、第１の配線層７６よりも厚い第１の金属ピラー７８が設けられている。第１の配線層７６及び第１の金属ピラー７８は、第１の電極７２と電気的に接続された第１の配線部を形成する。
第２の配線層７７上には、第２の配線層７７よりも厚い第２の金属ピラー７９が設けられている。第２の配線層７７及び第２の金属ピラー７９は、第２の電極７３と電気的に接続された第２の配線部を形成する。
絶縁膜７４上、樹脂層８０上、第１の配線層７６上および第２の配線層７７上には、樹脂層７５が設けられている。樹脂層７５は、第１の配線層７６の側面、第２の配線層７７の側面、第１の金属ピラー７８の側面および第２の金属ピラー７９の側面に設けられている。第１の配線層７６と第２の配線層７７との間に樹脂層７５が充填されている。第１の金属ピラー７８と第２の金属ピラー７９との間に樹脂層７５が充填されている。
第１の金属ピラー７８における樹脂層７５から露出する端部７８ａは、実装基板等の外部回路と接続可能な外部端子として機能する。第２の金属ピラー７９における樹脂層７８から露出する端部７９ａは、実装基板等の外部回路と接続可能な外部端子として機能する。それら外部端子は、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
外部端子の平面サイズはチップの電極７２、７３の平面サイズよりも大きく、外部端子間のピッチは、電極７２間のピッチ、電極７３間のピッチ、および電極７２、７３間のピッチよりも広い。
第３実施形態の半導体デバイス４によれば、半導体層７１の第１の面７１ａ及び側面７１ｃを封止する樹脂層８０が、前述した第１実施形態の複合樹脂５０または第２実施形態の複合樹脂５６を含んでいる。
第１の配線層７６及び第２の配線層７７は、半導体層７１の側面７１ｃの周囲の領域で、バリスタ特性を持つ樹脂層８０に接している。
したがって、実装前の状態で外部に露出され得る第１の配線部の端部７８ａと、第２の配線部の端部７９ａとの間に、半導体層７１と、複合樹脂の第１の粉体５２とが並列接続され、第１の粉体５２は、半導体層７１をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層７１を介さずに、第１の粉体５２を通じて、第１の配線部と第２の配線部間を流れることができる。
第１の配線部と第２の配線部との間に定格電圧以下の電源電圧が印加された通常動作時、粒界５４近傍のショットキーバリアにより第１の粉体５２は高抵抗状態にあり、第１の配線部と第２の配線部とは第１の粉体５２を通じて短絡しない。
第３実施形態によれば、半導体デバイス４に対して外付けで接続されるＥＳＤ保護素子が不要となる。このため、小型化を妨げずに、静電気耐性に優れた半導体デバイス４を提供することができる。また、Ｉ／Ｏ（入出力）の負荷容量が小さくなり高速動作が可能となる。
また、第３実施形態は、ＩＣに限らず、ＭＥＭＳ（Micro Electro Mechanical Systems）素子や、ＲＦ（Radio Frequency）素子にも適用することができる。ＲＦ素子において封止樹脂にバリスタ特性を持たせて、ＥＳＤ保護素子が不要になれば、ＲＦ信号線の寄生容量を小さくすることもできる。
図３５（ａ）〜図３６（ｃ）は、第３実施形態の半導体デバイス４の製造方法を示す模式断面図である。
複数のチップ状の半導体層７１は、図３５（ａ）に示すように、耐熱フィルム８５上に互いに離間して整列される。半導体層７１は、電極７２、７３が形成された第２の面７１ｂ側が耐熱フィルム８５に貼り付けられる。
次に、図３５（ｂ）に示すように、耐熱フィルム８５上に、前述したバリスタ特性を持つ複合樹脂を含む樹脂層８０を形成する。半導体層７１の第１の面７１ａ及び側面７１ｃは、樹脂層８０に覆われる。複数の半導体層７１の間にも樹脂層８０は充填される。
次に、耐熱フィルム８５を剥離する。図３５（ｃ）は、耐熱フィルム８５が剥離され、複数の半導体層７１を封止した樹脂層８０が反転された状態を表す。例えば、アッシングで、第２の面７１ｂ及び電極７２、７３上の樹脂成分が除去される。
次に、第２の面７１ｂ上及び樹脂層８０の表面上に、絶縁膜７４を形成した後、図３５（ｄ）に示すように絶縁膜７４をパターニングする。絶縁膜７４には、第１の電極７２に達する開口７４ａと、第２の電極７３に達する開口７４ｂが形成される。
次に、図示しない金属膜を形成した後、図３６（ａ）に示すように、レジストマスク９５を形成し、メッキ法により、第２の面７１ｂ側に第１の配線層７６と第２の配線層７７を形成する。第１の配線層７６は、開口７４ａ（図３５（ｄ））を通じて第１の電極７２と接続される。第２の配線層７７は、開口７４ｂ（図３５（ｄ））を通じて第２の電極７３と接続される。
さらに、レジストマスク９６を形成し、メッキ法により、第１の配線層７６上に第１の金属ピラー７８を、第２の配線層７７上に第２の金属ピラー７９を形成する。
その後、レジストマスク９５、９６を除去し、図３６（ｂ）に示すように、樹脂層７５を形成する。樹脂層７５は、絶縁膜７４、第１の配線層７６、第２の配線層７７、第１の金属ピラー７８、第２の金属ピラー７９および樹脂層８０を覆う。
その後、樹脂層７５の表面を研削し、図３６（ｃ）に示すように、第１の金属ピラー７８の端部７８ａと、第２の金属ピラー７９の端部７９ａを樹脂層７５から露出させる。さらに、樹脂層８０及び樹脂層７５を切断して、複数の半導体デバイスに個片化する。なお、１つの半導体デバイスは複数の半導体層７１を含むマルチチップ構造であってもよい。
また、第３実施形態において、図３４（ｂ）に示すように、配線部側を封止する樹脂層８１に前述したバリスタ特性を持つ複合樹脂が含まれるようにしてもよい。半導体層７１の第１の面７１ａ及び側面７１ｃは、バリスタ特性を持たない樹脂層８２によって封止されている。
（第４実施形態）
以上説明したバリスタ特性を持った複合樹脂は、図３７（ａ）及び（ｂ）に示すサイドビュータイプの半導体発光装置６にも適用することができる。
第４実施形態の半導体発光装置６は、樹脂層２５（または５６）から露出され、外部との接続を担う金属ピラー２３、２４の露出面が、第１〜３実施形態と異なる。他の構成は、第１、第２実施形態の半導体発光装置と同じである。
図３７（ａ）は、第４実施形態の半導体発光装置６の模式斜視図である。
図３７（ｂ）は、第４実施形態の半導体発光装置６を実装基板３１０上に実装した構成を有する発光モジュールの模式断面図である。
ｐ側金属ピラー２３の一部の側面は、半導体層１５の第１の面１５ａおよびその反対側の第２の面１５ｂと異なる面方位の第３の面２５ｂで、樹脂層２５（または５６）から露出している。その露出面は、外部の実装基板３１０に実装するためのｐ側外部端子２３ｂとして機能する。
例えば、第３の面２５ｂは、半導体層１５の第１の面１５ａおよび第２の面１５ｂに対して略垂直な面である。樹脂層２５（または５６）は、例えば、矩形状の４つの側面を有し、そのうちのひとつの側面が第３の面２５ｂである。
その同じ第３の面２５ｂにおいて、ｎ側金属ピラー２４の一部の側面が樹脂層２５（または５６）から露出している。その露出面は、外部の実装基板３１０に実装するためのｎ側外部端子２４ｂとして機能する。
ｐ側金属ピラー２３において、第３の面２５ｂに露出しているｐ側外部端子２３ｂ以外の部分は、樹脂層２５（または５６）に覆われている。また、ｎ側金属ピラー２４において、第３の面２５ｂに露出しているｎ側外部端子２４ｂ以外の部分は、樹脂層２５（または５６）に覆われている。
図３７（ｂ）に示すように、半導体発光装置６は、第３の面２５ｂを基板３１０の実装面３０１に向けた姿勢で実装される。第３の面２５ｂに露出しているｐ側外部端子２３ｂおよびｎ側外部端子２４ｂは、それぞれ、実装面３０１に設けられたパッド３０２にはんだ３０３を介して接合される。基板３１０の実装面３０１には、例えば、外部回路につながる配線パターンが設けられ、パッド３０２はその配線パターンに接続されている。
第３の面２５ｂは、光の主な出射面である第１の面１５ａに対して略垂直である。したがって、第３の面２５ｂを実装面３０１側に向けた姿勢で、第１の面１５ａは実装面３０１に対して、平行な横方向または傾いた方向に向く。すなわち、半導体発光装置６は、いわゆるサイドビュータイプの半導体発光装置であり、実装面３０１に平行な横方向または斜めの方向に光を放出する。
半導体発光装置６において、第１実施形態と同様、絶縁膜１８上にバリスタ特性を持つ複合樹脂５０が設けられている。あるいは、絶縁膜１８として複合樹脂５０が設けられている。あるいは、第２実施形態と同様に、配線部４１、４３とともに支持体１００を形成する樹脂層５５が複合樹脂５６を含む。
したがって、第４実施形態においても、チップサイズパッケージ構造の半導体発光装置６の小型化を妨げずに、静電気耐性に優れた半導体発光装置６を提供することができる。
第１、第２、第４実施形態の半導体発光装置において、半導体層１５の第１の面１５ａ側に設けられる光学層としては、蛍光体層に限らず、散乱層であってもよい。その散乱層は、発光層１３の放射光を散乱させる複数の粒子状の散乱材（例えばチタン化合物）と、複数の散乱材を一体化し発光層１３の放射光を透過させる結合材（例えば樹脂層）とを含む。
（第５実施形態）
以上説明したバリスタ特性を持った複合樹脂は、図４４（ａ）、（ｂ）に示す表面実装型の半導体発光装置にも適用することができる。
ＬＥＤチップ１２０は、リードフレーム（第１の配線部）１２１と、リードフレーム（第２の配線部）１２２と、樹脂１２６、１２３とが一体成型されたパッケージに支持されている。樹脂１２６、１２３は、ＬＥＤチップ１２０および蛍光体の放射光に対して反射性をもつ白色樹脂である。樹脂１２３は、リードフレーム１２１、１２２上に設けられＬＥＤチップ１２０の周囲を囲んでいる。
ＬＥＤチップ１２０は、半導体層１５と、半導体層１５のエピタキシャル成長に使った基板（例えばサファイア基板）１０とを有する。半導体層１５は、例えば、ｎ型ＧａＮを含む第１半導体層１１と、ｐ型ＧａＮを含む第２半導体層１２と、第１半導体層１１と、第２半導体層１２との間に設けられた発光層（活性層）１３とを有する。
ＬＥＤチップ１２０は、基板１０をリードフレーム１２１側に向けてマウントされている。基板１０上に第１半導体層１１が設けられ、第１半導体層１１上に発光層１３および第２半導体層１２の積層膜が設けられている。第１半導体層１１上にはｎ側電極１７が設けられ、第２半導体層１２上にｐ側電極が設けられている。また、第２半導体層１２の上面には、ｐ側電極１６と接続された透明電極が設けられている。
ＬＥＤチップ１２０は、接着剤１２７を介してリードフレーム１２１上にマウントされている。ｐ側電極１６は、ワイヤ１２４を介してリードフレーム１２１に接続されている。ｎ側電極１７は、ワイヤ１２５を介してリードフレーム１２２に接続されている。リードフレーム１２１とリードフレーム１２２は、樹脂１２６によって絶縁分離されている。
リードフレーム１２１の裏面にｐ側外部端子１２１ａが形成され、リードフレーム１２２の裏面にｎ側外部端子１２２ａが形成されている。ｐ側外部端子１２１ａおよびｎ側外部端子１２２ａは、例えばはんだを介して回路基板に接合される。
リードフレーム１２１、１２２の上方における樹脂１２３で囲まれた領域には、ＬＥＤチップ１２０を覆うように蛍光体層３０が設けられている。
図４４（ａ）は、ｐ側のリードフレーム１２１とｎ側のリードフレーム１２２とをブリッジするように複合樹脂１３０を形成した実施形態を示す。複合樹脂１３０は、前述した実施形態と同様にバリスタ特性をもつ。複合樹脂１３０はリードフレーム１２１、１２２の上面側（蛍光体層３０側）に形成されている。この形態は、ＬＥＤチップ１２０を搭載する工程の前後に複合樹脂１３０をディスペンスすれば製造することができる。
図４４（ｂ）においても、ｐ側のリードフレーム１２１とｎ側のリードフレーム１２２とをブリッジするように複合樹脂１３０が形成されている。複合樹脂１３０は白樹脂１２６側に形成されている。この形態は、リードフレーム１２１、１２２を作った後に複合樹脂１３０を形成し、その後白樹脂１２６を射出成型等によって成形することによって製造できる。接着剤１２７に反射樹脂を用いれば、複合樹脂１３０は接着剤１２７の裏側に隠されるため、光学的な損失を回避することができる。
なお、ここで複合樹脂１３０は、バリスター特性を持った粉末を含んでおり、当該粉末は、例えば酸化亜鉛を主成分として含む１次粒子が凝集された多結晶粉体である。当該１次粒子は例えばビスマスやプラセオジムを高濃度に含んだ粒界を介して凝集している。さらに、当該１次粒子のサイズは、ｐ側のリードフレーム（第１の配線部）１２１と、ｎ側のリードフレーム（第２の配線部）１２２との間の間隙（最小距離）よりも小さい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１３…発光層、１５…半導体層、４１…ｐ側配線部、４３…ｎ側配線部、５０，５６…複合樹脂、５１…樹脂成分、５２…第１の粉体、５３…１次粒子、５４…粒界、５７…第２の粉体、５８…金属膜

Claims (20)

  1. 樹脂成分と、
    前記樹脂成分中に分散され、電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性を持つ複数の第１の粉体と、
    を備え、
    それぞれの前記第１の粉体は、複数の１次粒子が、前記１次粒子の主成分とは異なる成分が前記１次粒子内部に比べて高濃度に存在している粒界を介してつながった多結晶の粉体である複合樹脂。
  2. 前記１次粒子は酸化亜鉛を主成分として含む請求項１記載の複合樹脂。
  3. 前記粒界には、前記１次粒子内部に比べて、ビスマスおよびプラセオジムのいずれかの元素が高濃度に存在している請求項１または２に記載の複合樹脂。
  4. 前記第１の粉体に、コバルト、マンガン、クロム、アンチモン、ストロンチウム、鉛、バリウムおよびマグネシウムの少なくともいずれかの元素が添加されている請求項１〜３のいずれか１つに記載の複合樹脂。
  5. 前記第１の粉体よりもサイズの小さい導電性の第２の粉体がさらに前記樹脂成分中に分散されている請求項１〜４のいずれか１つに記載の複合樹脂。
  6. 第１の面と、前記第１の面の反対側の第２の面とを持つ半導体層と、
    前記第２の面側において前記半導体層に設けられた第１の電極と、
    前記第２の面側において前記第１の電極に対して離間して前記半導体層に設けられた第２の電極と、
    前記第１の電極と接続された第１の配線部と、
    前記第１の配線部に対して離間し、前記第２の電極に接続された第２の配線部と、
    前記第１の配線部及び前記第２の配線部に接して設けられた複合樹脂と、
    を備え、
    前記複合樹脂は、
    樹脂成分と、
    前記樹脂成分中に分散され、電圧の上昇とともに抵抗が低下する非直線性の電流電圧特性を持つ複数の第１の粉体と、
    を有し、
    それぞれの前記第１の粉体は、複数の１次粒子が、前記１次粒子の主成分とは異なる成分が前記１次粒子内部に比べて高濃度に存在している粒界を介してつながった多結晶の粉体であり、
    前記複合樹脂中に、少なくとも１つの前記第１の粉体を介して、前記第１の配線部と前記第２の配線部とをつなぐ経路が形成されている電子デバイス。
  7. 前記第１の粉体が、前記第１の配線部及び前記第２の配線部の少なくともいずれかに接している請求項６記載の電子デバイス。
  8. 前記第１の粉体よりもサイズの小さい導電性の第２の粉体がさらに前記樹脂成分中に分散され、
    前記複数の第１の粉体のうちの一部は、前記第２の粉体を介して前記第１の配線部及び前記第２の配線部の少なくともいずれかと接続されている請求項６または７に記載の電子デバイス。
  9. 前記第２の粉体のサイズは、前記第１の配線部と前記第２の配線部との間の最小距離よりも小さい請求項８記載の電子デバイス。
  10. 前記第２の粉体は溶融されぬれ広がった形状で前記第１の粉体、前記第１の配線部及び前記第２の配線部に接している請求項８または９に記載の電子デバイス。
  11. 前記第２の粉体の融点は、前記樹脂成分の耐熱温度よりも低い請求項８〜１０のいずれか１つに記載の電子デバイス。
  12. 前記半導体層は、発光層を有する請求項６〜１１のいずれか１つに記載の電子デバイス。
  13. 前記半導体層は、前記第１の配線部と、前記第２の配線部と、前記第１の配線部と前記第２の配線部との間に設けられた樹脂層とを含む支持体に支持されている請求項１２記載の電子デバイス。
  14. 前記樹脂層は、前記複合樹脂を含む請求項１３記載の電子デバイス。
  15. 前記第１の配線部は、前記第１の電極に接続された第１の配線層と、前記第１の配線層に接続され、前記第１の配線層よりも厚い第１の金属ピラーとを有し、
    前記第２の配線部は、前記第２の電極に接続された第２の配線層と、前記第２の配線層に接続され、前記第２の配線層よりも厚い第２の金属ピラーとを有する請求項１３または１４に記載の電子デバイス。
  16. 前記第１の配線層の一部及び前記第２の配線層の一部が、前記複合樹脂上に乗り上がるように設けられている請求項１５記載の電子デバイス。
  17. 前記第１の粉体のサイズは、前記複合樹脂上に乗り上げた前記第１の配線層の一部と、前記第２の配線層の一部との間の距離よりも大きい請求項１６記載の電子デバイス。
  18. 前記１次粒子のサイズは、前記第１の配線部と前記第２の配線部との間の最小距離よりも小さい請求項６〜１７のいずれか１つに記載の電子デバイス。
  19. 前記１次粒子の表面に、前記発光層が発する光に対して反射性を有する金属膜が設けられている請求項１２記載の電子デバイス。
  20. 前記第２の粉体は前記複合樹脂の表面に露出していない請求項８記載の電子デバイス。
JP2014181657A 2013-10-03 2014-09-05 複合樹脂及び電子デバイス Expired - Fee Related JP6355492B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014181657A JP6355492B2 (ja) 2013-10-03 2014-09-05 複合樹脂及び電子デバイス
EP14184230.2A EP2858073A3 (en) 2013-10-03 2014-09-10 Composite resin and electronic device
US14/482,451 US9419192B2 (en) 2013-10-03 2014-09-10 Composite resin and electronic device
TW103132615A TWI549321B (zh) 2013-10-03 2014-09-22 Electronic device
KR20140131303A KR20150039689A (ko) 2013-10-03 2014-09-30 복합 수지 및 전자 디바이스
HK15107907.0A HK1207466A1 (en) 2013-10-03 2015-08-17 Composite resin and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013208576 2013-10-03
JP2013208576 2013-10-03
JP2014181657A JP6355492B2 (ja) 2013-10-03 2014-09-05 複合樹脂及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2015092547A true JP2015092547A (ja) 2015-05-14
JP6355492B2 JP6355492B2 (ja) 2018-07-11

Family

ID=51609896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014181657A Expired - Fee Related JP6355492B2 (ja) 2013-10-03 2014-09-05 複合樹脂及び電子デバイス

Country Status (6)

Country Link
US (1) US9419192B2 (ja)
EP (1) EP2858073A3 (ja)
JP (1) JP6355492B2 (ja)
KR (1) KR20150039689A (ja)
HK (1) HK1207466A1 (ja)
TW (1) TWI549321B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519669A (ja) * 2015-07-15 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体装置
US10217792B2 (en) 2015-07-15 2019-02-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705051B2 (en) * 2014-11-18 2017-07-11 PlayNitride Inc. Light emitting device
JP2016134605A (ja) * 2015-01-22 2016-07-25 株式会社東芝 複合樹脂及び電子デバイス
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
KR102534589B1 (ko) * 2016-01-13 2023-05-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
DE102016124380A1 (de) * 2016-12-14 2018-06-14 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019114315A1 (de) * 2019-05-28 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung und verfahren zur herstellung einer anordnung
EP4002469A4 (en) * 2019-07-19 2023-04-05 Lg Electronics Inc. MICRO-LED DISPLAY DEVICE AND METHOD OF MAKING IT

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506578A (ja) * 1998-04-27 2002-02-26 エー ビー ビー リサーチ リミテッド バリスター特性を有する非線形抵抗及びこの抵抗の製造方法
JP2003049084A (ja) * 2001-07-02 2003-02-21 Abb Schweiz Ag 非直線性電流ー電圧ー特性曲線を有するポリマー配合物及びポリマー配合物の製造方法
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
WO2008054308A1 (en) * 2006-10-31 2008-05-08 Abb Research Ltd Electrical field grading material
JP2008218665A (ja) * 2007-03-02 2008-09-18 Tdk Corp バリスタ素子
JP2008218749A (ja) * 2007-03-05 2008-09-18 Toshiba Corp ＺｎＯバリスター粉末

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1096051A (en) * 1978-02-23 1981-02-17 Roland T. Girard Reconstituted metal oxide varistor
GB9600819D0 (en) * 1996-01-16 1996-03-20 Raychem Gmbh Electrical stress control
JP2004119840A (ja) 2002-09-27 2004-04-15 Mitsubishi Electric Corp 非直線抵抗体およびその製造方法
TW577184B (en) * 2002-12-26 2004-02-21 Epistar Corp Light emitting layer having voltage/resistance interdependent layer
JP4432489B2 (ja) * 2003-12-25 2010-03-17 パナソニック株式会社 静電気対策部品の製造方法
US7279724B2 (en) 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
DE602004015567D1 (de) * 2004-04-06 2008-09-18 Abb Research Ltd Elektrisches nichtlineares Material für Anwendungen mit hoher und mittlerer Spannung
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
JP5243181B2 (ja) 2008-10-20 2013-07-24 スリーエム イノベイティブ プロパティズ カンパニー 導電性高分子複合体及び導電性高分子材料を用いた熱電素子
JP2011159951A (ja) 2010-01-07 2011-08-18 Kyushu Institute Of Technology Ｌｅｄモジュール装置及びその製造方法
US20110298001A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP2012023328A (ja) * 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
KR101228675B1 (ko) * 2010-12-06 2013-01-31 삼성전기주식회사 내부 전극용 도전성 페이스트 및 이를 포함한 적층 세라믹 전자부품
JP5832956B2 (ja) 2012-05-25 2015-12-16 株式会社東芝 半導体発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506578A (ja) * 1998-04-27 2002-02-26 エー ビー ビー リサーチ リミテッド バリスター特性を有する非線形抵抗及びこの抵抗の製造方法
JP2003049084A (ja) * 2001-07-02 2003-02-21 Abb Schweiz Ag 非直線性電流ー電圧ー特性曲線を有するポリマー配合物及びポリマー配合物の製造方法
JP2005079327A (ja) * 2003-08-29 2005-03-24 Tdk Corp バリスタ及びバリスタの製造方法
WO2008054308A1 (en) * 2006-10-31 2008-05-08 Abb Research Ltd Electrical field grading material
JP2008218665A (ja) * 2007-03-02 2008-09-18 Tdk Corp バリスタ素子
JP2008218749A (ja) * 2007-03-05 2008-09-18 Toshiba Corp ＺｎＯバリスター粉末

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519669A (ja) * 2015-07-15 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体装置
US10217792B2 (en) 2015-07-15 2019-02-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US10559556B2 (en) 2015-07-15 2020-02-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
EP2858073A3 (en) 2015-06-03
EP2858073A2 (en) 2015-04-08
JP6355492B2 (ja) 2018-07-11
US20150097208A1 (en) 2015-04-09
HK1207466A1 (en) 2016-01-29
TWI549321B (zh) 2016-09-11
US9419192B2 (en) 2016-08-16
TW201517330A (zh) 2015-05-01
KR20150039689A (ko) 2015-04-13

Similar Documents

Publication Publication Date Title
JP6355492B2 (ja) 複合樹脂及び電子デバイス
JP6106120B2 (ja) 半導体発光装置
US9006766B2 (en) Semiconductor light emitting device
US9755127B2 (en) Semiconductor light emitting device and method for manufacturing same
JP6045999B2 (ja) 半導体発光装置及びその製造方法
EP2667424B1 (en) Semiconductor light emitting device
JP2016134605A (ja) 複合樹脂及び電子デバイス
TWI699011B (zh) 半導體發光裝置
JP2015195332A (ja) 半導体発光装置及びその製造方法
US20150091042A1 (en) Light emitting diode chip and light emitting device having the same
JP2016171164A (ja) 半導体発光装置
JP6185415B2 (ja) 半導体発光装置
US9543484B1 (en) Semiconductor light emitting device and method for manufacturing same
KR102550004B1 (ko) 발광 소자
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN111192952A (zh) 发光二极管模块
JP2018160635A (ja) 半導体発光装置
KR20110116453A (ko) 반도체 발광소자 및 발광소자 패키지
KR20110084774A (ko) 발광소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20160046539A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180612

R150 Certificate of patent or registration of utility model

Ref document number: 6355492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees