JP2015088743A5 - - Google Patents

Description

第１の発明は、処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、を備え、前記電極層は、互いに離間して配設された複数の電極要素を含み、前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、前記方向にみて、前記電極層の外周と前記セラミック誘電体基板の外周との間隔が、前記複数の電極要素の間隔よりも狭いことを特徴とする静電チャックである。

第２の発明は、処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、を備え、前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔の相互誤差が２００マイクロメートル以下であることを特徴とする静電チャックである。

第３の発明は、処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、を備え、前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記電極層の外周における外径を外径Ｘ５、としたときに、｜Ｘ１−Ｘ２｜／Ｘ５が０．０７％以下であることを特徴とする静電チャックである。

Claims (15)

1. 処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、
   前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、
   を備え、
   前記電極層は、互いに離間して配設された複数の電極要素を含み、
   前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、
   前記方向にみて、前記電極層の外周と前記セラミック誘電体基板の外周との間隔が、前記複数の電極要素の間隔よりも狭いことを特徴とする静電チャック。
2. 処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、
   前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、
   を備え、
   前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、
   前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔の相互誤差が２００マイクロメートル以下であることを特徴とする静電チャック。
3. 処理対象物を載置する第１主面と、前記第１主面とは反対側の第２主面と、を有し、多結晶セラミック焼結体であるセラミック誘電体基板と、
   前記セラミック誘電体基板の前記第１主面と前記第２主面との間に介設され、前記セラミック誘電体基板に一体焼結された電極層と、
   を備え、
   前記第１主面と直交する方向にみて、前記セラミック誘電体基板の外周と、前記電極層の外周と、の間隔が均一となるように前記セラミック誘電体基板の外周が設けられ、
   前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記電極層の外周における外径を外径Ｘ５、としたときに、｜Ｘ１−Ｘ２｜／Ｘ５が０．０７％以下であることを特徴とする静電チャック。
4. 前記電極層の外周の長さを周長ＬＸ５、前記セラミック誘電体基板の外周の長さを周長ＬＸ６、としたときに、ＬＸ５／ＬＸ６が９７．４％以上９９．６％以下であることを特徴とする請求項１〜３のいずれか１つに記載の静電チャック。
5. 前記電極層の外周における外径で規定される円の面積を面積ＳＸ５、前記セラミック誘電体基板の外周における外径で規定される円の面積を面積ＳＸ６、としたときに、ＳＸ５／ＳＸ６が９５．１％以上９９．２％以下であることを特徴とする請求項１〜４のいずれか１つに記載の静電チャック。
6. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記電極層の外周における外径を外径Ｘ５、としたときに、｜Ｘ１−Ｘ３｜／Ｘ５が０．０７％以下であることを特徴とする請求項１〜５のいずれか１つに記載の静電チャック。
7. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第３仮想線とは反対側に伸ばした第４仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ４、としたときに、｜Ｘ１−Ｘ２｜−｜Ｘ３−Ｘ４｜が２００マイクロメートル以下であることを特徴とする請求項１〜６のいずれか１つに記載の静電チャック。
8. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第３仮想線とは反対側に伸ばした第４仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ４、前記電極層の外周における外径を外径Ｘ５、としたときに、｜｜Ｘ１−Ｘ２｜−｜Ｘ３−Ｘ４｜｜／Ｘ５が０．０７％以下であることを特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
9. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記電極層の外周における外径を外径Ｘ５、としたときに、｜Ｘ１＋Ｘ３｜／Ｘ５が０．１５％以下であることを特徴とする請求項１〜８のいずれか１つに記載の静電チャック。
10. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記電極層の外周における外径を外径Ｘ５、としたときに、｜Ｘ１×Ｘ３｜／Ｘ５が１５％以下であることを特徴とする請求項１〜９のいずれか１つに記載の静電チャック。
11. 前記セラミック誘電体基板の中央から外周方向に伸ばした第１仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ１、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線とは反対側に伸ばした第２仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ２、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第１仮想線と直交する方向に伸ばした第３仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ３、前記セラミック誘電体基板の中央から外周方向に伸ばした仮想線であって前記第３仮想線とは反対側に伸ばした第４仮想線上において、前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔を間隔Ｘ４、としたときに、｜Ｘ１−Ｘ２｜／｜Ｘ３−Ｘ４｜が２００以下であることを特徴とする請求項１〜１０のいずれか１つに記載の静電チャック。
12. 前記電極層の外周と、前記セラミック誘電体基板の外周と、の間隔は、０．９５ミリメートル以下であることを特徴とする請求項１〜１１のいずれか１つに記載の静電チャック。
13. 前記セラミック誘電体基板の周端部に設けられ前記第１主面の一部を形成するシールリングの幅は、０．３ミリメートル以上３ミリメートル以下であることを特徴とする請求項１〜１２のいずれか１つに記載の静電チャック。
14. 前記第１主面と直交する方向にみたときに、前記電極層が、前記シールリングと重複する幅は、−０．７ミリメートル以上２ミリメートル以下であることを特徴とする請求項１３記載の静電チャック。
15. 前記第１主面と直交する方向にみたときに、前記電極層が、前記シールリングと重複した領域の面積を面積Ｓ１、前記第１主面と直交する方向にみたときの前記セラミック誘電体基板の面積を面積Ｓ２、としたときに、Ｓ１／Ｓ２が５％以下であることを特徴とする請求項１３または１４に記載の静電チャック。