<第1の実施形態>
以下、本発明の実施形態について、図面を参照して説明する。図1は、本第1の実施形態による信号読み出し回路の概略構成を示した回路図である。図1において、信号読み出し回路は、列回路部2と、4つの列出力線VO1〜VO4と、アンプ部3と、から構成される。なお、図1には、信号読み出し回路に備えた列回路部2に信号電圧を出力する構成要素(より具体的には、画素出力線VCOLPIXを介して列回路部2に信号電圧を出力する同じ列に配置された3つの画素1からなる画素部)も併せて示している。本第1の実施形態による信号読み出し回路は、それぞれの画素1から出力された信号電圧を、電圧のまま読み出す構成の信号読み出し回路である。
列回路部2は、画素出力線VCOLPIXを介して画素部内のいずれか1つの画素1から出力された信号電圧とクランプ電圧VCMとの電位差に応じた電荷を、電圧として蓄積(サンプリング)する。列回路部2は、定電流回路IBIAS_SFと、サンプリング容量CSRと、サンプリング容量CSSと、スイッチS1〜S8と、から構成される。
定電流回路IBIAS_SFは、一方が画素出力線VCOLPIXに接続され、もう一方が列回路部2のグラウンドに接続される定電流源である。定電流回路IBIAS_SFは、画素出力線VCOLPIXに定電流を流して、信号電圧を出力する画素1内の信号電圧出力アンプをバイアスする。
サンプリング容量CSRは、画素1が出力する信号電圧の基準となる基準電圧、すなわち、画素浮遊拡散層リセット信号電圧(以下、「リセット信号電圧」という)VRの電位に相当する電荷をリセット信号電圧VRの電圧としてサンプリングして保持する容量である。
サンプリング容量CSSは、画素1が出力する信号電圧の信号成分である信号成分電圧、すなわち、画素光信号電圧(以下「光信号電圧」という)VSの電位に相当する電荷を光信号電圧VSの電圧としてサンプリングして保持する容量である。なお、光信号電圧VSには、画素をリセットした後に発生するリセット信号電圧VRの電圧の成分も含まれている。
スイッチS1は、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRを選択するスイッチであり、サンプリング信号φSHRに応じて、画素出力線VCOLPIXに繋がる信号線とサンプリング容量CSRの一方の端子とを接続する。
スイッチS2は、画素出力線VCOLPIXを介して画素1から入力された光信号電圧VSを選択するスイッチであり、サンプリング信号φSHSに応じて、画素出力線VCOLPIXに繋がる信号線とサンプリング容量CSSの一方の端子とを接続する。
スイッチS3は、列回路部2がリセット信号電圧VRをサンプリングする動作のときに、サンプリング容量CSRの他方の端子とクランプ電圧VCMとを接続するスイッチであり、クランプ信号φCLに応じて、サンプリング容量CSRの他方の端子をクランプ電圧VCMに短絡させる。
スイッチS4は、列回路部2が光信号電圧VSをサンプリングする動作のときに、サンプリング容量CSSの他方の端子とクランプ電圧VCMとを接続するスイッチであり、クランプ信号φCLに応じて、サンプリング容量CSSの他方の端子をクランプ電圧VCMに短絡させる。
スイッチS5は、列回路部2がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部3に転送する動作のときに、サンプリング容量CSRの他方の端子と列出力線VO1とを接続するスイッチであり、選択信号φSELに応じてサンプリング容量CSRの他方の端子と列出力線VO1に繋がる信号線とを短絡する。スイッチS5によって、サンプリング容量CSRの他方の端子と列出力線VO1とが接続されることにより、サンプリング容量CSRにサンプリングしたリセット信号電圧VRが、列出力線VO1を介してアンプ部3の1つのアンプ入力端子に入力される。
スイッチS6は、列回路部2がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部3に転送する動作のときに、サンプリング容量CSSの他方の端子と列出力線VO2とを接続するスイッチであり、選択信号φSELに応じてサンプリング容量CSSの他方の端子と列出力線VO2に繋がる信号線とを短絡する。スイッチS6によって、サンプリング容量CSSの他方の端子と列出力線VO2とが接続されることにより、サンプリング容量CSSにサンプリングした光信号電圧VSが、列出力線VO2を介してアンプ部3の別の1つのアンプ入力端子に入力される。
スイッチS7は、列回路部2がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部3に転送する動作のときに、サンプリング容量CSRの一方の端子と列出力線VO3とを接続するスイッチであり、選択信号φSELに応じてサンプリング容量CSRの一方の端子と列出力線VO3に繋がる信号線とを短絡する。スイッチS7によって、サンプリング容量CSRの一方の端子と列出力線VO3とが接続されることにより、アンプ部3の1つのアンプ出力端子から出力される電圧VOMが、列出力線VO3を介してサンプリング容量CSRの一方の端子に入力される。
スイッチS8は、列回路部2がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部3に転送する動作のときに、サンプリング容量CSSの一方の端子と列出力線VO4とを接続するスイッチであり、選択信号φSELに応じてサンプリング容量CSSの一方の端子と列出力線VO4に繋がる信号線とを短絡する。スイッチS8によって、サンプリング容量CSSの一方の端子と列出力線VO4とが接続されることにより、アンプ部3の別の1つのアンプ出力端子から出力される電圧VOPが、列出力線VO4を介してサンプリング容量CSSの一方の端子に入力される。
アンプ部3は、列回路部2がサンプリングしたそれぞれの信号電圧を増幅し、増幅したそれぞれの信号電圧を、画素1から出力されたそれぞれの信号電圧に応じた電圧として出力する。アンプ部3は、演算増幅回路AMPと、スイッチS9およびスイッチS10と、から構成される。
演算増幅回路AMPは、列回路部2から列出力線VO1を介してアンプ部3の1つのアンプ入力端子に入力されたリセット信号電圧VRが一方の入力端子に入力され、入力されたリセット信号電圧VRを、クランプ電圧VCMに基づいて演算増幅して一方の出力端子から出力する。演算増幅回路AMPは、画素1から出力されたリセット信号電圧VRを利得が“1”(利得=1)で演算増幅し、リセット信号電圧VOMとしてアンプ部3から出力すると共に、このリセット信号電圧VOMを、列出力線VO3を介して列回路部2にも出力する。
また、演算増幅回路AMPは、列回路部2から列出力線VO2を介してアンプ部3の別の1つのアンプ入力端子に入力された光信号電圧VSが他方の入力端子に入力され、入力された光信号電圧VSを、クランプ電圧VCMに基づいて演算増幅して他方の出力端子から出力する。演算増幅回路AMPは、画素1から出力された光信号電圧VSを利得が“1”(利得=1)で演算増幅し、光信号電圧VOPとしてアンプ部3から出力すると共に、この光信号電圧VOPを、列出力線VO4を介して列回路部2にも出力する。
スイッチS9は、演算増幅回路AMPを初期化するスイッチであり、駆動信号φ1に応じて、演算増幅回路AMPの一方の入力端子と一方の出力端子とを短絡することによって、演算増幅回路AMPを初期化する。
スイッチS10は、演算増幅回路AMPを初期化するスイッチであり、駆動信号φ1に応じて、演算増幅回路AMPの他方の入力端子と他方の出力端子とを短絡することによって、演算増幅回路AMPを初期化する。
このように、本第1の実施形態の信号読み出し回路では、列回路部2内のそれぞれのサンプリング容量(サンプリング容量CSRおよびサンプリング容量CSS)の両方の端子を、アンプ部3と接続することができるように繋ぎ替える構成を備える。より具体的には、列回路部2内に、従来の信号処理回路においても備えていたスイッチS5およびスイッチS6の他に、スイッチS7およびスイッチS8を備える。この構成によって、列回路部2内に備えたそれぞれのサンプリング容量は、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に接続されるフィードバック容量としても動作することができる。
次に、本第1の実施形態の信号読み出し回路の動作タイミングについて説明する。図2は、本第1の実施形態の信号読み出し回路において信号を読み出すタイミングの一例を示したタイミングチャートである。図2には、1つの画素1から画素出力線VCOLPIXに出力されたリセット信号電圧VRと光信号電圧VSとをサンプリングして、リセット信号電圧VRに応じた電位のリセット信号電圧VOMと、光信号電圧VSに応じた電位の光信号電圧VOPとを出力する、つまり、1つの画素1から出力されたそれぞれの信号電圧を読み出して後段の構成要素に出力する動作タイミングの一例を示している。
本第1の実施形態の信号読み出し回路では、まず、サンプリング期間において、列回路部2が、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRと光信号電圧VSとをサンプリングする。なお、サンプリング期間を開始する前に、駆動信号φ1を“High”レベルにすることにより、スイッチS9およびスイッチS10をオン状態にし、アンプ部3内の演算増幅回路AMPを、初期化する状態に保っておく。これにより、演算増幅回路AMPのそれぞれの出力端子からは、クランプ電圧VCMの電位が出力される。
サンプリング期間では、時刻t1において、クランプ信号φCLを“High”レベルにすることにより、スイッチS3およびスイッチS4をオン状態にし、サンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれを、クランプ電圧VCMに短絡させる。つまり、サンプリング容量CSRとサンプリング容量CSSとのそれぞれを、クランプ電圧VCMでクランプした状態にする。
その後、サンプリング信号φSHRを“High”レベルにして、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRをサンプリング容量CSRの一方の端子に入力し、時刻t2でリセット信号電圧VRの電位、つまり、基準電圧をサンプリング容量CSRにサンプリングする。
その後、サンプリング信号φSHRを“Low”レベルにして、リセット信号電圧VRのサンプリング容量CSRの一方の端子への入力を停止した後、サンプリング信号φSHSを“High”レベルにして、画素出力線VCOLPIXを介して画素1から入力された光信号電圧VSをサンプリング容量CSSの一方の端子に入力する。そして、時刻t3で光信号電圧VSの電位、つまり、画素をリセットした後に発生するリセット信号電圧VRと、画素1が露光した被写体光のみを表す画素信号電圧とを含む信号電圧を、サンプリング容量CSSにサンプリングする。
その後、サンプリング信号φSHSを“Low”レベルにして、光信号電圧VSのサンプリング容量CSSの一方の端子への入力を停止した後、つまり、リセット信号電圧VRと光信号電圧VSとのそれぞれを、サンプリング容量CSRとサンプリング容量CSSとのそれぞれにサンプリングするサンプリング期間が終了した後、サンプリングしたそれぞれの信号電圧を、予め定めた一定期間だけ保持する。そして、予め定めた一定期間が経過した後、信号転送期間において、サンプリングしたそれぞれの信号電圧を、アンプ部3内の演算増幅回路AMPに転送する。
なお、信号転送期間を開始する前に、クランプ信号φCLを“Low”レベルにすることにより、スイッチS3およびスイッチS4をオフ状態にし、サンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれのクランプ電圧VCMへの短絡を停止する。また、駆動信号φ1を“Low”レベルにすることにより、スイッチS9およびスイッチS10をオフ状態にし、演算増幅回路AMPの初期化を解除する。
信号転送期間では、時刻t4において、選択信号φSELを“High”レベルにする。これにより、スイッチS5のオン状態によって、列回路部2内のサンプリング容量CSRの他方の端子とアンプ部3内の演算増幅回路AMPの一方の入力端子とが列出力線VO1を介して接続され、スイッチS7のオン状態によって、列回路部2内のサンプリング容量CSRの一方の端子とアンプ部3内の演算増幅回路AMPの一方の出力端子とが列出力線VO3を介して接続される。この接続によって、サンプリング容量CSRは、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSRにサンプリングしたリセット信号電圧VRの電位が、列出力線VO1を介して演算増幅回路AMPの一方の入力端子に入力(転送)され、演算増幅回路AMPの一方の出力端子から、一方の入力端子に入力されたリセット信号電圧VR、すなわち、サンプリング容量CSRにサンプリングしたリセット信号電圧VRの電位に比例した電位のリセット信号電圧VOMが出力される。また、演算増幅回路AMPの一方の出力端子から出力されるリセット信号電圧VOMは、列出力線VO3を介してサンプリング容量CSRの一方の端子にも入力される。
また、スイッチS6のオン状態によって、列回路部2内のサンプリング容量CSSの他方の端子とアンプ部3内の演算増幅回路AMPの他方の入力端子とが列出力線VO2を介して接続され、スイッチS8のオン状態によって、列回路部2内のサンプリング容量CSSの一方の端子とアンプ部3内の演算増幅回路AMPの他方の出力端子とが列出力線VO4を介して接続される。この接続によって、サンプリング容量CSRは、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSSにサンプリングした光信号電圧VSの電位が、列出力線VO2を介して演算増幅回路AMPの他方の入力端子に入力(転送)され、演算増幅回路AMPの他方の出力端子から、他方の入力端子に入力された光信号電圧VS、すなわち、サンプリング容量CSSにサンプリングした光信号電圧VSの電位に比例した電位の光信号電圧VOPが出力される。また、演算増幅回路AMPの他方の出力端子から出力される光信号電圧VOPは、列出力線VO4を介してサンプリング容量CSSの一方の端子にも入力される。
その後、時刻t5において、選択信号φSELを“Low”レベルにして、サンプリング容量CSRとサンプリング容量CSSとのそれぞれにサンプリングしたリセット信号電圧VRと光信号電圧VSとのそれぞれの演算増幅回路AMPへの転送を終了する。そして、後段の構成要素が、演算増幅回路AMPの一方の出力端子から出力されたリセット信号電圧VOMと、他方の出力端子から出力された光信号電圧VOPとの差分演算などを行うことによって、画素1が露光した被写体光のみの信号成分Vsigを得ることができる。なお、サンプリングしたそれぞれの信号電圧の演算増幅回路AMPへの転送が終了した後は、駆動信号φ1を“High”レベルにしてスイッチS9およびスイッチS10をオン状態にし、演算増幅回路AMPを再び初期化してもよい。
上記に述べたように、本第1の実施形態の信号読み出し回路では、2つのサンプリング容量(サンプリング容量CSRおよびサンプリング容量CSS)のそれぞれの一方の端子と、演算増幅回路AMPの対応する出力端子とを接続することによって、演算増幅回路AMPは、対応するサンプリング容量がサンプリングしたリセット信号電圧VRと光信号電圧VSとのそれぞれを、そのまま出力端子から出力することができる。つまり、本第1の実施形態の信号読み出し回路は、従来の信号処理回路に備えた列回路のように、画素1から入力されたそれぞれの信号電圧を電荷に変換してから読み出すのではなく、電圧として直接読み出すため、それぞれのサンプリング容量の容量値の差(ばらつき)の影響を受けることなく、それぞれの信号電圧を読み出すことができる。
また、同様に、本第1の実施形態の信号読み出し回路は、従来の信号処理回路に備えた列回路のように、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響も受けることなく、それぞれの信号電圧を読み出すことができる。ここで、本第1の実施形態の信号読み出し回路において、例えば、サンプリング容量CSRの一方の端子に接続されたノードに付随する接続容量は、サンプリング信号φSHRによって駆動されるスイッチS1を構成するMOSトランジスタと、選択信号φSELによって駆動されるスイッチS7を構成するMOSトランジスタとのそれぞれの接合容量である。また、例えば、サンプリング容量CSRの他方の端子に接続されたノードに付随する接続容量は、クランプ信号φCLによって駆動されるスイッチS3を構成するMOSトランジスタと、選択信号φSELによって駆動されるスイッチS5を構成するMOSトランジスタとのそれぞれの接合容量である。
このように、本第1の実施形態の信号読み出し回路では、それぞれのサンプリング容量の容量値の差(ばらつき)や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響を受けることなく、それぞれの信号電圧を読み出すことができるため、それぞれのサンプリング容量の容量値を小さくすることができる。これにより、本第1の実施形態の信号読み出し回路では、それぞれのサンプリング容量をレイアウトする際の面積を小さくすることができ、信号読み出し回路を画素アレイの列毎に備えた場合でも、CMOSイメージセンサのチップ内で信号読み出し回路を備えた信号処理回路が占める面積を小さくすることができる。このことにより、本第1の実施形態の信号読み出し回路を備えたCMOSイメージセンサのチップ面積の小型化を実現することができる。
なお、本第1の実施形態の信号読み出し回路において、それぞれのサンプリング容量の容量値を小さくする際には、熱雑音を所望の雑音レベル以内に抑えるために必要とされる容量値までにとどめておくことが望ましい。これは、本第1の実施形態の信号読み出し回路でも、それぞれのサンプリング容量における熱雑音の影響は残ってしまうからである。
ここで、本第1の実施形態の信号読み出し回路が、それぞれのサンプリング容量の容量値の差(ばらつき)や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響を受けることなく、それぞれの信号電圧を読み出すことができる実際の動作の一例について説明する。図3は、本第1の実施形態の信号読み出し回路において読み出した信号電圧のレベル(電圧値)の一例を示した図である。図3(a)には、図9に示した従来の信号処理回路の列回路7に備えたそれぞれのサンプリング容量の容量値や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの接合容量の容量値の組み合わせパターンを変えた5つ、つまり、5パターンにばらつかせた場合における、電荷増幅アンプEAMPから出力される信号電圧の電圧値の一例を示している。また、図3(b)には、本第1の実施形態の信号読み出し回路の列回路部2に備えたそれぞれのサンプリング容量の容量値や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの接合容量の容量値を、図3(a)に示した従来の信号処理回路に備えた列回路7と同様に、5パターンにばらつかせた場合における、演算増幅回路AMPから出力される信号電圧の電圧値の一例を示している。なお、図3では、説明を容易にするため、同じリセット信号電圧VRに応じた出力されるリセット信号電圧VOMのレベルを、それぞれのパターン毎に示している。
図3(a)を見てわかるように、従来の信号処理回路に備えた列回路7では、同じリセット信号電圧VRに対して一定の電圧値が出力される期間中のリセット信号電圧VOMのレベル(電圧値)が、列回路7に備えたそれぞれのサンプリング容量の容量値や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの接合容量の容量値のばらつきによって、異なるレベル(電圧値)となってしまう。このため、従来の信号処理回路を画素アレイの列毎に備えたCMOSイメージセンサでは、列毎にリセット信号電圧VOMのレベル(電圧値)が異なることにより、リセット信号電圧VOMのレベルの差が、低い空間周波数特性を持った新たな構造化雑音(ノイズ)として目立ち、画質が劣化してしまう。
これに対して、本第1の実施形態の信号読み出し回路では、図3(b)を見てわかるように、列回路部2に備えたそれぞれのサンプリング容量の容量値や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの接合容量の容量値のばらつきに影響されることなく、一定の電圧値が出力される期間中に同様のレベル(電圧値)のリセット信号電圧VOMを出力することができる。このため、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサにおいても、列毎にリセット信号電圧VOMのレベル(電圧値)が異なることがなく、画質の劣化の抑制に最も効果を発揮する。この効果は、明るい画像において特に効果が高い。
なお、図1に示した本第1の実施形態の信号読み出し回路では、全差動型を用いる演算増幅回路AMPにおける出力コモンモード電圧を明示していない。しかし、本第1の実施形態の信号読み出し回路においては、演算増幅回路AMPの対応する入力端子および出力端子のそれぞれに接続されたサンプリング容量によって構成されるコモンモードフィードバック回路によって、出力コモンモード電圧が自動的に調節され、所望するクランプ電圧VCMの電圧レベルを中心にした出力電圧(リセット電圧VOMおよび光信号電圧VOP)を出力することができる。つまり、本第1の実施形態の信号読み出し回路では、サンプリングしたリセット信号電圧VRおよび光信号電圧VSのそれぞれと、クランプ電圧VCMとの電位差を、所望の電圧レベル(クランプ電圧VCMの電圧レベル)にシフトさせた状態の出力電圧を、演算増幅回路AMPから出力することができる。
さらに、本第1の実施形態の信号読み出し回路では、信号読み出し回路を画素アレイの列毎に備えた固体撮像装置において、対応する列のそれぞれの画素1からそれぞれの信号電圧(リセット信号電圧VR、およびリセット信号電圧VRの成分を含む光信号電圧VS)が時間的に連続して順次入力されてくる場合に、相関二重サンプリングの動作を、上述したレベルシフトの動作と同時に、かつ自動的に行うことができるという利点がある。これは、それぞれの画素1から順次入力されるそれぞれの信号電圧に応じて、演算増幅回路AMPから順次出力するそれぞれのリセット信号電圧VOMと光信号電圧VOPとの電位差を用いることによって、リセット信号電圧VRと光信号電圧VSとが差分演算されるという効果を得ることができるからである。
また、本第1の実施形態の信号読み出し回路では、従来の信号処理回路に備えた列回路のように、列回路部2内に電圧増幅アンプを備えていないため、電圧増幅アンプによって消費電力が増大することなく、消費電力を低減することができる。また、本第1の実施形態の信号読み出し回路では、それぞれのスイッチを構成するMOSトランジスタのサイズを大きくすることもできるため、サンプリング容量の容量値と、サンプリング容量に接続されたMOSトランジスタのオン抵抗値との積で表される時定数を減少させて、さらに消費電力を低減することができる。この場合には、サンプリング容量に接続されたMOSトランジスタが低インピーダンスとなるため信号源のインピーダンスを下げ、ランダム雑音(ノイズ)が低下するという効果も得られる。
次に、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサの一例について説明する。図4は、本第1の実施形態の信号読み出し回路を備えた固体撮像装置(CMOSイメージセンサ)の概略構成の一例を示したブロック図である。図4に示したCMOSイメージセンサは、画素アレイ100と、5つの列回路群20と、5つの列出力線群VOと、5つのアンプ部3と、5つのアンプ回路200と、5つのAD(Analog−to−Digital)変換器300と、から構成される。図4に示したCMOSイメージセンサは、図1に示した本第1の実施形態の信号読み出し回路が、最も有効に働くように構成したCMOSイメージセンサの構成例である。
画素アレイ100は、複数の画素1が二次元の行列状に配置された画素アレイである。画素アレイ100は、予め定めた複数列毎の短冊状の領域(図4においては、領域101〜領域105の5つの短冊状の領域)に、画素アレイ100に配置された複数の画素1が仮想的に分割されている。図4に示したCMOSイメージセンサは、それぞれの領域毎に画素1から出力されるそれぞれの信号電圧を読み出し、それぞれの領域に対応して備えた読み出しチャネル(CH1〜CH5)から同時に、画素1が露光した被写体光のみの信号成分に応じたデジタル信号を、画像データとして出力するマルチチャネル読み出し方式のCMOSイメージセンサである。
列回路群20は、画素アレイ100の列毎に配置された列回路部2が、画素アレイ100のそれぞれの領域毎に組になって、1つの列回路群20が構成されている。
列出力線群VOは、画素アレイ100の列毎に配置された列回路部2のそれぞれに対応する4つの列出力線VO1〜VO4のそれぞれが、画素アレイ100のそれぞれの領域毎に組になって、1つの列出力線群VOが構成されている。それぞれの列出力線群VOは、列回路群20のそれぞれに対応し、列出力線群VOに含まれる4つの列出力線VO1〜VO4のそれぞれが、対応する1つの列回路群20に含まれる全ての列回路部2で共有される。
アンプ部3は、それぞれの列出力線群VOに対応するアンプ部3である。図4に示したCMOSイメージセンサでは、1つの列出力線群VOに対して1つのアンプ部3を備えている。つまり、アンプ部3は、画素アレイ100のそれぞれの領域毎に組になっている複数の列回路部2で共有する1つのアンプ部3を備えた構成である。アンプ部3は、対応する列出力線群VOを介して入力されるそれぞれの信号電圧に応じたリセット電圧VOMおよび光信号電圧VOPを、対応するアンプ回路200に出力する。
アンプ回路200は、対応するアンプ部3から出力されるリセット電圧VOMおよび光信号電圧VOPに基づいて、画素1が露光した被写体光のみの信号成分(アナログ信号)を、例えば、CDS(Correlated Double Sampling:相関二重サンプリング)処理によって抽出する。また、アンプ回路200は、抽出した信号成分(アナログ信号)に対してゲインを掛ける(調整する)ための増幅を行い、ゲイン調整した後の信号成分(アナログ信号)を、対応するAD変換器300に出力する。
AD変換器300は、対応するアンプ回路200から入力されたゲイン調整した後の信号成分(アナログ信号)を、デジタル信号に変換するAD変換器である。AD変換器300は、アナログデジタル変換した、画素1が露光した被写体光のみの信号成分に応じたデジタル信号、画像データとして、対応する読み出しチャネルから出力する。
このように、本第1の実施形態の信号読み出し回路は、CMOSイメージセンサに適用することができる。なお、上述した構成ように、本第1の実施形態の信号読み出し回路は、必ずしも図1に示した列回路部2とアンプ部3とが1対1に対応した構成でなくてもよい。図4に示したCMOSイメージセンサでは、1つの短冊状の領域の画像データを出力する1つの読み出しチャネルが、複数の列回路部2と、1つの列出力線群VOと、1つのアンプ部3と、1つのアンプ回路200と、1つのAD変換器300とで構成されている。
次に、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサにおける1つの読み出しチャネルのより詳細な構成の一例について説明する。図5は、本第1の実施形態の信号読み出し回路を備えた固体撮像装置(CMOSイメージセンサ)において、画素アレイの複数列に対応する信号読み出し回路の概略構成の一例を示したブロック図である。図5には、図4に示したCMOSイメージセンサにおける1つの短冊状の領域101の画像データを出力する1つの読み出しチャネルCH1の構成の内、画素アレイ100に配置されたN列分の画素1で仮想的に分割された領域101、N個の列回路部2、1つの列出力線群VO、および1つのアンプ部3の構成を示している。
図5に示したように、領域101のそれぞれの列に対して1つの列回路部2、すなわち、画素1の1列目〜N列目のそれぞれの列毎に、1つの列回路部2が配置される。そして、列出力線群VOに含まれる4つの列出力線VO1〜VO4のそれぞれは、全ての列回路部2、すなわち、N個の列回路部2で共通に接続されている。また、列出力線群VOに対して1つのアンプ部3、すなわち、全て(N個)の列回路部2で共有する1つのアンプ部3が配置される。
なお、列回路部2がサンプリングしたそれぞれの信号電圧(リセット信号電圧VR、およびリセット信号電圧VRの成分を含む光信号電圧VS)をアンプ部3に転送する動作のときに制御する選択信号φSELは、領域101のそれぞれの列毎に駆動される。図5においては、それぞれの列の選択信号φSELの符号の後の“[ ]:括弧”内に、領域101の列を表す情報(列の数字−1)を付与して示している。例えば、図5においては、1列目に対応する選択信号φSELを選択信号φSEL[0]と表し、N列目に対応する選択信号φSELを選択信号φSEL[N−1]と表している。
この構成によって、CMOSイメージセンサでは、それぞれの列の列回路部2がサンプリングした、画素1から出力されたそれぞれの信号電圧(リセット信号電圧VR、およびリセット信号電圧VRの成分を含む光信号電圧VS)を、列毎に順次、共有するアンプ部3に転送する。そして、アンプ部3は、列毎に順次転送されたそれぞれの信号電圧に応じた電圧(リセット信号電圧VOMおよび光信号電圧VOP)を、順次出力する。そして、アンプ回路200およびAD変換器300が順次入力された信号を処理して、それぞれの領域に対応したそれぞれの読み出しチャネル(図4においては、CH1〜CH5)から同時に画像データを出力する。従って、マルチチャネル読み出し方式のCMOSイメージセンサでは、それぞれの読み出しチャネルから同時に出力された画像データを合わせることによって、1フレーム分の画像データとなる。なお、マルチチャネル読み出し方式のCMOSイメージセンサが出力する1フレーム分の画像データの列数は、CMOSイメージセンサに備えた画素アレイ100を仮想的に分割したそれぞれの短冊状の領域に含まれる画素1の列数(図5においては、「N」)と、CMOSイメージセンサから同時に画像データを出力する読み出しチャネルの数(図4においては、「5」)との積である。
次に、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサの動作タイミングについて説明する。図6は、本第1の実施形態の信号読み出し回路を備えた固体撮像装置(CMOSイメージセンサ)において、画素アレイ100の複数列に対応する信号読み出し回路が信号を読み出すタイミングの一例を示したタイミングチャートである。図6には、図5に示した領域101のそれぞれの信号電圧を読み出す1つの読み出しチャネルCH1の構成において、同じ1行の画素1から画素出力線VCOLPIXに出力されたリセット信号電圧VRと光信号電圧VSとをサンプリングして、リセット信号電圧VRに応じた電位のリセット信号電圧VOMと、光信号電圧VSに応じた電位の光信号電圧VOPとを出力する動作タイミングの一例を示している。つまり、図6に示した信号読み出しのタイミングは、図4に示したCMOSイメージセンサの構成において、1行分のそれぞれの信号電圧を対応する画素1から読み出して後段のアンプ回路200に出力する、1つの読み出しチャネルの動作タイミングである。
なお、以下の説明のいては、領域101のそれぞれの列への対応を明確にするため、それぞれの列に対応する列回路部2内の構成要素や信号電圧の符号の後の“[ ]:括弧”内に、対応する領域101の列を表す情報(列の数字−1)を付与して説明する。
CMOSイメージセンサでは、まず、サンプリング期間において、領域101に備えた同じ行の画素1のそれぞれの列に対応する列回路部2が、画素出力線VCOLPIXを介して入力されたリセット信号電圧VRと光信号電圧VSとをサンプリングする。なお、サンプリング期間を開始する前に、駆動信号φ1を“High”レベルにすることにより、全ての列の列回路部2で共有するアンプ部3内のスイッチS9およびスイッチS10をオン状態にし、アンプ部3内の演算増幅回路AMPを、初期化する状態に保っておく。これにより、演算増幅回路AMPのそれぞれの出力端子からは、クランプ電圧VCMの電位が出力される。
サンプリング期間では、時刻t1において、全ての列回路部2のクランプ信号φCLを“High”レベルにすることにより、それぞれの列回路部2内のスイッチS3およびスイッチS4をオン状態にして、それぞれの列回路部2内のサンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれを、クランプ電圧VCMに短絡させる。つまり、全ての列回路部2内のサンプリング容量CSRとサンプリング容量CSSとのそれぞれを、クランプ電圧VCMでクランプした状態にする。
その後、全ての列回路部2のサンプリング信号φSHRを“High”レベルにして、対応する画素出力線VCOLPIXを介して対応する画素1から入力されたそれぞれのリセット信号電圧VRを、それぞれの列回路部2内のサンプリング容量CSRの一方の端子に入力する。そして、時刻t2で、対応するリセット信号電圧VRの電位を、それぞれの列回路部2内のサンプリング容量CSRにサンプリングする。
その後、サンプリング信号φSHRを“Low”レベルにして、それぞれのリセット信号電圧VRのサンプリング容量CSRの一方の端子への入力を全ての列回路部2で停止した後、全ての列回路部2のサンプリング信号φSHSを“High”レベルにして、対応する画素出力線VCOLPIXを介して対応する画素1から入力されたそれぞれの光信号電圧VSを、それぞれの列回路部2内のサンプリング容量CSSの一方の端子に入力する。そして、時刻t3で、対応する光信号電圧VSの電位を、それぞれの列回路部2内のサンプリング容量CSSにサンプリングする。
その後、サンプリング信号φSHSを“Low”レベルにして、それぞれの光信号電圧VSのサンプリング容量CSSの一方の端子への入力を全ての列回路部2で停止した後、それぞれの列回路部2がサンプリングしたそれぞれの信号電圧を、予め定めた一定期間だけ保持する。つまり、それぞれの列回路部2がリセット信号電圧VRと光信号電圧VSとのそれぞれを、サンプリング容量CSRとサンプリング容量CSSとのそれぞれにサンプリングするサンプリング期間が終了した後、それぞれの列回路部2がサンプリングしたそれぞれの信号電圧を、予め定めた一定期間だけ保持する。そして、予め定めた一定期間が経過した後、信号転送期間において、それぞれの列回路部2がサンプリングしたそれぞれの信号電圧を、全ての列の列回路部2で共有するアンプ部3内の演算増幅回路AMPに、順次転送する。
なお、信号転送期間を開始する前に、クランプ信号φCLを“Low”レベルにすることにより、全ての列回路部2内のスイッチS3およびスイッチS4をオフ状態にし、それぞれの列回路部2内のサンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれのクランプ電圧VCMへの短絡を停止する。また、駆動信号φ1を“Low”レベルにすることにより、それぞれの列回路部2で共有するアンプ部3内のスイッチS9およびスイッチS10をオフ状態にし、アンプ部3内の演算増幅回路AMPの初期化を解除する。
信号転送期間では、時刻t4以降、領域101の1列目に対応する列回路部2から、サンプリングしたそれぞれの信号電圧のアンプ部3への転送を開始する。まず、時刻t4において、領域101の1列目に対応する列回路部2の選択信号φSEL[0]を“High”レベルにする。これにより、1列目の列回路部2内のスイッチS5[0]のオン状態によって、1列目の列回路部2内のサンプリング容量CSR[0]の他方の端子とアンプ部3内の演算増幅回路AMPの一方の入力端子とが列出力線VO1を介して接続される。また、1列目の列回路部2内のスイッチS7[0]のオン状態によって、1列目の列回路部2内のサンプリング容量CSR[0]の一方の端子とアンプ部3内の演算増幅回路AMPの一方の出力端子とが列出力線VO3を介して接続される。この接続によって、サンプリング容量CSR[0]は、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSR[0]にサンプリングしたリセット信号電圧VR[0]の電位が、列出力線VO1を介して演算増幅回路AMPの一方の入力端子に入力(転送)され、演算増幅回路AMPの一方の出力端子から、一方の入力端子に入力されたリセット信号電圧VR[0]、すなわち、サンプリング容量CSR[0]にサンプリングしたリセット信号電圧VR[0]の電位に比例した電位のリセット信号電圧VOM[0]が出力される。また、演算増幅回路AMPの一方の出力端子から出力されるリセット信号電圧VOM[0]は、列出力線VO3を介してサンプリング容量CSR[0]の一方の端子にも入力される。
また、1列目の列回路部2内のスイッチS6[0]のオン状態によって、1列目の列回路部2内のサンプリング容量CSS[0]の他方の端子とアンプ部3内の演算増幅回路AMPの他方の入力端子とが列出力線VO2を介して接続される。また、1列目の列回路部2内のスイッチS8[0]のオン状態によって、1列目の列回路部2内のサンプリング容量CSS[0]の一方の端子とアンプ部3内の演算増幅回路AMPの他方の出力端子とが列出力線VO4を介して接続される。この接続によって、サンプリング容量CSR[0]は、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSS[0]にサンプリングした光信号電圧VS[0]の電位が、列出力線VO2を介して演算増幅回路AMPの他方の入力端子に入力(転送)され、演算増幅回路AMPの他方の出力端子から、他方の入力端子に入力された光信号電圧VS[0]、すなわち、サンプリング容量CSS[0]にサンプリングした光信号電圧VS[0]の電位に比例した電位の光信号電圧VOP[0]が出力される。また、演算増幅回路AMPの他方の出力端子から出力される光信号電圧VOP[0]は、列出力線VO4を介してサンプリング容量CSS[0]の一方の端子にも入力される。
その後、時刻t5において、領域101の1列目に対応する列回路部2の選択信号φSEL[0]を“Low”レベルにして、1列目の列回路部2内のサンプリング容量CSR[0]とサンプリング容量CSS[0]とのそれぞれにサンプリングしたリセット信号電圧VR[0]と光信号電圧VS[0]とのそれぞれの演算増幅回路AMPへの転送(1列目の信号転送期間)を終了する。そして、後段のアンプ回路200が、演算増幅回路AMPの一方の出力端子から出力されたリセット信号電圧VOM[0]と、他方の出力端子から出力された光信号電圧VOP[0]との差分演算などを行うことによって、領域101の1列目の画素1が露光した被写体光のみの信号成分Vsig[0]を得ることができる。
続いて、領域101の2列目に対応する列回路部2の選択信号φSEL[1]を“High”レベルにする。これにより、2列目の列回路部2内のスイッチS5[1]のオン状態によって、2列目の列回路部2内のサンプリング容量CSR[1]の他方の端子とアンプ部3内の演算増幅回路AMPの一方の入力端子とが列出力線VO1を介して接続される。また、2列目の列回路部2内のスイッチS7[1]のオン状態によって、2列目の列回路部2内のサンプリング容量CSR[1]の一方の端子とアンプ部3内の演算増幅回路AMPの一方の出力端子とが列出力線VO3を介して接続される。この接続によって、サンプリング容量CSR[1]は、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSR[1]にサンプリングしたリセット信号電圧VR[1]の電位が、列出力線VO1を介して演算増幅回路AMPの一方の入力端子に入力(転送)され、演算増幅回路AMPの一方の出力端子から、一方の入力端子に入力されたリセット信号電圧VR[1]、すなわち、サンプリング容量CSR[1]にサンプリングしたリセット信号電圧VR[1]の電位に比例した電位のリセット信号電圧VOM[1]が出力される。また、演算増幅回路AMPの一方の出力端子から出力されるリセット信号電圧VOM[1]は、列出力線VO3を介してサンプリング容量CSR[1]の一方の端子にも入力される。
また、2列目の列回路部2内のスイッチS6[1]のオン状態によって、2列目の列回路部2内のサンプリング容量CSS[1]の他方の端子とアンプ部3内の演算増幅回路AMPの他方の入力端子とが列出力線VO2を介して接続される。また、2列目の列回路部2内のスイッチS8[1]のオン状態によって、2列目の列回路部2内のサンプリング容量CSS[1]の一方の端子とアンプ部3内の演算増幅回路AMPの他方の出力端子とが列出力線VO4を介して接続される。この接続によって、サンプリング容量CSR[1]は、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量として動作する。そして、サンプリング容量CSS[1]にサンプリングした光信号電圧VS[1]の電位が、列出力線VO2を介して演算増幅回路AMPの他方の入力端子に入力(転送)され、演算増幅回路AMPの他方の出力端子から、他方の入力端子に入力された光信号電圧VS[1]、すなわち、サンプリング容量CSS[1]にサンプリングした光信号電圧VS[1]の電位に比例した電位の光信号電圧VOP[1]が出力される。また、演算増幅回路AMPの他方の出力端子から出力される光信号電圧VOP[1]は、列出力線VO4を介してサンプリング容量CSS[1]の一方の端子にも入力される。
その後、時刻t6において、領域101の2列目に対応する列回路部2の選択信号φSEL[1]を“Low”レベルにして、2列目の列回路部2内のサンプリング容量CSR[1]とサンプリング容量CSS[1]とのそれぞれにサンプリングしたリセット信号電圧VR[1]と光信号電圧VS[1]とのそれぞれの演算増幅回路AMPへの転送(2列目の信号転送期間)を終了する。そして、後段のアンプ回路200が、演算増幅回路AMPの一方の出力端子から出力されたリセット信号電圧VOM[1]と、他方の出力端子から出力された光信号電圧VOP[1]との差分演算などを行うことによって、領域101の2列目の画素1が露光した被写体光のみの信号成分Vsig[1]を得ることができる。
以降、同様に、領域101の3列目〜N列目に対応する列回路部2の選択信号φSEL[2]〜選択信号φSEL[N−1]を順次“High”レベルにすることによって、3列目〜N列目の列回路部2内のサンプリング容量CSR[2]〜サンプリング容量CSR[N−1]を、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量として順次動作させる。これにより、演算増幅回路AMPの一方の出力端子から、一方の入力端子に入力されたリセット信号電圧VR[2]〜リセット信号電圧VR[N−1]、すなわち、サンプリング容量CSR[2]〜サンプリング容量CSR[N−1]にサンプリングしたリセット信号電圧VR[2]〜リセット信号電圧VR[N−1]の電位に比例した電位のリセット信号電圧VOM[2]〜リセット信号電圧VOM[N−1]が、順次出力される。
また、同様に、3列目〜N列目の列回路部2内のサンプリング容量CSS[2]〜サンプリング容量CSS[N−1]を、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量として順次動作させる。これにより、演算増幅回路AMPの他方の出力端子から、他方の入力端子に入力された光信号電圧VS[2]〜光信号電圧VS[N−1]、すなわち、サンプリング容量CSS[2]〜サンプリング容量CSS[N−1]にサンプリングした光信号電圧VS[2]〜光信号電圧VS[N−1]の電位に比例した電位の光信号電圧VOP[2]〜光信号電圧VOP[N−1]が、順次出力される。
そして、最後に、時刻t9において、領域101のN列目に対応する列回路部2の選択信号φSEL[N−1]を“Low”レベルにして、N列目の列回路部2内のサンプリング容量CSR[N−1]とサンプリング容量CSS[N−1]とのそれぞれにサンプリングしたリセット信号電圧VR[N−1]と光信号電圧VS[N−1]とのそれぞれの演算増幅回路AMPへの転送(N列目の信号転送期間)を終了する。なお、後段のアンプ回路200は、演算増幅回路AMPの一方の出力端子から出力されたリセット信号電圧VOM[2]〜リセット信号電圧VOM[N−1]と、他方の出力端子から出力された光信号電圧VOP[2]〜光信号電圧VOP[N−1]とが出力される毎に差分演算などを行うことによって、領域101の3列目〜N列目の画素1が露光した被写体光のみの信号成分Vsig[2]〜信号成分Vsig[N−11]を得ることができる。なお、サンプリングしたそれぞれの信号電圧の演算増幅回路AMPへの転送が終了した後は、駆動信号φ1を“High”レベルにして、全ての列の列回路部2で共有するアンプ部3内のスイッチS9およびスイッチS10をオン状態にし、演算増幅回路AMPを再び初期化してもよい。
このようにして、CMOSイメージセンサでは、1行分の画素1から出力されるそれぞれの信号電圧の読み出しを行う。以降、同様に、次の1行の画素1から画素出力線VCOLPIXに出力されたリセット信号電圧VRと光信号電圧VSとをサンプリングして、リセット信号電圧VRに応じた電位のリセット信号電圧VOMと、光信号電圧VSに応じた電位の光信号電圧VOPとの後段のアンプ回路200への出力を行う。そして、画素アレイ100の全ての行の画素1からの読み出しが終了すると、CMOSイメージセンサの1フレーム分の画像データの出力が完了する。
本第1の実施形態によれば、第1の電荷(リセット信号電圧VRの電位に相当する電荷)を保持する第1の容量(サンプリング容量CSR)と、第2の電荷(光信号電圧VSの電位に相当する電荷)を保持する第2の容量(サンプリング容量CSS)と、第1の入力端子(一方の入力端子)に入力された電位を利得が“1”(利得=1)で第1の出力端子(一方の出力端子)に出力し、第2の入力端子(他方の入力端子)に入力された電位を利得が“1”(利得=1)で第2の出力端子(他方の出力端子)に出力するアンプ(演算増幅回路AMP)を具備したアンプ部3と、サンプリング容量CSRおよびサンプリング容量CSSのそれぞれの端子(一方の端子および他方の端子)と、演算増幅回路AMPのそれぞれの入力端子(一方の入力端子および他方の入力端子)および出力端子(一方の出力端子および他方の出力端子)との接続を切り替えるスイッチ回路(スイッチS1〜S8、スイッチS9、およびスイッチS10)と、を備え、リセット信号電圧VRの電位に相当する電荷と光信号電圧VSの電位に相当する電荷との差は、所定の電圧信号(信号成分Vsig)の電圧値を表す量であり、スイッチS1〜S10は、第1の動作(サンプリング期間の動作)のときに、サンプリング容量CSRにリセット信号電圧VRの電位に相当する電荷を保持させ、さらに、サンプリング容量CSSに光信号電圧VSの電位に相当する電荷を保持させ、第2の動作(信号転送期間の動作)のときに、サンプリング容量CSRを演算増幅回路AMPの一方の入力端子と一方の出力端子との間に接続させ、サンプリング容量CSSを演算増幅回路AMPの他方の入力端子と他方の出力端子との間に接続させるように、それぞれの端子の接続を切り替える、信号読み出し回路が構成される。
また、本第1の実施形態によれば、第1の電荷(リセット信号電圧VRの電位に相当する電荷)を保持する第1の容量(サンプリング容量CSR)と、第2の電荷(光信号電圧VSの電位に相当する電荷)を保持する第2の容量(サンプリング容量CSS)と、第1の入力端子(一方の入力端子)に入力された電位を利得が“1”(利得=1)で第1の出力端子(一方の出力端子)に出力し、第2の入力端子(他方の入力端子)に入力された電位を利得が“1”(利得=1)で第2の出力端子(他方の出力端子)に出力するアンプ(演算増幅回路AMP)を具備したアンプ部3と、サンプリング容量CSRおよびサンプリング容量CSSのそれぞれの端子(一方の端子および他方の端子)と、演算増幅回路AMPのそれぞれの入力端子(一方の入力端子および他方の入力端子)および出力端子(一方の入力端子および他方の入力端子)との接続を切り替えるスイッチ回路(スイッチS1〜S8、スイッチS9、およびスイッチS10)と、を備えた本第1の実施形態の信号読み出し回路の制御方法であって、リセット信号電圧VRの電位に相当する電荷と光信号電圧VSの電位に相当する電荷との差は、所定の電圧信号(信号成分Vsig)の電圧値を表す量であり、スイッチS1〜S10に、第1の動作(サンプリング期間の動作)のときに、サンプリング容量CSRにリセット信号電圧VRの電位に相当する電荷を保持させ、さらに、サンプリング容量CSSに光信号電圧VSの電位に相当する電荷を保持させ、第2の動作(信号転送期間の動作)のときに、サンプリング容量CSRを演算増幅回路AMPの一方の入力端子と一方の出力端子との間に接続させ、サンプリング容量CSSを演算増幅回路AMPの他方の入力端子と他方の出力端子との間に接続させるように、それぞれの端子の接続を切り替えさせる手順を含む、信号読み出し回路の制御方法が構成される。
また、本第1の実施形態によれば、リセット信号電圧VRの電位に相当する電荷は、複数の画素1が二次元の行列状に配置された画素部(画素アレイ100)から出力される、画素アレイ100に配置された複数の画素1のそれぞれに物理量が入射していないときに生じたリセット信号(基準電圧=リセット信号電圧VR)の電位に相当する量の電荷であり、光信号電圧VSの電位に相当する電荷は、画素アレイ100から出力される、画素アレイ100に配置された複数の画素1のそれぞれに入射した物理量に応じて生じた画素信号(信号成分=信号成分Vsig)の電位とリセット信号(基準電圧=リセット信号電圧VR)の電位とを合わせた電位に相当する量の電荷であり、サンプリング容量CSRおよびサンプリング容量CSSは、画素アレイ100に配置された複数の画素1の1列毎に配置されている、信号読み出し回路が構成される。
また、本第1の実施形態によれば、アンプ部3は、画素アレイ100に配置された複数の画素1の複数列毎の短冊状の領域(領域101〜領域105)に配置されている、信号読み出し回路が構成される。
上記に述べたように、本第1の実施形態の信号読み出し回路を、CMOSイメージセンサに備えた画素アレイの列毎に備えることによって、対応する画素1から出力されるそれぞれの信号電圧に応じたリセット電圧VOMおよび光信号電圧VOPを、対応するアンプ回路200に出力することができる。このとき、本第1の実施形態の信号読み出し回路では、それぞれの列に対応する列回路部2内の2つのサンプリング容量(サンプリング容量CSRおよびサンプリング容量CSS)のそれぞれの容量値の差(ばらつき)の影響を受けることがないため、それぞれのサンプリング容量をレイアウトする際の面積を小さくすることができる。これにより、CMOSイメージセンサでは、チップ内に備えるそれぞれの列回路部2が占める面積を小さくすることができ、CMOSイメージセンサのチップ面積の小型化を実現することができる。
また、本第1の実施形態の信号読み出し回路は、従来の信号処理回路に備えた列回路と異なり、画素1から入力されたそれぞれの信号電圧を電圧として直接読み出すため、複数の列回路部2で1つのアンプ部3を共有した場合でも、列回路部2同士のサンプリング容量の容量値の差(ばらつき)が、1つの演算増幅回路AMPが出力するリセット電圧VOMおよび光信号電圧VOPに影響することない。つまり、異なる列回路部2同士のサンプリング容量の容量値の差(ばらつき)の影響も受けることなく、それぞれの信号電圧を読み出すことができる。これにより、CMOSイメージセンサでは、アンプ部3を1つのみ備えることによるCMOSイメージセンサのチップ面積の小型化に加えて、それぞれの画素1が出力する信号電圧を読み出す際の読み出し精度を向上することができる。
また、本第1の実施形態の信号読み出し回路は、従来の信号処理回路に備えた列回路と異なり、列回路部2内に電圧増幅アンプを備えていない。これにより、CMOSイメージセンサでは、電圧増幅アンプによって消費電力が増大することなく、CMOSイメージセンサの低消費電力化を実現することができる。
なお、図5および図6に示したCMOSイメージセンサでは、領域101のそれぞれの列に対応する列回路部2のそれぞれが、サンプリング期間において、同じ行の画素1から対応する画素出力線VCOLPIXを介して入力されたリセット信号電圧VRおよび光信号電圧VSを同時にサンプリングする場合について説明した。つまり、クランプ信号φCL、サンプリング信号φSHR、およびサンプリング信号φSHSが、全ての列回路部2で共通である場合について説明した。しかし、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備えるCMOSイメージセンサは、図5および図6に示したCMOSイメージセンサの構成および動作に限定されるものではない。例えば、クランプ信号φCL、サンプリング信号φSHR、およびサンプリング信号φSHSを、選択信号φSELと同様に、領域101のそれぞれの列毎に駆動する構成および動作にすることによって、リセット信号電圧VRおよび光信号電圧VSも、列毎に順次サンプリングする構成および動作のCMOSイメージセンサを実現することもできる。
なお、本第1の実施形態の信号読み出し回路を画素アレイの列毎に備える際に、図4および図5に示したCMOSイメージセンサのように、複数の列回路部2で1つのアンプ部3を共有する構成にした場合には、4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の影響も考慮すると、より高精度で信号電圧を読み出すことができる。これは、CMOSイメージセンサのチップにおけるそれぞれの列回路部2とアンプ部3とのそれぞれの配置位置に応じた距離に伴って、画像アレイのそれぞれの列毎に、4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の容量値が少なからず異なってしまうと考えられるからである。このため、4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の容量値の差による影響が大きい場合には、この影響を補正(相殺)できることが望ましい。
<第2の実施形態>
次に、本発明の第2の実施形態について説明する。図7は、本第2の実施形態による信号読み出し回路の概略構成を示した回路図である。図7に示した本第2の実施形態の信号読み出し回路は、列回路部4と、4つの列出力線VO1〜VO4と、アンプ部5と、から構成される。なお、図7には、本第2の実施形態の信号読み出し回路に備えた列回路部4に画素出力線VCOLPIXを介して信号電圧を出力する、同じ列に配置された3つの画素1からなる画素部も併せて示している。本第2の実施形態による信号読み出し回路は、第1の実施形態の信号読み出し回路と異なり、それぞれの画素1から出力された信号電圧を、一旦電荷に変換し、その後、再度電圧に変換して読み出す構成の信号読み出し回路である。なお、本第2の実施形態の信号読み出し回路の説明においては、第1の実施形態の信号読み出し回路と同様の機能の構成要素には同一の符号を付与して説明を行う。
列回路部4は、画素出力線VCOLPIXを介して画素部内のいずれか1つの画素1から出力された信号電圧とクランプ電圧VCMとの電位差に応じた電荷を、電圧として蓄積(サンプリング)する。列回路部4は、定電流回路IBIAS_SFと、サンプリング容量CSRと、サンプリング容量CSSと、スイッチS0〜S8と、から構成される。
定電流回路IBIAS_SFは、一方が画素出力線VCOLPIXに接続され、もう一方が列回路部4のグラウンドに接続される定電流源であり、画素出力線VCOLPIXに定電流を流して、信号電圧を出力する画素1内の信号電圧出力アンプをバイアスする。
サンプリング容量CSRは、画素1が出力する信号電圧の基準となる基準電圧であるリセット信号電圧VRに応じた電荷をサンプリングして保持する容量である。
サンプリング容量CSSは、画素1が出力する信号電圧の信号成分である光信号電圧VSに応じた電荷をサンプリングして保持する容量である。なお、光信号電圧VSには、画素をリセットした後に発生するリセット信号電圧VRの電荷の成分も含まれている。
スイッチS1は、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRを選択するスイッチであり、サンプリング信号φSHRに応じて、画素出力線VCOLPIXに繋がる信号線とサンプリング容量CSRの一方の端子とを接続する。
スイッチS2は、画素出力線VCOLPIXを介して画素1から入力された光信号電圧VSを選択するスイッチであり、サンプリング信号φSHSに応じて、画素出力線VCOLPIXに繋がる信号線とサンプリング容量CSSの一方の端子とを接続する。
スイッチS3は、列回路部4がリセット信号電圧VRをサンプリングする動作のときに、サンプリング容量CSRの他方の端子とクランプ電圧VCMとを接続するスイッチであり、クランプ信号φCLに応じて、サンプリング容量CSRの他方の端子をクランプ電圧VCMに短絡させる。
スイッチS4は、列回路部4が光信号電圧VSをサンプリングする動作のときに、サンプリング容量CSSの他方の端子とクランプ電圧VCMとを接続するスイッチであり、クランプ信号φCLに応じて、サンプリング容量CSSの他方の端子をクランプ電圧VCMに短絡させる。
スイッチS0は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRとサンプリング容量CSSにサンプリングした光信号電圧VSとをアンプ部5に転送する動作のときに、サンプリング容量CSRの一方の端子とサンプリング容量CSSの一方の端子とを接続するスイッチであり、駆動信号φCBに応じて、2つのサンプリング容量のそれぞれの一方の端子のノード(サンプリングノード)同士を短絡させる。
スイッチS5は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部5に転送する動作のときに、サンプリング容量CSRの他方の端子と列出力線VO1とを接続するスイッチであり、第1の選択信号φSEL1に応じてサンプリング容量CSRの他方の端子と列出力線VO1に繋がる信号線とを短絡する。スイッチS5によって、サンプリング容量CSRの他方の端子と列出力線VO1とが接続されることにより、サンプリング容量CSRにサンプリングしたリセット信号電圧VRが、列出力線VO1を介してアンプ部5の1つのアンプ入力端子に入力される。
スイッチS6は、列回路部4がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部5に転送する動作のときに、サンプリング容量CSSの他方の端子と列出力線VO2とを接続するスイッチであり、第1の選択信号φSEL1に応じてサンプリング容量CSSの他方の端子と列出力線VO2に繋がる信号線とを短絡する。スイッチS6によって、サンプリング容量CSSの他方の端子と列出力線VO2とが接続されることにより、サンプリング容量CSSにサンプリングした光信号電圧VSが、列出力線VO2を介してアンプ部5の別の1つのアンプ入力端子に入力される。
スイッチS7は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部5に転送する動作のときに、サンプリング容量CSRの一方の端子と列出力線VO3とを接続するスイッチであり、第2の選択信号φSEL2に応じてサンプリング容量CSRの一方の端子と列出力線VO3に繋がる信号線とを短絡する。スイッチS7によって、サンプリング容量CSRの一方の端子と列出力線VO3とが接続されることにより、アンプ部5の1つのアンプ出力端子から出力される電圧VOMが、アンプ部5内のスイッチS15および列出力線VO3を介してサンプリング容量CSRの一方の端子に入力される。
スイッチS8は、列回路部4がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部5に転送する動作のときに、サンプリング容量CSSの一方の端子と列出力線VO4とを接続するスイッチであり、第2の選択信号φSEL2に応じてサンプリング容量CSSの一方の端子と列出力線VO4に繋がる信号線とを短絡する。スイッチS8によって、サンプリング容量CSSの一方の端子と列出力線VO4とが接続されることにより、アンプ部5の別の1つのアンプ出力端子から出力される電圧VOPが、アンプ部5内のスイッチS16および列出力線VO4を介してサンプリング容量CSSの一方の端子に入力される。
列出力線VO1は、スイッチS5によって短絡されたときに、サンプリング容量CSRの他方の端子とアンプ部5の1つのアンプ入力端子とを接続する信号線である。この列出力線VO1には、寄生容量CPAR1が寄生しているものとする。
列出力線VO2は、スイッチS6によって短絡されたときに、サンプリング容量CSSの他方の端子とアンプ部5の別の1つのアンプ入力端子とを接続する信号線である。この列出力線VO2には、寄生容量CPAR2が寄生しているものとする。
列出力線VO3は、スイッチS7によって短絡されたときに、サンプリング容量CSRの一方の端子とアンプ部5の1つのアンプ出力端子とを接続する信号線である。この列出力線VO3には、寄生容量CPAR3が寄生しているものとする。
列出力線VO4は、スイッチS8によって短絡されたときに、サンプリング容量CSSの一方の端子とアンプ部5の別の1つのアンプ出力端子とを接続する信号線である。この列出力線VO4には、寄生容量CPAR4が寄生しているものとする。
アンプ部5は、列回路部4がサンプリングしたそれぞれの信号電圧を増幅し、増幅したそれぞれの信号電圧を、画素1から出力されたそれぞれの信号電圧に応じた電圧として出力する。アンプ部5は、演算増幅回路AMPと、フィードバック容量CFB1と、フィードバック容量CFB2と、スイッチS9〜S16と、から構成される。
演算増幅回路AMPは、列回路部4から列出力線VO1を介してアンプ部5の1つのアンプ入力端子に入力されたリセット信号電圧VRが一方の入力端子に入力され、入力されたリセット信号電圧VRを、クランプ電圧VCMに基づいて演算増幅して一方の出力端子から出力する。演算増幅回路AMPは、画素1から出力されたリセット信号電圧VRを利得が“1”(利得=1)で演算増幅し、リセット信号電圧VOMとしてアンプ部5から出力すると共に、このリセット信号電圧VOMを、列出力線VO3を介して列回路部4にも出力することができる。
また、演算増幅回路AMPは、列回路部4から列出力線VO2を介してアンプ部5の別の1つのアンプ入力端子に入力された光信号電圧VSが他方の入力端子に入力され、入力された光信号電圧VSを、クランプ電圧VCMに基づいて演算増幅して他方の出力端子から出力する。演算増幅回路AMPは、画素1から出力された光信号電圧VSを利得が“1”(利得=1)で演算増幅し、光信号電圧VOPとしてアンプ部5から出力すると共に、この光信号電圧VOPを、列出力線VO4を介して列回路部4にも出力することができる。
フィードバック容量CFB1は、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量である。フィードバック容量CFB1の一方の端子には、演算増幅回路AMPの一方の入力端子が接続されている。
フィードバック容量CFB2は、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量である。フィードバック容量CFB2の一方の端子には、演算増幅回路AMPの他方の入力端子が接続されている。
スイッチS9は、演算増幅回路AMPを初期化するスイッチであり、駆動信号φ1に応じて、演算増幅回路AMPの一方の入力端子と一方の出力端子とを短絡することによって、演算増幅回路AMPを初期化する。
スイッチS10は、演算増幅回路AMPを初期化するスイッチであり、駆動信号φ1に応じて、演算増幅回路AMPの他方の入力端子と他方の出力端子とを短絡することによって、演算増幅回路AMPを初期化する。
スイッチS11は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部5に転送する動作のときに、フィードバック容量CFB1の他方の端子と演算増幅回路AMPの一方の出力端子とを接続するスイッチであり、駆動信号φ3に応じてフィードバック容量CFB1の他方の端子と演算増幅回路AMPの一方の出力端子に繋がる信号線とを短絡する。スイッチS11によって、演算増幅回路AMPの一方の入力端子と一方の出力端子との間にフィードバック容量CFB1が接続されたフィードバック回路が形成される。
スイッチS12は、列回路部4がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部5に転送する動作のときに、フィードバック容量CFB2の他方の端子と演算増幅回路AMPの他方の出力端子とを接続するスイッチであり、駆動信号φ3に応じてフィードバック容量CFB2の他方の端子と演算増幅回路AMPの他方の出力端子に繋がる信号線とを短絡する。スイッチS12によって、演算増幅回路AMPの他方の入力端子と他方の出力端子との間にフィードバック容量CFB2が接続されたフィードバック回路が形成される。
スイッチS13は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部5に転送する動作のときに、フィードバック容量CFB1の他方の端子とクランプ電圧VCMとを接続するスイッチであり、駆動信号φ4に応じて、フィードバック容量CFB1の他方の端子をクランプ電圧VCMに短絡させる。
スイッチS14は、列回路部4がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部5に転送する動作のときに、フィードバック容量CFB2の他方の端子とクランプ電圧VCMとを接続するスイッチであり、駆動信号φ4に応じて、フィードバック容量CFB2の他方の端子をクランプ電圧VCMに短絡させる。
スイッチS15は、列回路部4がサンプリング容量CSRにサンプリングしたリセット信号電圧VRをアンプ部5に転送する動作のときに、演算増幅回路AMPの一方の出力端子と列出力線VO3とを接続するスイッチであり、駆動信号φ2に応じて演算増幅回路AMPの一方の出力端子と列出力線VO3に繋がる信号線とを短絡する。スイッチS15によって、演算増幅回路AMPの一方の出力端子と列出力線VO3とが接続されることにより、演算増幅回路AMPの一方の出力端子から出力される電圧VOMが、列出力線VO3および列回路部4内のスイッチS7を介してサンプリング容量CSRの一方の端子に入力される。
スイッチS16は、列回路部4がサンプリング容量CSSにサンプリングした光信号電圧VSをアンプ部5に転送する動作のときに、演算増幅回路AMPの他方の出力端子と列出力線VO4とを接続するスイッチであり、駆動信号φ2に応じて演算増幅回路AMPの他方の出力端子と列出力線VO4に繋がる信号線とを短絡する。スイッチS16によって、演算増幅回路AMPの他方の出力端子と列出力線VO4とが接続されることにより、演算増幅回路AMPの他方の出力端子から出力される電圧VOPが、列出力線VO4および列回路部4内のスイッチS8を介してサンプリング容量CSSの一方の端子に入力される。
このように、本第2の実施形態の信号読み出し回路では、第1の実施形態の信号読み出し回路と同様に、列回路部4内のそれぞれのサンプリング容量(サンプリング容量CSRおよびサンプリング容量CSS)の両方の端子を、アンプ部5と接続することができるように繋ぎ替える構成を備える。より具体的には、列回路部4内に、従来の信号処理回路においても備えていたスイッチS5およびスイッチS6の他に、第1の実施形態の信号読み出し回路と同様のスイッチS7およびスイッチS8を備える。この構成によって、列回路部4内に備えたそれぞれのサンプリング容量は、第1の実施形態の信号読み出し回路と同様に、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に接続されるフィードバック容量としても動作することができる。
次に、本第2の実施形態の信号読み出し回路の動作タイミングについて説明する。図8は、本第2の実施形態の信号読み出し回路において信号を読み出すタイミングの一例を示したタイミングチャートである。図8には、図2に示した第1の実施形態の信号読み出し回路の動作タイミングと同様に、1つの画素1から画素出力線VCOLPIXに出力されたリセット信号電圧VRと光信号電圧VSとをサンプリングして、リセット信号電圧VRに応じた電位のリセット信号電圧VOMと、光信号電圧VSに応じた電位の光信号電圧VOPとを出力する動作タイミングの一例を示している。つまり、図8に示した動作タイミングも、第1の実施形態の信号読み出し回路の動作タイミングと同様に、1つの画素1から出力されたそれぞれの信号電圧を読み出して後段の構成要素に出力する動作タイミングである。
本第2の実施形態の信号読み出し回路では、まず、サンプリング期間において、列回路部4が、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRと光信号電圧VSとをサンプリングする。なお、サンプリング期間を開始する前に、駆動信号φ1を“High”レベルにすることによりスイッチS9およびスイッチS10をオン状態に、駆動信号φ3を“High”レベルにすることによりスイッチS11およびスイッチS12をオン状態にして、アンプ部5内の演算増幅回路AMPを、初期化する状態に保っておく。これにより、演算増幅回路AMPのそれぞれの出力端子からは、クランプ電圧VCMの電位が出力される。
サンプリング期間では、時刻t1において、クランプ信号φCLを“High”レベルにすることにより、スイッチS3およびスイッチS4をオン状態にし、サンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれを、クランプ電圧VCMに短絡させる。つまり、サンプリング容量CSRとサンプリング容量CSSとのそれぞれを、クランプ電圧VCMでクランプした状態にする。
その後、サンプリング信号φSHRを“High”レベルにして、画素出力線VCOLPIXを介して画素1から入力されたリセット信号電圧VRをサンプリング容量CSRの一方の端子に入力することにより、時刻t2でリセット信号電圧VRとクランプ電圧VCLとの電位差に応じた電荷、つまり、基準電圧と、クランプ電圧VCLとの電位差に応じた電荷を、サンプリング容量CSRにサンプリングする。
その後、サンプリング信号φSHRを“Low”レベルにして、リセット信号電圧VRのサンプリング容量CSRの一方の端子への入力を停止した後、サンプリング信号φSHSを“High”レベルにして、画素出力線VCOLPIXを介して画素1から入力された光信号電圧VSをサンプリング容量CSSの一方の端子に入力する。そして、時刻t3で光信号電圧VSとクランプ電圧VCLとの電位差に応じた電荷、つまり、画素をリセットした後に発生するリセット信号電圧VR、および画素1が露光した被写体光のみを表す画素信号電圧を含む信号電圧と、クランプ電圧VCLとの電位差に応じた電荷を、サンプリング容量CSSにサンプリングする。
その後、サンプリング信号φSHSを“Low”レベルにして、光信号電圧VSのサンプリング容量CSSの一方の端子への入力を停止した後、つまり、リセット信号電圧VRおよび光信号電圧VSと、クランプ電圧VCLとの電位差に応じたそれぞれの電荷を、サンプリング容量CSRとサンプリング容量CSSとのそれぞれにサンプリングするサンプリング期間が終了した後、サンプリングしたそれぞれの電荷を、予め定めた一定期間だけ保持する。そして、予め定めた一定期間が経過した後、信号転送期間において、サンプリングしたそれぞれの電荷を、アンプ部5内の演算増幅回路AMPに転送する。
なお、信号転送期間を開始する前に、クランプ信号φCLを“Low”レベルにすることにより、スイッチS3およびスイッチS4をオフ状態にし、サンプリング容量CSRの他方の端子とサンプリング容量CSSの他方の端子とのそれぞれのクランプ電圧VCMへの短絡を停止する。また、駆動信号φ1を“Low”レベルにすることにより、スイッチS9およびスイッチS10をオフ状態にし、演算増幅回路AMPの初期化を解除する。
本第2の実施形態の信号読み出し回路では、信号転送期間において、2回の信号転送を行う。まず、第1の信号転送期間では、時刻t4において、駆動信号φCBを“High”レベルにする。これにより、スイッチS0のオン状態によって、列回路部4内のサンプリング容量CSRの一方の端子のノードとサンプリング容量CSSの一方の端子のノードとが短絡され、サンプリング容量CSRとサンプリング容量CSSとのサンプリングノードの電位が、リセット信号電圧VRと光信号電圧VSとの中間の電位になる。その結果、クランプ電圧VCMでクランプした状態となっていたサンプリング容量CSRの他方の端子のノードに、サンプリング容量CSRの一方の端子の電位の変化に応じた電荷、すなわち、リセット信号電圧VRの電位と中間の電位との電位差と、サンプリング容量CSRの容量値の積となる電荷が放出される。また、サンプリングノードの電位がリセット信号電圧VRと光信号電圧VSとの中間の電位になった結果、クランプ電圧VCMでクランプした状態となっていたサンプリング容量CSSの他方の端子のノードに、サンプリング容量CSSの一方の端子の電位の変化に応じた電荷、すなわち、光信号電圧VSの電位と中間の電位との電位差と、サンプリング容量CSSの容量値の積となる電荷が放出される。
また、時刻t4において、第1の選択信号φSEL1を“High”レベルにする。これにより、スイッチS5のオン状態によって、列回路部4内のサンプリング容量CSRの他方の端子とアンプ部5内の演算増幅回路AMPの一方の入力端子とが列出力線VO1を介して接続される。このとき、演算増幅回路AMPは、駆動信号φ1を“Low”レベルにすることによって初期化が解除されており、演算増幅回路AMPの一方の入力端子とフィードバック容量CFB1の一方の端子とが接続され、演算増幅回路AMPの一方の出力端子とフィードバック容量CFB1の他方の端子とが接続された電荷増幅回路が形成されている。このため、サンプリング容量CSRの他方の端子のノードに放出された電荷は、フィードバック容量CFB1の一方の端子から吸い上げられ、演算増幅回路AMPの一方の出力端子の電圧は、サンプリング容量CSRがサンプリングしたリセット信号電圧VRとクランプ電圧VCLとの電位差に比例したリセット信号電圧VOMになる。以下の説明においては、第1の信号転送期間で出力するリセット信号電圧VOMを、「第1のリセット信号電圧VOM1」という。
また、第1の選択信号φSEL1を“High”レベルに応じたスイッチS6のオン状態によって、列回路部4内のサンプリング容量CSSの他方の端子とアンプ部5内の演算増幅回路AMPの他方の入力端子とが列出力線VO2を介して接続される。このとき、演算増幅回路AMPは、駆動信号φ1を“Low”レベルにすることによって初期化が解除されており、演算増幅回路AMPの他方の入力端子にフィードバック容量CFB2の一方の端子が接続され、演算増幅回路AMPの他方の出力端子にフィードバック容量CFB2の他方の端子が接続された電荷増幅回路が形成されている。このため、サンプリング容量CSSの他方の端子のノードに放出された電荷は、フィードバック容量CFB2の一方の端子から吸い上げられ、演算増幅回路AMPの他方の出力端子の電圧は、サンプリング容量CSSがサンプリングした光信号電圧VSとクランプ電圧VCLとの電位差に比例した光信号電圧VOPになる。以下の説明においては、第1の信号転送期間で出力する光信号電圧VOPを、「第1の光信号電圧VOP1」という。
このようにして、本第2の実施形態の信号読み出し回路では、第1の信号転送期間において、サンプリング容量CSRにサンプリングしたリセット信号電圧VRとクランプ電圧VCLとの電位差に応じた電荷、およびサンプリング容量CSSにサンプリングした光信号電圧VSとクランプ電圧VCLとの電位差に応じた電荷のそれぞれを、演算増幅回路AMPに転送する。これにより、演算増幅回路AMPは、第1の信号転送期間における第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とのそれぞれを出力する。
その後、駆動信号φ3を“Low”レベルにして演算増幅回路AMPに接続されたフィードバック容量CFB1とフィードバック容量CFB2とを切り離し、駆動信号φCBを“Low”レベルにしてサンプリング容量CSRの一方の端子のノードとサンプリング容量CSSの一方の端子のノードとを切り離して、第1の信号転送期間を終了する。
そして、後段の構成要素が、演算増幅回路AMPの一方の出力端子から出力された第1のリセット信号電圧VOM1と、他方の出力端子から出力された第1の光信号電圧VOP1との差分演算などを行うことによって、画素1が露光した被写体光のみの信号成分Vsigを得る。以下の説明においては、第1の信号転送期間において得る信号成分Vsigを、「第1の信号成分Vsig1」という。
なお、本第2の実施形態の信号読み出し回路における第1の信号転送期間までの動作は、従来の信号処理回路における動作と同様である。このため、第1の信号転送期間において演算増幅回路AMPが出力した第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とは、従来の信号処理回路と同様に、列回路部4に備えたそれぞれのサンプリング容量(サンプリング容量CSRおよびサンプリング容量CSS)の容量値のばらつきや、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響を受けている。また、4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の影響も受けている。
なお、本第2の実施形態の信号読み出し回路において、例えば、サンプリング容量CSRの一方の端子に接続されたノードに付随する接続容量は、サンプリング信号φSHRによって駆動されるスイッチS1を構成するMOSトランジスタと、駆動信号φCBによって駆動されるスイッチS0を構成するMOSトランジスタと、第2の選択信号φSEL2によって駆動されるスイッチS7を構成するMOSトランジスタとのそれぞれの接合容量である。また、例えば、サンプリング容量CSRの他方の端子に接続されたノードに付随する接続容量は、クランプ信号φCLによって駆動されるスイッチS3を構成するMOSトランジスタと、第1の選択信号φSEL1によって駆動されるスイッチS5を構成するMOSトランジスタとのそれぞれの接合容量である。
そこで、本第2の実施形態の信号読み出し回路では、列回路部4に備えたそれぞれのサンプリング容量の容量値のばらつきや、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響、および4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の影響を補正(相殺)するために用いるリセット信号電圧VOMと光信号電圧VOPとを、第2の信号転送期間で出力する。以下の説明においては、第2の信号転送期間で出力するリセット信号電圧VOMを、「第2のリセット信号電圧VOM2」といい、第2の信号転送期間で出力する光信号電圧VOPを、「第2の光信号電圧VOP2」という。
なお、第2の信号転送期間を開始する前に、第2の選択信号φSEL2を“High”レベルにすることにより、スイッチS7およびスイッチS8をオン状態にし、駆動信号φ2を“High”レベルにすることによりスイッチS15およびスイッチS16をオン状態にする。このスイッチS7およびスイッチS15のオン状態によって、列回路部4内のサンプリング容量CSRの一方の端子とアンプ部5内の演算増幅回路AMPの一方の出力端子とが列出力線VO3を介して接続され、サンプリング容量CSRは、演算増幅回路AMPの一方の入力端子と一方の出力端子との間に配置されたフィードバック容量として動作する。また、スイッチS8およびスイッチS16をオン状態によって、列回路部4内のサンプリング容量CSSの一方の端子とアンプ部5内の演算増幅回路AMPの他方の出力端子とが列出力線VO4を介して接続され、サンプリング容量CSRは、演算増幅回路AMPの他方の入力端子と他方の出力端子との間に配置されたフィードバック容量として動作する。そして、第2の信号転送期間を開始する。
第2の信号転送期間では、時刻t5において、駆動信号φ4を“High”レベルにすることにより、スイッチS13およびスイッチS14をオン状態にし、フィードバック容量CFB1の他方の端子とフィードバック容量CFB2の他方の端子とのそれぞれを、クランプ電圧VCMに短絡させる。つまり、フィードバック容量CFB1とフィードバック容量CFB2とそれぞれを、クランプ電圧VCMでクランプした状態にする。
その結果、フィードバック容量CFB1に保持されていた第1の信号転送期間を終了したときの第1のリセット信号電圧VOM1に比例した電荷が、フィードバック容量CFB1の一方の端子からサンプリング容量CSRの他方の端子に向かって逆方向に流れて、サンプリング容量CSRに転送される。このとき、演算増幅回路AMPは、演算増幅回路AMPの一方の入力端子とサンプリング容量CSRの他方の端子とが接続され、演算増幅回路AMPの一方の出力端子とサンプリング容量CSRの一方の端子とが接続されたフィードバック回路が形成されている。このため、サンプリング容量CSRの他方の端子に向かって逆方向に流れた電荷は、サンプリング容量CSRの他方の端子から吸い上げられ、演算増幅回路AMPの一方の出力端子の電圧は、第1の信号転送期間を終了したときの第1のリセット信号電圧VOM1とクランプ電圧VCLとの電位差に比例した第2のリセット信号電圧VOM2になる。
また、フィードバック容量CFB2に保持されていた第1の信号転送期間を終了したときの第1の光信号電圧VOP1に比例した電荷が、フィードバック容量CFB2の一方の端子からサンプリング容量CSSの他方の端子に向かって逆方向に流れて、サンプリング容量CSSに転送される。このとき、演算増幅回路AMPは、演算増幅回路AMPの他方の入力端子とサンプリング容量CSSの他方の端子とが接続され、演算増幅回路AMPの他方の出力端子とサンプリング容量CSSの一方の端子とが接続されたフィードバック回路が形成されている。このため、サンプリング容量CSSの他方の端子に向かって逆方向に流れた電荷は、サンプリング容量CSSの他方の端子から吸い上げられ、演算増幅回路AMPの他方の出力端子の電圧は、第1の信号転送期間を終了したときの第1の光信号電圧VOP1とクランプ電圧VCLとの電位差に比例した第2の光信号電圧VOP2になる。
このようにして、本第2の実施形態の信号読み出し回路では、第2の信号転送期間において、第1の信号転送期間を終了したときの第1のリセット信号電圧VOM1とクランプ電圧VCLとの電位差に応じた電荷、および第1の信号転送期間を終了したときの第1の光信号電圧VOP1とクランプ電圧VCLとの電位差に応じた電荷のそれぞれを、サンプリング容量CSRおよびサンプリング容量CSSに転送する。これにより、演算増幅回路AMPは、第2の信号転送期間における第2のリセット信号電圧VOM2と第2の光信号電圧VOP2とのそれぞれを出力する。
その後、時刻t6において、駆動信号φ4を“Low”レベルにすることにより、スイッチS13およびスイッチS14をオフ状態にし、フィードバック容量CFB1の他方の端子とフィードバック容量CFB2の他方の端子とのそれぞれのクランプ電圧VCMへの短絡を停止する。また、第1の選択信号φSEL1、第2の選択信号φSEL2、および駆動信号φ2のそれぞれを“Low”レベルにし、サンプリング容量CSRおよびサンプリング容量CSSと、演算増幅回路AMP、フィードバック容量CFB1、およびフィードバック容量CFB2とのそれぞれの接続を切り離して、第2の信号転送期間を終了する。なお、第2の信号転送期間が終了した後は、駆動信号φ1を“High”レベルにすることによりスイッチS9およびスイッチS10をオン状態に、駆動信号φ3を“High”レベルにすることによりスイッチS11およびスイッチS12をオン状態にして、演算増幅回路AMPを再び初期化してもよい。
そして、後段の構成要素が、第1の信号転送期間において得た第1の信号成分Vsig1と、第2の信号転送期間において演算増幅回路AMPの一方の出力端子から出力された第2のリセット信号電圧VOM2と、他方の出力端子から出力された第2の光信号電圧VOP2とに基づいて演算処理をすることによって、画素1が露光した被写体光のみの最終的な信号成分Vsigを得る。なお、ここで得られる信号成分Vsigは、第1の信号成分Vsig1に含まれる、列回路部4に備えたそれぞれのサンプリング容量の容量値のばらつきや、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性の影響、および4つの列出力線VO1〜VO4のそれぞれに寄生している寄生容量の影響を補正(相殺)した信号である。
ここで、本第2の実施形態の信号読み出し回路において、第1の信号転送期間と第2の信号転送期間とのそれぞれの信号転送期間で出力する、リセット信号電圧VOMと光信号電圧VOPとのそれぞれの関係について説明する。
まず、第1の信号転送期間で出力する、第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とについて説明する。第1の信号転送期間では、上述したように、従来の信号処理回路における動作と同様の動作によって、第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とを出力する。すなわち、第1の信号転送期間では、それぞれの画素1から出力された信号電圧を、一旦電荷に変換し、その後、再度電圧に変換した、第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とを出力している。このため、第1のリセット信号電圧VOM1と第1の光信号電圧VOP1とには、列回路部4に備えたそれぞれのサンプリング容量の容量値のばらつき、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性、アンプ部5に備えたそれぞれのフィードバック容量の容量値のばらつき、列回路部4とアンプ部5との間のそれぞれの列出力線に寄生している寄生容量のばらつきなど、信号読み出し回路における全ての影響を受けている。このため、後段の構成要素が差分演算を行うことによって得る第1の信号成分Vsig1は、下式(2)で表されるようなばらつきの特性を有している信号となる。
上式(2)において、CSはそれぞれのサンプリング容量の容量値(設計値)、ΔCSそれぞれのサンプリング容量の容量値のばらつきを表す。また、上式(2)において、CFBはそれぞれのサンプリング容量の容量値(設計値)、ΔCFBそれぞれのサンプリング容量の容量値のばらつきを表す。また、上式(2)において、f1は非線形接合容量における等価的な関数、Cj,sおよびCj,rはサンプリング容量CSRおよびサンプリング容量CSSのそれぞれに接続されたノードに付随するMOSトランジスタの非線形な特性、VRおよびVSはリセット信号電圧VRおよび光信号電圧VSの電圧値を表す。そして、f1(Cj,s,Cj,r,VR,VS)で、サンプリング容量の等価的な接合容量の容量値を表す。また、上式(2)において、f2は演算増幅回路AMPの入力寄生容量における等価的な関数、CPAR1は列出力線VO1の寄生容量の容量値、CPAR2は列出力線VO2の寄生容量の容量値、CPAR3は列出力線VO3の寄生容量の容量値、CPAR4は列出力線VO4の寄生容量の容量値を表す。そして、f2(CPAR1,CPAR2,CPAR3,CPAR4)で、演算増幅回路AMPの等価的な入力寄生容量の容量値を表す。また、上式(2)において、C’Sはサンプリング容量に関する全体のばらつき、C’FBはフィードバック容量に関する全体のばらつきを表す。
このように、第1の信号転送期間では、上式(2)に示したように、ばらつきの特性が、−(C’S/C’FB)で表される第1の信号成分Vsig1を得ることができる。
続いて、第2の信号転送期間で出力する、第2のリセット信号電圧VOM2と第2の光信号電圧VOP2とについて説明する。第2の転送動作では、上述したように、サンプリング容量がフィードバック容量として動作するように、それぞれのスイッチによって信号読み出し回路の回路構成を切り替えた後、第1の転送動作におけるフィードバック容量をクランプ電圧VCMに短絡させる。その結果、第2の信号転送期間では、第1の転送動作でそれぞれのフィードバック容量に発生した電荷のほぼ全てが、対応するサンプリング容量のそれぞれに向かって逆方向に流れる。すなわち、フィードバック容量に発生した電荷のほぼ全てが対応するサンプリング容量に戻される。そして、それぞれのサンプリング容量がフィードバック容量として動作し、演算僧服回路AMPは、それぞれのサンプリング容量に戻される電荷に比例した、第2のリセット信号電圧VOM2と第2の光信号電圧VOP2とを出力する。このとき、第2のリセット信号電圧VOM2と第2の光信号電圧VOP2とには、第1のリセット信号電圧VOM1と第1の光信号電圧VOP1と同様に、信号読み出し回路における全ての影響を受けている。ただし、第2のリセット信号電圧VOM2および第2の光信号電圧VOP2のそれぞれの出力する際の電荷の流れは、第1のリセット信号電圧VOM1および第1の光信号電圧VOP1を出力する際の電荷の流れと逆であるため、上式(2)のばらつきの特性とは逆の特性を有する信号である。つまり、ばらつきの特性が、−(C’FB/C’S)の信号である。
このため、後段の構成要素が、第1の信号転送期間において得られた第1の信号成分Vsig1と、第2の信号転送期間において出力された第2のリセット信号電圧VOM2および第2の光信号電圧VOP2とに基づいて、下式(3)で示すような演算処理を行うことによって、信号読み出し回路における全ての容量ばらつきと非線形性と無効(相殺)した、最終的な信号成分Vsigを得ることができる。
このようにして、本第2の実施形態の信号読み出し回路では、それぞれのサンプリング容量の容量値のばらつき、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性、それぞれのフィードバック容量の容量値のばらつき、列回路部4とアンプ部5との間のそれぞれの列出力線に寄生している寄生容量のばらつきなどの全ての影響を補正(相殺)した、信号成分Vsigを得ることができる。
言い換えると、第2の信号転送期間では、第1の信号転送期間と逆の関数を乗じることによって、信号読み出し回路における全ての影響を補正(相殺)した、信号成分Vsigを得ることができる。例えば、第1の信号転送期間におけるサンプリング容量から演算増幅回路AMPの出力までの入出力伝達関数を「入出力伝達関数=A」とすると、第2の信号転送期間における入出力伝達関数は、「入出力伝達関数=1/A」となる。これにより、それぞれの信号転送期間における入出力伝達関数を乗じることによって、最終的な信号読み出し回路における伝達関数が「伝達関数=1」となり、画素1が露光した被写体光のみの信号成分を得ることができる。つまり、本第2の実施形態の信号読み出し回路の構成要素の特性がばらついている場合でも、利得が非常に“1”に近づき、図3(b)に示した第1の実施形態の信号読み出し回路における信号電圧の出力と同様に、レベル(電圧値)にほとんど変化がない信号電圧を出力することができる。
そして、本第2の実施形態の信号読み出し回路も、第1の実施形態の信号読み出し回路と同様に、本第2の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサにおける画質の劣化の抑制に最も効果を発揮する。なお、本第2の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサの構成や動作は、図4〜図6に示した第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサの構成や動作における第1の実施形態の信号読み出し回路を、本第2の実施形態の信号読み出し回路に変更することによって同様に考えることができるため、詳細な説明は省略する。
本第2の実施形態によれば、アンプ部5は、第1の実施形態の信号読み出し回路に備えたアンプ部3の構成に、さらに、第3の容量(フィードバック容量CFB1)と、第4の容量(フィードバック容量CFB2)と、を具備し、スイッチS0〜S8およびスイッチS9〜S16は、第1の動作(サンプリング期間の動作)の後で第2の動作(第2の信号転送期間の動作)を開始する前の第3の動作(第1の信号転送期間)のときに、サンプリング容量CSRの一方の端子とサンプリング容量CSSの一方の端子とを接続させ、さらに、フィードバック容量CFB1の他方の端子をサンプリング容量CSRの一方の端子と演算増幅回路AMPの一方の出力端子との間に接続させ、フィードバック容量CFB2の他方の端子をサンプリング容量CSSの一方の端子と演算増幅回路AMPの他方の出力端子との間に接続させ、第2の動作(第2の信号転送期間の動作)のときに、さらに、フィードバック容量CFB1をサンプリング容量CSRの他方の端子と予め定めた固定電位(クランプ電圧VCM)との間に接続させ、フィードバック容量CFB2をサンプリング容量CSSの他方の端子とクランプ電圧VCMとの間に接続させるように、それぞれの端子の接続を切り替える、信号読み出し回路が構成される。
上記に述べたように、本第2の実施形態の信号読み出し回路では、第1の実施形態の信号読み出し回路と異なり、第1の信号転送期間と第2の信号転送期間とのそれぞれの信号転送期間で、リセット信号電圧VOMと光信号電圧VOPとを出力する。そして、例えば、図4に示したアンプ回路200のような後段の構成要素が、それぞれの信号転送期間で出力したリセット信号電圧VOM、および光信号電圧VOPを演算処理する。これにより、本第2の実施形態の信号読み出し回路に備えたサンプリング容量の容量値のばらつき、サンプリング容量に接続されたノードに付随するMOSトランジスタの非線形な接合容量の特性、フィードバック容量の容量値のばらつき、列出力線のそれぞれに寄生している寄生容量のばらつきなど、信号読み出し回路の構成要素の特性のばらつきに関する全ての影響を補正(相殺)することができる。
また、本第2の実施形態の信号読み出し回路では、第1の実施形態の信号読み出し回路と同様に、それぞれのサンプリング容量の容量値を小さくして、それぞれのサンプリング容量をレイアウトする際の面積を小さくすることができる。このことにより、本第2の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサでも、第1の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサと同様に、CMOSイメージセンサのチップ内で信号読み出し回路を備えた信号処理回路が占める面積を小さくすることができる。これにより、本第2の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサにおいて、CMOSイメージセンサのチップ面積の小型化を実現すると共に、雑音(ノイズ)を含まない高精度の信号成分に応じたデジタル信号の画像データとしての出力を実現し、画質の劣化を抑制することができる。例えば、CMOSイメージセンサが、画面全体が同一の輝度レベルである画像の画像データを出力する場合でも、輝度に段差が全くない画像を出力することができる。
また、本第2の実施形態の信号読み出し回路も、第1の実施形態の信号読み出し回路と同様に、列回路部4内に電圧増幅アンプを備えていない。これにより、本第2の実施形態の信号読み出し回路でも、第1の実施形態の信号読み出し回路と同様に、消費電力を低減することができる。そして、本第2の実施形態の信号読み出し回路を画素アレイの列毎に備えたCMOSイメージセンサにおいても、第1の実施形態の信号読み出し回路と同様に、CMOSイメージセンサの低消費電力化を実現することができる。
上記に述べたように、本発明を実施するための形態によれば、信号読み出し回路に備える列回路部内のそれぞれのサンプリング容量の両方の端子を、後段のアンプ部と接続することができるように繋ぎ替える構成を備え、サンプリング容量をアンプ部に備える演算増幅回路のフィードバック容量として動作させる。これにより、本発明の信号読み出し回路に備えた列回路部内のそれぞれのサンプリング容量の容量値や、それぞれのサンプリング容量に接続されたノードに付随するMOSトランジスタの接合容量の容量値のばらつきの影響を受けることなく、高い精度でそれぞれの信号を読み出すことができる。これにより、本発明の信号読み出し回路では、列回路部内のそれぞれのサンプリング容量の容量値を小さくすることができ、それぞれのサンプリング容量をレイアウトする際の面積を小さくすることができる。つまり、本発明の信号読み出し回路では、信号読み出し回路の小型化と高精度な信号読み出しとを両立することができる。このことにより、本発明の信号読み出し回路を、CMOSイメージセンサの画素アレイの列毎に備えた場合でも、CMOSイメージセンサのチップ内で信号読み出し回路が占める面積を小さくすることができ、CMOSイメージセンサのチップ面積の小型化を実現することができると共に、高画質化を実現することができる。
また、本発明の信号読み出し回路を、CMOSイメージセンサの画素アレイの列毎に備えた場合には、信号読み出し回路から出力するそれぞれの信号電圧の電圧差を用いることによって、相関二重サンプリングの動作における差分演算と等価になり、相関二重サンプリングの動作を自動的に、かつ所望のコモンモード電圧のレベルにシフトさせた状態の出力電圧を得ることができるという利点がある。
また、本発明を実施するための形態によれば、信号読み出し回路からの信号の読み出しを、2回の信号転送で行うことによって、列回路部内のそれぞれのサンプリング容量に関するばらつきのみではなく、アンプ部内のそれぞれのフィードバック容量の容量値のばらつきや、列回路部とアンプ部との間のそれぞれの列出力線に寄生している寄生容量のばらつきの影響も受けることがなくなる。これにより、本発明の信号読み出し回路では、アンプ部内のそれぞれのフィードバック容量の小型化と、読み出す信号のさらなる高精度化を実現することができる。特に、本発明の信号読み出し回路を、CMOSイメージセンサの画素アレイの列毎に備えた場合には、画素アレイの列毎の輝度の段差の要因となる構造化雑音(ノイズ)を抑圧することができ、複数の読み出しチャネルから同時に画像データを出力するマルチチャネル読み出し方式のCMOSイメージセンサに有効である。そして、マルチチャネル読み出し方式のCMOSイメージセンサでは、それぞれの読み出しチャネル毎に備えたAD変換器が対応する画素アレイの列の数、すなわち、1つの読み出しチャネルが出力する画素アレイの列数を増やすことができ、CMOSイメージセンサ全体の低消費電力化の実現の可能性を広げることができる。
なお、本発明における信号読み出し回路の回路構成や動作方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、CMOSイメージセンサに備えた画素の構成要素や駆動方法が変わったことにより、信号読み出し回路に入力される信号電圧の順番などが変わった場合でも、変更になった画素の構成要素や駆動方法に応じて、信号読み出し回路の回路構成や動作方法を変更することによって、本発明の考え方を同様に適用することができる。
また、CMOSイメージセンサに備えた画素アレイを、予め定めた複数列毎の短冊状の領域に仮想的に分割する数は、本発明を実施するための形態で示した数に限定されるものではなく、本発明の趣旨を逸脱しない範囲において分割数を変更することができる。
なお、本実施形態においては、本発明の信号読み出し回路をCMOSイメージセンサに搭載する場合の例について説明したが、本発明の信号読み出し回路を搭載するシステムは、本発明を実施するための形態で示した構成のみに限定されるものではない。例えば、本発明の信号読み出し回路をCMOSイメージセンサ以外のセンシングチップの読出し回路として搭載した場合でも、同様の効果を得ることができる。この場合、例えば、図1に示した信号読み出し回路に信号電圧を出力する画素部が、センシングチップに信号を出力する信号部となり、信号読み出し回路の列回路部2、列出力線VO1〜VO4のそれぞれ、およびアンプ部3が、センシングチップの差動サンプリング回路部、差動サンプリング回路出力線のそれぞれ、および差動サンプリング部と対応する構成になる。また、この場合、図2に示した信号読み出し回路の動作において、サンプリング期間中に列回路部2内のそれぞれのサンプリング容量にリセット信号電圧VRと光信号電圧VSとをサンプリングしたそれぞれのタイミングが同一のタイミングになり、列回路部2内のスイッチS1およびスイッチS2のそれぞれを駆動するサンプリング信号φSHRおよびサンプリング信号φSHSが、同一の駆動信号になることが考えられる。
また、本実施形態においては、マルチチャネル読み出し方式のCMOSイメージセンサに本発明の信号読み出し回路を適用した場合の例について説明したが、本発明の信号読み出し回路を適用するCMOSイメージセンサの読み出し方式は、本発明を実施するための形態で示した方式のみに限定されるものではない。例えば、本発明の信号読み出し回路をシングルチャネル読み出し方式のCMOSイメージセンサに適用することもできる。この場合、図4および図5に示した1つの読み出しチャネルに対応した構成要素が、シングルチャネル読み出し方式のCMOSイメージセンサの全体に対応した構成要素になる。より具体的には、画素アレイ100を仮想的に分割した1つの短冊状の領域の画像データを出力する1つの読み出しチャネルが対応する画素1のN列が、シングルチャネル読み出し方式のCMOSイメージセンサに備えた画素アレイ全体に配置された画素の全ての列数となる。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。