JP2015079789A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015079789A
JP2015079789A JP2013214757A JP2013214757A JP2015079789A JP 2015079789 A JP2015079789 A JP 2015079789A JP 2013214757 A JP2013214757 A JP 2013214757A JP 2013214757 A JP2013214757 A JP 2013214757A JP 2015079789 A JP2015079789 A JP 2015079789A
Authority
JP
Japan
Prior art keywords
ground plate
island
wide
lead
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013214757A
Other languages
English (en)
Other versions
JP6111973B2 (ja
Inventor
耕佑 鈴木
Kosuke Suzuki
耕佑 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013214757A priority Critical patent/JP6111973B2/ja
Publication of JP2015079789A publication Critical patent/JP2015079789A/ja
Application granted granted Critical
Publication of JP6111973B2 publication Critical patent/JP6111973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップを搭載するアイランドの外周に、ＧＮＤ電位となるグランドプレートを有する半導体装置において、グランドプレートの一部領域に、半導体チップから第２のボンディングワイヤを複数本、集中して接続することを適切に行えるようにした半導体装置を提供する。【解決手段】アイランド２１、アイランド２１の外側に設けられたグランドプレート２２、および、グランドプレート２２の外周側に配置されたリード２３を有するリードフレームと、アイランド２１の一面２１ａ側に搭載された半導体チップ１０と、半導体チップ１０とリード２３とを結線する第１のボンディングワイヤ３０と、半導体チップ１０とグランドプレート２２とを結線する第２のボンディングワイヤ４０と、を備え、グランドプレート２２は、第２のボンディングワイヤ４０の接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部２２ａとされたものとなっている。【選択図】図４

Description

本発明は、半導体チップを搭載するアイランドの外周に、ＧＮＤ（グランド）電位となるグランドプレートを有する半導体装置に関する。
従来より、この種の半導体装置としては、たとえば特許文献１に記載のものが提案されている。この半導体装置は、金属板をパターニングすることにより形成されたものであって、アイランドと、アイランドの外縁に沿ってアイランドの外側に設けられたグランドプレートと、グランドプレートの外周側に配置されたリードと、を有するリードフレームを備えている。
さらに、このような半導体装置においては、アイランドの一面側に搭載された半導体チップと、アイランドの一面側にて半導体チップとリードとを結線して電気的に接続する第１のボンディングワイヤと、アイランドの一面側にて半導体チップとグランドプレートとを結線して電気的に接続する第２のボンディングワイヤと、が備えられている。
このような半導体装置においては、半導体チップは、第１のボンディングワイヤおよびリードを介して、外部との信号のやりとりを行う。一方、グランドプレートは、半導体チップにおけるＧＮＤ電位用の複数のパッドと電気的に接続されて、半導体チップをＧＮＤ電位とするものである。
たとえば、この種の半導体装置では、アイランドもしくは任意のリードがボディアース等によりＧＮＤ電位とされている。そして、これらアイランドもしくは任意のリードとグランドプレートとが、リードフレームにおける連結部等で連結されることにより、グランドプレートはＧＮＤ電位とされる。なお、このグランドプレートは、通常はアイランド全周を取り囲むリング状をなすものであり、この場合、グランドリングとも言われる。
特開平６−２５２３２８号公報
ところで、上記したような半導体装置においては、グランドプレートは、アイランドとリードとの間に配置されている。そのため、半導体チップ−リード間のワイヤである第１のボンディングワイヤと半導体チップ−グランドプレート間のワイヤである第２のボンディングワイヤとが、干渉しないように、両ボンディングワイヤのレイアウトを行う必要がある。
しかし、半導体チップの大電流化等に伴い、半導体チップにおけるＧＮＤ電位の安定化を図るためには、第２のボンディングワイヤ数も多くなってきている。そのため、第１のボンディングワイヤとの干渉を避けるには、グランドプレートの一部領域に第２のボンディングワイヤを集中させて接続する必要がある。
しかし、従来、グランドプレートは、全体で均一な幅の狭いものであるため、多数の第２のボンディングワイヤをグランドプレートの一部領域に集中させるには、グランドプレート上の接続領域を十分に確保することは難しい。
本発明は、上記問題に鑑みてなされたものであり、グランドプレートの一部領域に、半導体チップから第２のボンディングワイヤを複数本、集中して接続することを適切に行えるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、金属板をパターニングすることにより形成されたものであって、アイランド（２１）、アイランドの外縁に沿ってアイランドの外側に設けられたグランドプレート（２２）、および、グランドプレートの外周側に配置されたリード（２３）を有するリードフレーム（２０）と、アイランドの一面（２１ａ）側に搭載された半導体チップ（１０）と、アイランドの一面側にて半導体チップとリードとを結線して電気的に接続する第１のボンディングワイヤ（３０）と、アイランドの一面側にて半導体チップとグランドプレートとを結線して電気的に接続する第２のボンディングワイヤ（４０）と、を備え、
第２のボンディングワイヤは、グランドプレートの一部領域に接続されており、グランドプレートは、第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部（２２ａ）とされたものとなっていることを特徴とする。
それによれば、グランドプレートは、第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部とされたものとなっているので、グランドプレートの一部領域に、半導体チップから第２のボンディングワイヤを複数本、集中して接続することを適切に行える。
ここで、請求項２に記載の発明では、請求項１に記載の半導体装置において、幅広部は、グランドプレートの外縁がリード側に突出することで幅広形状とされており、グランドプレートの外側では、グランドプレートにおける幅広部から幅広部以外の部位である非幅広部（２２ｂ）に渡って、複数本のリードが、グランドプレートの外縁に沿って配列されており、
複数本のリードのうち幅広部に対向するものを第１のリード（２３ａ）とし、非幅広部に対向するものを第２のリード（２３ｂ）としたとき、リードフレームの板面と直交する方向から見て、第１のリードと幅広部との隙間寸法（Ｗ１）が第２のリードと非幅広部との隙間寸法（Ｗ２）と同等以上となるように、複数本のリードの形状が調整されていることを特徴とする。
また、請求項３に記載の発明では、請求項１に記載の半導体装置において、幅広部は、グランドプレートの内縁がアイランド側に突出することで幅広形状とされており、グランドプレートにおける幅広部から幅広部以外の部位である非幅広部（２２ｂ）に渡って、アイランドの外縁が対向しており、
アイランドの外縁のうち幅広部に対向する部位を第１の対向部（２１１）とし、非幅広部に対向する部位を第２の対向部（２１２）としたとき、リードフレームの板面と直交する方向から見て、第１の対向部と幅広部との隙間寸法（Ｗ３）が第２の対向部と非幅広部との隙間寸法（Ｗ４）と同等以上となるように、アイランドの外縁にて第１の対向部が第２の対向部よりも凹んだものとされていることを特徴とする。
金属板をエッチングやプレスの打ち抜き等でパターニングしてリードフレームを作成するにあたって、幅広部を形成すると、単純には幅広部の部分にて幅広とした分、非幅広部の部分よりもエッチング幅や打ち抜き幅が狭くなり、加工性の低下が懸念される。しかし、上記請求項２および上記請求項３によれば、幅広部におけるエッチング幅や打ち抜き幅が狭くなることはなく、良好な加工性の確保が期待できる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第１実施形態にかかる半導体装置を示す概略断面図である。 図１の上視概略平面図である。 図１の下視概略断面図である。 図１の半導体装置におけるモールド樹脂内部の構成要素を示す概略平面図である。 図４中のグランドプレートにおける幅広部の近傍を拡大して示す概略平面図である。 本発明の第２実施形態にかかる半導体装置を示す概略断面図である。 本発明の第３実施形態にかかる半導体装置を示す概略断面図である。 本発明の第４実施形態にかかる半導体装置を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態にかかる半導体装置Ｓ１について、図１〜図５を参照して述べる。なお、図４に示される平面図中では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示している。また、図４では、リード２３におけるアウターリードは省略してある。また、図４では、矩形板状の半導体チップ１０の左辺において第１および第２のボンディングワイヤ３０、４０による結線状態を示しているが、当該半導体チップ１０の右辺、上辺、下辺の３辺においても図示しないが、当該左辺と同様に、各ボンディングワイヤ３０、４０による結線がなされている。また、図５では、各ボンディングワイヤ３０、４０は省略してある。
本実施形態の半導体装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。この半導体装置Ｓ１は、大きくは、半導体チップ１０と、リードフレーム２０と、半導体チップ１０およびリードフレーム２０を接続する各ボンディングワイヤ３０、４０と、これらを封止するモールド樹脂５０と、を備えて構成されている。
リードフレーム２０は、たとえばＣｕ、Ｆｅや４２アロイ等の金属板を、エッチングやプレスの打ち抜き等によってパターニングすることにより形成されたものである。具体的には、リードフレーム２０は、アイランド２１と、アイランド２１の外縁に沿ってアイランド２１の外側に設けられたグランドプレート２２と、グランドプレート２２の外周側に配置されたリード２３と、を有する。
これらアイランド２１、グランドプレート２２、および、リード２３は、モールド樹脂５０による封止前までは、図示しないタイバー等により連結されているが、モールド樹脂５０による封止後は、リードカット等により分離されているものである。
アイランド２１は、半導体チップ１０が搭載されるダイパッドとして機能するもので、ここでは、矩形板状をなしている。グランドプレート２２は、半導体チップ１０と電気的に接続されて半導体チップ１０をＧＮＤ電位とするものである。ここでは、グランドプレート２２は、アイランド２１の外縁に沿ってアイランド２１を取り囲むようにアイランド２１の外側全周に設けられたリング状をなす。
具体的に、図４に示されるように、グランドプレート２２は、アイランド２１よりも一回り大きい矩形枠板状をなしており、グランドプレート２２の内縁とアイランド２１の外縁との隙間の一部には、グランドプレート２２とアイランド２１とを連結する連結部２４が設けられている。
図４では連結部２４は、アイランド２１の各辺に２個ずつ設けられている。この連結部２４もリードフレーム２０の一部であり、これにより、グランドプレート２２とアイランド２１とは同電位とされる。なお、この連結部２４については、１個でもよいし、図４よりも多数のものであってもよい。
また、グランドプレート２２における四つの隅部には、当該隅部よりモールド樹脂５０の表面まで延びる吊りリード２５が一体に設けられている。図４では、吊りリード２５は、各隅部に１個ずつ、合計４個設けられている。
この吊りリード２５は、上記したモールド樹脂５０による封止前の段階で、リードフレーム２０において最終的にカットして除去される外枠部分に対し、グランドプレート２２およびアイランド２１を連結しておくものである。
また、リード２３は、複数本設けられ、それぞれは細長の矩形板状、いわゆる短冊板状をなす。各リード２３は、一端側をグランドプレート２２側に位置させ、他端側がグランドプレート２２とは反対側に延びるように配置されている。そして、複数本のリード２３は、リード２３の短手方向を配列方向としてグランドプレート２２の外縁に沿って配列されている。
このように、リードフレーム２０における、アイランド２１、グランドプレート２２、リード２３の平面形状は、図４に示されるような典型的なものとされている。また、ここでは、図１に示されるように、モールド樹脂５０の内部において、アイランド２１、グランドプレート２２、リード２３の高さが異なっている。
具体的には、図１において、モールド樹脂５０内では、アイランド２１が最も低い位置にあり、次に、グランドプレート２２が位置し、リード２３のインナーリードが最も高い位置にある。この高低差の位置関係は、パターニング直後の平板状態にあるリードフレーム２０に対して、通常のディプレス加工を施すことにより形成されるものである。
具体的には、ディプレス加工により、上記した連結部２４および吊りリード２５を変形させて、アイランド２１およびグランドプレート２２の全体を、リードフレーム２０の板厚方向に移動させるものである。
なお、図１の例では、アイランド２１、グランドプレート２２、リード２３の高さがすべて異なっているが、その他にも、当該高さ方向において種々の位置関係を採用してもよい。
たとえば、グランドプレート２２とアイランド２１とが同じ高さであって且つリード２３よりも低い位置関係としてもよいし、グランドプレート２２とリード２３とが同じ高さであって且つアイランド２１よりも高い位置関係としてもよい。さらには、アイランド２１、グランドプレート２２、リード２３の高さがすべて同一平面上にあってもよい。
そして、図１、図４に示されるように、アイランド２１の一方の板面である一面２１ａ側には、半導体チップ１０が搭載されている。この半導体チップ１０は、通常の半導体プロセスにより形成されたシリコン半導体等よりなるもので、たとえばＭＯＳトランジスタやＩＧＢＴ等のパワー素子等よりなる。ここでは、半導体チップ１０は、はんだやＡｇペースト等のダイボンド材１０ａを介してアイランド２１の一面２１ａに接合され固定されている。
また、半導体チップ１０およびリードフレーム２０を接続する各ボンディングワイヤ３０、４０について述べると、まず、第１のボンディングワイヤ３０は、アイランド２１の一面２１ａ側にて半導体チップ１０とリード２３とを結線して電気的に接続している。ここでは、アイランド２１とリード２３との間にグランドプレート２２が存在するので、第１のボンディングワイヤ３０は、グランドプレート２２を跨ぐループ状をなす。
また、第２のボンディングワイヤ４０は、アイランド２１の一面２１ａ側にて半導体チップ１０とグランドプレート２２とを結線して電気的に接続している。具体的には、第２のボンディングワイヤ４０は、半導体チップ１０における図示しないＧＮＤ電位用のパッドと電気的に接続されている。ここにおいて、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０とは、電気的にショートしないようにループ高さに十分な差を設けている。
そして、図１〜図４に示されるように、半導体装置Ｓ１においては、モールド樹脂５０は、アイランド２１の一面２１ａ側において、アイランド２１、グランドプレート２２、リード２３、半導体チップ１０、第１のボンディングワイヤ３０、および、第２のボンディングワイヤ４０を封止している。
ここで、アイランド２１の他方の板面である他面２１ｂは、モールド樹脂５０より露出しており、本実施形態は、いわゆるハーフモールド構造とされている。そして、この露出部であるアイランド２１の他面２１ｂにボディアース等を行うことで、アイランド２１およびグランドプレート２２は、ＧＮＤ電位とされるようになっている。そのため、グランドプレート２２と接続された半導体チップ１０において、上記した図示しないＧＮＤ電位用のパッドはＧＮＤ電位となるのである。
また、リード２３におけるワイヤボンディング側とは反対側、すなわち他端側は、モールド樹脂５０より突出して露出することでアウターリードとされている。ここでは、図１に示されるように、当該アウターリードは、典型的なモールドパッケージと同様の曲げ形状に成形されている。
そして、このリード２３のアウターリードにて、外部の配線部材等との電気的接続がなされるようになっている。これにより、リード２３を介して、半導体チップ１０と装置外部との電気的やり取りが可能とされる。
このような半導体装置Ｓ１において、本実施形態では、さらに次のような独自の構成を備えている。
図３に示されるように、第２のボンディングワイヤ４０は、複数本のものがグランドプレート２２の一部領域に接続されている。つまり、第２のボンディングワイヤ４０については、複数本のものがグランドプレート２２の全域に渡って接続されるのではなく、一部の限定された領域のみに集中して接続されたものとなっている。
そして、グランドプレート２２は、第２のボンディングワイヤ４０の接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部２２ａとされたものとなっている。図３の例では、矩形枠状をなすグランドプレート２２において、各辺の中央部のみに、複数本の第２のボンディングワイヤ４０が接続されており、この中央部のみが幅広部２２ａとされている。
本実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされている。ここでは、幅方向に矩形状に突出している。そして、このグランドプレート２２のうち幅広部２２ａ以外の部分は非幅広部２２ｂとされており、この非幅広部２２ｂは幅広部２２ａよりも幅の狭い部分である。
このような本実施形態の半導体装置Ｓ１によれば、グランドプレート２２は、第２のボンディングワイヤ４０の接続領域の部分が幅広部２２ａとなっているので、グランドプレート２２の一部領域に第２のボンディングワイヤ４０を複数本、集中して接続することを適切に行える。
半導体チップ１０が、パワー系ＩＣや複合ＩＣの場合、たとえばチップ上の一部分に大電流を駆動するパワーＭＯＳが存在するため、チップのＧＮＤ電位パッドもチップ上の一部に集中する。そのため、このパッドからグランドプレート２２へは、多数の第２のボンディングワイヤ４０が接続される。
このような場合、多数の第２のボンディングワイヤ４０を、グランドプレート２２の一部領域すなわち幅広部２２ａに集中させることで、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０との干渉を回避するワイヤレイアウトが容易に設計できるのである。
これにより、多数の第２のボンディングワイヤ４０については、幅広部２２ａに集中して接続された状態となり、半導体チップ１０からグランドプレート２２に向かって扇状に拡がらずに平行なレイアウトとなる。
なお、グランドプレート２２の一部分のみを幅広部２２ａとしたのは、以下の理由による。第２のボンディングワイヤ４０との接続が不要な非幅広部２２ｂまで幅を広くすると、その分、リード２３とアイランド２１との距離が拡がり、第１のボンディングワイヤ３０のワイヤ長さが増加する。当該ワイヤ長さを抑制することで、ワイヤ使用量の抑制や、樹脂封止時におけるワイヤ流れの懸念の低減等の効果がある。
また、幅広部２２ａを設けることで、幅広部２２ａではモールド樹脂５０との接触面積が増加し、モールド樹脂５０の剥離が抑制しやすくなることが期待できる。幅広部２２ａは第２のボンディングワイヤ４０が接続される領域であるから、モールド樹脂５０の剥離抑制によって、ワイヤダメージの低減やワイヤの断線防止等の効果が期待できる。
その他、幅広部２２ａを設けることの利点として、次のようなことが期待できる。まず、幅広部２２ａを、グランドプレート２２へのワイヤボンディングにおける位置認識の合わせマークとして用いることが可能となる。
また、幅広部２２ａによって、ワイヤボンディング時に押さえ治具や吸着により固定するための領域の確保が可能となり、グランドプレート２２へのワイヤボンディングの接合不良や出来映えのばらつきを抑えることができる。さらには、グランドプレート２２の変形が大きい中央部に幅広部２２ａを設けること、この部分の剛性が向上し、変形を抑えるように作用する。
さらに、本実施形態の好ましい形態について、主として図４、図５を参照して述べる。上述したように、本実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされている。
そして、グランドプレート２２の外側では、グランドプレート２２における幅広部２２ａから幅広部２２ａよりも細い非幅広部２２ｂに渡って、複数本のリード２３が、グランドプレート２２の外縁に沿って配列されている。ここで、複数本のリード２３のうち幅広部２２ａに対向するものを第１のリード２３ａとし、非幅広部２２ｂに対向するものを第２のリード２３ｂとする。
このとき、図４、図５に示されるように、リードフレーム２０の板面と直交する方向（つまり、図４、図５における紙面鉛直方向）から見たときの第１のリード２３ａと幅広部２２ａとの隙間寸法Ｗ１が、同方向から見たときの第２のリード２３ｂと非幅広部２２ｂとの隙間寸法Ｗ２と同等以上とされている。
つまり、Ｗ１≧Ｗ２の大小関係となるように、複数本のリード２３の形状が調整されている。具体的には、第１のリード２３ａにおけるインナーリードを、第２のリード２３ｂにおけるインナーリードよりも短いものとすることで、上記Ｗ１≧Ｗ２の大小関係を実現している。
なお、このＷ１≧Ｗ２の大小関係は、パターニング直後の平板状態にあるリードフレーム２０において実現される。そして、この大小関係は、上記図１のような高低差の位置関係を構成した状態でも維持される。
なぜならば、上述のように、当該高低差の位置関係を形成するためのディプレス加工は、連結部２４および吊りリード２５を変形させて、アイランド２１およびグランドプレート２２の全体を、リードフレーム２０の板厚方向に移動させるにすぎないものであるからである。
このようなＷ１≧Ｗ２の大小関係によって、次のような効果が期待できる。上述の通り、リードフレーム２０は、金属板をエッチングやプレスの打ち抜き等でパターニングして形成するものである。ここで、リードフレーム２０の設計においては、平面サイズの小型化が要求されるので、非幅広部２２ｂにおける隙間寸法Ｗ２を、エッチング幅や打ち抜き幅として加工精度の維持可能な最小限の大きさとするのが通常である。
このような事情から、単純に、グランドプレート２２の一部に幅広部２２ａを形成しただけでは、幅広部２２ａの部分にて幅広とした分、非幅広部２２ｂの部分よりもエッチング幅や打ち抜き幅が狭くなり、加工性の低下が懸念される。しかし、本実施形態において上記Ｗ１≧Ｗ２の大小関係を満足することにより、幅広部２２ａにおけるエッチング幅や打ち抜き幅が狭くなることはなくなり、良好な加工性の確保が期待できる。
なお、本実施形態の幅広部２２ａを有するリードフレーム２０は、上述のように、エッチングやプレス等によるパターニング加工により形成される。そして、このリードフレーム２０に対して、半導体チップ１０を搭載、固定し、各ボンディングワイヤ３０、４０による結線を行い、これをトランスファーモールド法などを用いてモールド樹脂５０で封止することにより、半導体装置Ｓ１ができあがる。
（第２実施形態）
本発明の第２実施形態にかかる半導体装置Ｓ２について、図６を参照して述べる。なお、図６では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。
本実施形態は、上記第１実施形態に比べて、グランドプレート２２における幅広部２２ａの形状を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、アイランド２１の外縁に沿ってアイランド２１を取り囲むようにアイランド２１の外側全周に設けられたリング状をなすものであった。
これに対して、図６に示されるように、本実施形態では、グランドプレート２２は、アイランド２１の外縁に沿ってアイランド２１の外側の一部に設けられたものとされている。具体的には、グランドプレート２２は、矩形板状の半導体チップ１０の１辺のみに対応して設けられた棒状をなす。これは、半導体チップ１０における上記ＧＮＤ電位用のパッドが、特定の辺のみに存在する場合に対応するものである。
この場合、その特定の辺のみで第２のボンディングワイヤ４０による接続が必要となるため、図６に示されるようなグランドプレート２２の配置とすればよい。そして、半導体チップ１０における他の辺では、グランドプレート２２を省くことで、リード２３を半導体チップ１０に近づけることができ、第１のボンディングワイヤ３０のワイヤ長さを短くすることが可能となる。
なお、本実施形態は、上記第１実施形態におけるリング状のグランドプレート２２を、図６に示される部分のみ残し、他の部分は省略した構成に相当するものであり、本実施形態において上述した部分以外は、上記第１実施形態と同等の構成とすることができるものである。
（第３実施形態）
本発明の第３実施形態にかかる半導体装置Ｓ３について、図７を参照して述べる。なお、図７では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。
本実施形態は、上記第１実施形態に比べて、グランドプレート２２の形状を一部変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされていた。
これに対して、図７に示されるように、本実施形態では、幅広部２２ａは、グランドプレート２２の内縁がアイランド２１側に突出することで幅広形状とされたものとなっている。
そして、グランドプレート２２における幅広部２２ａから幅広部２２ａよりも細い非幅広部２２ｂに渡って、アイランド２１の外縁が対向している。ここで、アイランド２１の外縁のうち幅広部２２ａに対向する部位を第１の対向部２１１とし、非幅広部２２ｂに対向する部位を第２の対向部２１２とする。
このとき、図７に示されるように、リードフレーム２０の板面と直交する方向（つまり、図７における紙面鉛直方向）から見たときの第１の対向部２１１と幅広部２２ａとの隙間寸法Ｗ３が、同方向から見たときの第２の対向部２１２と非幅広部２２ｂとの隙間寸法Ｗ４と同等以上とされている。
つまり、Ｗ３≧Ｗ４の大小関係となるように、アイランド２１の外縁にて第１の対向部２１１が第２の対向部２１２よりも凹んでいる。ここでは、第１の対向部２１１は、第２の対向部２１２に対して矩形状の凹部を構成しているが、当該大小関係を満足するように第１の対向部２１１が第２の対向部２１２よりも凹んでいればよく、その凹み形状は特に限定されない。
なお、このＷ３≧Ｗ４の大小関係についても、上記第１実施形態で述べたのと同様の理由から、パターニング直後の平板状態にあるリードフレーム２０において実現され、上記図１のような高低差の位置関係を構成した状態でも維持される。
そして、このようなＷ３≧Ｗ４の大小関係を有する本実施形態の半導体装置Ｓ３によっても、上記同様、金属板をパターニングしてリードフレーム２０を作成するにあたって、幅広部２２ａの部分における加工性低下の懸念は解消され、良好な加工性を確保できる。
また、本実施形態では、グランドプレート２２の内縁をアイランド２１側へ突出させて幅広形状としており、グランドプレート２２の外縁は直線状のままとしているので、各リード２３の一端を揃えた配置とすることができる。そのため、幅広部２２ａ周辺のリード２３においても、非幅広部２２ｂ周辺のリード２３と同等のワイヤ長さを実現できる等の利点がある。
また、本実施形態は、上記第１実施形態、第２実施形態とも組み合わせが可能である。たとえば、上記図４や上記図６に示される幅広部２２ａにおいて、さらにグランドプレート２２の内縁側（アイランド２１側）にも、本実施形態の図７に示されるようにアイランド２１側に突出させた幅広形状を追加してもよい。
（第４実施形態）
本発明の第４実施形態にかかる半導体装置Ｓ４について、図８を参照して述べる。なお、図８では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。
本実施形態は、上記第１実施形態に比べて、リード２３の配置構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、グランドプレート２２の外側では、幅広部２２ａから非幅広部２２ｂに渡って、複数本のリード２３が、グランドプレート２２の外縁に沿って配列されていた。
これに対して、図８に示されるように、本実施形態では、複数本のリード２３は、幅広部２２ａの部分では存在せず、非幅広部２２ｂのみに対向して配列されている。つまり、幅広部２２ａの部分では、リード２３の配列間隔を大きくすることで、リード２３が幅広部２２ａと対向しない配置構成となっている。
この場合、幅広部２２ａを避けるようにリード２３が配置されているため、第２のボンディングワイヤ４０の数が増加した場合でも、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０とが、より交差しにくいワイヤレイアウトを実現することが可能となる。
（他の実施形態）
なお、上記各実施形態では、グランドプレート２２の外縁もしくは内縁の一部を矩形状に突出させることで、幅広部２２ａとしての幅広形状を構成しているが、たとえば台形状、半円状に突出して幅広形状を構成するものであってもよい。
また、上記図１では、ハーフモールド構造であったが、アイランド２１の他面２１ｂもモールド樹脂５０で封止されたフルモールド構造であってもよい。この場合、アイランド２１の他面２１ｂが露出しない構造となるが、この場合には、いずれかのリード２３をグランド端子として、グランドプレート２２と接続してやればよい。
また、上記第１実施形態では、リード２３の一部がアウターリードとしてモールド樹脂５０より突出した構造、たとえばＱＦＰ（クワッドフラットパッケージ）構造であったが、たとえばＱＦＮ（クワッドフラットノンリードパッケージ）構造であっても、上記各実施形態は適用可能である。
さらには、可能ならば、上記各実施形態において、モールド樹脂５０が省略された構成、つまり、モールド樹脂５０で封止されていない構成であってもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
１０ 半導体チップ
２０ リードフレーム
２１ アイランド
２１ａ アイランドの一面
２２ グランドプレート
２２ａ グランドプレートの幅広部
２３ リード
３０ 第１のボンディングワイヤ
４０ 第２のボンディングワイヤ

Claims (4)

  1. 金属板をパターニングすることにより形成されたものであって、アイランド（２１）、前記アイランドの外縁に沿って前記アイランドの外側に設けられたグランドプレート（２２）、および、前記グランドプレートの外周側に配置されたリード（２３）を有するリードフレーム（２０）と、
    前記アイランドの一面（２１ａ）側に搭載された半導体チップ（１０）と、
    前記アイランドの一面側にて前記半導体チップと前記リードとを結線して電気的に接続する第１のボンディングワイヤ（３０）と、
    前記アイランドの一面側にて前記半導体チップと前記グランドプレートとを結線して電気的に接続する第２のボンディングワイヤ（４０）と、を備え、
    前記第２のボンディングワイヤは、前記グランドプレートの一部領域に接続されており、
    前記グランドプレートは、前記第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部（２２ａ）とされたものとなっていることを特徴とする半導体装置。
  2. 前記幅広部は、前記グランドプレートの外縁が前記リード側に突出することで幅広形状とされており、
    前記グランドプレートの外側では、前記グランドプレートにおける前記幅広部から前記幅広部以外の部位である非幅広部（２２ｂ）に渡って、複数本の前記リードが、前記グランドプレートの外縁に沿って配列されており、
    前記複数本のリードのうち前記幅広部に対向するものを第１のリード（２３ａ）とし、前記非幅広部に対向するものを第２のリード（２３ｂ）としたとき、
    前記リードフレームの板面と直交する方向から見て、前記第１のリードと前記幅広部との隙間寸法（Ｗ１）が前記第２のリードと前記非幅広部との隙間寸法（Ｗ２）と同等以上となるように、前記複数本のリードの形状が調整されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記幅広部は、前記グランドプレートの内縁が前記アイランド側に突出することで幅広形状とされており、
    前記グランドプレートにおける前記幅広部から前記幅広部以外の部位である非幅広部（２２ｂ）に渡って、前記アイランドの外縁が対向しており、
    前記アイランドの外縁のうち前記幅広部に対向する部位を第１の対向部（２１１）とし、前記非幅広部に対向する部位を第２の対向部（２１２）としたとき、
    前記リードフレームの板面と直交する方向から見て、前記第１の対向部と前記幅広部との隙間寸法（Ｗ３）が前記第２の対向部と前記非幅広部との隙間寸法（Ｗ４）と同等以上となるように、前記アイランドの外縁にて前記第１の対向部が前記第２の対向部よりも凹んだものとされていることを特徴とする請求項１に記載の半導体装置。
  4. 少なくとも前記アイランドの一面側において、前記アイランド、前記グランドプレート、前記リード、前記半導体チップ、前記第１のボンディングワイヤ、および、前記第２のボンディングワイヤが、モールド樹脂（５０）で封止されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
JP2013214757A 2013-10-15 2013-10-15 半導体装置 Expired - Fee Related JP6111973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013214757A JP6111973B2 (ja) 2013-10-15 2013-10-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013214757A JP6111973B2 (ja) 2013-10-15 2013-10-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2015079789A true JP2015079789A (ja) 2015-04-23
JP6111973B2 JP6111973B2 (ja) 2017-04-12

Family

ID=53011006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214757A Expired - Fee Related JP6111973B2 (ja) 2013-10-15 2013-10-15 半導体装置

Country Status (1)

Country Link
JP (1) JP6111973B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157672A (ja) * 2016-03-01 2017-09-07 株式会社デンソー 回路装置
WO2024122492A1 (ja) * 2022-12-05 2024-06-13 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2007324402A (ja) * 2006-06-01 2007-12-13 Shinko Electric Ind Co Ltd リードフレームとその製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883876A (ja) * 1994-07-13 1996-03-26 Seiko Epson Corp 樹脂封止型半導体装置およびその製造方法
JP2007324402A (ja) * 2006-06-01 2007-12-13 Shinko Electric Ind Co Ltd リードフレームとその製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157672A (ja) * 2016-03-01 2017-09-07 株式会社デンソー 回路装置
WO2024122492A1 (ja) * 2022-12-05 2024-06-13 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6111973B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
JP5214911B2 (ja) モールドパッケージの製造方法
JP5149854B2 (ja) 半導体装置
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP6370071B2 (ja) 半導体装置及びその製造方法
JP5953703B2 (ja) リードフレームおよび半導体装置
US20080224277A1 (en) Chip package and method of fabricating the same
JP2010186831A (ja) 半導体装置
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP6111973B2 (ja) 半導体装置
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP2016201447A (ja) モールドパッケージ
US8610253B2 (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
US10840171B2 (en) Integrated circuit package including inward bent leads
JP4946959B2 (ja) 半導体装置の製造方法
JP2016197636A (ja) モールドパッケージ
JP2007150044A (ja) 半導体装置
JP5385438B2 (ja) 半導体装置
JP2008300717A (ja) モールドパッケージ
JP2016207974A (ja) リードフレーム
KR101491258B1 (ko) 리드 프레임의 제조방법
JP4755214B2 (ja) リードフレーム及びそれを用いる半導体装置
KR101209471B1 (ko) 더블 다운셋 리드프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R151 Written notification of patent or utility model registration

Ref document number: 6111973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees