JP2015076520A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ゲート電極と第１のコンタクトホールとの距離を短くして単位面積あたりの駆動能力を向上させた半導体装置の製造方法を提供する。
【解決手段】Ｐ型シリコン基板１１と、Ｐ型ボディー拡散層１４と、ゲート絶縁膜１２と、ゲート電極１７ａ，１７ｂと、Ｎ^＋型ソース拡散層１８と、Ｎ^＋型ドレイン拡散層１９と、層間絶縁膜２４と、前記層間絶縁膜に形成され、Ｎ^＋型ソース拡散層１８上に位置する第１のコンタクトホール２５を具備する半導体装置を形成し、前記層間絶縁膜をマスクとしてＰ^＋型不純物イオン２１を前記第１のコンタクトホールを通してＮ^＋型ソース拡散層１８に注入することで、前記Ｐ型ボディー拡散層に接続されたＰ^＋型ボディーコンタクト領域を形成する半導体装置の製造方法である。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

従来のＮチャネルＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｉｆｆｕｓｅｄ ＭＯＳ）について説明する。
ＮチャネルＬＤＭＯＳは、シリコン基板のウェル上に形成されたゲート電極と、ゲート電極の一方側のウェルにゲート電極と重なるように形成されたＰ型ボディー拡散層と、Ｐ型ボディー拡散層内に形成され且つゲート電極下に位置するチャネル領域と、Ｐ型ボディー拡散層に形成されたＮ^＋型ソース拡散層及び複数のＰ^＋型ボディーコンタクト領域と、ゲート電極の他方側のシリコン基板に形成されたＮ^＋型ドレイン拡散層を有している（例えば特許文献１参照）。

ウェル、Ｐ型ボディー拡散層及びゲート電極上には層間絶縁膜が形成されている。この層間絶縁膜には、Ｎ^＋型ソース拡散層とコンタクトをとるソースコンタクトホール、Ｎ^＋型ドレイン拡散層とコンタクトをとるドレインコンタクトホール、及びＰ^＋型ボディーコンタクト領域とコンタクトをとるボディーコンタクトホールが形成されている。

上記ＮチャネルＬＤＭＯＳでは、Ｎ^＋型ソース拡散層とＮ^＋型ドレイン拡散層の間の抵抗を下げて大きな電流を流しやすくすることが求められている。そのためにはゲート電極とソースコンタクトホールとの距離を短くするとよい。

特開２０１０−１６１５５

本発明の幾つかの態様は、ゲート電極とソースコンタクトホールまたはドレインコンタクトホールとの距離を短くして単位面積あたりの駆動能力を向上させた半導体装置及びその製造方法に関連している。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、前記絶縁膜に形成され、前記第２拡散層上に位置する第１のコンタクトホールと、を具備する半導体装置を形成し、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで、前記第１拡散層に接続された第１導電型の第４拡散層を形成する製造方法であり、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置の製造方法である。

上記本発明の一態様によれば、絶縁膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第２拡散層に注入することで第４拡散層を形成するため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

なお、上記の半導体層とは、半導体基板、エピタキシャル層、ウェルを含み、半導体基板または半導体層に形成された不純物拡散層も含む意味である。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、を具備する半導体装置を形成し、前記絶縁膜上にレジスト膜を形成し、前記レジスト膜をマスクとして前記絶縁膜を加工することで、前記第２拡散層上に位置する第１のコンタクトホールを前記絶縁膜に形成し、前記レジスト膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで、前記第１拡散層に接続された第１導電型の第４拡散層を形成する製造方法であり、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置の製造方法である。

上記本発明の一態様によれば、レジスト膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第２拡散層に注入することで第４拡散層を形成するため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成され、前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、前記絶縁膜に形成され、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールと、を具備する半導体装置を形成し、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで、前記第１拡散層に第１導電型の第４拡散層を形成する製造方法であり、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置の製造方法である。

上記本発明の一態様によれば、絶縁膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第１拡散層に注入することで第４拡散層を形成するため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、を具備する半導体装置を形成し、前記絶縁膜上にレジスト膜を形成し、前記レジスト膜をマスクとして前記絶縁膜を加工することで、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールを前記絶縁膜に形成し、前記レジスト膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで、前記第１拡散層に第１導電型の第４拡散層を形成する製造方法であり、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置の製造方法である。

上記本発明の一態様によれば、レジスト膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第１拡散層に注入することで第４拡散層を形成するため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

また、上記の本発明の一態様のいずれかにおいて、前記半導体装置は、前記ゲート電極の上面、前記第２拡散層及び前記第３拡散層上に金属シリサイド膜が形成されているとよい。

また、上記の本発明の一態様のいずれかにおいて、前記第４拡散層を形成した後に、前記絶縁膜に、前記第２拡散層上に位置する第２のコンタクトホール及び前記第３拡散層上に位置する第３のコンタクトホールを形成し、前記第１のコンタクトホールと前記第２のコンタクトホールは前記ゲート電極に沿って一列に形成されるとよい。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記第２拡散層内に形成され、前記第１拡散層に接続された第１導電型の第４拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、前記絶縁膜に形成され、前記第２拡散層上に位置する第１のコンタクトホールと、を具備し、前記第４拡散層は、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで自己整合的に形成されており、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置である。

上記本発明の一態様によれば、第４拡散層が、絶縁膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第２拡散層に注入することで自己整合的に形成されているため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

本発明の一態様は、半導体層に形成された第１導電型の第１拡散層と、前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成され、前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、前記第２拡散層内に形成され、前記第１拡散層に接続された第１導電型の第４拡散層と、前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、前記絶縁膜に形成され、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールと、を具備し、前記第４拡散層は、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで自己整合的に形成されており、前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域であることを特徴とする半導体装置の製造方法である。

上記本発明の一態様によれば、第４拡散層が、絶縁膜をマスクとして第１導電型の不純物イオンを第１のコンタクトホールを通して第１拡散層に注入することで自己整合的に形成されているため、半導体装置のチャネル長方向に対する距離を短くできる。その結果、ゲート電極と第１のコンタクトホールとの距離を短くでき、半導体装置の単位面積あたりの駆動能力を向上させることができる。

また、上記の本発明の一態様のいずれかにおいて、前記ゲート電極の上面、前記第２拡散層、前記第３拡散層及び前記第４拡散層上に金属シリサイド膜が形成されているとよい。

また、上記の本発明の一態様のいずれかにおいて、前記絶縁膜には前記第１導電型の不純物イオンが存在するとよい。

また、本発明の一態様のいずれかにおいて、前記絶縁膜に形成された前記第２拡散層上に位置する第２のコンタクトホールと、前記絶縁膜に形成された前記第３拡散層上に位置する第３のコンタクトホールと、を具備し、前記第１のコンタクトホールと前記第２のコンタクトホールは前記ゲート電極に沿って一列に形成されているとよい。

（Ａ）〜（Ｃ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。 図１（Ｃ）に示す半導体装置の平面図。 （Ａ）はＮチャネルＬＤＭＯＳの比較例を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ｂ線に沿った断面図。 （Ａ）〜（Ｃ）は図１（Ａ）〜（Ｃ）の変形例１に係る半導体装置の製造方法を説明するための断面図。 （Ａ）〜（Ｃ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。 （Ａ）〜（Ｃ）は図５（Ａ）〜（Ｃ）の変形例２に係る半導体装置の製造方法を説明するための断面図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

［実施の形態１］
図１（Ａ）〜（Ｃ）は、本発明の一態様に係る半導体装置の製造方法を説明するための断面図であり、図１（Ｃ）は、図２に示すＡ−Ｂ線に沿った断面図である。この半導体装置はＮチャネルＬＤＭＯＳである。

図１（Ａ）に示すように、Ｐ型シリコン基板１１にＮ⁻型ウェル１３を形成し、Ｎ⁻型ウェル１３の表面にＬＯＣＯＳ酸化膜１６を形成する。なお、ＬＯＣＯＳ酸化膜１６が形成されていない領域はソース及びドレインが形成されるアクティブ領域となる。

次いで、Ｎ型ウェル１３にＰ型不純物イオンを注入し、熱処理を施すことにより、Ｎ型ウェル１３にＰ型ボディー拡散層１４を形成する。次いで、ＬＯＣＯＳ酸化膜１６が形成されていないＮ型ウェル１３の表面に熱酸化法によりゲート絶縁膜１２を形成する。次いで、ＬＯＣＯＳ酸化膜１６及びゲート絶縁膜１２上にゲート電極１７ａ，１７ｂを形成する。ゲート電極１７ａ，１７ｂは、ポリシリコン膜を形成し、このポリシリコン膜を加工することで形成される。

次いで、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ^＋型不純物イオンを注入し、熱処理を施すことにより、Ｐ型ボディー拡散層１４にＮ^＋型ソース拡散層１８を形成すると共にＮ型ウェル１３にＮ^＋型ドレイン拡散層１９を形成する。なお、この半導体装置の動作時には、Ｎ^＋型ソース拡散層１８とＰ型ボディー拡散層１４が同電位になってもよい。

次に、図１（Ｂ）に示すように、Ｎ⁻型ウェル１３、Ｐ型ボディー拡散層１４、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６を含む全面上に層間絶縁膜２４を形成する。次いで、この層間絶縁膜２４上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像することにより開口パターンを有するレジスト膜を形成する。次いで、このレジスト膜をマスクとしてエッチング加工することで層間絶縁膜２４にボディーコンタクトホール（第１のコンタクトホールともいう。）２５を形成する。このボディーコンタクトホール２５は、後の工程で形成するＰ^＋型ボディーコンタクト領域３２とコンタクトをとるためのホールである。

次いで、上記のレジスト膜を除去し、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１をボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に自己整合的に注入し、熱処理を施す。これにより、Ｐ型ボディー拡散層１４に接続されたＰ^＋型ボディーコンタクト領域３２をＮ^＋型ソース拡散層１８内に部分的に形成する。この際のイオン注入条件は、Ｐ^＋型ボディーコンタクト領域３２の不純物濃度がＮ^＋型ソース拡散層１８の不純物濃度より高く、且つＰ^＋型ボディーコンタクト領域３２の深さがＮ^＋型ソース拡散層１８の深さより深くなるような条件とする。

このようにＰ^＋型ボディーコンタクト領域３２の不純物濃度をＮ^＋型ソース拡散層１８の不純物濃度より高くすることで、Ｎ^＋型ソース拡散層１８のＮ^＋型をＰ^＋型ボディーコンタクト領域３２のＰ^＋型にすることができる。また、Ｐ^＋型ボディーコンタクト領域３２の深さをＮ^＋型ソース拡散層１８の深さより深くすることで、Ｐ^＋型ボディーコンタクト領域３２がＮ^＋型ソース拡散層１８を突き抜けてＰ^＋型ボディーコンタクト領域３２をＰ型ボディー拡散層１４に確実に接続させることができる。

なお、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１をＮ^＋型ソース拡散層１８に注入するため、層間絶縁膜２４にＰ^＋型不純物イオンが残される。即ち、層間絶縁膜２４にはＰ^＋型不純物イオンが存在することになる。

また、Ｐ^＋型ボディーコンタクト領域３２は、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１をボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に注入することで自己整合的に形成されているが、Ｐ^＋型ボディーコンタクト領域３２の端とボディーコンタクトホール２５の側面が一致する場合に限られず、イオン注入の干渉やその後の活性化のための熱処理などによってＰ^＋型ボディーコンタクト領域３２の端がボディーコンタクトホール２５の側面より若干広くなる場合も自己整合的に形成された場合に含まれる。また、Ｐ^＋型ボディーコンタクト領域３２は、ボディーコンタクトホール２５の少なくとも一方の側面に対して自己整合的に形成されているとよい。

また、本実施の形態では、レジスト膜を除去した後に、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオンを注入しているが、レジスト膜を除去する前にレジスト膜をマスクとしてＰ^＋型不純物イオンをボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に注入し、その後にレジスト膜を除去してもよい。

上記のＰ^＋型ボディーコンタクト領域３２を形成した後に、図１（Ｃ）及び図２に示すように、層間絶縁膜２４をエッチング加工することで、層間絶縁膜２４に複数のソースコンタクトホール（第２のコンタクトホールともいう。）２７ａ及び複数のドレインコンタクトホール（第３のコンタクトホールともいう。）２７ｂを形成する。

次いで、複数のボディーコンタクトホール２５、複数のソースコンタクトホール２７ａ及び複数のドレインコンタクトホール２７ｂそれぞれに導電膜２６を埋め込む。次いで、導電膜２６上に配線（図示せず）を形成する。

図２に示すように、ゲート電極１７ａ，１７ｂのチャネル長方向の一方側には複数のＰ^＋型ボディーコンタクト領域３２が形成されている。複数のＰ^＋型ボディーコンタクト領域３２はゲート電極１７ａ，１７ｂに沿って一列に形成されており、Ｐ^＋型ボディーコンタクト領域３２はＰ型ボディー拡散層１４に接続されている。複数のＰ^＋型ボディーコンタクト領域３２の周囲にはＮ^＋型ソース拡散層１８が形成されており、複数のＰ^＋型ボディーコンタクト領域３２の相互間にはＮ^＋型ソース拡散層１８が形成されている。

複数のソースコンタクトホール２７ａはＮ^＋型ソース拡散層１８上に形成され、ソースコンタクトホール２７ａとボディーコンタクトホール２５は一列に交互に配置され、複数のドレインコンタクトホール２７ｂは一列にＮ^＋型ドレイン拡散層１９上に形成される。

なお、本実施の形態では、層間絶縁膜２４にボディーコンタクトホール２５を形成し、ボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に自己整合的にイオン注入してＰ^＋型ボディーコンタクト領域３２を形成し、層間絶縁膜２４にソースコンタクトホール２７ａ及びドレインコンタクトホール２７ｂを形成するが、層間絶縁膜２４にボディーコンタクトホール２５、ソースコンタクトホール２７ａ及びドレインコンタクトホール２７ｂを一括で形成した後に、ソースコンタクトホール２７ａ及びドレインコンタクトホール２７ｂをレジスト膜で覆い、そのレジスト膜及び層間絶縁膜２４をマスクとしてボディーコンタクトホール２５を通して自己整合的にイオン注入してＰ^＋型ボディーコンタクト領域３２を形成してもよい。

＜比較例＞
図３（Ａ）は、ＮチャネルＬＤＭＯＳの比較例を示す平面図であり、図３（Ｂ）は図３（Ａ）に示すＡ−Ｂ線に沿った断面図である。図３（Ａ），（Ｂ）において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図３（Ｂ）に示すように、Ｎ^＋型ソース拡散層１８及びＮ^＋型ドレイン拡散層１９を形成した後に、Ｎ^＋型ソース拡散層１８にＰ^＋型不純物イオンを注入し、熱処理を施すことにより、Ｐ型ボディー拡散層１４に接続されたＰ^＋型ボディーコンタクト領域３２ａをＮ^＋型ソース拡散層１８内に部分的に形成する。次いで、Ｎ⁻型ウェル１３、Ｐ型ボディー拡散層１４、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６を含む全面上に層間絶縁膜２４を形成する。次いで、この層間絶縁膜２４にＰ^＋型ボディーコンタクト領域３２ａ上に位置するボディーコンタクトホール２５ａ、Ｎ^＋型ソース拡散層１８上に位置するソースコンタクトホール２７ａ及びＮ^＋型ドレイン拡散層１９上に位置するドレインコンタクトホール２７ｂを形成する。

図３（Ａ）に示すように、ゲート電極１７ａ，１７ｂのチャネル長方向の一方側には複数のＰ^＋型ボディーコンタクト領域３２ａが形成されている。複数のＰ^＋型ボディーコンタクト領域３２ａはゲート電極１７ａ，１７ｂに沿って一列に形成されており、Ｐ^＋型ボディーコンタクト領域３２ａはＰ型ボディー拡散層１４に接続されている。複数のＰ^＋型ボディーコンタクト領域３２ａの周囲にはＮ^＋型ソース拡散層１８が形成されており、複数のＰ^＋型ボディーコンタクト領域３２ａの相互間にはＮ^＋型ソース拡散層１８が形成されている。

本比較例では、図３（Ａ）に示すようにＰ^＋型ボディーコンタクト領域３２ａにコンタクトをとるボディーコンタクトホール２５ａは、予め形成されたＰ^＋型ボディーコンタクト領域３２ａから外れないようにレイアウトを行って形成されている。そのため、ボディーコンタクトホール２５ａのまわりにエンクローズ余裕ａを確保することになる。また、Ｐ^＋型ボディーコンタクト領域３２ａとゲート電極１７ａ，１７ｂが重ならないようにするため、Ｐ^＋型ボディーコンタクト領域３２ａとゲート電極１７ａ，１７ｂとの間に余裕ｂを確保することになる。そして、ボディーコンタクトホール２５ａのチャネル長方向の長さをｃとすると、ゲート電極１７ａとゲート電極１７ｂとの間の寸法は２×ａ＋２×ｂ＋ｃとなる。その結果、半導体装置のチャネル長方向に対する距離を長くとる必要がある。このため、単位チャネル幅あたりの駆動能力が同じであっても、単位面積あたりの駆動能力が落ちてしまい、全体として同じ能力の半導体装置を作製しようとすると大きな面積が必要となってしまう。別言すれば、線形領域の面積あたりの抵抗（所謂RonA）が高くなってしまう。このような半導体装置を用いた駆動ＩＣにとってRonAが高くなることは、ＩＣチップ面積が増大することを意味し、より高コストなチップとなってしまう。

これに対し、本実施の形態１では、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１をボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に自己整合的に注入することでＰ^＋型ボディーコンタクト領域３２を形成するため、比較例のようなボディーコンタクトホールのまわりにエンクローズ余裕ａを確保する必要がない。その結果、図２に示すようにＰ^＋型ボディーコンタクト領域３２とゲート電極１７ａ，１７ｂが重ならないようにするための余裕ｂだけを確保すればよいので、ゲート電極１７ａとゲート電極１７ｂとの間の寸法は２×ｂ＋ｃとなる。そのため、半導体装置のチャネル長方向に対する距離を短くできる。従って、単位チャネル幅あたりの駆動能力が同じであっても、単位面積あたりの駆動能力を向上させることができ、全体として同じ能力の半導体装置を比較例に比べて小さな面積で作製できる。別言すれば、RonAを比較例より低くできるため、ＩＣチップ面積を縮小することができ、より低コストなチップを作製することができる。

なお、Ｎ^＋型ソース拡散層１８とＰ^＋型ボディーコンタクト領域３２が同電位であるため、Ｎ^＋型ソース拡散層１８及びＰ^＋型ボディーコンタクト領域３２それぞれと層間絶縁膜２４との間にシリサイド膜を形成する構成を加えた以下の変形例１を実施することも可能である。

＜変形例１＞
図４（Ａ）〜（Ｃ）は、図１（Ａ）〜（Ｃ）の変形例１に係る半導体装置の製造方法を説明するための断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図４（Ａ）に示すように、ＬＯＣＯＳ酸化膜１６及びゲート絶縁膜１２上にポリシリコン膜からなるゲート電極１７ａ，１７ｂを形成した後に、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ型不純物イオンを注入することにより、Ｐ型ボディー拡散層１４に低濃度Ｎ型拡散層２２を形成する。

次いで、ゲート電極１７ａ，１７ｂを含む全面上に例えば窒化シリコン膜を形成し、この窒化シリコン膜を全面エッチバックすることによりゲート電極１７ａ，１７ｂの側壁にサイドウォール２８を形成する。次いで、ゲート電極１７ａ，１７ｂ、サイドウォール２８及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ^＋型不純物イオンを注入し、熱処理を施すことにより、Ｐ型ボディー拡散層１４にＮ^＋型ソース拡散層１８を形成すると共にＮ型ウェル１３にＮ^＋型ドレイン拡散層１９を形成する。

次いで、ゲート電極１７ａ，１７ｂを含む全面上にＴｉ膜またはＣｏ膜などの金属膜を形成し、熱処理を施すことにより、ゲート電極１７ａ，１７ｂの上面、Ｎ^＋型ソース拡散層１８及びＮ^＋型ドレイン拡散層１９上に金属シリサイド膜（ＴｉＳｉ_２膜、ＣｏＳｉ_２膜等）２３を形成する。

次に、図４（Ｂ）に示すように、金属シリサイド膜２３、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６を含む全面上に層間絶縁膜２４を形成する。次いで、この層間絶縁膜２４上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像することにより開口パターンを有するレジスト膜を形成する。次いで、このレジスト膜をマスクとしてエッチング加工することで層間絶縁膜２４にボディーコンタクトホール（第１のコンタクトホールともいう。）２５を形成する。このボディーコンタクトホール２５は、後の工程で形成するＰ^＋型ボディーコンタクト領域３２とコンタクトをとるためのホールである。

次いで、上記のレジスト膜を除去し、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１をボディーコンタクトホール２５を通してＮ^＋型ソース拡散層１８に自己整合的に注入し、熱処理を施す。これにより、Ｐ型ボディー拡散層１４に接続されたＰ^＋型ボディーコンタクト領域３２をＮ^＋型ソース拡散層１８内に部分的に形成する。

本変形例においても実施の形態１と同様の効果を得ることができる。

［実施の形態２］
図５（Ａ）〜（Ｃ）は、本発明の一態様に係る半導体装置の製造方法を説明するための断面図であり、図１（Ａ）〜（Ｃ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図５（Ａ）に示すように、ゲート電極１７ａ，１７ｂを形成した後に、後の工程でＰ^＋型ボディーコンタクト領域３２ｂが形成される部分（第１領域ともいう。）にレジスト膜（図示せず）を形成する。次いで、このレジスト膜、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ^＋型不純物イオンを注入し、熱処理を施すことにより、Ｐ型ボディー拡散層１４にＮ^＋型ソース拡散層１８ａを形成すると共にＮ型ウェル１３にＮ^＋型ドレイン拡散層１９を形成する。Ｎ^＋型ソース拡散層１８ａは、第１領域を囲んでいる。

次に、図５（Ｂ）に示すように、Ｎ⁻型ウェル１３、Ｐ型ボディー拡散層１４、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６を含む全面上に層間絶縁膜２４を形成する。次いで、この層間絶縁膜２４上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像することにより開口パターンを有するレジスト膜を形成する。次いで、このレジスト膜をマスクとしてエッチング加工することで第１領域上の層間絶縁膜２４にボディーコンタクトホール（第１のコンタクトホールともいう。）２５を形成する。

次いで、上記のレジスト膜を除去し、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１ａをボディーコンタクトホール２５を通してＰ型ボディー拡散層１４に自己整合的に注入し、熱処理を施す。これにより、Ｐ型ボディー拡散層１４にＰ^＋型ボディーコンタクト領域３２ｂを形成する。この際のイオン注入条件は、実施の形態１と異なり、Ｐ^＋型ボディーコンタクト領域３２ｂの不純物濃度がＮ^＋型ソース拡散層１８ａの不純物濃度より高くなく、且つＰ^＋型ボディーコンタクト領域３２ｂの深さがＮ^＋型ソース拡散層１８ａの深さより深くない条件としてもよい。

この後、図５（Ｃ）に示すように、層間絶縁膜２４をエッチング加工することで、層間絶縁膜２４に複数のソースコンタクトホール（第２のコンタクトホールともいう。）２７ａ及び複数のドレインコンタクトホール（第３のコンタクトホールともいう。）２７ｂを形成する。

ゲート電極１７ａ，１７ｂのチャネル長方向の一方側には複数のＰ^＋型ボディーコンタクト領域３２ｂが形成されている。複数のＰ^＋型ボディーコンタクト領域３２ｂはゲート電極１７ａ，１７ｂに沿って一列に形成されており、Ｐ^＋型ボディーコンタクト領域３２ｂはＰ型ボディー拡散層１４に接続されている。複数のＰ^＋型ボディーコンタクト領域３２ｂの周囲にはＮ^＋型ソース拡散層１８ａが形成されており、複数のＰ^＋型ボディーコンタクト領域３２ｂの相互間にはＮ^＋型ソース拡散層１８ａが形成されている。ただし、Ｐ^＋型ボディーコンタクト領域３２ｂの周囲に形成されたＮ^＋型ソース拡散層１８ａは、当該Ｐ^＋型ボディーコンタクト領域３２ｂと接していない部分があってもよく、Ｐ^＋型ボディーコンタクト領域３２ｂの相互間に形成されたＮ^＋型ソース拡散層１８ａは、当該当該Ｐ^＋型ボディーコンタクト領域３２ｂと接していない部分があってもよい。

複数のソースコンタクトホール（図２に示す２７ａ）はＮ^＋型ソース拡散層１８ａ上に形成され、ソースコンタクトホール２７ａとボディーコンタクトホール２５は一列に交互に配置され、複数のドレインコンタクトホール２７ｂは一列にＮ^＋型ドレイン拡散層１９上に形成される。

本実施の形態においても実施の形態１と同様の効果を得ることができる。
また、本実施の形態では、Ｐ^＋型ボディーコンタクト領域３２ｂが形成される部分にＮ^＋型ソース拡散層１８ａを形成しないため、Ｐ^＋型ボディーコンタクト領域３２ｂを形成する際のイオン注入条件として実施の形態１のような条件を用いなくてもよいというメリットがある。

なお、Ｎ^＋型ソース拡散層１８ａとＰ^＋型ボディーコンタクト領域３２ｂが同電位であるため、Ｎ^＋型ソース拡散層１８ａ及びＰ^＋型ボディーコンタクト領域３２ｂそれぞれと層間絶縁膜２４との間にシリサイド膜を形成する構成を加えた以下の変形例２を実施することも可能である。

＜変形例２＞
図６（Ａ）〜（Ｃ）は、図５（Ａ）〜（Ｃ）の変形例２に係る半導体装置の製造方法を説明するための断面図であり、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図６（Ａ）に示すように、ＬＯＣＯＳ酸化膜１６及びゲート絶縁膜１２上にポリシリコン膜からなるゲート電極１７ａ，１７ｂを形成した後に、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ型不純物イオンを注入することにより、Ｐ型ボディー拡散層１４に低濃度Ｎ型拡散層２２を形成する。

次いで、ゲート電極１７ａ，１７ｂを含む全面上に例えば窒化シリコン膜を形成し、この窒化シリコン膜を全面エッチバックすることによりゲート電極１７ａ，１７ｂの側壁にサイドウォール２８を形成する。次いで、後の工程でＰ^＋型ボディーコンタクト領域３２ｂが形成される部分（第１領域ともいう。）にレジスト膜（図示せず）を形成する。次いで、このレジスト膜、ゲート電極１７ａ，１７ｂ、サイドウォール２８及びＬＯＣＯＳ酸化膜１６をマスクとしてＮ^＋型不純物イオンを注入し、熱処理を施すことにより、Ｐ型ボディー拡散層１４にＮ^＋型ソース拡散層１８ｂを形成すると共にＮ型ウェル１３にＮ^＋型ドレイン拡散層１９を形成する。Ｎ^＋型ソース拡散層１８ｂは、第１領域を囲んでいる。

次いで、ゲート電極１７ａ，１７ｂを含む全面上にＴｉ膜またはＣｏ膜などの金属膜を形成し、熱処理を施すことにより、ゲート電極１７ａ，１７ｂの上面、Ｎ^＋型ソース拡散層１８ｂ及びＮ^＋型ドレイン拡散層１９上に金属シリサイド膜（ＴｉＳｉ_２膜、ＣｏＳｉ_２膜等）２３を形成する。

次に、図５（Ｂ）に示すように、金属シリサイド膜２３、ゲート電極１７ａ，１７ｂ及びＬＯＣＯＳ酸化膜１６を含む全面上に層間絶縁膜２４を形成する。次いで、この層間絶縁膜２４上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像することにより開口パターンを有するレジスト膜を形成する。次いで、このレジスト膜をマスクとしてエッチング加工することで第１領域上の層間絶縁膜２４にボディーコンタクトホール（第１のコンタクトホールともいう。）２５を形成する。このボディーコンタクトホール２５は、後の工程で形成するＰ^＋型ボディーコンタクト領域３２ｂとコンタクトをとるためのホールである。

次いで、上記のレジスト膜を除去し、層間絶縁膜２４をマスクとしてＰ^＋型不純物イオン２１ａをボディーコンタクトホール２５を通してＰ型ボディー拡散層１４に自己整合的に注入し、熱処理を施す。これにより、Ｐ型ボディー拡散層１４にＰ^＋型ボディーコンタクト領域３２ｂを形成する。

本変形例においても実施の形態２と同様の効果を得ることができる。

なお、実施の形態１、２及び変形例１、２において、Ｎ型ウェル１３を半導体層と読み替え、Ｐ型ボディー拡散層１４を第１拡散層と読み替え、Ｎ^＋型ソース拡散層１８を第２拡散層と読み替え、Ｎ^＋型ドレイン拡散層１９を第３拡散層と読み替え、Ｐ^＋型ボディーコンタクト領域３２を第４拡散層と読み替え、ボディーコンタクトホール２５を第１のコンタクトホールと読み替え、ソースコンタクトホール２７ａを第２のコンタクトホールと読み替え、ドレインコンタクトホール２７ｂを第３のコンタクトホールと読み替えてもよい。

また、上記の実施の形態１、２及び変形例１、２を互いに適宜組合せて実施してもよい。

また、本発明において、特定のＡ（以下「Ａ」という）の上（または下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（または下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（または下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含む。

１１…Ｐ型シリコン基板、１２…ゲート絶縁膜、１３…Ｎ⁻型ウェル、１４…Ｐ型ボディー拡散層、１６…ＬＯＣＯＳ酸化膜、１７ａ，１７ｂ…ゲート電極、１８，１８ａ…Ｎ^＋型ソース拡散層、１９…Ｎ^＋型ドレイン拡散層、２１，２１ａ…Ｐ^＋型不純物イオン、２２…低濃度Ｎ型拡散層、２３、金属シリサイド膜、２４…層間絶縁膜、２５，２５ａ…ボディーコンタクトホール、２６…導電膜、２７ａ…ソースコンタクトホール、２７ｂ…ドレインコンタクトホール、２８…サイドウォール、３２，３２ａ，３２ｂ…Ｐ^＋型ボディーコンタクト領域。

Claims (11)

1. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、
   前記絶縁膜に形成され、前記第２拡散層上に位置する第１のコンタクトホールと、を具備する半導体装置を形成し、
   前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで、前記第１拡散層に接続された第１導電型の第４拡散層を形成する製造方法であり、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置の製造方法。
2. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、を具備する半導体装置を形成し、
   前記絶縁膜上にレジスト膜を形成し、前記レジスト膜をマスクとして前記絶縁膜を加工することで、前記第２拡散層上に位置する第１のコンタクトホールを前記絶縁膜に形成し、
   前記レジスト膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで、前記第１拡散層に接続された第１導電型の第４拡散層を形成する製造方法であり、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置の製造方法。
3. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成され、前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、
   前記絶縁膜に形成され、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールと、を具備する半導体装置を形成し、
   前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで、前記第１拡散層に第１導電型の第４拡散層を形成する製造方法であり、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置の製造方法。
4. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、を具備する半導体装置を形成し、
   前記絶縁膜上にレジスト膜を形成し、前記レジスト膜をマスクとして前記絶縁膜を加工することで、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールを前記絶縁膜に形成し、
   前記レジスト膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで、前記第１拡散層に第１導電型の第４拡散層を形成する製造方法であり、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置の製造方法。
5. 請求項１乃至４のいずれか一項において、
   前記半導体装置は、前記ゲート電極の上面、前記第２拡散層及び前記第３拡散層上に金属シリサイド膜が形成されていることを特徴とする半導体装置の製造方法。
6. 請求項１乃至５のいずれか一項において、
   前記第４拡散層を形成した後に、前記絶縁膜に、前記第２拡散層上に位置する第２のコンタクトホール及び前記第３拡散層上に位置する第３のコンタクトホールを形成し、
   前記第１のコンタクトホールと前記第２のコンタクトホールは前記ゲート電極に沿って一列に形成されることを特徴とする半導体装置の製造方法。
7. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成された第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記第２拡散層内に形成され、前記第１拡散層に接続された第１導電型の第４拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、
   前記絶縁膜に形成され、前記第２拡散層上に位置する第１のコンタクトホールと、
   を具備し、
   前記第４拡散層は、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第２拡散層に注入することで自己整合的に形成されており、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置。
8. 半導体層に形成された第１導電型の第１拡散層と、
   前記第１拡散層及び前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   前記ゲート電極のチャネル長方向の一方側に形成され、前記第１拡散層内に形成され、前記第１拡散層の第１領域を囲む第２導電型の第２拡散層と、
   前記ゲート電極のチャネル長方向の他方側に形成され、前記半導体層に形成された第２導電型の第３拡散層と、
   前記第２拡散層内に形成され、前記第１拡散層に接続された第１導電型の第４拡散層と、
   前記半導体層、前記第１拡散層及び前記ゲート電極上に形成された絶縁膜と、
   前記絶縁膜に形成され、前記第１拡散層の前記第１領域上に位置する第１のコンタクトホールと、
   を具備し、
   前記第４拡散層は、前記絶縁膜をマスクとして第１導電型の不純物イオンを前記第１のコンタクトホールを通して前記第１拡散層に注入することで自己整合的に形成されており、
   前記第２拡散層はソース領域であり、前記第３拡散層はドレイン領域である
   ことを特徴とする半導体装置の製造方法。
9. 請求項７または８において、
   前記ゲート電極の上面、前記第２拡散層、前記第３拡散層及び前記第４拡散層上に金属シリサイド膜が形成されていることを特徴とする半導体装置。
10. 請求項７乃至９のいずれか一項において、
    前記絶縁膜には前記第１導電型の不純物イオンが存在することを特徴とする半導体装置。
11. 請求項７乃至１０のいずれか一項において、
    前記絶縁膜に形成された前記第２拡散層上に位置する第２のコンタクトホールと、
    前記絶縁膜に形成された前記第３拡散層上に位置する第３のコンタクトホールと、を具備し、
    前記第１のコンタクトホールと前記第２のコンタクトホールは前記ゲート電極に沿って一列に形成されていることを特徴とする半導体装置。

Images