JP2015070536A - 電流帰還型増幅回路 - Google Patents

電流帰還型増幅回路 Download PDF

Info

Publication number
JP2015070536A
JP2015070536A JP2013205032A JP2013205032A JP2015070536A JP 2015070536 A JP2015070536 A JP 2015070536A JP 2013205032 A JP2013205032 A JP 2013205032A JP 2013205032 A JP2013205032 A JP 2013205032A JP 2015070536 A JP2015070536 A JP 2015070536A
Authority
JP
Japan
Prior art keywords
capacitor
current feedback
resistor
amplifier circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013205032A
Other languages
English (en)
Other versions
JP6398056B2 (ja
Inventor
中島 武
Takeshi Nakajima
武 中島
一幸 山内
Kazuyuki Yamauchi
一幸 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NF Corp
Original Assignee
NF Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NF Corp filed Critical NF Corp
Priority to JP2013205032A priority Critical patent/JP6398056B2/ja
Publication of JP2015070536A publication Critical patent/JP2015070536A/ja
Application granted granted Critical
Publication of JP6398056B2 publication Critical patent/JP6398056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】回路の安定性を保ちつつも、広帯域化を実現できる電流帰還型増幅回路を提供する。
【解決手段】電流帰還型増幅器1と、この電流帰還型増幅器1の出力側と反転入力側との間に接続した帰還抵抗Rfと、を含む反転増幅回路2において、電流帰還型増幅器1の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような値の帰還容量Cfを、帰還抵抗Rfに並列に接続する。これにより、反転増幅回路2としての安定性を保ちつつも、広帯域化を実現可能な反転増幅回路2を提供できる。さらに、電流帰還型増幅器1の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような値の容量Cgを、利得抵抗Rgに並列に接続する。これにより、より広帯域化を実現可能な反転増幅回路2を提供できる。
【選択図】図2

Description

この発明は、電流帰還型増幅回路の高速化に関するものである。
特許文献1や特許文献2のような技術を用いた電流帰還型増幅器が、従来技術として知られている。こうした電流帰還型増幅器は、利得を大きくしても周波数特性の劣化が小さいという利点がある。
しかし、電流帰還型増幅器を用いた増幅回路においては、帰還抵抗に並列に進み位相を補償するコンデンサのような容量を付加すると、回路が不安定になることが知られている。
このため、非特許文献1、第17頁の「FIGURE 7. LM6182では補償コンデンサを使わず、Rfの増加によって補償する」や、この図に関連する説明文(「Fig.7に示したようにRfと直列にコンデンサを使用してはなりません。」←FIGURE 7.や非特許文献2から、「直列」は「並列」の誤記・誤訳であることは明らか)のように、帰還抵抗に並列に容量を付加することは禁じられていた。(非特許文献2も同様。)
一方、特許文献3の図12(b)、図12(c)には、増幅器に適用する帰還回路として、等価的に小さな容量や、容量を可変することが容易な回路構成を実現する方法が示されている。
特開昭63−102407号公報 特開平03−150908号公報 特開2013−066176号公報
日本テキサス・インスツルメンツ株式会社、「LM6182」データシート(和文)、[onLine]、"LM6182 Dual 100mA Output,100MHz Current Feedback Amplifier"(LM6182 デュアル100mA出力、100MHz電流帰還型アンプ)、[平成25年9月5日検索]、インターネット(URL:http://www.tij.co.jp/jp/lit/ds/jajs799/jajs799.pdf) Texas Instruments Incorporated(テキサス・インスツルメンツ・インコーポレイテッド)、「LM6182」データシート(英文)、[onLine]、"LM6182 Dual 100mA Output,100MHz Current Feedback Amplifier"(LM6182 デュアル100mA出力、100MHz電流帰還型アンプ)、[平成25年9月5日検索]、インターネット(URL:http://www.ti.com/lit/ds/snos704/snos704.pdf)
電圧帰還型増幅回路においては、帰還抵抗に並列に容量を付加することによって、安定性を増加させ、帯域を制限できる。
これに対して従来の電流帰還型増幅回路では、帰還抵抗に並列に容量を付加すると、回路が不安定になり、また帯域を制限する効果を得ることもできなかった。例えば10pFよりも大きい容量を付加すると、回路が不安定になり、発振してしまう場合がある。
このため従来の電流帰還型増幅回路では、意図的に帰還抵抗に並列に容量を付加することは禁じられており、設計の自由度が低いという問題があった。
本発明は上記問題点に鑑み、回路の安定性を保ちつつも、広帯域化を実現できる電流帰還型増幅回路を提供することを目的とする。
本発明は、電流帰還型増幅器と、前記電流帰還型増幅器の出力側と反転入力側との間に接続した帰還抵抗と、を含む電流帰還型増幅回路において、前記電流帰還型増幅器の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような第1の容量を、前記帰還抵抗に並列に接続して構成される。
請求項1の発明によれば、電流帰還型増幅回路としての安定性を保ちつつも、広帯域化を実現可能な電流帰還型増幅回路を提供できる。
請求項2の発明によれば、電流帰還型増幅回路としての安定性を保ちつつも、より広帯域化を実現可能な電流帰還型増幅回路を提供できる。
請求項3の発明によれば、高い周波数における入力インピーダンスの低下に歯止めをかけることができ、電流帰還型増幅回路の安定性を向上させることが可能になる。
請求項4の発明によれば、高い周波数における帰還インピーダンスの低下に歯止めをかけることができ、電流帰還型増幅回路の安定性を向上させることが可能になる。
請求項5の発明によれば、電流帰還型増幅回路として所望の周波数特性の肩特性を得ることが可能になる。
請求項6の発明によれば、コンデンサの容量が、減衰器の減衰率に従い等価的に小さい容量として実現でき、浮遊容量の影響を受ける場合でも、電流帰還型増幅回路の周波数特性やパルス応答波形をより最適化することができる。
請求項7の発明によれば、回路にわざわざバッファ増幅器を用いなくても、コンデンサの容量が、減衰器の減衰率に従い等価的に小さい容量として実現でき、浮遊容量の影響を受ける場合でも、電流帰還型増幅回路の周波数特性やパルス応答波形をより最適化することができる。
本発明の第1実施形態における電流帰還型増幅器を用いた反転増幅回路の一例を示す回路図である。 同上、電流帰還型増幅器を用いた反転増幅回路の別な例を示す回路図である。 本発明の第3実施形態における電流帰還型増幅器を用いた反転増幅回路の一例を示す回路図である。 本発明の第4実施形態における電流帰還型増幅器を用いた反転増幅回路の一例を示す回路図である。 本発明の第2実施形態における電流帰還型増幅器を用いた非反転増幅回路の一例を示す回路図である。 同上、電流帰還型増幅器を用いた非反転増幅回路の別な例を示す回路図である。 本発明の第3実施形態における電流帰還型増幅器を用いた非反転増幅回路の一例を示す回路図である。 本発明の第4実施形態における電流帰還型増幅器を用いた非反転増幅回路の一例を示す回路図である。 従来技術における電流帰還型増幅器を用いた反転増幅回路の一例を示す回路図である。 従来技術における電流帰還型増幅器を用いた非反転増幅回路の一例を示す回路図である。 電流帰還形増幅器における開ループトランスインピーダンスの周波数特性の例を示す図である。 図11に対して、計算簡略化のために用いられる電流帰還形増幅器における開ループトランスインピーダンスの周波数特性の例を示す図である。 図1に示す反転増幅回路において、ループ利得を求めるための測定回路の回路図である。 本発明の第6実施形態におけるループ利得特性の例として、(a)はループ利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 同上、反転増幅回路の特性例として、(a)は利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 同上、別な反転増幅回路の特性例として、(a)は利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 同上、非反転増幅回路の特性例として、(a)は利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 同上、別な非反転増幅回路の特性例として、(a)は利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 同上、図15よりも利得を大きくした反転増幅回路の特性例として、(a)は利得の周波数特性を示し、(b)は位相の周波数特性を示す図である。 本発明の第7実施形態において、振幅と位相の周波数特性のシミュレーション例を示す図である。 同上、パルス応答波形のシミュレーション例を示す図である。 本発明の第8実施形態において、(a)は反転増幅回路の回路図であり、(b)は帰還容量Cfや容量Cgに適用する回路図であり、(c)は帰還容量Cfや容量Cgに適用する別な回路図であり、(d)は反転増幅回路の別な回路図である。
以下、本発明の実施の形態について、詳細に説明する。なお、以下の説明で「増幅器」とは、例えばオペアンプIC等のように、帰還抵抗や利得抵抗を追加することによって増幅機能を実現するためのものを指し、また「増幅回路」とは、増幅器に帰還抵抗や利得抵抗などを追加することによって、回路全体として増幅機能を有するものを指す。
〔第1の実施の形態〕
図1および図2は、本発明を適用した、電流帰還型増幅器1を用いた反転増幅回路2を示している。図9には、従来技術による、電流帰還型増幅器1を用いた反転増幅回路2を示しており、本発明に係る図1および図2と対比することによって、本発明の効果を説明する。
図1、図2および図9において、反転増幅回路2全体の入力電圧をVin、出力電圧をVoutとする。また、電流帰還型増幅器1の反転入力電圧をVinv、非反転入力電圧をVnonとする。(以下、第1の実施の形態において、特記無き場合は図1、図2および図9の共通事項である。)
反転増幅回路2の正極側出力端子にVoutを出力する電流帰還型増幅器1の出力端子と、Vinvが印加される電流帰還型増幅器1の反転入力端子との間には、帰還抵抗Rfが接続されている。図1および図2では、帰還抵抗Rfに並列に帰還容量Cfが接続されている。従来技術では帰還容量Cfを意図的に付与することは禁じられており、従来技術を示す図9では、帰還容量Cf=0である。(浮遊容量などは、考えないこととする。)
Vinが入力する反転増幅回路2の正極側入力端子と、Vinvが印加される電流帰還型増幅器1の反転入力端子との間には、利得抵抗Rgが接続されている。また、反転増幅回路2の負極側入力端子および負極側出力端子と、電流帰還型増幅器1の非反転入力端子は何れも接地され、低い周波数における図1の反転増幅回路2の増幅率は、−(Rf÷Rg)となる。さらに図2では、利得抵抗Rgと並列に、容量Cgが接続されている。容量Cgや帰還容量Cfは、例えばコンデンサ等の容量性素子や、そうした容量性素子を含む回路で構成される。図1および図9では、容量Cg=0である。(浮遊容量などは考えないこととする。)
電流帰還型増幅器1の内部では、非反転入力から反転入力に向かって、入力バッファ増幅器(電流帰還型増幅器1を示す大きな三角の中、左側の「×1」部)3とその出力抵抗Riが、直列に接続されている。
反転入力に流れる電流をIiとすると、カレントミラー回路4によって、開ループトランスインピーダンスTz(s)にIiと等しい電流が与えられ、発生した電圧が出力バッファ増幅器(電流帰還型増幅器1を示す大きな三角の中、右側の「×1」)5を介して出力される。
この結果、出力電圧Voutと反転入力電流Iiは、下記のような関係となる。
電流帰還型増幅器1の開ループトランスインピーダンスは、一例として図11のような周波数特性を示す。周波数特性が平坦な部分から20dB/decに移行する点を第1ポール、20dB/decから40dB/decに移行する点を第2ポールと称する。ここでは、第1ポールの時定数τとし、第1ポールの時定数τとして示す。
本発明のうち第1の実施の形態では特に第2ポールに注目するので、ここでは数式の簡略化のために、開ループトランスインピーダンスに第2ポール相当だけが存在するような、図12のような周波数特性(第1ポール相当が存在せず、それ以下の周波数でも20dB/decが維持される)を示す例を用いる。
この場合、電流帰還型増幅器1の開ループトランスインピーダンスは、下記のように表現することができる。
ここでs=jωとして、Tz_0は角周波数ω=1のときの開ループトランスインピーダンスを示す。また、τは第2ポール相当の時定数を示す。(ポールの時定数を角周波数で表現するとω=1÷τ、ポールの時定数を周波数で表現するとf=ω÷(2π)=1÷(2πτ)である。)
図2において、利得抵抗Rgと容量Cgに流れる電流に注目すると、下記の関係が成立する。
図1では、容量Cg=0なので、下記の関係が成立する。
図9では、容量Cg=0、帰還容量Cf=0なので、下記の関係が成立する。
ここで、反転入力に流れる電流Iiは、下記のように表現できる。
式(1)に式(4)と式(2)を代入すると、下記のようになる。
反転増幅回路2ではVnon=0[V]なので、式(3)乃至式(5)から図2における反転増幅回路2全体の伝達関数を求めると、下記のようになる。
ここで、a、b、c、dは各々、下記のとおりである。
容量Cg=0の場合の式(3’)、式(4)、式(5)から、図1における反転増幅回路2全体の伝達関数を求めると、下記のようになる。
ここで、a’、b’は各々下記のとおりであり、c、dは前述のとおりである。
容量Cg=0、帰還容量Cf=0の場合の式(3”)、式(4)、式(5)から、図9における反転増幅回路2全体の伝達関数を求めると、下記のようになる。
ここで、b”とc”は下記のとおりであり、dは前述のとおりである。
図1の反転増幅回路2のループ利得は、図13のような測定回路を用いて求めることができる。ここでV1はループ利得を求めるために、電流帰還型増幅器1の出力端子と反転増幅回路2の正極側出力端子との間に接続する試験信号電圧であり、反転増幅回路2の正極側入力端子は接地される。電流帰還型増幅器1の出力端子に発生する電圧をVoutとし、反転増幅回路2の正極側出力端子に発生する電圧をVout’とすると、V1の周波数におけるループ利得Gは、下記のように表現できる。
利得抵抗Rgや容量Cgに流れる電流に注目すると、図2において下記の関係が成立する。
図1では、容量Cg=0なので、下記の関係が成立する。
図9では、容量Cg=0、帰還容量Cf=0なので、下記の関係が成立する。
ここで、反転入力に流れる電流Iiは、前出の式(4)と同様である。
なお、Vout’は下記のように表現できる。
式(7)に式(4)、式(5)、式(8)、式(9)を適用することにより、図2におけるループ利得Gは下記のように表現できる。
図1では、容量Cg=0なので、下記の関係が成立する。
図9では、容量Cg=0、帰還容量Cf=0なので、下記の関係が成立する。
式(10)、式(10’)、式(10”)において、ポールを決定しているのは、分母中の(1+s・τ)の項である。式(10)、式(10’)では、分子中の(1+s・Cf・Rf)の項を、分母中の(1+s・τ)の項と等しくする、すなわちτ=Cf・Rfとすることにより、このポール(第2ポール相当)を消すことができる。
図9のような従来技術では帰還容量Cf=0であることが必要であったが、本発明では、帰還容量Cfを下記の式(11)のように選択することにより、このポールを消すことができるのである。
電流帰還型増幅器の開ループトランスインピーダンスは電流帰還型増幅器固有の特性であり、その第2ポールは決まっている。しかし本発明では、帰還回路中の帰還容量Cfの値を適切に選択することによって、反転増幅回路2のループ利得Gにおいてこの第2ポールをキャンセルしているのである。
なお、帰還容量Cfの値を選択することによって第2ポールを消した場合、消した第2ポールよりも高い周波数に新たなポールができることになる結果、反転増幅回路2の広帯域化を図ることができるという効果が得られるのである。
図2におけるポールを消した場合のループ利得Gは、式(11)を式(10)に代入することにより、下記のように表現できる。
図1では、容量Cg=0なので、下記の関係が成立する。
ポールを消した場合の図1における反転増幅回路2全体の伝達関数は、式(11)を式(6’)に代入することにより、下記のようになる。
ここで、w、x、y、zは各々、下記のとおりである。
この式をさらに整理すると、下記のようになる。
式(11)の条件によって、式(10’)の分母中の(1+s・τ)を打ち消すことによって、ポールを打ち消した。しかし式(14)の分母中には再び(1+s・τ)が現れており、ポールを完全には打ち消し切れていないことがうかがえる。
図2における反転増幅回路2全体の伝達関数は、式(11)を式(6)に代入することにより、下記のようになる。
ここで、k、l、m、nは各々、下記のとおりである。
ここで、図1に係る式(14)のように分母中に再び(1+s・τ)が現れた場合に、これを打ち消すために、図2に係る式(13)の分子中の(1+s・Cg・Rg)の項を(1+s・τ)と等しくする、すなわちτ=Cg・Rgとして、下記の式を得る。
式(15)を式(13)、(13−1)、(13−2)、(13−3)、(13−4)に代入して整理すると、下記のようになる。
式(16)の分母中にはもはや(1+s・τ)は存在せず、ポールを完全に打ち消しきれたことがうかがえる。また式(15)を式(12)に代入して整理すると、下記のようになる。
帰還容量Cfのみを使用する場合、帰還インピーダンスZf(帰還抵抗Rfと帰還容量Cfの並列)は周波数が高くなるに連れて低下するが、利得抵抗Rgのインピーダンスは変化しない。このため、帰還インピーダンスZfと利得抵抗Rgの比は、周波数によって変化する。
これに対して、帰還容量Cfと容量Cgの両方を使用して各々を式(11)と式(15)の容量値とする場合、帰還インピーダンスZfも利得インピーダンスZg(帰還抵抗Rgと容量Cgの並列)は、共に周波数が高くなるに連れて低下するが、帰還インピーダンスZfと利得インピーダンスZgの比は変化しない。このため、帰還容量Cfと容量Cgの両方を使用すれば、より完全に第2ポールをキャンセルすることができるのである。
以上、図1や図2のように、帰還抵抗Rfに並列に帰還容量Cfを接続し、帰還容量Cfの値を適切に選択することによって第2ポールを打ち消し、反転増幅回路2の広帯域化を図ることができることを説明した。
すなわち、第1の実施の形態では、請求項1に対応して、電流帰還型増幅器1と、この電流帰還型増幅器1の出力側と反転入力側との間に接続した帰還抵抗Rfと、を含む電流帰還型増幅回路としての反転増幅回路2において、電流帰還型増幅器1の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような値に選定した帰還容量Cfを、第1の容量として帰還抵抗Rfに並列に接続している。これにより、反転増幅回路2としての安定性を保ちつつも、広帯域化を実現可能な反転増幅回路2を提供できる。
さらに、図2のように、利得抵抗Rgに並列に容量Cgを接続し、帰還容量Cgの値を適切に選択することによって、より完全に第2ポールを打ち消し、反転増幅回路2の広帯域化を図ることができることを説明した。
すなわち、第1の実施の形態では、請求項2に対応して、電流帰還型増幅器1の反転入力側に接続した利得抵抗Rgをさらに含み、電流帰還型増幅器1の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような値に選定した容量Cgを、第2の容量として利得抵抗Rgに並列に接続している。これにより、反転増幅回路2としての安定性を保ちつつも、より広帯域化を実現可能な反転増幅回路2を提供できる。
〔第2の実施の形態〕
図5および図6は、本発明を適用した、電流帰還型増幅器1を用いた非反転増幅回路2’を示している。図10には、従来技術による、電流帰還型増幅器1を用いた非反転増幅回路2’を示しており、本発明に係る図5および図6と対比することによって、本発明の効果を説明する。
以下、反転増幅回路2に係る第1の実施の形態(図1、図2および図9)との共通点は記載を省略し、相違点を中心に説明する。また、第2の実施の形態において、特記無き場合は図5、図6および図10の共通事項である。
第2の実施の形態では、非反転増幅回路2’への入力電圧Vinが、非反転入力電圧Vnonとして電流帰還型増幅器1の非反転入力端子に印加され、接地点と電流帰還型増幅器1の反転入力端子との間に、利得抵抗Rgが接続されている。図5および図6では、帰還抵抗Rfと並列に帰還容量Cfが接続され、図6では、利得抵抗Rgと並列に容量Cgが接続されている。それ以外の構成は、第1の実施の形態と共通している。
図6において、利得抵抗Rgと容量Cgに流れる電流に注目すると、下記の関係が成立する。
図5では、容量Cg=0なので、下記の関係が成立する。
図10では、容量Cg=0、帰還容量Cf=0なので、下記の関係が成立する。
非反転増幅回路2’ではVnon=Vinなので、式(3)’と、前出の式(4)、式(5)から、図6における非反転増幅回路2’全体の伝達関数を求めると、下記のようになる。
ここで、a、b、c、dは各々、前出の式(6−1)〜式(6−4)と同様である。
容量Cg=0の場合の式(3’)’と、前出の式(4)、式(5)から、図5における非反転増幅回路2’全体の伝達関数を求めると、下記のようになる。
ここで、a’、b’、c、dは各々、前出の式(6’−1)、式(6’−2)、式(6−3)、式(6−4)と同様である。
容量Cg=0、帰還容量Cf=0の場合の式(3”)’と、前出の式(4)、式(5)から、図10における非反転増幅回路2’全体の伝達関数を求めると、下記のようになる。
ここで、b”、c”、dは各々、前出の式(6”−2)、式(6”−3)、式(6−4)と同様である。
図5の非反転増幅回路2’のループ利得は、図13のような測定回路を用いて求めることができる。
利得抵抗Rgや容量Cgに流れる電流に注目すると、図6において下記の関係が成立する。
図5では、容量Cg=0なので、下記の関係が成立する。
図10では、容量Cg=0、帰還容量Cf=0なので、下記の関係が成立する。
図6におけるループ利得Gは前出の式(10)と同様であり、図5におけるループ利得Gは前出の式(10’)と同様であり、図10におけるループ利得Gは前出の式(10”)と同様である。またポールを打ち消す帰還容量Cfは前出の式(11)と同様であり、図6および図5において帰還容量Cfの値によってポールを消した場合のループ利得Gは各々、前出の式(12)、式(12’)と同様である。このことから、非反転増幅回路2’においても、反転増幅回路2と同様に、帰還容量Cfによってポールを消すことができ、さらに容量Cgによって、より完全にポールを消すことができることがわかる。
ポールを消した場合の図5における非反転増幅回路2’全体の伝達関数は、前出の式(11)を前出の式(6’)’に代入することにより、下記のようになる。
ここで、w、x、y、zは各々、前出の式(13’−1)〜式(13’−4)と同様である。この式をさらに整理すると、下記のようになる。
前出の式(11)の条件でポールを打ち消したが、式(14)’の分母中には再び(1+s・τ)が現れており、ポールを完全には打ち消し切れていないことがうかがえる。
図6における非反転増幅回路2’全体の伝達関数は、前出の式(11)を前出の式(6)’に代入することにより、下記のようになる。
ここで、k、l、m、nは各々、前出の式(13−1)〜式(13−4)と同様である。
ここで、図5に係る前出の式(14)’のように分母中に再び(1+s・τ)が現れた場合に、これを打ち消すために、τ=Cg・Rg、すなわち前出の式(15)として、式(13)’の分子をTz_0(Rf+Rg)(1+s・τ)とする。
前出の式(15)を前出の式(13)’、(13−1)、(13−2)、(13−3)、(13−4)に代入して整理すると、下記のようになる。
式(16)’の分母中にはもはや(1+s・τ)は存在せず、ポールを完全に打ち消しきれたことがうかがえる。
ループ利得Gは、前出の式(17)と同様である。
以上、非反転増幅回路2’においても反転増幅回路2と同様、図5や図6のように、帰還抵抗Rfに並列に帰還容量Cfを接続し、帰還容量Cfの値を適切に選択することによって第2ポールを打ち消し、非反転増幅回路2’の広帯域化を図ることができることを説明した。
すなわち、第2の実施の形態では、請求項1に対応した電流帰還型増幅回路としての非反転増幅回路2’を示しており、非反転増幅回路2’としての安定性を保ちつつも、広帯域化を実現可能な非反転増幅回路2’を提供できる。
さらに、非反転増幅回路2’においても反転増幅回路2と同様、図6のように、利得抵抗Rgに並列に容量Cgを接続し、帰還容量Cgの値を適切に選択することによって、より完全に第2ポールを打ち消し、非反転増幅回路2’の広帯域化を図ることができることを説明した。
すなわち、第2の実施の形態では、請求項2に対応した電流帰還型増幅回路としての非反転増幅回路2’を示しており、非反転増幅回路2’としての安定性を保ちつつも、より広帯域化を実現可能な非反転増幅回路2’を提供できる。
〔第3の実施の形態〕
図3は第1の実施の形態のさらなる変形例を示しており、図7は第2の実施の形態のさらなる変形例を示している。いずれも、容量Cgと抵抗Rg’の直列回路を、利得抵抗Rgに並列に追加したものである。(容量Cgと抵抗Rg’の接続位置は逆でもよく、直列に接続されていればよい。)
なお、図3は図1や図2と同様に電流帰還型増幅器1を用いた反転増幅回路2を示しており、図7は図5や図6と同様に電流帰還型増幅器1を用いた非反転増幅回路2’を示している。
まず、第1の実施の形態に係る図2の反転増幅回路2では、高い周波数において入力インピーダンスが低下するという問題が生じうる。すなわち、図2において、容量Cgは反転増幅回路2の入力端子と電流帰還型増幅器1の反転入力との間に接続されている。容量Cgのインピーダンスは、周波数が高くなるに連れて低下する。一方、電流帰還型増幅器1の反転入力は低インピーダンスである。このため、高い周波数において入力インピーダンスが低下することになる。
これに対して、第3の実施の形態に係る図3においては、容量Cgに直列に抵抗Rg’が接続されているので、高い周波数において容量Cgのインピーダンスが低下しても、容量Cgと抵抗Rg’の直列回路のインピーダンスは抵抗Rg’より低くなることがない。このため、高い周波数における反転増幅回路2の入力インピーダンスの低下に歯止めをかけることができる。
また、第2の実施の形態に係る図6の非反転増幅回路2’では、高い周波数において電流帰還型増幅器1が正常に動作できなくなる可能性がある。電流帰還型増幅器1の反転入力は、電流帰還型増幅器1の内部では、入力バッファ増幅器(電流帰還型増幅器1を示す大きな三角の中、左側の「×1」部)3の出力となっている。図6において、容量Cgは接地点と電流帰還型増幅器1の反転入力との間に接続されており、容量Cgのインピーダンスは周波数が高くなるに連れて低下するので、高い周波数では入力バッファ増幅器3の能力を超えてしまう可能性がある。
これに対して、第3の実施の形態に係る図7においては、容量Cgに直列に抵抗Rg’が接続されているので、高い周波数において容量Cgのインピーダンスが低下しても、容量Cgと抵抗Rg’の直列回路のインピーダンスは抵抗Rg’より低くなることがない。このため、高い周波数において入力バッファ増幅器3の能力を超えないようにできる。
このような効果は反転増幅回路2においても同様であり、抵抗Rg’によって、増幅回路である反転増幅回路2や非反転増幅回路2’の安定性を向上させる効果を有している。
以上のように、第3の実施の形態では、請求項3に対応して、容量Cgに直列に抵抗Rg’を接続した反転増幅回路2や非反転増幅回路2’を示している。これにより、高い周波数における入力インピーダンスの低下に歯止めをかけることができ、入力バッファ増幅器3の能力を超えないように電流帰還型増幅器1を動作させて、反転増幅回路2や非反転増幅回路2’の安定性を向上させることが可能になる。
〔第4の実施の形態〕
図4は第1の実施の形態のさらなる変形例を示しており、図8は第2の実施の形態のさらなる変形例を示している。いずれも、帰還容量Cfと抵抗Rf’の直列回路を、帰還抵抗Rfに並列に追加したものである。(帰還容量Cfと抵抗Rf’の接続位置は逆でもよく、直列に接続されていればよい。)
なお、図4は図1や図2と同様に電流帰還型増幅器1を用いた反転増幅回路2を示しており、図8は図5や図6と同様に電流帰還型増幅器1を用いた非反転増幅回路2’を示している。
まず、第1の実施の形態に係る図1の反転増幅回路2や、第2の実施の形態に係る図5の非反転増幅回路2’においては、周波数が高くなるに連れて帰還容量Cfのインピーダンスが低下するため、帰還インピーダンスが低下する。電流帰還型増幅器1内部の出力バッファ増幅器(電流帰還型増幅器を示す大きな三角の中、右側の「×1」)5にとっては、帰還インピーダンスも負荷であり、帰還インピーダンスは周波数が高くなるに連れて低下するので、高い周波数では出力バッファ増幅器5の能力を超えてしまう可能性がある。
これに対して、第4の実施の形態に係る図4や図8においては、帰還容量Cfに直列に抵抗Rf’が接続されているので、高い周波数において帰還容量Cfのインピーダンスが低下しても、帰還容量Cfと抵抗Rf’の直列回路のインピーダンスは抵抗Rf’より低くなることがない。このため、高い周波数において出力バッファ増幅器5の能力を超えないようにできる。
この結果、抵抗Rf’を追加する第4の実施の形態では、増幅回路である反転増幅回路2や非反転増幅回路2’の安定性を向上させるという効果を有している。
また第4の実施の形態は、必要に応じて第3の実施の形態と併用することができる。
以上のように、第4の実施の形態では、請求項4に対応して、帰還容量Cfに直列に抵抗Rf’を接続した反転増幅回路2や非反転増幅回路2’を示している。これにより、高い周波数における帰還インピーダンスの低下に歯止めをかけることができ、出力バッファ増幅器5の能力を超えないように電流帰還型増幅器1を動作させて、反転増幅回路2や非反転増幅回路2’の安定性を向上させることが可能になる。
〔第5の実施の形態〕
第5の実施の形態では、図2や図6の電流帰還型増幅器1を用いた反転増幅回路2や非反転増幅回路2’において、周波数特性の任意の肩特性(ローパスフィルタとしての特性)を得る例を示す。
第5の実施の形態は、第3の実施の形態による図3や図7の電流帰還型増幅器1を用いた反転増幅回路2や非反転増幅回路2’に適用することも可能である。
まず、2次のローパスフィルタの伝達関数は、下記のように表すことができる。
ここで、A0は直流における利得、ω0’はローパスフィルタの遮断周波数、QはローパスフィルタのQ値である。
ローパスフィルタの特性の代表的な例として、ベッセル特性やバターワース特性において、Q値は各々下記のとおりである。
ポールを打ち消したときの図2の反転増幅回路2の伝達関数は、前出の式(16)である。式(16)と式(18)を解くと、下記のようになる。
ベッセル特性の式(19)のQ値を式(22)に与えて、これらの式を解いてRfを求めると、下記のようになる。
Cfは、式(11)と式(24)のRfの値から求めることができる。Rgは式(23)とRfの値から求めることができ、Cgは式(15)とRgの値から求めることができる。
すなわち、Rf、Cf、Rg、Cgをこのように選択すると、周波数特性の肩特性(ローパスフィルタとしての特性)を、ベッセル特性にすることができる。
バターワース特性の式(20)のQ値を式(22)に与えて、これらの式を解いてRfを求めると下記のようになり、さらにCf、Rg、Cgを同様に求めた値にすると、周波数特性の肩特性(ローパスフィルタとしての特性)を、バターワース特性にすることができる。
一方、ポールを打ち消した時の図6の非反転増幅回路2’の伝達関数は、前出の式(16’)である。式(16’)と式(18)を解くと、下記のようになる。
ベッセル特性の式(19)のQ値を式(22’)に与えて、これらの式を解いてRfを求めると、下記のようになる。
Cfは、式(11)と式(24’)のRfの値から求めることができる。Rgは式(23’)とRfの値から求めることができ、Cgは式(15)とRgの値から求めることができる。すなわち、Rf、Cf、Rg、Cgをこのように選択すると、周波数特性の肩特性(ローパスフィルタとしての特性)を、ベッセル特性にすることができる。
バターワース特性の式(20)のQ値を式(22’)に与えて、これらの式を解いてRfを求めると下記のようになり、さらにCf、Rg、Cgを同様に求めた値にすると、周波数特性の肩特性(ローパスフィルタとしての特性)を、バターワース特性にすることができる。
上記では、ローパスフィルタの特性の代表的なものとして、ベッセル特性とバターワース特性を例示した。第5の実施の形態によれば、Q値は任意に選択することができるので、図2や図6の電流帰還型増幅器1を用いた増幅回路において、その増幅回路の広帯域化を図りつつも、所望の周波数特性の肩特性を得ることが可能である。
なお、帰還容量Cfを使用するが容量Cgは使用しない場合は、帰還抵抗Rfおよび利得抵抗Rgを適切に選択するとともに、帰還容量Cfは第2ポールを打ち消す容量値から若干ずらすことによって、図1や図5の電流帰還型増幅器1を用いた増幅回路において、その増幅回路の広帯域化を概ね図りつつも、所望の周波数特性の肩特性を得ることが可能である。
また、帰還容量Cfも容量Cgも使用しない場合は、帰還抵抗Rfおよび利得抵抗Rgを適切に選択することによって、図9や図10の電流帰還型増幅器1を用いた増幅回路において、所望の周波数特性の肩特性を得ることができる場合がある。
以上のように、第5の実施の形態では、請求項5に対応して、ローパスフィルタのQ値を考慮して、少なくとも帰還抵抗Rfの抵抗値を選択することにより、反転増幅回路2や非反転増幅回路2’の周波数特性において所望の肩特性を得る構成を示している。これにより、電流帰還型増幅器1を用いた反転増幅回路2や非反転増幅回路2’として、所望の周波数特性の肩特性を得ることが可能になる。
〔第6の実施の形態〕
第6の実施の形態では、第1の実施の形態から第3の実施の形態、および第5の実施の形態によって得られる、特性の例を示す。
図14にはループ利得特性の例、図15と図16には反転増幅回路2の特性例、図17と図18には非反転増幅回路2’の特性例、図19にはさらなる反転増幅回路2の特性例を示す。特性としてはいずれも、利得の周波数特性と位相の周波数特性を示す。
まず図14では、ポールの時定数τを1/(2・π・100[MHz])、利得が−2の反転増幅回路2において、ベッセル特性とした場合のループ利得特性の例を示す。
帰還容量Cfも容量Cgもない場合は、帰還抵抗Rfおよび利得抵抗Rgを適切に選択することによって、ベッセル特性としている。ループ利得Gの周波数特性において、100[MHz]未満は20[dB/dec]、100[MHz]超では40[dB/dec]を示している。位相の周波数特性においては、ポールの時定数τである100[MHz]において、45[deg]を示している。
帰還容量Cfあり容量Cgなしの場合は、帰還抵抗Rfおよび利得抵抗Rgを適切に選択するとともに、帰還容量Cfは第2ポールを打ち消す容量値から若干ずらすことによって、ベッセル特性としている。ループ利得Gの周波数特性において、100[MHz]未満は20[dB/dec]を示している。しかしこの場合は、式(14)や式(14)’で説明したように、完全にポールを消しきれていないため、1[GHz]超あたりまで20[dB/dec]と40[dB/dec]の間の傾斜を示しており、1.数[GHz]超では40[dB/dec]を示している。
帰還容量Cfと容量Cgを用いてベッセル特性とした場合は、式(16)や式(16)’で説明したように、ループ利得Gの周波数特性において、100[MHz]付近のポールは完全に消えており、数百[MHz]近辺まで20[dB/dec]、1[GHz]超では40[dB/dec]を示している。すなわちループ利得Gの周波数特性は、帰還容量Cfと容量Cgを用いない場合の約100[MHz]に対して、数百[MHz]までのびている。位相の周波数特性においては、6百数十[MHz]にて45[deg]を示しており、ポールの時定数τに係る周波数の約100[MHz]に対して、6倍強の広帯域化が実現されている様子がわかる。
図15と図16には利得が−2の反転増幅回路2の特性例を、図17と図18には利得が2の非反転増幅回路2’の特性例を示している。図15と図17にはベッセル特性とした場合の特性例を、図16と図18にはバターワース特性とした場合の特性例を示している。また図19には、利得を−10と大きくした反転増幅回路2において、ベッセル特性とした場合の特性例を示している。
図15と図16においては、帰還容量Cfも容量Cgもない場合に対して、帰還容量Cfと容量Cgを用いた場合には数倍の広帯域化が実現されており、この効果はベッセル特性としてもバターワース特性としても差がないことがわかる。
また図17と図18においては同様に、十倍前後の広帯域化が実現されていることがわかる。なお、図15と図16の利得が−2の反転増幅回路2では、帰還抵抗Rfは利得抵抗Rgの2倍の値であるのに対して、図17と図18の利得が2の非反転増幅回路2’では、帰還抵抗Rfと利得抵抗Rgの値は同じである。広帯域化効果に差が出たのは、このためである。
利得を大きくした図19においては同様に、4倍弱の広帯域化となっている。図15と比較すると、利得を大きくしても広帯域化効果はさほど劣化していないことがわかる。
〔第7の実施の形態〕
第7の実施の形態では、市販されている電流増幅器ICと、抵抗、容量の組み合わせによる電流増幅回路の特性を、回路シミュレータによって求めた例を示す。
これに対して第6の実施の形態では、前出の数式に具体的な値を与えて特性を求めたものである。
図20には振幅および位相の周波数特性例を示し、図21にはパルス応答波形例を示している。
図20および図21では、前述の電流帰還型増幅器1として同一の電流増幅器ICを使用しており、利得が5の非反転増幅回路2’の出力に1/2のアッテネータを接続して、仕上がり利得を2.5倍(約8[dB])としている。また図20および図21では、電流増幅器ICの出力で2[Vp−p]を得て、アッテネータ出力で1[Vp−p]となっているときの特性を例示している。
図20において、実線のトレースは利得(左軸目盛)を、点線のトレースは位相(右軸目盛)を示している。
トレースAは、帰還容量Cfも容量Cgもない場合であり、帯域幅(−3[dB]点)は約155[MHz]である。
トレースBは、帰還容量Cfあり容量Cgなしの場合であり、帯域幅は約305[MHz]と、約2倍広帯域となっている。
トレースCは、帰還容量Cfと容量Cgを用いた場合であり、帯域幅は約515[MHz]と、3倍以上広帯域となっている。
トレースDは、帰還容量Cfと容量Cgを用いた場合において、さらに容量Cgに直列に抵抗Rg’を追加した場合(第3の実施の形態、図7に相当)である。トレースDの帯域幅は約450[MHz]であり、抵抗Rg’を追加した場合でも帯域幅はあまり劣化しないことがわかる。
図21において、トレースAの立ち上がり時間tr、立ち下がり時間tf(10%〜90%)は共に約2.5[ns]である。トレースBでは約1.1[ns]、トレースCでは約0.6[ns]、トレースDでは約0.7[ns]である。
図20および図21から、実際的な電流増幅回路においても、本発明によって広帯域化を図ることができることがわかる。
〔第8の実施の形態〕
第8の実施の形態は、等価的により小容量とすることができ、かつ調整可能な容量を実現する回路を用いる変形例を示す。
図22(a)には、図22(b)の回路11を帰還容量Cfとして適用した反転増幅回路2を例示している。回路11は、電流帰還型増幅器1の出力端子と接地点との間に接続する抵抗R1および抵抗R2を直列に接続した減衰器12と、抵抗R1と抵抗R2との接続点を入力側に接続したインピーダンス変換のためのバッファ増幅器13と、その一端をバッファ増幅器13の出力側に接続し、他端を電流帰還型増幅器1の反転入力端子に接続したコンデンサとして構成される容量Ccと、により構成される。
図22(a)では、前述した回路11の他に、容量Cgとして適用される、回路11と同様の回路21を示している。回路21は、利得抵抗Rgの一端と接地点との間に、抵抗R1’および抵抗R2’を直列に接続した減衰器22と、抵抗R1’と抵抗R2’との接続点を入力側に接続したインピーダンス変換のためのバッファ増幅器23と、その一端をバッファ増幅器23の出力側に接続し、他端を利得抵抗Rgの他端に接続したコンデンサとして構成される容量Cc’と、により構成される。
なお図22(a)では、回路11と回路21の両方を備える反転増幅回路2を例示しているが、いずれか一方若しくは両方を、コンデンサ等の容量素子としてもよい。
図22(a)および図22(b)中、「×1」はバッファ増幅器13を示しており、電流帰還型増幅器1の出力を抵抗R1と抵抗R2によって分割した電圧が与えられている。このため、容量Ccを通って電流帰還型増幅器1の反転入力に与えられる信号量もまた、電流帰還型増幅器1の出力電圧のR2÷(R1+R2)倍となるので、回路11はCcとR2÷(R1+R2)に等価の、より小さい帰還容量Cfや容量Cgとして動作する。
ここで、容量Ccが有効に動作している周波数範囲内において、容量Ccのインピーダンスが抵抗R1とR2の並列抵抗値よりも十分に大きければ、回路11はバッファ増幅器13が無くても同様の動作となる。(図22(c)。)
即ち、図22(c)のようにバッファ増幅器13を用いずに、容量Ccの一端を抵抗R1と抵抗R2との接続点に接続した場合にも、容量Ccの容量が、減衰器12’の減衰率に従い、等価的に小さい帰還容量Cfを実現できる。そしてこれは、回路21’の容量Cc’においても同じことがいえる。
図22(d)には、図22(c)による回路11’を帰還容量Cfとして適用し、回路11’と同様の回路21’を容量Cgとして適用した反転増幅回路2を例示している。 なお図22(d)では、回路11’と回路21’の両方を備える反転増幅回路2を例示しているが、いずれか一方若しくは両方を、コンデンサ等の容量素子としてもよい。
ただし回路11’は、等価的に小さい容量Cfに、抵抗R1と抵抗R2の並列抵抗が直列に接続された回路と等価な回路である。同様に回路21’も、等価的に小さい容量Cgに、抵抗R1’と抵抗R2’の並列抵抗が直列に接続された回路と等価な回路である。こうした並列抵抗は、図22(d)において、第3の実施の形態の抵抗Rg’や、第4の実施の形態の抵抗Rf’に相当する。
回路11に着目すると、図22(a)〜図22(d)では、2本の抵抗R1,R2によって減衰器12を構成した例を示しているが、減衰器12であればどのような形式でもよく、回路11はCc×(減衰器12の減衰率)に等価の、より小さい容量Cfとして動作する。ここでいう減衰率とは、前述のR2÷(R1+R2)に相当する。減衰器12としては例えば、2つのコンデンサによるもの、2つのインダクタによるもの、トランスによるもの、抵抗とコンデンサの並列回路2組によるもの等、様々な形式が存在する。インダクタやトランスを用いる場合はさらに、必要に応じて電流帰還型増幅器1の出力との間を容量結合とすることも可能である。これは、回路21、回路11’、回路21’においても同様である。
また、図22(a)〜図22(d)において、回路11中の減衰器12を構成する素子の少なくとも一方を可変素子として可変減衰器を構成すれば、等価的により小さい容量Cfを可変容量とすることができる。(図22(d)の可変抵抗R2や可変抵抗R2’を参照。)これも、回路21、回路11’、回路21’において同様である。
第8の実施の形態の帰還回路11等によれば、小容量の可変容量を容易に得ることができるため、浮遊容量の影響を受ける場合でも、本発明において反転増幅回路2や非反転増幅回路2’の周波数特性やパルス応答波形をより最適化することができる。
すなわち、ここでは請求項6に対応して、減衰器12と、バッファ増幅器13と、コンデンサとして構成される容量Ccとを備えた回路11を、第1の容量である帰還容量Cfとして使用しており、回路11は、電流帰還型増幅器1の出力側に減衰器12の入力側が接続され、減衰器12の出力側にバッファ増幅器13の入力側が接続され、バッファ増幅器13の出力側に容量Ccの一端が接続され、容量Ccの他端が電流帰還型増幅器1の反転入力側に接続され、容量Ccの容量と減衰器12の減衰率の積値と同じ容量の容量素子と等価的に動作する構成となっている。そのため、容量Ccの容量が、減衰器12の減衰率に従い等価的に小さい容量Cfとして実現でき、浮遊容量の影響を受ける場合でも、反転増幅回路2や非反転増幅回路2’の周波数特性やパルス応答波形をより最適化することができる。さらに、回路11と同様の回路21を容量Cgとして適用し、同様の効果を得ることもできる。
また、ここでは請求項7に対応して、第1の抵抗R1と第2の抵抗R2を含む減衰器12’と、容量Ccとを備えた回路11’を、帰還容量Cfとして使用しており、回路11’は、電流帰還型増幅器1の出力側に減衰器12’の入力側が接続され、減衰器12’の出力側に容量Ccの一端が接続され、電流帰還型増幅器1の反転入力側に容量Ccの他端が接続され、所望の周波数における、容量Ccの示すインピーダンスが第1の抵抗R1と第2の抵抗R2の並列抵抗値に対して大きいとき、容量Ccの容量と減衰器12’の減衰率の積値と同じ容量の容量素子と等価的に動作する構成となっている。そのためこの場合は、回路11’にわざわざバッファ増幅器13を用いなくても、容量Ccの容量が、減衰器12’の減衰率に従い等価的に小さい容量Cfとして実現でき、浮遊容量の影響を受ける場合でも、反転増幅回路2や非反転増幅回路2’の周波数特性やパルス応答波形をより最適化することができる。さらに、回路11’と同様の回路21’を容量Cgとして適用し、同様の効果を得ることもできる。
本発明によれば、電流帰還型増幅回路としての反転増幅回路2や非反転増幅回路2’をさらに広帯域化することができるので、より多様な用途に利用することができるようになる。
また、より狭帯域で安価な電流帰還型増幅器1を使用し、本発明によって広帯域化することによって必要な広帯域を得ることもできるので、より安価に必要な帯域の電流帰還型増幅回路を実現することが可能である。
さらに、電流帰還型増幅器1では一般的に、高精度(直流オフセットやそのドリフトが小さい、等)と広帯域はトレード・オフの関係にあり、高精度と広帯域を両立させることは困難である。しかし、比較的低速で高精度な電流帰還型増幅器1を、本発明によって広帯域化すれば、高精度と広帯域を両立させることも可能となる。
1 電流帰還型増幅器
2 反転増幅回路(電流帰還型増幅回路)
2’ 非反転増幅回路(電流帰還型増幅回路)
11 回路
12 減衰器
13 バッファ増幅器
Cf 帰還容量(第1の容量)
Cg 容量(第2の容量)
R1 第1の抵抗
R2 第2の抵抗
Rf 帰還抵抗
Rf’ 抵抗
Rg 利得抵抗
Rg’ 抵抗

Claims (7)

  1. 電流帰還型増幅器と、
    前記電流帰還型増幅器の出力側と反転入力側との間に接続した帰還抵抗と、を含む電流帰還型増幅回路において、
    前記電流帰還型増幅器の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような第1の容量を、前記帰還抵抗に並列に接続したことを特徴とする、電流帰還型増幅回路。
  2. 前記電流帰還型増幅器の反転入力側に接続した利得抵抗をさらに含み、
    前記電流帰還型増幅器の開ループトランスインピーダンスの周波数特性に現れる第2ポールをキャンセルするような第2の容量を、前記利得抵抗に並列に接続したことを特徴とする、請求項1に記載の電流帰還型増幅回路。
  3. 前記第2の容量に、直列に抵抗を接続したことを特徴とする、請求項2に記載の電流帰還型増幅回路。
  4. 前記第1の容量に、直列に抵抗を接続したことを特徴とする、請求項1乃至請求項3の何れか一つに記載の電流帰還型増幅回路。
  5. 前記帰還抵抗の抵抗値を選択することにより、前記電流帰還型増幅回路の周波数特性において所望の肩特性を得ることを特徴とする、請求項2乃至請求項4の何れか一つに記載の電流帰還型増幅回路。
  6. 減衰器と、バッファ増幅器と、コンデンサと、を備え、前記減衰器の出力側に前記バッファ増幅器の入力側が接続され、前記バッファ増幅器の出力側に前記コンデンサの一端が接続され、前記コンデンサの他端が電流帰還型増幅器の反転入力側に接続され、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量の容量素子と等価的に動作する回路を、
    前記第1の容量または前記第2の容量の、いずれかもしくは両方として使用したことを特徴とする、請求項1乃至請求項5の何れか一つに記載の電流帰還型増幅回路。
  7. 第1の抵抗と第2の抵抗を含む減衰器と、コンデンサと、を備え、前記減衰器の出力側に前記コンデンサの一端が接続され、電流帰還型増幅器の反転入力側に前記コンデンサの他端が接続され、所望の周波数における、該コンデンサの示すインピーダンスが前記第1の抵抗と前記第2の抵抗の並列抵抗値に対して大きいとき、前記コンデンサの容量と前記減衰器の減衰率の積値と同じ容量を持つ容量素子と等価的に動作する回路を、
    前記第1の容量または前記第2の容量の、いずれかもしくは両方として使用したことを特徴とする、請求項1乃至請求項5の何れか一つに記載の電流帰還型増幅回路。
JP2013205032A 2013-09-30 2013-09-30 電流帰還型増幅回路 Active JP6398056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013205032A JP6398056B2 (ja) 2013-09-30 2013-09-30 電流帰還型増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013205032A JP6398056B2 (ja) 2013-09-30 2013-09-30 電流帰還型増幅回路

Publications (2)

Publication Number Publication Date
JP2015070536A true JP2015070536A (ja) 2015-04-13
JP6398056B2 JP6398056B2 (ja) 2018-10-03

Family

ID=52836801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013205032A Active JP6398056B2 (ja) 2013-09-30 2013-09-30 電流帰還型増幅回路

Country Status (1)

Country Link
JP (1) JP6398056B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140512U (ja) * 1983-03-10 1984-09-19 オンキヨー株式会社 イコライザアンプ
JPH03286605A (ja) * 1990-04-02 1991-12-17 Matsushita Electric Ind Co Ltd 光受信回路
JPH0464820U (ja) * 1990-10-09 1992-06-04
JPH10290127A (ja) * 1997-04-17 1998-10-27 Rohm Co Ltd 電流/電圧変換ic及び光電気変換ic
JP2001203543A (ja) * 2000-01-21 2001-07-27 Sharp Corp 集積増幅回路
JP2004328107A (ja) * 2003-04-22 2004-11-18 Renesas Technology Corp 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム
JP2009005014A (ja) * 2007-06-20 2009-01-08 Hioki Ee Corp 電流電圧変換回路
JP2013066176A (ja) * 2011-09-01 2013-04-11 Nf Corp 増幅回路および帰還回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140512U (ja) * 1983-03-10 1984-09-19 オンキヨー株式会社 イコライザアンプ
JPH03286605A (ja) * 1990-04-02 1991-12-17 Matsushita Electric Ind Co Ltd 光受信回路
JPH0464820U (ja) * 1990-10-09 1992-06-04
JPH10290127A (ja) * 1997-04-17 1998-10-27 Rohm Co Ltd 電流/電圧変換ic及び光電気変換ic
JP2001203543A (ja) * 2000-01-21 2001-07-27 Sharp Corp 集積増幅回路
JP2004328107A (ja) * 2003-04-22 2004-11-18 Renesas Technology Corp 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム
JP2009005014A (ja) * 2007-06-20 2009-01-08 Hioki Ee Corp 電流電圧変換回路
JP2013066176A (ja) * 2011-09-01 2013-04-11 Nf Corp 増幅回路および帰還回路

Also Published As

Publication number Publication date
JP6398056B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
EP2566048B1 (en) Amplifier circuit
WO2018116706A1 (ja) 静電容量検出装置及び入力装置
US8487686B2 (en) Active guarding for reduction of resistive and capacitive signal loading with adjustable control of compensation level
JP4922649B2 (ja) フィルタの調整回路
JP5733276B2 (ja) 静電容量型センサの検出回路
US9013234B2 (en) Transconductance adjustment circuit, circuit device, and electronic apparatus
Sotner et al. On the performance of electronically tunable fractional-order oscillator using grounded resonator concept
Di Cataldo et al. Improved single-miller passive compensation network for three-stage CMOS OTAs
JP6398056B2 (ja) 電流帰還型増幅回路
US7893746B1 (en) High speed intra-pair de-skew circuit
US9948244B1 (en) Amplifier with adjustable gain
US7880545B1 (en) Cascode compensation circuit and method for amplifier stability
JP5759644B1 (ja) 差動増幅回路
US9960780B1 (en) Current source noise cancellation
ITVA20070013A1 (it) Amplificatore differenziale ac a basso rumore con ridotta frequenza di low corner e ridotti consumi di corrente
RU2390919C1 (ru) Управляемый усилитель переменного тока
JP5571932B2 (ja) フィルタ回路
JP2016220104A (ja) 増幅手段を備える電子回路の切替回路および電子回路
US20140118073A1 (en) Cancellation of dynamic offset in mos resistors
US9435824B2 (en) Circuit to extend frequency response of accelerometer
JP7084479B2 (ja) 定電圧発生回路
CN113544970B (zh) 差分噪声消除
Domansky et al. Reconfigurable impedance converter for synthesis of integer and fractional-order synthetic elements
JP2011259233A (ja) ソースフォロワ回路、ソースフォロワ型フィルタ回路
JPWO2005107063A1 (ja) バイアス回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6398056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250