JP2015065477A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015065477A
JP2015065477A JP2014258791A JP2014258791A JP2015065477A JP 2015065477 A JP2015065477 A JP 2015065477A JP 2014258791 A JP2014258791 A JP 2014258791A JP 2014258791 A JP2014258791 A JP 2014258791A JP 2015065477 A JP2015065477 A JP 2015065477A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding pad
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014258791A
Other languages
English (en)
Other versions
JP6019099B2 (ja
Inventor
雙吉 蔡
Shuang-Ji Tsai
雙吉 蔡
敦年 楊
Dun-Nian Yaung
敦年 楊
人誠 劉
Jinsei Ryu
人誠 劉
文徳 王
Wen-De Wang
文徳 王
政賢 林
Jeng-Shyan Lin
政賢 林
承穎 何
Cheng-Ying Ho
承穎 何
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2015065477A publication Critical patent/JP2015065477A/ja
Application granted granted Critical
Publication of JP6019099B2 publication Critical patent/JP6019099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ボンディングパッドおよびシールド構造を有する半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体装置の正面と背面に対応する正面と背面を有する装置基板を用意する工程と、装置基板の正面に金属層部を形成する工程と、半導体装置の背面に、金属層部を露出するトレンチを形成する工程と、トレンチ中にボンディングパッドを形成し、金属層部と電気的に接続する工程と、を含む。本方法は、さらに、装置基板の背面に金属シールドを形成する工程を含み、金属シールドの厚さはボンディングパッドの金属層の厚さより小さい。【選択図】図８

Description

本発明は、半導体装置に関するものであって、特に、イメージセンサーを有する半導体装置の製造方法に関するものである。
半導体集積回路(IC)工業は、急速に成長している。IC材料と設計上の技術は、IC世代を生み、各世代はさらに小さく、且つ、さらに複雑な回路を有する。しかし、これらの技術の発展は、集積回路の製造と工程の複雑さを増加させ、集積回路の工程にとって、これらの技術の発展は、同様の発展を有することが必要である。集積回路の発展の途上では、サイズ(即ち、製造工程を用いて製造することのできる最小素子)が減少するのに伴い、機能密度(即ち、チップ面積当たりの相互接続される装置の数量)は、通常、増加する。
プローブおよび/またはワイヤボンディング(一般に、ボンディングパッドと称される)のような各種応用に使用されるパッドは、ICのその他の特徴と比べると、個別の要求を有する。例えば、ボンディングパッドは、十分なサイズと強度を有して、プローブまたはワイヤボンディング等の動作により生じる物理的接触に耐える必要がある。通常、ボンディングパッドの形態が小さい(サイズと厚さ)ことが望まれる。例えば、相補型金属酸化膜半導体(CMOS)イメージセンサーの応用中、通常、一つまたはそれ以上の比較的薄い金属層、例えば、アルミニウム銅(AlCu)の金属層を有することが希望され、パターン化されて、ボンディングパッドとシールド構造を形成し、クロストーク（cross-talk）を防止する。従来例中、金属シールドおよびボンディングパッドは同じ厚さで、相対的に薄い。しかし、薄い金属層の問題は、これらの層中に形成されるボンディングパッドが剥離や別の欠陥を生成することである。よって、これらの層の各種要求を満足させる解決方法が必要である。
本発明は、ボンディングパッドおよびシールド構造を有する半導体装置の製造方法を提供し、上述の問題を解決することを目的とする。
本発明の態様によると、半導体装置の製造工程は、半導体装置の正面と背面に対応する正面と背面を有する装置基板を用意する工程と、装置基板の正面に金属層部を形成する工程と、半導体装置の背面に、金属層部を露出するトレンチを形成する工程と、トレンチ中にボンディングパッドを形成し、金属層部と電気的に接続する工程と、を含む。本方法は、さらに、装置基板の背面に金属シールドを形成する工程を含み、金属シールドの厚さはボンディングパッドの金属層の厚さより小さい。
実施例によると、半導体装置は、半導体装置の正面と背面に対応する正面と背面を有する装置基板と、装置基板の正面上に形成される金属層部と、半導体装置の背面上に設置され、金属層部と電気的に接続するボンディングパッドと、装置基板の背面上に設置されるシールド構造と、を含み、シールド構造とボンディングパッドは、互いに異なる厚さを有する。
別の実施例によると、半導体装置は、ボンディング領域と非ボンディング領域を有し、および、半導体装置の正面と背面に対応する正面と背面を有する基板と、基板の正面上に設置される金属層部と、ボンディング領域の半導体装置の背面上のトレンチ内に設置される第一導電材料と、を含む。第一導電材料は金属層部と電気的に接続し、第一厚さを有する。半導体装置は、さらに、非ボンディング領域の基板の背面上に設置される第二導電材料を含み、第二導電材料は第二厚さを有し、第一厚さは第二厚さと異なる。
従来技術と比較すると、本発明は、別々の工程で、シールド構造とボンディングパッドを製造するので、ボンディングパッドおよびシールド構造は、それぞれ、異なる厚さおよび/または材料を用いることができる。また、本発明は、相対的に薄いシールド構造を製造して、ストライプ欠陥を減少または消去し、同時に、相対的に厚いボンディングパッドを製造して、剥離を減少または消去することができる。
本発明の実施例による半導体装置の製造方法のフローチャートである。 本発明の別の実施例による半導体装置の製造方法のフローチャートである。 図１の方法に基づいた半導体装置の製造の途中段階の断面図である。 図１の方法に基づいた半導体装置の製造の図３に続く断面図である。 図１の方法に基づいた半導体装置の製造の図４に続く断面図である。 図１の方法に基づいた半導体装置の製造の図５に続く断面図である。 図１の方法に基づいた半導体装置の製造の図６に続く断面図である。 図１の方法に基づいた半導体装置の製造の図７に続く断面図である。 図２の方法に基づいた半導体装置の製造の途中段階の断面図である。 図２の方法に基づいた半導体装置の製造の図９に続く断面図である。 図２の方法に基づいた半導体装置の製造の図１０に続く断面図である。 図２の方法に基づいた半導体装置の製造の図１１に続く断面図である。 図２の方法に基づいた半導体装置の製造の図１２に続く断面図である。 図２の方法に基づいた半導体装置の製造の図１３に続く断面図である。
以下の開示は、本発明の異なる特徴を実施するための異なる実施例または例を提供する。以下で説明される要素と配置の特定の例は本開示を簡潔にする。これらは単なる例に過ぎず、これに限定されない。例えば、以下の描写で、第一の層部が第二の層部上またはその上に形成されるというのは、第一の層部と第二の層部が直接接触する実施例を含んでも良く、また、第一の層部と第二の層部が直接接触していない、すなわち第一の層部と第二の層部間に追加の層部が形成される実施例を含んでも良い。このほか、本開示は、各種例中で、参照符号および/または文字が重複している。これは、本開示を簡潔にし、説明を分かりやすくするためのものであり、各種実施例および/または構成間の関係を決定するものではない。本技術分野を熟知するものなら分かるように、ここで明確に記述されていなくても、各種同等の実施例を設計することにより、本発明の原理を実現することができる。
本発明の一つまたはそれ以上の実施例中で得られる装置は、イメージセンサーを有する半導体装置である。この例の装置は、裏面照射型(BSI)イメージセンサー装置を含む。以下の開示は、この装置を例として本発明の各種実施例を説明する。しかし、特定の範囲を除いて、本発明は特定種の装置に限定するものではない。
さらに、ここで描写される図式中、単一のBSIユニットだけしか表示されていないが、ウェハ上に多数のBSIユニットを製造してもよく、このようなBSIユニットと開示されるBSIユニットは同じかまたは類似する。ここで描写される実施例は、単一のBSIユニットだけに対応しているが、実際には、以下の工程はウェハレベルの工程を含み、これらの工程は、ウェハ全体に応用されて、多数のBSIユニットをウェハ上に形成する。
好ましい態様中、BSIイメージセンサー装置は、正面と背面を有するシリコン基板を含む。電気的なルーティングのための多層相互接続(MLI)構造が正面に形成される。MLIは、配線間絶縁(IMD)層により分離される複数の金属層部を含む。キャリアウァハは、正面のMLI 構造上に形成されたパッシベーション層に接合する。
好ましい態様中、シリコン基板の背面は、放射感知領域、遮蔽領域およびボンディング領域を含む。放射感知領域は、放射感知装置、例えば、可視光または非可視光を感知する装置を含む。ある実施例中、放射感知装置は半導体基板正面上に形成される。
ボンディング領域は、半導体装置の背面上のトレンチ中に形成されるボンディングパッドを含む。トレンチはMLI中の金属層部を露出し、ボンディングパッドが、金属層部と接触するように形成される。ボンディングワイヤは、ボンディングパッドとキャリアウェハ上に形成される電気接点を接続する。このような電気的接続は、センサーから装置以外の別の素子に通信を提供することができる。
本装置は、さらに、遮蔽領域中に形成される金属シールド構造を含む。この例では、金属シールドは、ボンディング領域と放射感知領域間のシリコン基板を被覆する金属部分を含む。金属シールドの機能の一つは、幾つかの光子が放射感知装置に衝突するのを阻止して、光学クロストークを減少または消去することである。
従来の装置とは異なり、この実施例は、別の工程で製造される金属シールドとボンディングパッドを含む。このような特徴は、一つまたはそれ以上の効果を提供する。例えば、ある実施例では、ボンディングパッドの厚さは、金属シールドの厚さに比べて増加するようにされても良い。金属シールドの厚さ減少は、カラーフィルター工程中で生じるストライプ欠陥の減少に有利である。さらに、ボンディングパッドの厚さの増加は、剥離とパッケージ失敗の発生防止を助ける。しかし、実施例の範囲は、ボンディングパッドが金属シールドより厚い装置に限定されず、別の実施例では、厚さ関係が反対でも良い。
別の実施例は、上述の例のBSI装置を含むイメージセンサー装置のウェハレベルの製造方法を含む。この例の方法は、金属シールドの形成前に、ボンディングパッドを形成する工程を含む。別の例の方法は、ボンディングパッドの形成前に、金属シールドを形成する工程を含む。どちらかの実施例では、二つの別々のマスク工程を用いて、このような背面金属層部を形成する。よって、各種実施例は、ある厚さの金属シールド構造および別の厚さのボンディングパッドを製造することができ、単一の厚さのボンディングパッドとシールドを形成するのではない。さらに、各種実施例は、金属シールドおよびボンディングパッドが異なる材料である装置を含んでも良い。
さらに、工程は、ボンディングワイヤを用いて、キャリア基板上のボンディングパッドと導体パッドを電気的に接続し、カラーフィルターを形成し、カラーフィルターと放射センサー上にマイクロレンズを形成する工程を含む。このほか、ある実施例は、ウェハをダイシングし、後にパッケージされる独立したダイを形成する工程を含む。各種実施例は以下でさらに詳細に説明する。
図１を参照して、本発明の各種態様による半導体装置の製造方法１００を説明する。方法１００は、ボンディングパッドの形成前に、金属シールドを形成する工程を含む。
方法１００は、工程１０２で、正面と背面を有する装置基板を用意し、装置基板の正面と背面は、それぞれ、半導体装置の正面と背面と対応している。続いて、工程１０４で、例えば、正面側工程を用いて、センサーを装置基板に形成する。また、工程１０４で、金属層部(例えば、MLI中の金属層部)とパッシベーション層を、装置基板上に形成する。その後、工程１０６で、キャリア基板を用意し、装置基板の正面に接合する。工程１０８で、透明の第一バッファ層を装置基板の背面上に形成する。
続いて、工程１１０で、堆積とエッチングを含む第一工程を実行して、第一バッファ層上にシールド構造を形成する。第一工程は、第一バッファ層上に金属層を堆積し、その後、金属層をパターン化して、シールド構造を形成する工程を含む。工程１１２で、第二バッファ層をシールド構造上に形成する。工程１１４で、堆積とエッチングを含む第二工程を実行し、トレンチ中のボンディングパッドをパターン化する。工程１１４で、第二工程は、別の金属層を堆積し、金属層をパターン化して、ボンディングパッドを形成する工程を含む。工程１１４で、第二バッファ層は、さらに、ボンディングパッド構造のパターン化工程で、シールド構造を保護する。工程１１６で、パッシベーション層を、第二バッファ層、ボンディングパッドおよびシールド構造上に形成する。工程１１６で、さらに、エッチング工程は、パッシベーション層の一部を除去して、ボンディングパッドと放射感知領域を露出する。
図２は、本発明の各種態様による半導体装置の製造方法２００を示す。方法２００は、金属シールドの形成前に、ボンディングパッドを形成する工程を含む。
工程２０２〜２０８は、図１の工程１０２〜１０８と同じである。方法２００は、工程２０２で、正面と背面を有する装置基板を用意する。工程２０４で、例えば、正面側工程を用いて、センサーを装置基板に形成する。また、工程２０４で、金属層(例えば、MLI中)とパッシベーション層を装置基板上に形成する。工程２０６で、キャリア基板を用意して、装置基板の正面に接合する。工程２０８で、透明の第一バッファ層を装置基板の背面上に形成する。
工程２１０で、第一工程を実行して、ボンディングパッドを背面に形成する。例えば、工程２１０は、金属層を第一バッファ層上に堆積し、金属層をパターン化して、ボンディングパッド構造を形成する工程を含む。工程２１２で、第二バッファ層を、第一バッファ層とボンディングパッド上に形成する。工程２１４で、第二工程を実行して、シールド構造を第二バッファ層上に形成する。工程２１４で、第二金属層を堆積し、パターン化して、シールド構造を形成する。第二バッファ層は、第二金属層をパターン化し、シールド構造を形成する間、ボンディングパッド領域を保護する。工程２１６で、パッシベーション層を、第二バッファ層、ボンディングパッドおよびシールド構造上に形成する。さらに、工程２１６で、エッチング工程を実行して、パッシベーション層の一部(および場合によっては、第二バッファ層の一部)を除去して、ボンディングパッドと放射感知領域を露出する。
方法１００および/または方法２００の前、期間中、あるいは後に、追加工程を実行することができ、他の実施例では上述のある工程を代替または取り消すことができる。以下で描写される半導体装置の各種実施例(図３〜図８)は、図１の方法１００に基づいて製造され、半導体装置の別の実施例(図９〜図１４)は、図２の方法２００に基づいて製造される。
図３〜図８は、図１の方法１００に基づいた裏面照射型(BSI)イメージセンサー装置３００の半導体装置を製造する一実施例の各種段階の断面図である。イメージセンサー装置３００は、イメージセンサー装置３００の背面に入射する放射(例えば、光線)の強度を感知および記録する画素（センサー）を含む。イメージセンサー装置３００は、電荷結合素子（charge-coupled device、CCD)、相補型金属酸化膜半導体（complimentary metal oxide semiconductor、CMOS) イメージセンサー(CIS)、能動ピクセルセンサー(APS)または受動ピクセルセンサーを含む。イメージセンサー装置３００は、さらに、追加回路(図示しない)と入力端/出力端(図示しない)を含み、センサーに隣接して、センサーに動作環境を提供し、センサーと外部の通信をサポートする。図３〜図１４は簡潔化され、よって、本発明の概念がさらに容易に理解でき、また、これらの図は、実寸に基づいて描かれていないことが理解できる。
図３を参照すると、BSIイメージセンサー装置３００は装置基板３１０を含む。装置基板３１０は正面３１２と背面３１４を有する。装置基板３１０は、p型ドーパント、例えばボロンをドープしたシリコン基板(例えば、p型基板)である。あるいはまた、装置基板３１０は別の適切な半導体材料でも良い。例えば、装置基板３１０は、n型ドーパント、例えば、リンまたはヒ素をドープしたシリコン基板(n型基板)でも良い。装置基板３１０は、別の元素半導体、例えば、ゲルマニウムやダイヤモンド、および/または、化合物半導体、および/または合金半導体を含んでも良い。さらに、装置基板３１０はエピタキシャル層(epi layer、図示しない)を含んでも良いし、特性改善のために歪みが加えられても良いし、シリコンオンインシュレータ(SOI,図示しない) 構造を含んでも良い。
装置基板３１０は、ボンディング領域３１６、遮蔽領域３１７および放射感知領域３１８を含む。図３の破線は、領域間のおおよその境界を示す。放射感知領域３１８は、放射感知装置が形成される装置基板３１０の領域である。放射感知領域３１８は、例えば、センサー３２０を含む。センサー３２０は、放射、例えば、入射光(以下では光線、可視光または非可視光と称する)を感知するように動作可能であり、入射光は、装置基板３１０の背面３１４に入射する。本実施例では、センサー３２０はフォトダイオードを含む。別の実施例では、センサー３２０は、pinフォトダイオード、フォトゲート、リセットトランジスタ、ソースフォロアートランジスタ、トランスファートランジスタ等を含んでも良い。さらに、ある実施例は、複数のセンサーを有しても良いし、それぞれのセンサーは、異なる接合深さ、厚さ等を有するように変更されても良い。簡潔にするため、図３では、１つのセンサー３２０だけが示されているが、任意の数のセンサーが装置基板３１０に実装されても良いことが理解できる。１個以上のセンサーが実装される時、放射感知領域は、隣接するセンサー間の電気と光の分離を提供する隔離構造を含む。
遮蔽領域３１７は、BSIイメージセンサー装置３００の一つまたはそれ以上のシールド構造が形成される領域であり、後続の処理工程で形成される。ボンディング領域３１６は、BSIイメージセンサー装置３００の一つまたはそれ以上のボンディングパッドが形成される領域であり、後続の処理工程で形成され、BSIイメージセンサー装置３００と外部装置間の電気的接続が構築される。これらの領域３１６、３１７および３１８は、装置基板３１０の上下に垂直に延伸することが理解できる。
図３を参照すると、層間絶縁膜(ILD)３２２がBSIイメージセンサー装置３００の正面３１２に形成される。ILD３２２は、どのような誘電材料を含んでも良い。例えば、ILD３２２は、酸化ケイ素またはその他の誘電体を含んでも良い。ILD３２２は、例えば、化学気相成長（chemical vapor deposition、CVD)、高密度プラズマCVD（high density plasma chemical vapor deposition、HDPCVD)、プラズマCVD（plasma enhanced chemical vapor deposition、PECVD)、原子層堆積(ALD)、物理気相成長（physical vapor deposition、PVD)、それらの組み合わせまたは別の適切な工程により形成される。
相互接続構造が装置基板３１０の正面に形成される。相互接続構造は、パターン化された誘電体層３３２、３３４および導電層３４２を含み、イメージセンサー装置３００の各種ドープ層、回路および入力端/出力端間の相互接続を提供する。本実施例では、相互接続構造は、層間絶縁膜(ILD)層３３２および配線間絶縁(IMD)層３３４を含む。ILD層３３２とIMD層３３４は、適切な誘電材料を含む。例えば、本実施例では、ILD層３３２とIMD層３３４は低誘電率（low dielectric constant、low-k)材料を含み、この材料の誘電率は熱酸化ケイ素より低く、その他の高い誘電率の誘電材料も使用することができる。誘電材料は、CVD、HDPCVDおよびPECVD、それらの組み合わせまたは別の適切な工程により形成される。
IMD層３３４は、コンタクト(図示しない)、バイアス(図示しない)および金属層部３４２を含む。図を簡潔にするため、一個のIMD層と一個の相互接続金属層部だけが図３で示されているが、任意の数(n-number)のIMD層および相互接続金属層部が実施できるものである。ここで示されるIMD層は単なる説明のものであり、金属層部およびバイアス/コンタクトの実際の配置と構成は設計の必要性によって変更しても良いことが理解できる。
導電層部、例えば、コンタクト、バイアスおよび相互接続構造の金属層部３４２は、導電材料、例えば、アルミニウム、アルミニウム/シリコン/銅合金、チタニウム、窒化チタン、タングステン、ポリシリコン、金属シリサイドまたはそれらの組み合わせを含み、アルミニウム相互接続と称される。アルミニウム相互接続は、CVD、HDPCVD、PECVD、ALD、PVD、それらの組み合わせまたはその他の適切な工程を含む工程により形成される。アルミニウム相互接続を形成する別の製造技術は、垂直接続(例えば、バイアス/コンタクト)および水平接続(例えば、金属層部)のために導電材料をパターン化するためのフォトリソグラフィ工程およびエッチングを含んでも良い。あるいはまた、銅多層相互接続を用いて、金属パターンを形成しても良い。銅相互接続構造は、銅、銅合金、チタニウム、窒化チタン、タンタル、窒化タンタル、タングステン、ポリシリコン、金属シリサイドまたはそれらの組み合わせを含む。銅相互接続は、CVD、スパッタリング、めっきまたはその他の適切な工程を含む技術により形成される。
図３を参照すると、本実施例では、パッシベーション層３５０が相互接続構造上に形成される。相互接続構造が２層以上である場合、パッシベーション層３５０は、最上面の一層上に形成される。パッシベーション層３５０は、どのような誘電材料を含んでも良い。本実施例では、パッシベーション層３５０は、酸化ケイ素または窒化ケイ素を含む。パッシベーション層３５０は、CVD、HDPCVD、PECVD、それらの組み合わせまたはその他の適切な工程により形成される。化学機械研磨(CMP)工程により、パッシベーション層３５０が平坦化されて、円滑な平面を形成する。
図４を参照すると、パッシベーション層３５０を介して、キャリア基板３６０と装置基板３１０が接合され、装置基板３１０の背面３１４の処理が実行される。本実施例のキャリア基板３６０は装置基板３１０と同様に、シリコン材料を含む。あるいはまた、キャリア基板３６０はガラス基板または別の適切な材料を含んでも良い。キャリア基板３６０は、分子力、従来技術である直接接合（direct bonding）または光学的な熱融着（optical fusion bonding）、あるいは従来の別の接合技術、例えば、金属拡散または陽極接合により、装置基板３１０に接合される。
図４を参照すると、パッシベーション層３５０は、装置基板３１０とキャリア基板３６０間に電気的遮蔽を提供する。キャリア基板３６０は、装置基板３１０の正面３１２上に形成される各種層、例えば、センサー３２０に保護を提供する。キャリア基板３６０は、装置基板３１０の背面３１４を処理する場合の機械的強度と支持も提供する。
接合後、装置基板３１０とキャリア基板３６０に、接合強度を増加するため、任意でアニールを実行することができる。薄化工程を実行して、背面３１４から、装置基板３１０を薄化しても良い。薄化工程は、機械的研削工程および化学的薄化工程を含んでも良い。機械的研削工程で、まず、相当量の基板材料が装置基板３１０から除去される。その後、化学的薄化工程は、装置基板３１０の背面３１４に化学エッチングを適用し、装置基板３１０を厚さ３６２になるまで薄化する。装置基板３１０の厚さ３６２は約１μｍ〜約６μｍである。本実施例では、厚さ３６２は約２μｍであるが、別の適切な厚さが用いられても良い。本発明で開示される特定の厚さは単なる説明に過ぎず、応用のタイプとイメージセンサー装置３００の設計要求に基づいて、その他の厚さを実施することができることが理解できる。反射防止膜(ARC)層３６３が装置基板３１０の背面３１４上に形成される。
図５を参照すると、バッファ層３６４が装置基板３１０の背面３１４上に形成される。ある実施例では、バッファ層３６４は透明である。バッファ層３６４はどのような誘電材料を含んでも良い。本実施例では、バッファ層３６４は、適切な工程、例えば、CVDにより形成される。バッファ層３６４は適切な厚さを有する。
図５を参照すると、続いて、シールド構造３７６を形成する。シールド構造３７６は、金属材料、例えば、アルミニウム、銅、アルミニウム-銅、チタニウム、タンタル、窒化チタン、窒化タンタル、タングステンまたはそれらの合金を含み、既知の適切な技術、例えば、PVD、CVD、それらの組み合わせまたは別の適切な技術により形成される。従来の技術により、シールド構造３７６の材料をパターン化し、図示されるような幅と配置を提供する。シールド構造３７６の厚さは、約５００オングストローム〜約１００００オングストロームであるが、別の実施例では、異なる厚さを使用しても良い。
図６を参照すると、フォトリソグラフィ工程とエッチング工程が、ボンディング領域３１６で実行されて、一部の装置基板３１０、ARC層３６３およびバッファ層３６４が除去される。フォトリソグラフィ工程は、フォトレジスト層をARC層３６３上に形成し、各種マスキング、露光、ベーキングおよび洗い流し工程を実行して、パターン化されたフォトレジストマスク(図示しない)を形成する工程を含む。別のエッチング工程で、パターン化されたフォトレジストマスクは、その下のARC層および装置基板３１０の部分を保護し、ARC層と装置基板３１０から材料を除去する。材料の除去後、フォトレジストマスクが剥がされることが理解できる。エッチング工程は、従来のエッチング工程、例えば、ドライエッチングまたはウェットエッチング工程を含むことができる。
図６を参照すると、バッファ層３８２が背面３１４上に形成される。この例では、バッファ層３８２がバッファ層３６４上に形成されると共に、遮蔽領域３１７内のシールド構造３７６を被覆する。さらに、この例では、バッファ層３８２は透明である。バッファ層３８２はどのような誘電材料を含んでも良い。バッファ層３８２は、例えば、CVDまたは別の適切な技術により形成される。
図７を参照すると、さらに、フォトリソグラフィおよびエッチング工程が実行されて、ボンディング領域３１６で、幅Aのトレンチ３７０が形成される。トレンチ３７０は、バッファ層３８２、隔離層（ILD層）３２２およびILD層３３２を介して延伸して、金属層部３４２の一部を露出する。トレンチ３７０は、エッチング工程、例えば、従来のドライエッチングまたはウェットエッチング工程により形成される。本実施例では、トレンチ３７０はドライエッチング工程により形成され、幅Aは、約５μｍ〜約１００μｍである。トレンチ３７０の深さは、相互接続構造の金属層部の総数に基づき、よって、単一の金属層部の例よりも、トレンチ３７０の深さを変化させることができることが理解できる。
図８を参照すると、別の金属層が形成され、パターン化されて、ボンディングパッド３７４が形成される。ボンディングパッド３７４ は、約１０００オングストローム〜１２０００オングストローム以上の厚さBを有する。本実施例では、ボンディングパッド３７４の厚さBとシールド構造３７６の厚さは全く異なる。特に、ボンディングパッド３７４の厚さBはシールド構造３７６より大きい。シールド構造３７６と同様に、ボンディングパッド３７４は、金属材料、例えば、アルミニウム、銅、アルミニウム-銅、チタニウム、タンタル、窒化チタン、窒化タンタル、タングステンまたはそれらの合金を含み、従来の適切な技術、例えば、PVDまたは別の適切な技術を用いて形成される。しかし、実施例によっては、ボンディングパッド３７４とシールド構造３７６は二つの異なる工程を使用するので、それらは異なる材料で構成されても良い。
図８に示されるように、ボンディングパッド３７４は、トレンチ３７０内の金属層部３４２と接触する。これにより、イメージセンサー装置３００とイメージセンサー装置３００以外の装置間の電気的接続は、ボンディングパッド３７４により構築される。簡潔にするため、一つの金属層部３４２だけが示されているが、任意の数(n-number)の金属層部が相互接続構造で実装されることが理解できる。ボンディングパッド３７４とトレンチ３７０も、MLI構造の実施例中の最上層の金属層部に延伸することが理解できる。
パッシベーション層３８４がバッファ層３８２上に形成され、ボンディングパッド３７４を被覆する。パッシベーション層３８４はどのような誘電材料を含んでも良い。本実施例では、パッシベーション層３８４は、酸化ケイ素または窒化ケイ素を含む。パッシベーション層３８４は、例えば、CVDまたは別の適切な技術により形成される。その後、ボンディング領域３１６中のパッシベーション層３８４の一部が、ウェットエッチング工程またはドライエッチング工程を含む従来の適切なフォトリソグラフィおよびエッチング工程によりパターン化され、ボンディングパッド３７４の頂部を露出する。
図示されていないが、追加工程を実行して、イメージセンサー装置３００の製造を完成する。例えば、カラーフィルター(図示しない)が放射感知領域３１８内に形成される。カラーフィルターは、光線が直接その上を通過するように設置される。カラーフィルターは、色のスペクトル(赤色、緑色および青色)に対応する光線の特定波長域をフィルタリングするための染料系(または顔料系)のポリマーまたは樹脂を含む。その後、マイクロレンズ(図示しない)がカラーフィルター上に形成されて、装置基板３１０中の特定の放射感知領域、例えば、センサー３２０に導くように集光する。マイクロレンズは、マイクロレンズに用いられる材料の屈折率およびセンサー表面からの距離に基づいて、様々な配置で設置され、各種形状を有する。カラーフィルターまたはマイクロレンズの形成前、装置基板３１０は、任意のレーザーアニール（laser annealing）工程を受けても良いことが理解できる。
上述のように、別の実施例は、最初に、ボンディングパッドを形成した後、シールド構造を形成している。図９〜図１４はそのような実施例を示す図で、イメージセンサー装置９００はイメージセンサー装置３００と同様(図２-図８)である。以下の実施例では、同様の材料が用いられ、同様の工程が用いられて、このような材料をパターン化することが理解できる。よって、完全な工程は以下の例では重複して説明しない。
図９において、トレンチ９７０が、図７と同様の工程を用いて形成される。さらに、幅A’は、図７の幅Aと同じかまたは類似している。
図１０において、金属層が堆積され、パターン化されてボンディングパッド３７４が形成され、ボンディングパッド３７４の厚さは図８のボンディングパッド３７４の厚さと一致する。
図１１において、酸化物が再堆積されて、バッファ層３６４を厚くする。図１１において、バッファ層３６４はボンディングパッド３７４を被覆する。
図１２において、金属層９９５がバッファ層３６４上に形成される。金属層９９５の材料は、上述のシールド構造３７６と同じか類似する。図１３において、金属層９９５がパターン化され、シールド構造３７６が形成される。シールド構造３７６の厚さは、図５のシールド構造３７６の厚さと一致する。
図１４において、パッシベーション層３８４が、シールド構造３７６とバッファ層３６４上に堆積される。その後、バッファ層３６４とパッシベーション層３８４がパターン化され、ボンディングパッド３７４の頂部を露出させる。工程は、さらに、カラーフィルター処理、マイクロレンズの適用、ダイシング等の工程を含む処理工程を含む。
従来技術と比較すると、上記の実施例は一つまたはそれ以上の長所を含む。例えば、本発明のある実施例は、別々の工程で、シールド構造とボンディングパッドを製造するので、ボンディングパッドおよびシールド構造は、それぞれ、異なる厚さおよび/または材料を用いることができる。例えば、ある実施例は、相対的に薄いシールド構造を製造して、ストライプ欠陥を減少または消去し、同時に、相対的に厚いボンディングパッドを製造して、剥離を減少または消去する。
以上で、多数の異なる実施例を提供し、本発明の異なる特徴を実施した。上述の素子と配置の特定の例は、本開示を簡潔にしている。これらは、単なる例に過ぎず、本発明を限定するものではない。よって、本発明の領域を脱しない範囲内で、ここで開示される素子が配置、組み合わされ、または、実施例と異なる方式で設置することができる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変更や置換を加えることができ、従って本発明の保護範囲は、特許請求の範囲で規定した内容を基準とする。
１００、２００ 方法
３００、９００ 裏面照射型(BSI)イメージセンサー装置
３１０ 装置基板
３１２ 装置基板の正面
３１４ 装置基板の背面
３１６ ボンディング領域
３１７ 遮蔽領域
３１８ 放射感知領域
３２０ センサー
３２２、３３２ 層間絶縁膜(ILD)
３３４ 配線間絶縁(IMD)層
３４２ 金属層部
３５０、３８４ パッシベーション層
３６０ キャリア基板
３６２ 薄化後の装置基板の厚さ
３６３ 反射防止膜(ARC)層
３６４、３８２ バッファ層
３７０、９７０ トレンチ
３７４ ボンディングパッド
３７６ シールド構造
９９５ 金属層

Claims (7)

  1. 半導体装置の製造方法であって、
    半導体装置の正面と背面に対応する正面と背面を有する装置基板を用意する工程と、
    前記装置基板の正面に金属層部を形成する工程と、
    前記半導体装置の背面に、前記金属層部を露出するトレンチを形成する工程と、
    前記トレンチ中に、前記金属層部と電気的に接続するボンディングパッドを形成する工程と、
    前記装置基板の背面に金属シールドを形成する工程と、を含み、前記金属シールドの厚さは前記ボンディングパッドの金属層の厚さより小さいことを特徴とする半導体装置の製造方法。
  2. 前記金属シールドの形成前、前記ボンディングパッドが形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属シールドの形成後、前記ボンディングパッドが形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. さらに、
    前記装置基板の正面に第一パッシベーション層を形成する工程と、
    前記装置基板の背面に、第一バッファ層を形成し、前記金属シールドを前記第一バッファ層上に形成する工程と、
    前記第一バッファ層の形成前に、キャリア基板を前記装置基板の正面に接合する工程と、
    前記装置基板の背面に第二パッシベーション層を形成し、前記第二パッシベーション層が前記ボンディングパッドおよび前記金属シールドを被覆する工程と、
    前記第二パッシベーション層をエッチングして、前記ボンディングパッドを露出する工程と、
    を含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. さらに、前記装置基板の背面に第二バッファ層を形成し、前記第二バッファ層が前記第一バッファ層を被覆する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. さらに、
    前記装置基板の正面に、前記半導体装置の背面に入射する放射を感知するセンサーを形成する工程と、
    カラーフィルターを前記センサー上に形成する工程、および、
    前記カラーフィルターおよびセンサー上にマイクロレンズを形成する工程と、
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. さらに、前記センサーの上方にある、前記第二バッファ層の一部及び前記第二パッシベーション層の一部をエッチングする工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2014258791A 2011-05-20 2014-12-22 半導体装置の製造方法 Active JP6019099B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/112,828 US8710612B2 (en) 2011-05-20 2011-05-20 Semiconductor device having a bonding pad and shield structure of different thickness
US13/112,828 2011-05-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012112455A Division JP5675695B2 (ja) 2011-05-20 2012-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2015065477A true JP2015065477A (ja) 2015-04-09
JP6019099B2 JP6019099B2 (ja) 2016-11-02

Family

ID=47087871

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012112455A Active JP5675695B2 (ja) 2011-05-20 2012-05-16 半導体装置
JP2014258791A Active JP6019099B2 (ja) 2011-05-20 2014-12-22 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012112455A Active JP5675695B2 (ja) 2011-05-20 2012-05-16 半導体装置

Country Status (6)

Country Link
US (2) US8710612B2 (ja)
JP (2) JP5675695B2 (ja)
KR (1) KR101431309B1 (ja)
CN (1) CN102790059B (ja)
DE (1) DE102011055736B4 (ja)
TW (1) TWI452683B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710612B2 (en) 2011-05-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a bonding pad and shield structure of different thickness
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US9281338B2 (en) 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
CN104362162A (zh) * 2014-09-30 2015-02-18 武汉新芯集成电路制造有限公司 具有填埋式彩色滤光片的图像传感器及其制备方法
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
US9818776B2 (en) 2015-04-08 2017-11-14 Semiconductor Components Industries, Llc Integrating bond pad structures with light shielding structures on an image sensor
US10217783B2 (en) 2015-04-08 2019-02-26 Semiconductor Components Industries, Llc Methods for forming image sensors with integrated bond pad structures
CN105304662A (zh) * 2015-10-14 2016-02-03 豪威科技(上海)有限公司 一种背照式图像传感器晶圆、芯片及其制造方法
US9847359B2 (en) 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
JP2018006443A (ja) 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10475835B2 (en) * 2016-09-05 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and manufacturing process thereof
US10134790B1 (en) * 2017-05-17 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and fabrication method therefor
CN110928079B (zh) * 2019-12-18 2022-10-11 京东方科技集团股份有限公司 显示面板的制备方法、显示面板及显示装置
CN114762100A (zh) * 2019-12-23 2022-07-15 ams有限公司 具有接合焊盘和夹层钝化层的半导体设备及其制造方法
KR20210153394A (ko) 2020-06-10 2021-12-17 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277409A (ja) * 2004-03-22 2005-10-06 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
JP2005353955A (ja) * 2004-06-14 2005-12-22 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2010212735A (ja) * 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2010212471A (ja) * 2009-03-11 2010-09-24 Sony Corp 固体撮像装置およびその製造方法
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
JP2010278272A (ja) * 2009-05-29 2010-12-09 Panasonic Corp 固体撮像素子および固体撮像素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745806A (ja) * 1993-08-03 1995-02-14 Matsushita Electron Corp 固体撮像装置およびその製造方法
US7507598B2 (en) * 2003-06-06 2009-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor fabrication method and structure
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US7510899B2 (en) * 2007-08-10 2009-03-31 United Microelectronics Corp. Methods for fabricating a CMOS image sensor
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8710612B2 (en) 2011-05-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a bonding pad and shield structure of different thickness

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277409A (ja) * 2004-03-22 2005-10-06 Magnachip Semiconductor Ltd イメージセンサ及びその製造方法
JP2005353955A (ja) * 2004-06-14 2005-12-22 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2010212471A (ja) * 2009-03-11 2010-09-24 Sony Corp 固体撮像装置およびその製造方法
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
JP2010278272A (ja) * 2009-05-29 2010-12-09 Panasonic Corp 固体撮像素子および固体撮像素子の製造方法
JP2010212735A (ja) * 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ

Also Published As

Publication number Publication date
JP5675695B2 (ja) 2015-02-25
TW201248840A (en) 2012-12-01
JP2012244174A (ja) 2012-12-10
CN102790059A (zh) 2012-11-21
KR20120130308A (ko) 2012-11-30
TWI452683B (zh) 2014-09-11
DE102011055736B4 (de) 2015-11-12
JP6019099B2 (ja) 2016-11-02
US20140199804A1 (en) 2014-07-17
KR101431309B1 (ko) 2014-08-20
CN102790059B (zh) 2016-05-25
US9142690B2 (en) 2015-09-22
DE102011055736A1 (de) 2012-11-22
US20120292728A1 (en) 2012-11-22
US8710612B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP6019099B2 (ja) 半導体装置の製造方法
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
KR101702719B1 (ko) 내장형 컬러 필터들을 가진 후면 조사식 이미지 센서들을 형성하는 방법 및 장치
JP5676528B2 (ja) ボンディングパッド構造を有する裏面照射型センサーとその製造方法
US8674467B2 (en) Image sensor and method of fabricating same
TWI612648B (zh) 正面受光型影像感測器
TW201322434A (zh) 裝置及半導體影像感測元件與其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6019099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250