JP2015053399A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2015053399A
JP2015053399A JP2013185602A JP2013185602A JP2015053399A JP 2015053399 A JP2015053399 A JP 2015053399A JP 2013185602 A JP2013185602 A JP 2013185602A JP 2013185602 A JP2013185602 A JP 2013185602A JP 2015053399 A JP2015053399 A JP 2015053399A
Authority
JP
Japan
Prior art keywords
transistor
transistor pair
type
transistors
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2013185602A
Other languages
English (en)
Inventor
子 丁 士 金
Choji Kaneko
子 丁 士 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013185602A priority Critical patent/JP2015053399A/ja
Priority to US14/194,633 priority patent/US20150069470A1/en
Publication of JP2015053399A publication Critical patent/JP2015053399A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11811—Basic cell P to N transistor count
    • H01L2027/11816—6-T CMOS basic cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】本実施形態は、回路素子として使用されないトランジスタを減らしつつ、高速動作特性及び低消費電力特性が両立した集積回路を製造することができる集積回路装置を提供する。【解決手段】本実施形態は、集積回路装置は複数の基本セルを有する。各基本セルは、２つのｐ形高速トランジスタからなる第１のトランジスタ対と、ｐ形高速トランジスタに比べて、消費電力が低く、且つ、動作が遅い特性を持つ２つのｐ形低電力トランジスタからなる第２のトランジスタ対と、第１のトランジスタ対と第２のトランジスタ対との間に挟まれるように配置された、２つのｎ形トランジスタからなる第３のトランジスタ対と、トランジスタ毎に設けられた複数のゲート電極と、を有する。【選択図】図１

Description

本実施形態は、集積回路装置に関する。
特定用途向け集積回路（ＡＳＩＣ）の製造方式の１つとして、ゲートアレイ方式がある。ゲートアレイ方式は、トランジスタ形成工程までを共通とするマスタースライスをあらかじめ形成しておき、ユーザーの求める集積回路に応じて、その上に配線層を形成する方式である。
ゲートアレイ方式において、集積回路の高速動作特性及び低消費電力特性を両立させるために、高速動作トランジスタからなる基本セルを縦に並べて構成したカラムと、低消費電力トランジスタからなる基本セルを縦に並べて構成したカラムとを交互に配置したマスタースライスを用いることが考えられる。２種類のトランジスタを使用することができるため、高速動作特性及び低消費電力特性の両立を図ることができる。しかしながら、集積回路において２種類のトランジスタをほぼ同じ数だけ使用することは稀であるため、マスタースライス上に集積回路の回路素子として使用されないトランジスタが多く残存してしまう。このような不使用トランジスタは、集積回路の面積を増大させ、製造コストを上昇させる原因となる。
特開２００２−１２４６５１号公報 特開平５−４８０５２号公報 特開平６−８５２１５号公報
回路素子として使用されないトランジスタを減らしつつ、高速動作特性及び低消費電力特性が両立した集積回路を製造することができる集積回路装置を提供する。
本実施形態においては、集積回路装置は、複数の基本セルを有する。各基本セルは、２つのｐ形高速トランジスタからなる第１のトランジスタ対と、前記ｐ形高速トランジスタに比べて、消費電力が低く、且つ、動作が遅い特性を持つ２つのｐ形低電力トランジスタからなる第２のトランジスタ対と、前記第１のトランジスタ対と前記第２のトランジスタ対との間に挟まれるように配置された、２つのｎ形トランジスタからなる第３のトランジスタ対と、トランジスタ毎に設けられた複数のゲート電極と、を有する。
第１の実施形態の基本セルの平面図である。 第１の実施形態のマスタースライスの表面の一部の図である。 第１の実施形態の基本セルを用いた集積回路の例（その１）である。 第１の実施形態の基本セルを用いた集積回路の例（その２）である。 第１の実施形態の基本セルを用いた集積回路の例（その３）である。 第１の実施形態の基本セルを用いた集積回路の例（その４）である。 第２の実施形態の基本セルの平面図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されない。なお、全図面にわたり共通する部分には、共通する符号を付し、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（第１の実施形態）
(基本セル)
図１は、第１の実施形態の基本セル１０を示す。
基本セル１０は、２つのｐチャンネル高速動作トランジスタ（以下、ｐ形高速トランジスタ：ＨＳ）からなるｐ形高速トランジスタ対３１と、２つのｐチャンネル低消費電力トランジスタ（以下、ｐ形低電力トランジスタ：ＬＰ）からなるｐ形低電力トランジスタ対３２と、２つのｎチャンネルトランジスタ（以下、ｎ形トランジスタ）からなるｎ形トランジスタ対４０とを備える。基本セル１０は、図の上から下へ３行で構成される。１行目（図１の一番上）には、ｐ形高速トランジスタ対３１が配置され、３行目（図１の一番下）には、ｐ形低電力トランジスタ対３２が配置されている。さらに、ｐ形高速トランジスタ対３１とｐ形低電力トランジスタ対３２との間に挟まれる２行目（図１の中央）には、ｎ形トランジスタ対４０が配置されている。
各トランジスタに対応するように複数のゲート電極５０が設けられている。複数のゲート電極５０は、互いに電気的に接続されておらず、トランジスタ毎に独立している。
ｎ形トランジスタ対４０上に図のＸ方向に伸びる電源配線用電極５１が設けられている。なお、図１では、電源配線用電極５１は、ｎ形トランジスタ対４０上のゲート電極５０と交差しているように見えるが、電源配線用電極５１とゲート電極５０とは、互いに電気的に分離されている。また、３つのトランジスタ対３１、３２、４０を挟むように、Ｘ方向に伸びる２つのＧＮＤ配線用電極５２が設けられている。
ｎ形トランジスタ対４０は、ｐ形高速トランジスタ及びｐ形低電力トランジスタの両方と組み合わせて集積回路を構成できるようなｎ形トランジスタ対である。例えば、ｎ形トランジスタ対４０は、ｎ形高速トランジスタ対又はｎ形低電力トランジスタ対であることができる。もしくは、ｎ形トランジスタ対４０は、高速トランジスタと低電力トランジスタとの中間の特性を有する２つのｎ形中間レベルトランジスタを備えてもよい。
（マスタースライス）
図２は、第１の実施形態のマスタースライス（マスタースライス方式の集積回路装置）１の表面の一部を示す。
マスタースライス１の表面には、複数の基本セル１０がＸ方向及びＹ方向に沿って行列状に配置されている。詳細には、複数の基本セル１０の一部は、上下が反転して配置されている（図２の上から２つ目の行）。このように基本セル１０を配置することにより、隣り合う基本セル１０の間において、ｐ形高速トランジスタ対３１同士及びｐ形低電力トランジスタ対３２同士が隣り合うようにすることができる。そして、同じ種類のトランジスタ対３１、３２が隣り合っていることから、同じ種類のｐ形トランジスタの活性領域を均一に形成することが容易となる。従って、各ｐ形トランジスタをより精度良く形成することができる。
（トランジスタの形成方法）
以下に、基本セル１０に含まれるトランジスタの形成方法について説明する。ｐ形低電力トランジスタは、ｐ形高速トランジスタに比べて、消費電力が低く、且つ、動作が遅い特性を持つ。そして、２種類のｐ形トランジスタ（ｐ形高速トランジスタ及びｐ形低電力トランジスタ）は、トランジスタのチャネル領域に注入される不純物濃度を調整することにより、作り分けられることができる。例えば、チャネル領域に相対的に高いｐ形不純物濃度を持つトランジスタは、Ｖｔｈ（しきい値）が高くなり、低電力トランジスタとなる。一方、チャネル領域に相対的に低いｐ形不純物濃度を持つトランジスタは、Ｖｔｈが低くなり、高速トランジスタとなる。
ｎ形トランジスタについても、同様に形成することができる。例えば、ｎ形低電力トランジスタを形成するためには、チャネル領域のｎ形不純物濃度を相対的に高くして、トランジスタのＶｔｈをｐ形低電力トランジスタのＶｔｈに近づける、もしくは、等しくすれば良い。従って、ｎ形低電力トランジスタのＶｔｈは、ｐ形高速トランジスタのＶｔｈと比べて、ｐ形低電力トランジスタのＶｔｈに近い。一方、ｎ形高速トランジスタを形成するためには、チャネル領域のｎ形不純物濃度を相対的に低くして、トランジスタのＶｔｈをｐ形高速トランジスタのＶｔｈに近づける、もしくは、等しくすれば良い。従って、ｎ形高速トランジスタのＶｔｈは、ｐ形低電力トランジスタのＶｔｈと比べて、ｐ形高速トランジスタのＶｔｈに近くなる。また、ｎ形中間レベルトランジスタを形成しようとする場合には、ｐ形低電力トランジスタとｐ形高速トランジスタとの中間のＶｔｈを持つように不純物濃度を調整する。なお、ｎ形トランジスタ及びｐ形トランジスタのチャネル領域の不純物濃度を同じにした場合には、ｎ形トランジスタは、ｐ形トランジスタに比べてＶｔｈが低くなり、動作速度が速くなる。
（集積回路）
図３から図６は、マスタースライス１を用いて構成された集積回路の例を示す。
図３（ａ）及び図３（ｂ）の集積回路は、マスタースライス１の１つの基本セル１０上に、配線６０を形成することにより構成される。具体的には、図３（ａ）は、ｐ形電力トランジスタ対３２及びｎ形トランジスタ対４０を用いたインバータ（ＩＮＶ）回路を示し、図３（ｂ）は、ｐ形高速トランジスタ対３１及びｎ形トランジスタ対４０を用いたＩＮＶ回路を示す。これらの例においては、ｐ形低電力トランジスタ対３２又はｐ形高速トランジスタ対３１とｎ形トランジスタ対４０との各ゲート電極５０は、配線６０を介して、互いに電気的に接続されている。ｐ形低電力トランジスタ対３２、ｐ形高速トランジスタ対３１及びｎ形トランジスタ対４０の各ドレインは、配線６０を介して接続されている。さらに、各トランジスタ対３１、３２、４０のソースは、配線６０を介して電源配線用電極５１又はＧＮＤ配線用電極５２と接続されている。
図３（ａ）及び図３（ｂ）のＩＮＶ回路においては、回路素子として使用されない不使用のトランジスタ対は、図３（ａ）のｐ形高速トランジスタ対３１、及び、図３（ｂ）のｐ形低電力トランジスタ対３２である。すなわち、これらのＩＮＶ回路において回路素子として使用されない不使用トランジスタ対の数は、２つの基本セル１０のそれぞれにおいて１つずつとなっている。なお、不使用トランジスタは、電源の安定を確保するためのデカップリングキャパシタとして用いても良い。
図４（ａ）及び図４（ｂ）の集積回路も、１つの基本セル１０上に、配線６０を形成することにより構成される。具体的には、図４（ａ）は、ｐ形低電力トランジスタ対３２及びｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とを用いたＮＡＮＤ回路を示し、図４（ｂ）は、ｐ形高速トランジスタ対３１及びｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とを用いたＮＯＲ回路を示す。これらの集積回路において回路素子として使用されない不使用トランジスタ対は、図４（ａ）のｐ形高速トランジスタ対３１、及び、図４（ｂ）のｐ形低電力トランジスタ対３２である。すなわち、これらの集積回路において不使用トランジスタ対の数は、２つの基本セル１０のそれぞれにおいて１つずつとなっている。
図５（ａ）及び図５（ｂ）の集積回路も、１つの基本セル１０上に、配線６０を形成することにより構成される。具体的には、図５（ａ）は、ｐ形高速トランジスタ対３１、ｐ形低電力トランジスタ対３２及びｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とを用いたＩＮＶ回路を示し、図５（ｂ）は、ｐ形高速トランジスタ対３１、ｐ形低電力トランジスタ対３２及びｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とを用いたＮＯＲ回路を示す。図５（ａ）及び図５（ｂ）に示されるように、２種類のｐ形トランジスタ対３１、３２の両方を用いて構成される集積回路であっても、１つの基本セル１０が２種類のｐ形トランジスタ対３１、３２を有するため、配線６０を長く引き回すことなく構成することができる。
図６は、ｐ形高速トランジスタ対３１とｐ形低電力トランジスタ対３２とを結ぶ線に対して垂直である方向において隣り合う２つの基本セル１０上に、配線６０を形成することにより構成された集積回路であり、２つのＩＮＶ回路ブロック８１、８２を有する。一方のＩＮＶ回路ブロック（図６の上段）８１は、２つのｐ形高速トランジスタ対３１及び１つのｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とから構成されている。ＩＮＶ回路ブロック８１は、ｐ形トランジスタ対３１とｎ形トランジスタ対４０との数を異なるものとすることにより、故意にアンバランスに構成されている。他方のＩＮＶ回路ブロック（図６の下段）８２は、１つのｐ形低電力トランジスタ対３１及び１つのｎ形トランジスタ対４０と、それらを電気的に接続する配線６０とから構成されている。このように、異なる種類のｐ形トランジスタ対３１、３２をそれぞれ用いた２つの回路ブロック８１、８２であっても、互いに隣接した位置に配置することができるため、配線を長く引き伸ばすことなく、互いを接続することができる。なお、不使用トランジスタ（図６においては、ｐ形低電力トランジスタ対３２）は、電源の安定を確保するためのデカップリングキャパシタとして用いることができる。
第１の実施形態によれば、基本セル１０は、２種類のｐ形トランジスタ対３１、３２と、１つのｎ形トランジスタ対４０とを備える。２種類のｐ形トランジスタ対３１、３２は、１つのｎ形トランジスタ対４０を共有する。
ここで、比較例として、マスタースライスが、１つのｐ形高速トランジスタ対、及び、１つのｎ形高速トランジスタ対を備えた基本セルと、１つのｐ形低電力トランジスタ対、及び、１つのｎ形低電力トランジスタ対を備えた基本セルとを同数備えると仮定する。この場合、例えば、高速トランジスタのみを使用した集積回路を形成すると、低電力トランジスタ対を備えた基本セルが、回路素子として使用されない。即ち、２つの基本セルのうち１つの基本セル（マスタースライスの２分の１）が不使用となる。
それに対して、第１の実施形態によれば、高速トランジスタのみを使用した集積回路を形成しても、１つの基本セル１０のうち１つのｐ形低電力トランジスタ対３２のみが、回路素子として使用されないだけである。即ち、マスタースライス１の３分の１が不使用となるだけである。なお、低電力トランジスタのみを使用した集積回路においても上記と同様のことが言える。
このように、第１の実施形態によれば、１つのｎ形トランジスタ対４０をｐ形高速トランジスタ対３１及びｐ形低速トランジスタ対３２に共有させることにより、基本セル１０に含まれるｎ形トランジスタ対の数を減らしている。これにより、回路素子として使用されない不使用トランジスタ対の数を減らすことができる。従って、集積回路を構成するための半導体チップの面積を小さくし、集積回路の製造コストを抑えることができる。
そして、第１の実施形態によれば、２種類のｐ形トランジスタ対３１、３２の両方を用いて構成される集積回路であっても、１つの基本セル１０自体が２種類のｐ形トランジスタ対３１、３２を有するため、配線６０を長く引き回すことなく構成することができる。従って、配線６０の抵抗成分を少なくすることができ、集積回路の特性を向上させることができる。
また、上記比較例の基本セルにおいては、ｐ形トランジスタ対及びｎ形トランジスタ対を串刺しするように、２つのトランジスタ対に共通の共通ゲート電極があらかじめ形成されている。従って、集積回路において、ｐ形トランジスタ対及びｎ形トランジスタ対は、必ず組み合わせて使用しなくてはならない。それに対して、第１の実施形態においては、ゲート電極５０はトランジスタ毎に独立しているため、配線６０を介して、自由にトランジスタを組み合わせて集積回路を構成することができる。
（第２の実施形態）
第２の実施形態は、基本セル２０が２種類のｎ形トランジスタ対４１、４２を有する点で、第１の実施形態と異なる。
（基本セル）
図７は、第２の実施形態の基本セル２０を示す。基本セル２０は、２つのｐ形高速トランジスタ対３１と、２つのｐ形低電力トランジスタ対３２と、１つのｎ形高速トランジスタ対４１と、１つのｎ形低電力トランジスタ４２とを備える。基本セル２０は、Ｘ方向に２列、Ｙ方向に３行で構成され、１行目（図７の一番上）には、２つのｐ形高速トランジスタ対３１がＸ方向において隣り合うように配置されている。３行目（図７の一番下）には、２つのｐ形低電力トランジスタ対３２がＸ方向において隣り合うように配置されている。さらに、ｐ形高速トランジスタ対３１とｐ形低電力トランジスタ対３２との間に挟まれる２行目（図７の中央）には、１つのｎ形高速トランジスタ対４１と１つのｎ形低電力トランジスタ対４２とがＸ方向において隣り合うように配置されている。
第２の実施形態によれば、基本セル２０が２種類のｎ形トランジスタ対４１、４２を含んでいることから、集積回路内で使用するｐ形トランジスタ対３１、３２の種類にあわせて、ｎ形トランジスタ対４１、４２のいずれかを選択することができる。そして、ｐ形トランジスタ対と同じ種類のｎ形トランジスタ対とを組み合わせて集積回路を構成することができるため、集積回路のバランスが改善される。
さらに、第２の実施形態によれば、第１の実施形態と同様に、基本セル２０は、２種類のｐ形トランジスタ対３１、３２と、トランジスタ毎に独立したゲート電極５０とを備えるため、第１の実施形態と同様の効果を得ることができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ マスタースライス
１０、２０ 基本セル
３１ ｐ形高速トランジスタ対
３２ ｐ形低電力トランジスタ対
４０ ｎ形トランジスタ対
４１ ｎ形高速トランジスタ対
４２ ｎ形低電力トランジスタ対
５０ ゲート電極
５１ 電源配線用電極
５２ ＧＮＤ配線用電極
６０ 配線
８１、８２ ＩＮＶ回路ブロック

Claims (6)

  1. 複数の基本セルを有する集積回路装置であって、
    前記各基本セルは、
    ２つのｐ形高速トランジスタからなる第１のトランジスタ対と、
    前記ｐ形高速トランジスタに比べて、消費電力が低く、且つ、動作が遅い特性を持つ２つのｐ形低電力トランジスタからなる第２のトランジスタ対と、
    前記第１のトランジスタ対と前記第２のトランジスタ対との間に挟まれるように配置された、２つのｎ形トランジスタからなる第３のトランジスタ対と、
    トランジスタ毎に設けられた複数のゲート電極と、
    を備える集積回路装置。
  2. 前記第３のトランジスタ対は２つのｎ形高速トランジスタからなり、
    前記ｎ形高速トランジスタのしきい値は、前記ｐ形低電力トランジスタのしきい値よりも前記ｐ形高速トランジスタのしきい値に近い、請求項１に記載の集積回路装置。
  3. 前記第３のトランジスタ対は２つのｎ形低電力トランジスタからなり、
    前記ｎ形低電力トランジスタのしきい値は、前記ｐ形高速トランジスタのしきい値よりも前記ｐ形低電力トランジスタのしきい値に近い、請求項１に記載の集積回路装置。
  4. 前記第３のトランジスタ対は、前記ｐ形高速トランジスタと前記ｐ形低電力トランジスタとの間のしきい値を有する２つのｎ形トランジスタからなる、請求項１に記載の集積回路装置。
  5. 前記第１のトランジスタ対と前記第２のトランジスタ対とを結ぶ線に対して垂直である第１の方向において隣り合う２つの前記基本セルと、前記隣り合う２つの基本セル上に形成された複数の配線とを用いて構成された集積回路を備え、
    前記集積回路は、第１の回路ブロックと第２の回路ブロックとからなり、
    前記第１の回路ブロックは、２つの前記第１のトランジスタ対及び１つの前記第３のトランジスタ対と、それらを電気的に接続する前記配線とを有し、
    前記第２の回路ブロックは、１つの前記第２のトランジスタ対及び別の１つの前記第３のトランジスタ対と、それらを電気的に接続する前記配線とを有する、
    請求項１から４のいずれか１つに記載の集積回路装置。
  6. 前記基本セルは、
    前記第１のトランジスタ対と前記第２のトランジスタ対とを結ぶ線に対して垂直の第１の方向において、前記第１のトランジスタ対に隣り合い、且つ、前記第１のトランジスタ対の前記２つのｐ形高速トランジスタと同一の２つのトランジスタからなる第４のトランジスタ対と、
    前記第２のトランジスタ対に前記第１の方向において隣り合い、且つ、前記第２のトランジスタ対の前記２つのｐ形低電力トランジスタと同一の２つのトランジスタからなる第５のトランジスタ対と、
    前記第３のトランジスタ対に前記第１の方向において隣り合い、前記第４のトランジスタ対と前記第５のトランジスタ対との間に配置され、且つ、前記第３のトランジスタ対の前記２つのｎ形トランジスタのしきい値と異なるしきい値を有する２つのｎ形トランジスタからなる第６のトランジスタ対と、
    をさらに備える、
    請求項１に記載の集積回路装置。
JP2013185602A 2013-09-06 2013-09-06 集積回路装置 Abandoned JP2015053399A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013185602A JP2015053399A (ja) 2013-09-06 2013-09-06 集積回路装置
US14/194,633 US20150069470A1 (en) 2013-09-06 2014-02-28 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185602A JP2015053399A (ja) 2013-09-06 2013-09-06 集積回路装置

Publications (1)

Publication Number Publication Date
JP2015053399A true JP2015053399A (ja) 2015-03-19

Family

ID=52624704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185602A Abandoned JP2015053399A (ja) 2013-09-06 2013-09-06 集積回路装置

Country Status (2)

Country Link
US (1) US20150069470A1 (ja)
JP (1) JP2015053399A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055516A (ko) * 2019-11-07 2021-05-17 삼성전자주식회사 하이브리드 스탠다드 셀 및 이를 이용한 집적 회로의 설계 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228583B2 (ja) * 1992-03-31 2001-11-12 株式会社東芝 半導体集積回路装置
WO2000005764A1 (fr) * 1998-07-23 2000-02-03 Seiko Epson Corporation Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant

Also Published As

Publication number Publication date
US20150069470A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US11056477B2 (en) Semiconductor device having a first cell row and a second cell row
TWI656622B (zh) 積體電路佈局結構
JP2008171977A (ja) 半導体集積回路のレイアウト構造
US9929135B2 (en) Apparatuses and methods for semiconductor circuit layout
US9846757B2 (en) Cell grid architecture for FinFET technology
JP2008192841A (ja) 半導体集積回路
JP5686932B1 (ja) 半導体装置
JP5677642B1 (ja) 半導体装置
JP2013089771A (ja) 半導体集積回路装置
US9627496B2 (en) Semiconductor with a two-input NOR circuit
JP2015053399A (ja) 集積回路装置
US20150187935A1 (en) Semiconductor device including pillar transistors
WO2014010088A1 (ja) 半導体集積回路
EP0495990A1 (en) Semiconductor device
US9082508B2 (en) Semiconductor device
JP5715716B2 (ja) 半導体記憶装置
JP2007201258A (ja) 半導体集積回路装置
CN118318295A (en) Semiconductor integrated circuit device with a plurality of semiconductor chips
JP2007214398A (ja) 半導体集積回路
JP2006086444A (ja) ゲートアレイ集積回路およびそのレイアウト方法
JP2005277081A (ja) ゲート回路及びディレイ回路
JPH09246393A (ja) 半導体集積回路のレイアウト方法
JP2011003779A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20151221