JP2015046819A - クロック供給システムおよびクロック供給装置 - Google Patents

クロック供給システムおよびクロック供給装置 Download PDF

Info

Publication number
JP2015046819A
JP2015046819A JP2013177863A JP2013177863A JP2015046819A JP 2015046819 A JP2015046819 A JP 2015046819A JP 2013177863 A JP2013177863 A JP 2013177863A JP 2013177863 A JP2013177863 A JP 2013177863A JP 2015046819 A JP2015046819 A JP 2015046819A
Authority
JP
Japan
Prior art keywords
clock
unit
connection order
clock supply
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013177863A
Other languages
English (en)
Inventor
健太朗 橋本
Kentaro Hashimoto
健太朗 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2013177863A priority Critical patent/JP2015046819A/ja
Publication of JP2015046819A publication Critical patent/JP2015046819A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】
従来、階層的に接続される装置に上位装置からクロックを順番に供給する場合に、初段の装置に入力されるクロックの位相が変動した場合、後段の装置から出力されるクロックの位相が安定するまでに時間が掛かるという問題があった。
【解決手段】
本発明では、階層的に接続される複数の装置の上位側の装置から下位側の装置にクロックを供給するクロック供給システムにおいて、装置は、上位側の装置からクロックを受信する受信部と、受信部が受信したクロックに同期するクロックを生成する同期部と、同期部の特性を制御する制御部と、同期部により生成されたクロックを下位側の装置に送信する送信部とを有し、複数の装置の同期部の特性は、接続される階層に応じて互いに異なることを特徴とする。
【選択図】図2

Description

本発明は、クロック供給システムおよびクロック供給装置に関する。
一般に、デジタル伝送を行う通信装置は、他の通信装置と動作のタイミングを合わせるために、クロック同期網に接続されている。クロック同期網は、マスタークロックの発生源を有する主局の通信装置から階層的に接続される従属局の通信装置にクロックを供給するためのネットワークである。クロック同期網において、クロックは、従属同期方式により、上位側の装置から下位側の装置に順番に各装置で同期を図りながら伝送される(例えば、非特許文献1参照)。
http://www.ntt.co.jp/journal/0903/files/jn20090342.pdf、NTT技術ジャーナル2009.3,p.42−45
クロック同期網は、PLL(Phase Locked Loop)回路を多段接続したネットワークであり、PLL回路に入力されるクロックの位相変動に対する出力クロックの追従特性が重要である。そして、PLL回路を多段接続した場合、初段のPLL回路の入力の状態が変化した時の最終段のPLL回路の出力クロックの位相の追従特性は、各PLL回路のカットオフ周波数に依存する。ところが、各PLL回路のカットオフ周波数が同じである場合、各PLL回路の伝達特性におけるピークジッタの位置も同じとなり、ピークジッタが接続されるPLL回路の段数分だけ累積される。ピークジッタが累積されて大きくなると、入力されるクロックのジッタ/ワンダの増幅や内部発振器の位相雑音の増幅などが生じて、PLL回路から出力されるクロックのジッタ/ワンダが増大する。これにより、初段のPLL回路に入力されるクロックの位相が変動した場合、後段のPLL回路から出力されるクロックの位相が安定するまで時間が掛かり、PLL回路の引き込み時間が長くなるという問題が生じる。
このように、階層的に接続される装置に上位側の装置からクロックを順番に供給するシステムにおいて、クロック同期の性能を向上する技術が求められている。
本件開示のクロック供給システムおよびクロック供給装置は、階層的に接続される装置に上位装置からクロックを順番に供給する場合に、クロック同期の性能を向上する技術を提供することを目的とする。
一つの観点によれば、クロック供給システムは、階層的に接続される複数の装置の上位側の装置から下位側の装置にクロックを供給するクロック供給システムにおいて、装置は、上位側の装置からクロックを受信する受信部と、受信部が受信したクロックに同期するクロックを生成する同期部と、同期部の特性を制御する制御部と、同期部により生成されたクロックを下位側の装置に送信する送信部とを有し、複数の装置の同期部の特性は、接続される階層に応じて互いに異なることを特徴とする。
一つの観点によれば、クロック供給装置は、階層的に接続される複数の装置の上位側の装置からクロックを受信する受信部と、受信部が受信したクロックに同期するクロックを生成する同期部と、同期部の特性を制御する制御部と、同期部により生成されたクロックを下位側の装置に送信する送信部とを有し、複数の装置の同期部の特性は、接続される階層に応じて互いに異なることを特徴とする。
本件開示のクロック供給システムおよびクロック供給装置は、上位装置から階層的に接続される装置にクロックを順番に供給する場合に、クロック同期の性能を向上することができる。
クロック供給システムの一例を示す図である。 クロック供給装置の一例を示す図である。 クロック供給装置の制御部および同期部の一例を示す図である。 PLL回路を多段接続した場合のジッタ伝達特性の一例を示す図である。 クロック供給装置の接続順位の一例を示す図である。 予備系を有するクロック供給システムの一例を示す図である。 予備系を有するクロック供給装置の一例を示す図である。 予備系を有するクロック供給装置の制御部および同期部の一例を示す図である。 予備系を有するクロック供給装置の接続順位の一例を示す図である。 現用系に障害が発生した場合の接続順位の一例を示す図である。 現用系と予備系の両方に障害が発生した場合の接続順位の一例を示す図である。 障害が復旧した場合の接続順位の一例を示す図である。
以下、図面を用いて実施形態を説明する。
図1は、クロック供給システム100の一例を示す。図1において、クロック供給システム100は、マスタークロック発生装置101と、クロック供給装置102(a)と、クロック供給装置102(b)と、クロック供給装置102(c)とを有し、クロックの供給経路が一系統の基本システムである。ここで、複数のクロック供給装置102(a)、102(b)および102(c)のうち特定の装置を指す場合は、符号に(アルファベット)を付加して、例えばクロック供給装置102(a)のように表記する。また、複数のクロック供給装置102(a)、102(b)および102(c)に共通する内容を説明する場合は、(アルファベット)を省略してクロック供給装置102と表記する。
図1において、クロック供給装置102(a)は、例えばビルA内に配置された通信装置103(A1)、103(A2)および103(A3)に、マスタークロック発生装置101が出力するマスタークロックに同期したクロックをそれぞれ供給する。同様に、クロック供給装置102(b)は、例えばビルB内に配置された通信装置103(B1)、103(B2)および103(B3)に、マスタークロックに同期したクロックをそれぞれ供給する。また、クロック供給装置102(c)は、例えばビルC内に配置された通信装置103(C1)、103(C2)および103(C3)に、マスタークロックに同期したクロックをそれぞれ供給する。
ここで、複数の通信装置103(A1)、103(A2)および103(A3)のうち特定の装置を指す場合は、符号に(アルファベットと数字)を付加して、例えば通信装置103(A1)のように表記する。また、複数の通信装置103(A1)、103(A2)および103(A3)に共通する内容を説明する場合は、(アルファベットと数字)を省略して通信装置103と表記する。さらに、複数の通信装置103(A1)、103(A2)および103(A3)に共通する内容を説明する場合は、(アルファベットと数字)の(数字)を省略して通信装置103(A)と表記する。尚、通信装置103(B1)、103(B2)、103(B3)および通信装置103(C1)、103(C2)、103(C3)についても同様に表記する。
図1において、クロック供給装置102(a)、102(b)および102(c)は、階層的に配置され、上位側のクロック供給装置102から下位側のクロック供給装置102にクロックが順番に送信される。例えば、マスタークロック発生装置101に接続される最上位のクロック供給装置102(a)は、次の下位側のクロック供給装置102(b)にクロックを供給する。そして、クロック供給装置102(b)は、次の下位側のクロック供給装置102(c)にクロックを供給する。尚、各クロック供給装置102は、上位側の装置から受信するクロックに同期したクロックを生成して、各階層の通信装置103にクロックを供給する。
[クロック供給装置102の一例]
図2は、クロック供給装置102の一例を示す。図2において、クロック供給装置102は、光通信部201と、クロック分離部202と、同期部203と、制御部204と、クロック重畳部205と、光通信部206とを有する。
光通信部201は、上位側のクロック供給装置102から制御データにクロックが重畳された光信号を受信し、シリアルデータに変換する。また、光通信部201は、上位側から受信する光信号を検出できない場合や光信号が途切れたり弱い場合に、障害検出信号を制御部204に出力する。ここで、図1の例において、クロック供給装置102(b)の上位側の装置は、クロック供給装置102(a)であり、クロック供給装置102(c)の上位側の装置は、クロック供給装置102(b)である。尚、クロック供給装置102(a)の上位側の装置は、マスタークロック発生装置101である。
クロック分離部202は、一般にSERDES(SERial DESirial)と呼ばれる回路を有し、シリアルデータとパラレルデータとの変換を行う。図2に示したクロック分離部202は、光通信部201が出力するシリアルデータからクロックおよび制御データを分離して、クロックを同期部203に出力し、制御データを制御部204に出力する。尚、クロック分離部202は、クロックを分離できない場合や分離したデータの異常を検出した場合に、障害検出信号を制御部204に出力してもよい。これにより、光通信部201が障害を検出できない場合に、クロック分離部202が障害を検出することができる。
同期部203は、クロック分離部202が分離したクロックに同期したクロックを出力する。尚、同期部203は、クロックが入力されない場合、自走状態で発振するクロックを出力する。そして、同期部203が出力するクロックは、クロック供給装置102に接続される通信装置103に供給される。図2の例では、同期部203が出力するクロックは、通信装置103(1)、103(2)および103(3)に供給される。尚、同期部203の動作については、後で詳しく説明する。
制御部204は、クロック分離部202が分離した制御データから後述の接続順位を示す情報を入力し、接続順位に応じて同期部203の制御を行う。また、制御部204は、光通信部201またはクロック分離部202から障害検出信号を受け取った場合、予め決められた接続順位に初期設定する。尚、制御部204の動作については、後で詳しく説明する。
クロック重畳部205は、クロック分離部202と同様にSERDESと呼ばれる回路を有し、クロック分離部202の逆の処理を行う。例えば、クロック重畳部205は、制御部204が出力する制御データに同期部203が出力するクロックを重畳したシリアルデータを光通信部206に出力する。
光通信部206は、クロック重畳部205が出力するシリアルデータを光信号に変調して、下位側のクロック供給装置102に送信する。ここで、図1の例において、クロック供給装置102(a)の下位側の装置は、クロック供給装置102(b)であり、クロック供給装置102(b)の下位側の装置は、クロック供給装置102(c)である。
図3は、制御部204および同期部203の一例を示す。
[制御部204の一例]
図3において、制御部204は、接続順位データ検出部301と、接続順位増加部302と、初期値記憶部303と、選択部304と、障害判別部305と、接続順位データ挿入部306とを有する。
接続順位データ検出部301は、図2に示したクロック分離部202が出力する制御データから接続順位の情報を抽出する。ここで、接続順位の情報は、図1に示したように、階層的に接続されるクロック供給装置102の接続の順番を示し、予め決められた初期値(例えば「1」)の接続順位を有するクロック供給装置102を起点とする。例えば図1において、クロック供給装置102(a)の接続順位は「1」、クロック供給装置102(b)の接続順位は「2」、クロック供給装置102(c)の接続順位は「3」である。尚、クロック供給装置102(b)とクロック供給装置102(c)との間に他のクロック供給装置102が有る場合、クロック供給装置102(c)の接続順位は、他のクロック供給装置102の台数分だけ増加する。
接続順位増加部302は、接続順位データ検出部301が抽出した接続順位を1つ増加する。例えば、接続順位増加部302は、接続順位データ検出部301が制御データから抽出した接続順位が「2」の場合、1つ加算して接続順位を「3」とする。そして、接続順位増加部302は、接続順位「3」を選択部304に出力する。
初期値記憶部303は、例えば、メモリにより実現され、接続順位の初期値が予め記憶されている。本実施形態では、初期値記憶部303は、接続順位の初期値として「1」を保持する。
選択部304は、接続順位増加部302が出力する接続順位または初期値記憶部303が保持する接続順位を選択するためのスイッチで、障害判別部305により制御される。また、選択部304は、接続順位の情報を同期部203にも出力する。尚、同期部203については、後で詳しく説明する。
障害判別部305は、光通信部201またはクロック分離部202が出力する障害検出信号により、上位側から受信するクロックや制御データの異常を検出する。そして、障害判別部305は、上位側から受信するクロックや制御データの異常を検出した場合、選択部304を初期値記憶部303側に切り替えて、初期値記憶部303に保持されている接続順位「1」を接続順位データ挿入部306に出力する。尚、障害判別部305は、上位側から受信するクロックや制御データに異常が無い場合、選択部304を接続順位増加部302側に切り替えて、接続順位増加部302が出力する接続順位を接続順位データ挿入部306に出力する。
接続順位データ挿入部306は、選択部304が出力する接続順位の情報を含む制御データを生成し、図2に示したクロック重畳部205に出力する。尚、本実施形態では、制御データとして接続順位の情報を含む場合について説明するが、制御データは、接続順位以外の情報(例えば現用系/予備系の情報や経路名など)を有してもよい。
[同期部203の一例]
図3において、同期部203は、上位側から受信するクロックに同期したクロックを出力するための回路である。尚、本実施形態では、同期部203は、PLL回路の特性を制御部204により変えることができる特性可変PLL(Phase Locked Loop)回路で実現される。
同期部203は、可変発振器401と、分周器402と、分周器403と、位相比較部404と、可変LPF(Low Pass Filter)405とを有する。
可変発振器401は、入力値に応じて出力するクロックの周波数を上げ下げすることができる発振器である。例えば可変発振器401は、可変容量ダイオードに印加される電圧によりダイオードの静電容量が変化することを利用して、発振周波数を変えるVCO(Voltage Controlled Oscillator)が用いられる。ここで、図3に示した可変発振器401の入力値は、位相比較部404が出力する位相差信号を可変LPF405で平滑化した値である。例えば、可変発振器401は、位相差信号が+方向に大きくなると発振周波数を高くし、位相差信号が−方向に小さくなると発振周波数を低くする。そして、同期部203は、入力するクロックと出力するクロックとの位相差が0になるように制御する。
分周器402は、位相比較部404で入力クロックと出力クロックの位相を比較するために、出力クロックの周波数を分周する回路である。尚、分周比は、PLL回路の設計時に、位相比較部404で入力クロックと出力クロックとの位相比較、可変LPF405での平滑化、可変発振器401の応答時間などを考慮して決められる。
分周器403は、位相比較部404で入力クロックと出力クロックの位相を比較するために、入力クロックの周波数を分周する回路である。本実施形態では、入力クロックと出力クロックとの周波数が同じなので、分周器403は、分周器402と同じ分周比に設定され、入力するクロックの周波数を分周する。
位相比較部404は、分周器402で分周されたクロックと、分周器403で分周されたクロックとの位相差を求め、位相差に応じた信号(位相差信号)を可変LPF405に出力する。
可変LPF405は、位相比較部404が出力する位相差信号を平滑化するためのローパスフィルタである。可変LPF405は、位相比較部404が出力する位相差信号を平滑化した値を可変発振器401に出力する。ここで、可変LPF405は、カットオフ周波数が高い場合、ジッタに対する追従が速くなるが不安定になり、カットオフ周波数が低い場合、ジッタに対する周波数の変動は少なくなるが追従が遅くなる。
[PLL回路の多段接続]
図4は、PLL回路を多段接続した場合のジッタ伝達特性の一例を示す。図4(a)および図4(b)において、PLL(1)、PLL(2)、・・・、PLL(N)までのN個(Nは1以上の整数)のPLL回路が多段接続されている。
図4(a)に示したN個のPLL回路は、図3に示した可変LPF405のカットオフ周波数が全てfc(Hz)の場合の例である。一般的なPLL回路は、ローパスフィルタのカットオフ周波数の近傍でジッタゲインがピークになるピークジッタが現れる。例えば、図4(a)において、ジッタ伝達特性(1)は、PLL(1)のジッタ伝達特性の例を示し、カットオフ周波数(fc)の少し前の周波数でピークジッタが現れている。また、ジッタ伝達特性(2)は、PLL(1)とPLL(2)のジッタ伝達特性が結合された特性を示し、カットオフ周波数(fc)でピークジッタが増幅されている。さらに、ジッタ伝達特性(N)は、PLL(1)からPLL(N)までのジッタ伝達特性が累積された特性を示し、カットオフ周波数(fc)でピークジッタが大きく増幅されている。このように、同じカットオフ周波数のPLL回路が多段接続される場合、全体のジッタ伝達特性は、各PLL回路のピークジッタが同じ周波数の近傍で累積された特性を示し、以下のような問題が生じる。
・入力クロックのジッタ/ワンダの増幅や可変発振器401の位相雑音の増幅などにより、PLL回路の出力ジッタが増大する。
・初段のPLL(1)に入力されるクロックの位相が変動する場合、最終段のPLL(N)の出力クロックの位相が安定するまでの時間(引き込み時間)が増大する。
図4(b)に示したN個のPLL回路は、図3に示した可変LPF405のカットオフ周波数が各PLL回路で互いに異なっている。例えば、可変LPF405のカットオフ周波数は、各PLL回路の接続順位に応じて少しずつずらして設定されている。図4(b)の例では、初段のPLL(1)の可変LPF405のカットオフ周波数はfc1(Hz)、PLL(2)の可変LPF405のカットオフ周波数はfc2(Hz)、PLL(3)の可変LPF405のカットオフ周波数はfc3(Hz)である。そして、最終段のPLL(N)の可変LPF405のカットオフ周波数はfcN(Hz)である。
図4(b)において、初段のPLL(1)のジッタ伝達特性はジッタ伝達特性(1)である。そして、最終段のジッタ伝達特性(N)は、PLL(1)からPLL(N)までのジッタ伝達特性が累積された特性を示すが、各PLL回路のカットオフ周波数が少しずつ異なるので、ピークジッタの周波数も少しずつ異なっている。これにより、図4(b)に示したジッタ伝達特性(N)は、図4(a)に示したジッタ伝達特性(N)のように、各PLL回路のピークジッタが累積されて増幅されることがなくなる。
ここで、カットオフ周波数fc1からfcNは、fc1<fc2<fc3<・・・・<fc(N−1)<fc(N)、のように、上位側のPLL回路のカットオフ周波数を低くし、下位側のPLL回路のカットオフ周波数を高くするのが好ましい。この理由は、PLL回路は、可変LPF405のカットオフ周波数が低くなるほど追従が遅くなるからである。例えば、前段のPLL回路のカットオフ周波数よりも後段のPLL回路のカットオフ周波数が低い場合、後段のPLL回路は、前段のPLL回路が出力するクロックの変化に追従できない。逆に、前段のPLL回路のカットオフ周波数よりも後段のPLL回路のカットオフ周波数が高い場合、後段のPLL回路は、前段のPLL回路が出力するクロックの変化に追従できる。このため、上記のように、後段のPLL回路のカットオフ周波数は、前段のPLL回路のカットオフ周波数よりも高く設定するのが好ましい。
このように、PLL回路が多段接続される場合、カットオフ周波数を少しずつ変えることにより、各PLL回路のピークジッタが分散され、以下の効果が得られる。
・入力するクロックのジッタ/ワンダの増幅や可変発振器401の位相雑音の増幅などによるPLL回路が出力するクロックのジッタの増大を防止できる。
・初段のPLL(1)が入力するクロックの位相が変動する場合、最終段のPLL(N)が出力するクロックの位相が安定するまでの時間(引き込み時間)の増大を防止できる。
[可変LPF405の制御方法]
上記のように、PLL回路が多段接続される場合、カットオフ周波数を少しずつ変えることにより、各PLL回路のピークジッタが分散される。しかしながら、保守者がクロック供給装置102を設置する度に、可変LPF405のカットオフ周波数を少しずつずらして設定する作業は手間が掛かり、コスト的な問題が生じる。そこで、本実施形態に係るクロック供給システム100は、設置されたクロック供給装置102が接続順位に応じて自動的に可変LPF405の特性を変えることができるようになっている。
図5は、クロック供給装置102の接続順位の一例を示す。図5は、図1に示したクロック供給システム100と同様の図で、マスタークロック発生装置101からクロック供給装置102(a)にクロックが供給され、クロック供給装置102(a)から下位側のクロック供給装置102(b)にクロックが供給される。さらに、クロック供給装置102(b)から下位側のクロック供給装置102(c)にクロックが供給され、クロック供給装置102(c)から下位側のクロック供給装置102(d)にクロックが供給される。図5において、最上位のクロック供給装置102(a)の接続順位は「1」とする。そして、クロック供給装置102(a)は、クロック供給装置102(b)に接続順位「1」の情報を含む制御データをクロックと共に送信する。一方、クロック供給装置102(b)は、接続順位「1」を1つ増加させて自装置の接続順位を「2」とする。そして、クロック供給装置102(b)は、接続順位「2」の情報を含む制御データをクロックと共にクロック供給装置102(c)に送信する。さらに、クロック供給装置102(c)は、接続順位「2」を1つ増加させて自装置の接続順位を「3」とする。そして、クロック供給装置102(c)は、接続順位「3」の情報を含む制御データをクロックと共にクロック供給装置102(d)に送信する。クロック供給装置102(d)は、接続順位「3」を1つ増加させて自装置の接続順位を「4」とする。
このようにして、階層的に接続される各クロック供給装置102は、自装置の接続順位を知ることができる。ここで、本実施形態では、クロック供給装置102は、自装置の接続順位に応じてPLL回路の可変LPF405のカットオフ周波数を変えることができる。例えば、本実施形態に係るクロック供給システム100は、接続順位が大きくなるほど可変LPF405のカットオフ周波数を高くする。これにより、各クロック供給装置102は、図4(b)で説明したように、接続順位が大きくなるほど可変LPF405のカットオフ周波数を高く設定することができ、ピークジッタの周波数を分散することができる。
[予備系を有する例]
図6は、予備系を有するクロック供給システム100’の一例を示す。図6において、クロック供給システム100’は、マスタークロック発生装置101から現用系と予備系の2つの経路で各クロック供給装置102’にクロックを供給するシステムである。ここで、クロック供給装置102’は、図1に示したクロック供給装置102と基本的な機能は同じであるが、現用系と予備系の2つの経路から制御データとクロックとを入力することができる。そして、クロック供給装置102’は、現用系と予備系の経路を選択するための回路を有する。例えば、図6において、現用系のクロック供給装置102’(b)は、現用系のクロック供給装置102’(a)と予備系のクロック供給装置102’(i)の2つの経路から制御データとクロックとを入力することができる。同様に、予備系のクロック供給装置102’(j)は、現用系のクロック供給装置102’(a)と予備系のクロック供給装置102’(i)の2つの経路から制御データとクロックとを入力することができる。ここで、現用系の最上位のクロック供給装置102’(a)は、現用系の経路でマスタークロック発生装置101に接続され、予備系の経路は接続されない。同様に、予備系の最上位のクロック供給装置102’(i)は、予備系の経路でマスタークロック発生装置101に接続され、現用系の経路は接続されない。尚、クロック供給装置102’の一例については、後で詳しく説明する。
図6において、現用系の経路のクロックは、マスタークロック発生装置101からクロック供給装置102’(a)に供給される。さらに、クロックは、クロック供給装置102’(a)からクロック供給装置102’(b)、クロック供給装置102’(b)からクロック供給装置102’(c)へ順番に供給される。また、予備系の経路のクロックは、マスタークロック発生装置101からクロック供給装置102’(i)に供給される。さらに、クロックは、クロック供給装置102’(i)からクロック供給装置102’(j)、クロック供給装置102’(j)からクロック供給装置102’(k)へ順番に供給される。尚、クロック供給装置102’(b)とクロック供給装置102’(c)との間に、他のクロック供給装置102’が有る場合は、それらのクロック供給装置102’を経由してクロックが供給される。同様に、クロック供給装置102’(j)とクロック供給装置102’(k)との間に、他のクロック供給装置102’が有る場合は、それらのクロック供給装置102’を経由してクロックが供給される。また、現用系のクロック供給装置102’(a)と予備系のクロック供給装置102’(i)は、例えば図1に示した同じビルAの各通信装置103にクロックを供給する。同様に、現用系のクロック供給装置102’(b)と予備系のクロック供給装置102’(j)、現用系のクロック供給装置102’(c)と予備系のクロック供給装置102’(k)は、それぞれ図1に示した同じビルB、ビルCにそれぞれクロックを供給する。例えば、通信装置103(C1)、通信装置103(C2)および通信装置103(C3)は、同じ階層の現用系のクロック供給装置102’(c)または予備系のクロック供給装置102’(k)からクロックが供給される。
このように、クロック供給システム100’は、現用系と予備系の2つの経路により各層のクロック供給装置102’にクロックを供給する。そして、クロック供給システム100’は、現用系または予備系の2台のクロック供給装置102’のいずれかの装置から通信装置103にクロックを供給することができる。
[クロック供給装置102’の一例]
図7は、予備系を有するクロック供給装置102’の一例を示す。図7において、クロック供給装置102’は、光通信部201と、クロック分離部202と、同期部203と、制御部204’と、クロック重畳部205と、光通信部206とを基本的に有する。さらに、クロック供給装置102’は、スイッチ(SW)207と、スイッチ(SW)208と、光通信部201’と、クロック分離部202’とを有する。ここで、図2と同符号の光通信部201、クロック分離部202、同期部203、クロック重畳部205および光通信部206は、図2と同一又は同様の機能を有する。以下、図2のクロック供給装置102と異なる部分について説明する。尚、図7において、光通信部201は現用系の経路に接続され、光通信部201’は予備系の経路に接続される。例えば、図6の現用系のクロック供給装置102’(b)の場合、光通信部201は現用系のクロック供給装置102’(a)に接続され、光通信部201’は予備系のクロック供給装置102’(i)に接続される。また、図6において、現用系の最上位のクロック供給装置102’(a)の場合、光通信部201は現用系の経路でマスタークロック発生装置101に接続されるが、光通信部201’はいずれにも接続されない。同様に、図6の予備系のクロック供給装置102’(j)の場合、光通信部201は現用系のクロック供給装置102’(a)に接続され、光通信部201’は予備系のクロック供給装置102’(i)に接続される。尚、予備系の最上位のクロック供給装置102’(i)の場合、光通信部201’は予備系の経路でマスタークロック発生装置101に接続されるが、光通信部201はいずれにも接続されない。
光通信部201’は、光通信部201と同様の機能を有する。そして、予備系の上位側のクロック供給装置102’から制御データにクロックが重畳された光信号を受信し、シリアルデータに変換する。また、光通信部201’は、上位側から受信する光信号を検出できない場合や光信号が途切れたり弱い場合に、障害検出信号を制御部204’に出力する。
クロック分離部202’は、クロック分離部202と同様の機能を有するが、予備系の光通信部201’が出力するシリアルデータからクロックと制御データとを分離して、クロックをSW207に出力し、制御データをSW208に出力する。また、クロック分離部202’は、クロックを分離できない場合や分離したデータの異常を検出した場合に、障害検出信号を制御部204’に出力してもよい。
同期部203は、図2と同様に動作し、SW207からクロックが入力される場合は、そのクロックに同期したクロックを出力し、SW207からクロックが出力されない場合は、自走状態で発振するクロックを出力する。
制御部204’は、図2に示した制御部204と同様の機能を有するが、現用系と予備系の切り替えを行う。例えば、制御部204’は、現用系の障害検出信号および予備系の障害検出信号に応じて、現用系のクロック分離部202が分離したクロックまたは予備系のクロック分離部202’が分離したクロックをSW207で選択する。同様に、制御部204’は、現用系の障害検出信号および予備系の障害検出信号に応じて、現用系のクロック分離部202が分離した制御データまたは予備系のクロック分離部202’が分離した制御データをSW208で選択する。ここで、SW208を設けずに、制御部204’は、クロック分離部202が分離した制御データおよびクロック分離部202’が分離した制御データの両方を入力するようにしてもよい。そして、制御部204’は、SW208で選択した制御データから接続順位を示す情報を入力し、接続順位に応じて同期部203の制御を行う。また、制御部204’は、現用系のクロック分離部202が分離したクロックまたは予備系のクロック分離部202’が分離したクロックをSW207により選択して、同期部203に出力する。
制御部204’は、光通信部201またはクロック分離部202から現用系の障害検出信号、光通信部201’またはクロック分離部202’から予備系の障害検出信号をそれぞれ受け取る。そして、制御部204’は、予備系の障害検出信号が「障害無し」を示し、現用系の障害検出信号が「障害有り」を示している場合、SW207およびSW208を予備系のクロック分離部202’側に切り替える。また、制御部204’は、予備系の障害検出信号が「障害有り」を示し、現用系の障害検出信号も「障害有り」を示している場合、SW207をオフに制御する。尚、SW208について、制御部204’は、SW208をオフにしてもよいし、SW208から入力するデータを無視するようにしてもよい。また、この場合、制御部204’は、接続順位を予め決められた初期値に設定する。尚、制御部204’の動作については、後で詳しく説明する。
同期部203は、SW207からクロックを入力できない場合、自走状態で発振するクロックをクロック重畳部205および各通信装置103に出力する。
クロック重畳部205および光通信部206は、図2と同様に動作し、制御部204’が出力する制御データに同期部203が出力するクロックを重畳して下位側のクロック供給装置102’に送信する。
図8は、予備系を有するクロック供給装置102’の制御部204’および同期部203の一例を示す。
[制御部204’の一例]
図8において、制御部204’は、接続順位データ検出部301と、接続順位増加部302と、初期値記憶部303と、選択部304と、障害判別部305’と、接続順位データ挿入部306とを有する。ここで、図8において、図3と同符号のブロックは、図3と同一又は同様の機能を有するので、重複する説明を省略する。図8において、図3と異なる部分は、障害判別部305’である。尚、接続順位データ検出部301には、現用系または予備系の制御データが入力され、分周器403には、現用系または予備系のクロックが入力される。
障害判別部305’は、現用系と予備系の障害検出信号を監視して、障害検出信号の状態に応じて選択部304や図7に示したSW207およびSW208などを制御する。例えば、障害判別部305’は、障害検出信号により現用系と予備系の両方の障害を検出した場合、選択部304を初期値記憶部303側に切り替えて、初期値記憶部303が保持する接続順位を選択する。また、障害判別部305’は、障害検出信号により現用系または予備系の片方の障害を検出した場合、選択部304を接続順位増加部302側に切り替えて、接続順位増加部302が出力する接続順位を選択する。ここで、接続順位増加部302が出力する接続順位は、図7で説明したように、SW208により選択された制御データに含まれる接続順位である。SW208は、障害判別部305’により現用系または予備系の障害を検出していない方の系に切り替えられているので、接続順位増加部302が出力する接続順位は、現用系または予備系の障害を検出していない方の系から受信する接続順位である。尚、現用系または予備系の両方に障害が検出されていない場合、障害判別部305’は、SW207およびSW208を現用系側に切り替える。
このようにして、障害判別部305’は、現用系または予備系の両方に障害が検出されている場合、初期値記憶部303に予め設定されている初期値を接続順位として選択する。また、障害判別部305’は、現用系に障害が検出されている場合、予備系で受信する制御データに含まれる接続順位を選択する。そして、同期部203は、選択部304で選択された接続順位に応じて可変LPF405の特性を設定する。尚、同期部203は、図3で説明した同期部203と同じである。但し、分周器403に入力されるクロックは、図7に示したSW207により選択される現用系のクロック分離部202または予備系のクロック分離部202’が出力するクロックである。ここで、障害判別部305’は、SW208による現用系または予備系の制御データの選択と同様に、SW207により現用系または予備系のクロックの選択を行う。例えば、障害判別部305’は、SW208により現用系の制御データを選択する場合は、SW207により現用系のクロックを選択し、SW208により予備系の制御データを選択する場合は、SW207により予備系のクロックを選択する。
図9は、予備系を有するクロック供給装置102’の接続順位の一例を示す。尚、図9は、図6に示した予備系を有するクロック供給システム100’と同様の図で、クロックを中継する途中の4つの階層のクロック供給装置102’の接続順位の一例である。図9において、実線矢印は現用系、点線矢印は予備系のそれぞれの信号の流れを示している。尚、太線の実線矢印および太線の点線矢印は、運用されている信号の流れを示し、細線の実線矢印および細線の点線矢印は、障害時の信号の経路を示している。
ここで、図9の例では、現用系のクロック供給装置102’(e)の接続順位は「3」、予備系のクロック供給装置102’(p)の接続順位は「10」である。そして、クロック供給装置102’(e)からクロック供給装置102’(f)にクロックが供給され、クロック供給装置102’(f)から下位側のクロック供給装置102’(g)にクロックが供給される。さらに、クロック供給装置102’(g)から下位側のクロック供給装置102’(h)にクロックが供給される。また、図9において、予備系のクロック供給装置102’(p)からクロック供給装置102’(q)にクロックが供給され、クロック供給装置102’(q)から下位側のクロック供給装置102’(r)にクロックが供給される。さらに、クロック供給装置102’(r)から下位側のクロック供給装置102’(s)にクロックが供給される。
図9において、図5で説明したように、クロック供給装置102’を経由する毎に接続順位が1つ増加され、増加後の接続順位の情報が制御データによりクロックと共に次のクロック供給装置102’に送信される。
図9の例では、現用系において、クロック供給装置102’(e)の接続順位は「3」なので、次のクロック供給装置102’(f)の接続順位は「4」になる。同様に、次のクロック供給装置102’(g)の接続順位は「5」になり、次のクロック供給装置102’(h)の接続順位は「6」になる。一方、予備系において、クロック供給装置102’(p)の接続順位が「10」なので、次のクロック供給装置102’(q)の接続順位は「11」になり、次のクロック供給装置102’(r)の接続順位は「12」になり、次のクロック供給装置102’(s)の接続順位は「13」になる。
このようにして、現用系の経路に配置された複数のクロック供給装置102’は、階層順に互いに異なる接続順位が割り当てられる。同様に、予備系の経路に配置された複数のクロック供給装置102’についても、階層順に互いに異なる接続順位が割り当てられる。尚、図9の例では、太線の実線矢印で結ばれた現用系の経路に配置されるクロック供給装置102’の接続順位と、太線の点線矢印で結ばれた予備系の経路に配置されるクロック供給装置102’の接続順位とは、異なる値になっているが、同じ値でもよい。例えば、クロック供給装置102’(e)とクロック供給装置102’(p)の接続順位が同じ「3」であってもよい。この場合は、予備系のクロック供給装置102’(q)の接続順位は「4」、クロック供給装置102’(r)の接続順位は「5」、クロック供給装置102’(s)の接続順位は「6」となる。
[現用系に障害が発生した場合]
図10は、現用系に障害が発生した場合の接続順位の一例を示す。尚、図10は、図9に示した現用系のクロック供給装置102’(f)とクロック供給装置102’(g)との間で障害が発生した場合の様子を示している。図10において、クロック供給装置102’(g)は、クロック供給装置102’(f)からクロックと制御データを受信できないので、予備系のクロック供給装置102’(q)からクロックと制御データを受信する。この時、クロック供給装置102’(g)は、クロック供給装置102’(f)からクロックと制御データを受信していた時の接続順位「5」に代えて、新たに接続順位を設定する。例えば、クロック供給装置102’(g)は、予備系のクロック供給装置102’(q)から受信する制御データに含まれる接続順位「11」に1つ加えた「12」を接続順位として設定する。そして、クロック供給装置102’(g)は、次のクロック供給装置102’(h)に接続順位「12」を含む制御データとクロックを送信する。クロック供給装置102’(h)は、障害発生前の接続順位「6」に代えて、クロック供給装置102’(g)から受信する接続順位「12」に1つ加えた接続順位「13」に設定する。
このようにして、現用系のクロック供給装置102’は、現用系の経路に障害が発生してクロックおよび制御データを受信できない場合、予備系のクロック供給装置102’からクロックおよび制御データを受信する。この時、クロック供給装置102’は、予備系の経路の接続順位に基づいて自装置の接続順位を変更し、予備系の経路から現用系の経路にクロックおよび制御データを流す。これにより、予備系の経路から現用系の経路に跨って階層的に配置される複数のクロック供給装置102’は、階層順に互いに異なる接続順位が割り当てられる。従って、図4(b)で説明したように、接続順位に対応付けて制御される可変LPF405のカットオフ周波数は、クロック供給装置102’の階層順に少しずつずらして設定される。この場合、可変LPF405のカットオフ周波数は、接続順位が大きくなるほど高く設定され、ピークジッタの周波数を分散することができる。
例えば、接続順位「10」のカットオフ周波数はfc10(Hz)、接続順位「11」のカットオフ周波数はfc11(Hz)、接続順位「12」のカットオフ周波数はfc12(Hz)、接続順位「13」のカットオフ周波数はfc13(Hz)となる。ここで、fc10<fc11<fc12<fc13の関係を有する。尚、現用系のクロック供給装置102’(g)と予備系のクロック供給装置102’(r)の接続順位は共に「12」、現用系のクロック供給装置102’(h)と予備系のクロック供給装置102’(s)の接続順位は共に「13」となる。この場合、クロック供給装置102’(g)およびクロック供給装置102’(h)の経路と、クロック供給装置102’(r)およびクロック供給装置102’(s)の経路とは、別の経路である。従って、同じ接続順位が割り当てられていても、各経路全体での可変LPF405のカットオフ周波数は重複しない。
[現用系と予備系の両方に障害が発生した場合]
図11は、現用系と予備系の両方に障害が発生した場合の接続順位の一例を示す。図11において、現用系のクロック供給装置102’(e)とクロック供給装置102’(f)との間、および、予備系のクロック供給装置102’(p)と現用系のクロック供給装置102’(f)との間、の両方で障害が発生した場合の様子を示している。
図11において、クロック供給装置102’(f)は、クロック供給装置102’(e)からクロックと制御データを受信できないので、予備系のクロック供給装置102’(p)からクロックと制御データを受信しようとする。ところが、クロック供給装置102’(f)は、予備系のクロック供給装置102’(p)からもクロックと制御データを受信できないので、ホールドオーバ(Holdover)状態になる。つまり、クロック供給装置102’にクロックが入力されないので、図8に示した位相比較部404の比較対象がなくなり、可変発振器401は自走状態になる。一方、ホールドオーバ状態になったクロック供給装置102’(f)は、図8に示した初期値記憶部303に保持されている接続順位「1」を選択部304で選択する。これにより、クロック供給装置102’(f)は、クロック供給装置102’(f)からクロックと制御データを受信していた時の接続順位「5」に代えて、接続順位「1」に設定される。そして、クロック供給装置102’(f)は、次のクロック供給装置102’(g)に接続順位「1」を含む制御データとクロックを送信する。クロック供給装置102’(g)は、障害発生前の接続順位「5」に代えて、クロック供給装置102’(f)から受信する接続順位「1」に1つ加えた接続順位「2」に設定する。また、次のクロック供給装置102’(h)は、障害発生前の接続順位「6」に代えて、クロック供給装置102’(g)から受信する接続順位「2」に1つ加えた接続順位「3」に設定する。
このようにして、現用系のクロック供給装置102’において、現用系および予備系の両方の経路に障害が発生してクロックおよび制御データを受信できない場合、可変発振器401は自走状態になる。そして、クロック供給装置102’は、自らが接続順位「1」として動作し、下位側のクロック供給装置102’にクロックおよび制御データを流す。これにより、ホールドオーバ状態のクロック供給装置102’以降に階層的に配置される複数のクロック供給装置102’は、階層順に互いに異なる接続順位が割り当てられる。そして、図4(b)で説明したように、接続順位に対応付けて制御される可変LPF405のカットオフ周波数は、クロック供給装置102’の階層順に少しずつずらして設定される。これにより、可変LPF405のカットオフ周波数は、接続順位が大きくなるほど高く設定され、ピークジッタの周波数を分散することができる。
例えば、接続順位「1」のカットオフ周波数はfc1(Hz)、接続順位「2」のカットオフ周波数はfc2(Hz)、接続順位「3」のカットオフ周波数はfc3(Hz)となる。ここで、fc1<fc2<fc3の関係を有する。
[障害が復旧した場合]
図12は、障害が復旧した場合の接続順位の一例を示す。尚、図12は、図11に示した障害が発生した状態から復旧する場合の接続順位の様子を示している。図12において、クロック供給装置102’(f)とクロック供給装置102’(e)との間の障害が復旧し、クロック供給装置102’(f)は、クロック供給装置102’(e)からクロックと制御データを受信できるようになる。そして、クロック供給装置102’(f)は、ホールドオーバー状態の接続順位「1」に代えて、クロック供給装置102’(e)から受信する制御データに含まれる接続順位「3」に1つ加えた「4」を接続順位として設定する。そして、クロック供給装置102’(f)は、次のクロック供給装置102’(g)に接続順位「4」を含む制御データとクロックを送信する。クロック供給装置102’(g)は、障害発生時の接続順位「2」に代えて、クロック供給装置102’(f)から受信する接続順位「4」に1つ加えた接続順位「5」に設定する。さらに、クロック供給装置102’(h)は、障害発生時の接続順位「3」に代えて、クロック供給装置102’(g)から受信する接続順位「5」に1つ加えた接続順位「6」に設定する。
このようにして、現用系のクロック供給装置102’は、現用系および予備系の両方の経路に発生していた障害が復旧した場合、障害発生前の接続順位に戻して、下位側のクロック供給装置102’にクロックおよび制御データを流す。そして、復旧したクロック供給装置102’以降に階層的に配置される複数のクロック供給装置102’は、障害発生前と同じように、階層順に互いに異なる接続順位が割り当てられる。この場合、図4(b)で説明したように、接続順位に対応付けて制御される可変LPF405のカットオフ周波数は、クロック供給装置102’の階層順に少しずつずらして設定される。これにより、可変LPF405のカットオフ周波数は、接続順位が大きくなるほど高く設定され、ピークジッタの周波数を分散することができる。例えば、接続順位「3」のカットオフ周波数はfc3(Hz)、接続順位「4」のカットオフ周波数はfc4(Hz)、接続順位「5」のカットオフ周波数はfc5(Hz)、接続順位「6」のカットオフ周波数はfc6(Hz)となる。ここで、fc3<fc4<fc5<fc6の関係を有する。
以上、各実施形態で説明したように、クロック供給システム100およびクロック供給システム100’は、クロック供給装置102およびクロック供給装置102’に接続順位に応じてフィルタ特性を自動的に切り替えることができるPLL回路を設けている。そして、クロック供給装置102,102’は、前段のクロック供給装置102,102’から接続順位の情報を含む制御データを受信して、自装置の接続順位に応じたフィルタ特性に切り替える。これにより、クロック供給システム100およびクロック供給システム100’は、クロック網全体としての特性を最適化することができる。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
100,100’・・・クロック供給システム;101・・・マスタークロック発生装置;102,102’・・・クロック供給装置;103・・・通信装置;201・・・光通信部;202・・・クロック分離部;203・・・同期部;204・・・制御部;205・・・クロック重畳部;206・・・光通信部;301・・・接続順位データ検出部;302・・・接続順位増加部;303・・・初期値記憶部;304・・・選択部;305・・・障害判別部;306・・・接続順位データ挿入部;401・・・可変発振器;402・・・分周器;403・・・分周器;404・・・位相比較部;405・・・可変LPF;207・・・スイッチ(SW);208・・・スイッチ(SW)

Claims (18)

  1. 階層的に接続される複数の装置の上位側の前記装置から下位側の前記装置にクロックを供給するクロック供給システムにおいて、
    前記装置は、
    上位側の前記装置からクロックを受信する受信部と、
    前記受信部が受信したクロックに同期するクロックを生成する同期部と、
    前記同期部の特性を制御する制御部と、
    前記同期部により生成されたクロックを下位側の前記装置に送信する送信部と
    を有し、
    複数の前記装置の前記同期部の特性は、接続される階層に応じて互いに異なることを特徴とするクロック供給システム。
  2. 請求項1に記載のクロック供給システムにおいて、
    前記受信部は、上位側の前記装置から接続順位を示す制御データとクロックとを受信し、
    前記制御部は、前記受信部が受信した前記制御データが示す前記接続順位を増加すると共に、前記接続順位に応じて前記同期部の特性を制御し、
    前記送信部は、前記同期部により生成されたクロックと前記制御部により増加された前記接続順位を示す前記制御データとを下位側の前記装置に送信する
    ことを特徴とするクロック供給システム。
  3. 請求項1または2に記載のクロック供給システムにおいて、
    前記同期部は、
    入力する値に応じて出力するクロックの周波数を可変する可変発振部と、
    前記可変発振部が出力するクロックを分周する第1分周部と、
    前記受信部が受信したクロックを分周する第2分周部と、
    前記第1分周部の出力信号と前記第2分周部の出力信号との位相を比較する位相比較部と、
    前記制御部によりフィルタ特性が制御され、前記位相比較部が出力する位相差信号を前記フィルタ特性に応じて平滑化した値を前記可変発振部に出力する可変フィルタと
    を有し、
    前記制御部は、前記接続順位に応じて前記可変フィルタの前記フィルタ特性を変える
    ことを特徴とするクロック供給システム。
  4. 請求項3に記載のクロック供給システムにおいて、
    前記可変フィルタは、ローパスフィルタであり、
    前記制御部は、前記接続順位に比例して前記ローパスフィルタのカットオフ周波数を変える
    ことを特徴とするクロック供給システム。
  5. 請求項2から請求項4のいずれか一項に記載のクロック供給システムにおいて、
    前記制御部は、前記受信部が上位側の前記装置からクロックを受信できない場合に、前記接続順位を予め決められた初期値に設定する
    ことを特徴とするクロック供給システム。
  6. 請求項5に記載のクロック供給システムにおいて、
    前記制御部は、前記受信部が上位側の前記装置からクロックを受信できない状態からクロックを受信できる状態になった場合に、前記接続順位を予め決められた初期値から前記受信部が受信した前記制御データが示す前記接続順位に変更する
    ことを特徴とするクロック供給システム。
  7. 請求項2から請求項4のいずれか一項に記載のクロック供給システムにおいて、
    前記制御データとクロックとを第1経路と第2経路とで供給する場合に、
    前記受信部は、前記第1経路の上位側の第1装置からクロックを受信できない場合に、前記第2経路の上位側の第2装置からクロックを受信し、
    前記制御部は、前記第2装置から受信する前記制御データが示す前記接続順位を増加すると共に、前記接続順位に応じて前記同期部を制御する
    ことを特徴とするクロック供給システム。
  8. 請求項7に記載のクロック供給システムにおいて、
    前記制御部は、前記受信部が前記第1装置および前記第2装置の両方からクロックを受信できない場合に、前記接続順位を予め決められた初期値に設定する
    ことを特徴とするクロック供給システム。
  9. 請求項8に記載のクロック供給システムにおいて、
    前記制御部は、前記受信部が前記第1装置および前記第2装置の両方からクロックを受信できない状態から、前記第1装置および前記第2装置の少なくとも一方からクロックを受信できる状態になった場合に、前記接続順位を予め決められた初期値から前記受信部が受信した前記制御データが示す前記接続順位に変更する
    ことを特徴とするクロック供給システム。
  10. 階層的に接続される複数の装置の上位側の前記装置からクロックを受信する受信部と、
    前記受信部が受信したクロックに同期するクロックを生成する同期部と、
    前記同期部の特性を制御する制御部と、
    前記同期部により生成されたクロックを下位側の前記装置に送信する送信部と
    を有し、
    複数の前記装置の前記同期部の特性は、接続される階層に応じて互いに異なることを特徴とするクロック供給装置。
  11. 請求項10に記載のクロック供給装置において、
    前記受信部は、上位側の前記装置から接続順位を示す制御データとクロックとを受信し、
    前記制御部は、前記受信部が受信した前記制御データが示す前記接続順位を増加すると共に、前記接続順位に応じて前記同期部の特性を制御し、
    前記送信部は、前記同期部により生成されたクロックと前記制御部により増加された前記接続順位を示す前記制御データとを下位側の前記装置に送信する
    ことを特徴とするクロック供給装置。
  12. 請求項11に記載のクロック供給装置において、
    前記同期部は、
    入力する値に応じて出力するクロックの周波数を可変する可変発振部と、
    前記可変発振部が出力するクロックを分周する第1分周部と、
    前記受信部が受信したクロックを分周する第2分周部と、
    前記第1分周部の出力信号と前記第2分周部の出力信号との位相を比較する位相比較部と、
    前記制御部によりフィルタ特性が制御され、前記位相比較部が出力する位相差信号を前記フィルタ特性に応じて平滑化した値を前記可変発振部に出力する可変フィルタと
    を有し、
    前記制御部は、前記接続順位に応じて前記可変フィルタの前記フィルタ特性を変える
    ことを特徴とするクロック供給装置。
  13. 請求項12に記載のクロック供給装置において、
    前記可変フィルタは、ローパスフィルタであり、
    前記制御部は、前記接続順位に比例して前記ローパスフィルタのカットオフ周波数を変える
    ことを特徴とするクロック供給装置。
  14. 請求項11から請求項13のいずれか一項に記載のクロック供給装置において、
    前記制御部は、前記受信部が上位側の前記装置からクロックを受信できない場合に、前記接続順位を予め決められた初期値に設定する
    ことを特徴とするクロック供給装置。
  15. 請求項14に記載のクロック供給装置において、
    前記制御部は、前記受信部が上位側の前記装置からクロックを受信できない状態からクロックを受信できる状態になった場合に、前記接続順位を予め決められた初期値から前記受信部が受信した前記制御データが示す前記接続順位に変更する
    ことを特徴とするクロック供給装置。
  16. 請求項11から請求項13のいずれか一項に記載のクロック供給装置において、
    前記制御データとクロックとを第1経路と第2経路とで供給する場合に、
    前記受信部は、前記第1経路の上位側の第1装置からクロックを受信できない場合に、前記第2経路の上位側の第2装置からクロックを受信し、
    前記制御部は、前記第2装置から受信する前記制御データが示す前記接続順位を増加すると共に、前記接続順位に応じて前記同期部を制御する
    ことを特徴とするクロック供給装置。
  17. 請求項16に記載のクロック供給装置において、
    前記制御部は、前記受信部が前記第1装置および前記第2装置の両方からクロックを受信できない場合に、前記接続順位を予め決められた初期値に設定する
    ことを特徴とするクロック供給装置。
  18. 請求項17に記載のクロック供給装置において、
    前記制御部は、前記受信部が前記第1装置および前記第2装置の両方からクロックを受信できない状態から、前記第1装置および前記第2装置の少なくとも一方からクロックを受信できる状態になった場合に、前記接続順位を予め決められた初期値から前記受信部が受信した前記制御データが示す前記接続順位に変更する
    ことを特徴とするクロック供給装置。
JP2013177863A 2013-08-29 2013-08-29 クロック供給システムおよびクロック供給装置 Withdrawn JP2015046819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013177863A JP2015046819A (ja) 2013-08-29 2013-08-29 クロック供給システムおよびクロック供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013177863A JP2015046819A (ja) 2013-08-29 2013-08-29 クロック供給システムおよびクロック供給装置

Publications (1)

Publication Number Publication Date
JP2015046819A true JP2015046819A (ja) 2015-03-12

Family

ID=52671988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013177863A Withdrawn JP2015046819A (ja) 2013-08-29 2013-08-29 クロック供給システムおよびクロック供給装置

Country Status (1)

Country Link
JP (1) JP2015046819A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023275977A1 (ja) * 2021-06-29 2023-01-05 日本電信電話株式会社 位相処理装置、クロック供給システム、位相処理方法、および、位相処理プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023275977A1 (ja) * 2021-06-29 2023-01-05 日本電信電話株式会社 位相処理装置、クロック供給システム、位相処理方法、および、位相処理プログラム

Similar Documents

Publication Publication Date Title
US7592846B2 (en) Method for using digital PLL in a voltage regulator
JP6032082B2 (ja) 受信回路及び半導体集積回路
JP6092727B2 (ja) 受信装置
CN104702274A (zh) 双模串行链路时钟和数据恢复体系结构
US8665928B1 (en) Circuit for generating an output clock signal synchronized to an input clock signal
KR101584477B1 (ko) 다중 채널을 위한 클럭 복원 장치, 수신 장치, 및 통신 시스템
US7242740B2 (en) Digital phase-locked loop with master-slave modes
JP2012109931A (ja) オーバーサンプリング回路及びそれを用いたシリアル通信装置及びシリアル通信方法
JP5067504B2 (ja) データ受信回路
JP2013162159A (ja) データ再生回路およびデータ伝送装置
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
JP2015046819A (ja) クロック供給システムおよびクロック供給装置
KR20080086407A (ko) 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법
JP7155733B2 (ja) クロック周波数監視装置、及びクロック周波数監視方法
US8665660B2 (en) Clock handoff circuit and clock handoff method
JP5270524B2 (ja) クロック位相同期回路
JP2015144348A (ja) クロック供給装置
US6999546B2 (en) System and method for timing references for line interfaces
JP2016054338A (ja) クロック供給システム、クロック供給装置およびクロック供給方法
JPH06327072A (ja) ディジタル網同期方式
US20040184485A1 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
JP2016019046A (ja) 網同期装置、網同期システム、網同期方法、及び、プログラム
JP2018129660A (ja) 通信装置
JP2016213522A (ja) 伝送装置
JP2008252616A (ja) Cdr回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170123