JP2015043405A - 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法 - Google Patents

真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法 Download PDF

Info

Publication number
JP2015043405A
JP2015043405A JP2014011833A JP2014011833A JP2015043405A JP 2015043405 A JP2015043405 A JP 2015043405A JP 2014011833 A JP2014011833 A JP 2014011833A JP 2014011833 A JP2014011833 A JP 2014011833A JP 2015043405 A JP2015043405 A JP 2015043405A
Authority
JP
Japan
Prior art keywords
substrate
vacuum
forming machine
warpage
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014011833A
Other languages
English (en)
Inventor
ヒュン パク，ショック
Seock Hyun Park
ヒュン パク，ショック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015043405A publication Critical patent/JP2015043405A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】チップダイと基板のバンプとの間の接合信頼性及び実装収率を向上させることができる真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法を提供する。
【解決手段】本発明の基板処理システム１０は、その内部に多数個のユニット基板を含む基板を投入する投入機２０と、投入機２０により投入された基板を成形する真空成形機３０と、真空成形機３０により成形された基板に半田ペーストを印刷するペースト印刷機５０と、半田ペーストが印刷された基板上に電子素子を実装する実装機６０と、前記電子素子が実装された基板にリフローを行うリフロー機７０と、を含み、真空成形機３０は、前記基板の成形を制御する基板成形制御部３００を備えるものである。
【選択図】図１

Description

本発明は、真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法に関する。
電子機器の小型化、軽量化、及び多機能化の傾向により、基板及びその基板上に搭載される電子素子の集積度が速い速度で向上されている。また、基板が益々多層化するに伴い、基板に形成される配線パターンも稠密化しており、電子素子の集積度も高くなり、サイズが小型化している。
特に、印刷回路基板（ＰＣＢ）産業の発展に伴い、製品の特性を向上させるための様々な回路形成方法が用いられており、印刷回路基板に付着されるシリコンダイ（Ｓｉ−Ｄｉｅ）もその付着方法によって高性能化、高機能化しているため、印刷回路基板産業の核心技術として発展すると期待されている。
このように印刷回路基板上にシリコンダイを付着する方法として、フリップチップ（Ｆｌｉｐ−ｃｈｉｐ）技術が利用されており、そのうち、Ｃ４（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ）方法が用いられている。ここで、Ｃ４配線の信頼性は、基板上のチップの製品信頼性を向上させるための重要な要因である。
このように、チップと印刷回路基板との良好な接続は、製品の信頼性を向上させることができる。前記印刷回路基板が層間構造を有するようにビルドアップ（ｂｕｉｌｄ−ｕｐ）する各工程中に、前記印刷回路基板が加熱されて膨張される恐れがある。このような層間構造は、残留銅（Ｃｕ）の厚さ及び形状などによって製品の反り（Ｗａｒｐａｇｅ）に相当な影響を与える。
上記のように形成された印刷回路基板に、フリップチップ工程によりチップが実装される。この際、フリップチップ工程は、１５０℃以上の高温条件下で作業する場合が多いため、材料の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）が上昇する原因となる。このように膨張された印刷回路基板は凹凸形状に形成され、この凹凸形状の印刷回路基板上にチップが実装される。この際、チップダイと印刷回路基板のバンプ（ｂｕｍｐ）とが接続する領域をＣ４領域（Ｃ４ Ａｒｅａ）という。
前記Ｃ４領域の残銅率の差は絶縁層の厚さの差をもたらし、この厚さの差により、表面（Ｆｒｏｎｔ）と裏面（Ｂａｃｋ−ｓｉｄｅ）の熱膨張係数（ＣＴＥ）の不整合（ｍｉｓ−ｍａｔｃｈ）が発生する。この現象は、結局、Ｃ４領域の反り（Ｃ４ Ａｒｅａ Ｗａｒｐａｇｅ；ＣＡＷ）を発生させる。
換言すれば、印刷回路基板とチップとの熱膨張係数の不整合により熱工程中に応力が生成され、このような熱工程中の応力は、結果的に、チップ−レベルクラッキング（ｃｈｉｐ−ｌｅｖｅｌ ｃｒａｃｋｉｎｇ）及び膜剥離（ｆｉｌｍ ｄｅｌａｍｉｎａｔｉｏｎ）をもたらす。
上記のように、チップダイの形状と印刷回路基板のバンプ（ダイと電気的に連結される部分）領域の形状とが互いに反対方向に形成されると、組み立て（ａｓｓｅｍｂｌｙ）が良好になされない現象が発生する恐れがある。
したがって、この現象は、ダイの組み立て（Ｄｉｅ ａｓｓｅｍｂｌｙ）工程における実装収率を低下させる原因となる。
この際、ダイの組み立ての収率を向上させるための方法として、基板を真空成形する方法がある。即ち、チップダイと印刷回路基板との形状が互いに異なると、ダイの誤整列（Ｄｉｅ ｍｉｓ−ａｌｉｇｎ）の問題が発生するが、この問題を改善するために基板を真空成形する。
このように基板を成形する方法の長所は、ダイの形状に応じて基板を成形することで、基板とチップダイとの間の接合信頼性及び実装収率を向上させることができるということである。
しかし、基板内部の銅（Ｃｕ）の厚さ、回路の形状、絶縁層の厚さなどのため、チップダイ及び印刷回路基板は、同一のＣ４領域の反り（Ｃ４ Ａｒｅａ Ｗａｒｐａｇｅ；ＣＡＷ、以下「反り」と総称する）値を有することができない。換言すれば、銅（Ｃｕ）の厚さ、絶縁層の厚さ及び形状などのため、同一の圧力で基板を成形したとしても、同一の反り（ＣＡＷ）値で基板を成形することはできないという問題点がある。このように不均一な反り（ＣＡＷ）値は、基板の製造収率を低下させる原因となり、組み立て工程におけるダイ領域の接合信頼性及び収率を低下させる原因となる。
したがって、チップダイと印刷回路基板との接合信頼性及び組み立て収率を向上させるためには、反り（ＣＡＷ）程度の分布、即ち、反りのばらつきを改善する必要がある。
そこで、本発明者らは、基板処理システムに基板成形制御部を設けて基板の反り（ＣＡＷ）を制御することで、基板の反り（ＣＡＷ）のばらつきを改善することにより、チップダイと基板との接合信頼性及び実装収率が向上されることを確認し、本発明を成すに至った。
したがって、本発明の一つの目的は、基板の反りのばらつきを制御することができて、接合信頼性及び実装収率が向上された基板処理システムを提供することにある。
本発明の他の目的は、前記基板成形制御部にストッパを設け、前記ストッパの形状を調節して基板の反り（ＣＡＷ）の形状を自由に形成することで、基板の反りのばらつきを改善するとともに、凹凸形状及び平坦な形状などの形状に制限されずに成形することができる真空成形機を提供することにある。
本発明のさらに他の目的は、真空成形機及びそれを含む基板処理システムを用いて、組み立て基板の生産収率を向上させることができる基板処理方法を提供することにある。
前記一つの目的を達成するための本発明に具体例による基板処理システム（以下、「第１発明」）は、基板処理システムの内部に多数個のユニット基板を含む基板を投入する投入機と、前記投入機により投入された基板を成形する真空成形機と、前記真空成形機により成形された基板に半田ペーストを印刷するペースト印刷機と、前記半田ペーストが印刷された基板上に電子素子を実装する実装機と、前記電子素子が実装された基板にリフローを行うリフロー機と、を含み、前記真空成形機は、前記基板の成形を制御する基板成形制御部を備える。
第１発明において、前記基板成形制御部は、前記基板の反りを支持して基板の反りのばらつきを制御する。
第１発明において、前記基板成形制御部は、前記電子素子と前記成形された基板とが同一方向の反りを有するように制御する。
第１発明において、前記真空成形機は、前記基板に熱を提供する加熱部と、前記基板に真空力を提供して前記基板の反りを形成する真空部と、を備える。
第１発明において、前記加熱部は、ブロックヒーティング（ｂｌｏｃｋ ｈｅａｔｉｎｇ）により前記基板を加熱する。
第１発明において、前記真空部は、前記加熱部と対応するように配置される赤外線ヒーティング部を含み、前記赤外線ヒーティング部から提供される熱エネルギーと前記真空部から提供される真空とを同時に前記基板に提供して、前記基板が一方向に反るようにする。
第１発明において、前記リフロー機は、前記基板及び前記半田ペーストに熱を加えて、前記基板と前記電子素子とを接合させる。
本発明の他の目的を達成するための真空成形機（以下、「第２発明」）は、基板に熱を提供する加熱部と、前記加熱部に対応するように配置され、前記基板を真空吸引する真空領域を備えて前記基板を成形する真空部と、前記真空領域に配置され、前記基板の反りを支持する基板成形制御部と、を含む。
第２発明において、前記真空部は、ベースモールドと、前記ベースモールの領域を区画し、前記基板を支持する隔壁と、前記隔壁により区画され、空洞からなる前記真空領域と、を含み、前記真空領域に前記基板成形制御部が配置される。
第２発明において、前記基板成形制御部は、前記真空領域に配置されるストッパと、前記ベースモールド及びストッパを貫通して形成された真空ノズルと、を含む。
第２発明において、前記ストッパは、前記隔壁の高さ方向に形成されたポストと、前記ポストの上部に形成され、前記基板の反り領域が接触／支持されるランディング部と、を含む。
第２発明において、前記ポストは、前記隔壁と互いに異なる高さに形成される。
第２発明において、前記ストッパは、前記真空領域にそれぞれ配置され、前記ポストは同一の高さに配置される。
第２発明において、前記ポストの高さと前記隔壁の高さとの差は、１μｍ〜１００μｍの範囲を有する。
第２発明において、前記ストッパは、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、スズ（Ｓｎ）、チタン（Ｔｉ）、及びこれらを組み合わせた合金のうち何れか一つを含む金属で形成される。
第２発明において、前記隔壁の上部が前記基板を支持する。
本発明のさらに他の目的を達成するための基板処理方法（以下、「第３発明」）は、基板に電子素子を実装するとともにユニット基板を受け取るための基板処理システムの内部に基板を投入する段階と、前記基板を成形する段階と、前記基板の反りを制御して基板の反りのばらつきを制御する段階と、前記基板に半田ペーストを印刷する段階と、前記基板の上部に前記電子素子を実装する段階と、前記基板にリフローを行う段階と、を含む。
第３発明において、前記基板を成形する段階は、前記基板を成形可能な温度に加熱した後、真空吸引することにより行われる。
第３発明において、前記基板の反りを制御して基板の反りのばらつきを制御する段階で、前記成形された基板の反りを支持することで基板の反り程度を制御する。
第３発明において、前記電子素子を実装する段階で、前記電子素子は、前記半田ペースト上に実装される。
第３発明において、前記リフローを行う段階で、前記基板及び前記半田ペーストに熱を加えて前記基板と前記電子素子とを接合させる。
本発明の具体例による真空成形機及び基板処理システム、並びにそれを用いた基板処理方法は、基板の反り（ＣＡＷ）を制限的に形成して基板の反り（ＣＡＷ）のばらつきを改善することにより、チップダイと基板のバンプとの間の接合信頼性及び実装収率を向上させることができる。
本発明の具体例による基板処理システムを示した例示図である。 本発明の実施例１による基板システムにより形成された基板及びチップの形状を図示した図面である。 本発明の比較例１による基板及びチップの形状を図示した図面である。 本発明の具体例による真空成形機の断面図である。 本発明の具体例による真空部の平面図である。 図４のＡの拡大図である。 図５のＩ−Ｉ´に沿った断面図である。 本発明による真空成形機により成形された基板の実施例２を図示した図面である。 本発明による真空成形機により成形された基板の実施例３を図示した図面である。 本発明による真空成形機により成形された基板の比較例２を図示した図面である。 本発明の具体例による基板処理方法を示したフローチャートである。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図１は、本発明の具体例による基板処理システムを示した例示図である。図２Ａは、本発明の実施例１による基板システムにより形成された基板及びチップの形状を図示した図面であり、図２Ｂは、本発明の比較例１による基板及びチップの形状を図示した図面である。
図１を参照すれば、基板処理システム１０は、投入機２０と、基板成形制御部３００を有する真空成形機３０と、ペースト印刷機５０と、実装機６０と、リフロー機７０と、受取機８０と、を含むものである。
投入機２０は、基板処理システム１０の内部に基板を投入することができる。例えば、投入機２０は、ロボットアーム、コンベア、ローラーなどであることができるが、投入機２０の種類はこれに限定されず、外部に位置する基板を基板処理システム１０の内部に搬送することができるものであればよい。本発明の具体例において、基板は多数個のユニット基板を含むことができる。ここで、ユニット基板は、通常の印刷回路基板であることができる。
真空成形機３０は、基板を成形することができる。そのために、真空成形機３０は、真空部３１０と、加熱部３５０と、基板成形制御部３００と、を含む。後で基板及びチップを実装することになるが、前記基板またはチップは、形成過程中に反りが発生して互いに付着することが困難となる恐れがある。したがって、基板を成形する真空成形機３０を用いてチップと基板のバンプが同一の方向性を有するように成形することで、チップと基板との実装を容易にする。
図２Ａ及び図２Ｂを参照して、より詳細に説明すれば、基板（ｓｕｂｓｔｒａｔｅ）１００がビルドアップ（ｂｕｉｌｄ−ｕｐ）過程中に加熱されて、基板に反り（Ｗａｒｐａｇｅ）が発生する恐れがある。基板１００の表面（ｆｒｏｎｔ ｓｉｄｅ）と裏面（ｂａｃｋ ｓｉｄｅ）の残銅率が互いに異なることで、導電層を満たす絶縁物質の含有量の差が生じる。この絶縁物質の含有量の差により、結局、熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ；ＣＴＥ）の差が生じる。また、高温では熱膨張係数（ＣＴＥ）の差がさらに増加するが、フリップチップ（Ｆｌｉｐ Ｃｈｉｐ）工程は高温で作業を行う場合が多いため、材料の収縮及び膨張によって基板１００の反りはさらに激しくなる。
このように発生した基板１００の反り方向がチップダイ９０の方向と同一である際に、その実装が容易となる。即ち、図２Ａのように、基板１００にチップダイ９０を実装する際に重要なことは、チップのバンプ９５と基板のバンプ１０５との形状が一定の方向性を有することである。しかし、図２Ｂのように、チップのバンプ９５と基板のバンプ１０５とが互いに反対の方向性を有する場合には、バンプを実装する際にクラック及び剥離が発生する可能性が高くなって、不良が発生する恐れがある。したがって、チップのバンプ９５と基板のバンプ１０５とが同一の方向性を有する際に、組み立て（ａｓｓｅｍｂｌｙ）工程での実装収率及び接合信頼性が向上されることができる。
上記のように、チップのバンプ９５と基板のバンプ１０５とが同一の方向性を有するように、真空成形機３０の真空部３１０を用いて基板１００を真空吸引して成形することができる。
また、真空成形機３０は、基板１００を真空吸引して成形する際に、加熱部３５０を用いて基板１００を加熱することができる。また、真空成形機３０は、真空部３１０に赤外線ヒーティング部（不図示）をさらに含むことができ、前記赤外線ヒーティング部から提供される熱エネルギーと、前記真空部３１０から提供される真空とを同時に基板１００に提供して、基板１００が一方向に反るようにすることができる。
加熱部３５０は、ブロックヒーティング（Ｂｌｏｃｋ ｈｅａｔｉｎｇ）により基板を加熱することができる。したがって、加熱部３５０により、基板１００が反りやすい状態になることができる。即ち、硬い高分子材料は、低温で硬い性質を有するが、高温ではゴムのように柔らかな性質を有することになる。したがって、ガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ；ＴＧ）以上での柔らかな状態で真空成形を行うと、容易に成形することができる。また、ガラス転移温度以上での熱処理により、材料の塑性変形時間を減少させることができる。上記のように、真空成形機３０は、基板１００に熱を提供しながら基板１００を真空吸引して、基板１００が一方向に反るようにすることができる。また、真空成形機３０は、加熱部３５０及び赤外線ヒーティング部を備える真空部３１０により、基板１００に熱エネルギーを上／下部に提供して、成形温度を安定して維持させることができる。
上記のように、本発明の実施例による真空成形機３０は、基板を成形可能な温度に加熱する温度範囲を調節することで、基板の反り程度及び領域の信頼性を向上させることができる。この際、熱を提供する装置は、熱風を提供するリフロー機を用いて基板１００を加熱してもよい。
基板成形制御部３００は、基板の反りを調節して基板の反りのばらつきを制御する。基板は真空成形機により成形されるが、成形された基板は真空によって反る。この際、同じ製品であるとしても、残銅率、加熱温度、絶縁体の厚さ、絶縁体の形状などの様々な理由により、真空で基板が反る程度を制御することは困難である。即ち、基板の反りの差が大きいため、即ち、反りのばらつきが大きいため、同じ基板内でも実装が容易な領域と実装が困難な領域が存在する。これは、実装収率の低下をもたらす。
したがって、基板成形制御部３００は、基板が反る程度を調節して基板の反りのばらつきを制御することができる。前記基板成形制御部３００についての詳細な説明は、図３から図６を参照して説明する。
ペースト印刷機５０は、基板１００上に半田ペーストを印刷することができる。ペースト印刷機５０は、基板処理システム１０の内部に投入された基板１００上に、開口部がパターニングされたマスクを配置させることができる。ここで、開口部は、後で形成されるバンプと対応する位置に形成されることができる。ペースト印刷機５０は、マスクの上部に半田ペーストを塗布して、マスクの開口部を介して基板上に半田ペーストを印刷することができる。
実装機６０は、基板１００の上部に電子素子を実装することができる。実装機６０は、基板の上部のうち半田ペーストが印刷された領域に電子素子を実装することができる。ここで、電子素子は、例えば、チップダイ９０であることができる。
リフロー機７０は、基板にリフローを行うことができる。リフロー機７０は、基板に印刷された半田ペーストを加熱して溶融させることができる。例えば、リフロー機７０は、熱風で半田ペーストを加熱することができる。このようにリフロー機７０により半田ペーストが溶融されることで、半田ペーストと電子素子との接着力が向上されることができる。
受取機８０は、基板を受け取ることができる。受取機８０は、真空成形機３０により一方向に反るように成形され、電子素子が実装されたユニット基板を含む基板を受け取ることができる。
上記のように、基板処理システム１０は、加熱部３５０、真空部３１０、及び基板成形制御部３００を有する真空成形機３０を用いて基板が反る程度を制御し、チップダイと基板の反り方向を一致させることにより、接合の容易性を確保するとともに、接合信頼性及び実装収率を向上させることができる。
図３から図６は、本発明の具体例による真空成形機を示した例示図である。図３は、本発明の具体例による真空成形機の断面図であり、図４は、本発明の具体例による真空部の平面図であり、図５は、図４のＡの拡大図であり、図６は、図５のＩ−Ｉ´に沿った断面図である。また、図７Ａから図７Ｃは、それぞれ、本発明による真空成形機により成形された基板の実施例２、実施例３、及び比較例２を図示した図面である。
図３を参照すれば、真空成形機３０は、基板１００を挟んで一面に形成される加熱部３５０と、他面に形成される真空部３１０と、基板成形制御部３００と、を含むものである。
加熱部３５０は、真空成形機３０の上部または下部に形成されることができる。例えば、加熱部３５０上には、基板１００が整列されることができる。加熱部３５０に備えられた加熱機３５５は、基板１００に熱を提供することができる。
加熱部３５０には、少なくとも一つ以上の加熱機３５５が形成されることができる。加熱機３５５は、基板１００に形成されたユニット基板にそれぞれ熱を加えることができる。加熱機３５５は、ユニット基板に加える熱の範囲を調節することができる。本発明の実施例によれば、加熱機３５５は熱風機であることができる。この際、加熱機３５５は、噴射機及び熱風ノズルなどを含むことができる。
真空部３１０は、真空成形機３０の上部または下部に形成され、加熱部３５０と互いに対応する位置に配置されることができる。真空部３１０は、成形温度を安定して維持させるために、赤外線ヒーティング部をさらに備えてもよい。真空部３１０は真空機３１５を含み、前記真空機３１５は基板１００を真空吸引して成形することができる。
この際、基板１００は、加熱機３５５により成形可能な温度に加熱された状態であることができる。真空部３１０には少なくとも一つ以上の真空機３１５が形成され、真空機３１５は、基板１００に形成されたユニット基板をそれぞれ真空吸引することができる。真空機３１５によりユニット基板が真空吸入されると、ユニット基板は一方向に反るように成形されることができる。
基板成形制御部３００は、真空部３１０に形成されることができる。具体的には、基板成形制御部３００は、真空部３１０の真空領域に配置され、基板１００を成形する際に基板１００が反る程度を制御することができる。
基板成形制御部３００についての詳細な説明は、図４〜図６を参照して、より具体的に説明する
図４から図６を参照すれば、真空成形機３０の真空部３１０は、ベースモールド４１０と、ベースモールド４１０を区画する隔壁４３０と、を備える。前記隔壁４３０は、ベースモールド４１０と一体型に形成されることができる。また、前記隔壁４３０は、ベースモールド４１０の面方向に垂直な方向に形成されており、前記隔壁４３０の上部は、基板１００を支持する面となることができる。
前記隔壁４３０は、所定の間隔で配置されており、隔壁４３０の間には、空洞（Ｃａｖｉｔｙ）からなる真空領域４２０が形成される。前記空洞からなる真空領域４２０は、基板の単位ユニットに対応する形状に形成されることができる。したがって、隔壁４３０の配置によって空洞の形状が決定されることができる。即ち、隔壁４３０の配置によって真空領域４２０の形状が決定されることができる。還言すれば、単位基板のサイズに応じて隔壁４３０を配置することができる。または、隔壁４３０は、クワッド（ｑｕａｄ）方式により全体サイズの１／４に分割して配置してもよい。
前記真空領域４２０に基板成形制御部３００が配置される。図５及び図６を参照して、基板成形制御部３００をより具体的に説明すれば、基板成形制御部３００は、ストッパ（Ｓｔｏｐｐｅｒ）５００を備える。
ストッパ５００は、基板１００の成形のために加えられる熱に対して耐熱特性を有する物質であればよく、特に限定されないが、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、スズ（Ｓｎ）、チタン（Ｔｉ）、及びこれらを組み合わせた合金のうち何れか一つを含む金属材質で形成することができる。
本発明の具体例の図面では、ストッパ５００が、円柱状のポスト５５０と、円形のランディング部５６０と、を含むことが図示されているが、これに限定されるものではない。即ち、ストッパ５００は、多様な形状のポスト５５０及びランディング部５６０を含み、その構成も多様な金属を含む多様な合金で形成されることができる。
前記ストッパ５００は、ベースモールド４１０で所定の高さに形成されるポスト５５０と、前記ポスト５５０の上部に形成され、基板１００を支持することができるランディング部５６０と、を備える。
ランディング部５６０は、基板が反る力を真空力で支持することができる。ランディング部５６０は、真空力で基板１００が反る領域が載置されるようにすることができる。また、ランディング部５６０の面積は、真空領域４２０の形状（サイズ、形態など）または基板１００の曲げ応力（ｂｅｎｄｉｎｇ ｓｔｒｅｓｓ）を考慮して形成することができる。
したがって、ランディング部５６０は、載置された基板を真空力で支持することで、基板１００がさらに反ることを防止することができ、これによって基板が反る程度を調節することができる。
ポスト５５０は、ストッパ５００の高さを形成することができる。ポスト５５０は、隔壁４３０の高さと異なる高さに形成されることができる。例えば、図面に図示されたように、隔壁４３０の高さより低く形成されてもよく、図示されていないが、隔壁４３０の高さより高く形成されてもよい。
このポスト５５０の高さにより、基板１００の反りのばらつきが制御されることができる。換言すれば、基板１００は隔壁４３０の上部に支持されている状態であって、基板１００は真空部３１０により成形されるが、この成形により、基板が反る程度が隔壁４３０とポスト５５０との高さの差に制限されることができる。したがって、ストッパ５００のポスト５５０により、基板１００の反りのばらつきが制御されることができる。
また、このポスト５５０の高さは、基板成形制御部３００により制御することができる。即ち、基板成形制御部３００により基板の反りのばらつきを制御することができる。前記ポストの形状を調節することで、基板の反り（ＣＡＷ）の形状を自由に形成することができるため、基板の反りのばらつきを改善するとともに、凹凸形状及び平坦な形状などの形状に制限されずに成形することができる。
例えば、隔壁４３０とポスト５５０の高さの差は、１μｍ〜１００μｍの範囲を有することができる。より具体的には、１０μｍ〜４０μｍの範囲を有することができる。隔壁４３０とポスト５５０の高さの差が１０μｍ〜４０μｍの範囲より大きいと、基板の反りのばらつきが大きく形成されて、チップダイを基板１００に実装することが困難となる恐れがある。
一方、基板成形制御部３００は、ベースモールド４１０の底面からストッパ５００を貫通して形成される真空ノズル５８０を備える。真空ノズル５８０は、ストッパ５００のランディング部５６０に孔を形成し、真空領域４２０に真空を形成することで、基板１００をランディング部５６０に吸引して基板１００を成形することができる。このように真空ノズル５８０により基板１００を吸引することで、基板１００がストッパ５００に支持される。この際、基板１００は、ストッパ５００のランディング部５６０に接触して支持される。また、ポスト５５０により基板１００の反りのばらつきが制御される。
図７Ａから図７Ｃを参照すれば、実施例２として、図７Ａに図示されたように、ストッパ５００を備える真空成形機３０は、基板が反る程度、即ち、基板の反りのばらつきを改善または一定に形成することができる。また、実施例３として、図７Ｂに図示されたように、隔壁の高さよりストッパの高さが高く形成されている。この際、ランディング部は、基板を真空で支持／固定し、加熱部は熱エネルギーを提供して基板が隔壁の上方に反るようにすることができる。
このように真空成形機の真空力により基板がストッパまたは隔壁に載置／支持されて、基板の反りのばらつき（ｃ、ｄ）が改善されることが分かる。
比較例２として、図７Ｃに図示されたように、ストッパ５００を有しない真空成形機３０は、基板が反る程度が大きくなって、反りのばらつきが大きく形成されることが分かる。即ち、ａとｂの間隔が大きく形成されており、これは基板の反りのばらつきが大きく形成されたことを示す。したがって、後でチップダイを基板に実装する際に、接合信頼性及び実装収率の低下が発生する恐れがある。
上記のように、基板１００を成形する際に、ストッパ５００のポスト５５０により、基板の反りを制御して基板の反りのばらつきを制御することができる。したがって、本発明による基板成形制御部３００を備える真空成形機３０は、基板が反る程度を制御することにより、基板１００上にチップダイを実装する際に接合信頼性及び実装収率を向上させることができる。
図８は、本発明の具体例による基板処理方法を示したフローチャートである。この際、重複説明を避けるために、図１から図６を引用して説明する。
図８を参照すれば、先ず、基板１００を基板処理システム１０の内部に投入することができる（Ｓ８１０）。ここで、基板処理システム１０は、基板１００の上部に電子素子を実装するとともに、基板を受け取るシステムであることができる。基板処理システムの詳細な構成は、図１を参照すればよい。基板は、投入機により基板処理システム１０の内部に投入されることができる。ここで、投入機は、ロボットアーム、コンベア、ローラーなどであることができる。
次いで、基板処理システム１０は、基板を成形することができる（Ｓ８２０）。基板１００の成形は、真空成形機３０により行われることができる。真空成形機３０は、基板１００に熱を加えた状態で真空吸引して成形を行うことができる。真空成形機３０に搬送された基板は、図７Ａに示す状態であることができる。図７Ａを参照すれば、基板１００は多数個のユニット基板を含むことができる。真空成形機３０の加熱部３５０及び真空部３１０により、基板１００は、真空領域４２０の方向に反った状態であることができる。
ここで、真空成形機３０の加熱部は、基板に熱エネルギーを提供し、真空部は、赤外線ヒーティング部により熱エネルギーを提供して、基板の成形温度を安定して維持させることができる。例えば、加熱部は、基板に２００℃〜２２０℃の熱エネルギーを提供し、前記赤外線ヒーティング部は、基板に９０℃〜１１０℃の熱エネルギーを提供することで、基板の成形温度を安定して維持させることができる。
次いで、基板の成形を制御する段階を行う（Ｓ８３０）。この際、基板成形の制御は、真空成形機３０に備えられた基板成形制御部３００により行われることができる。真空成形機３０に備えられた基板成形制御部３００は、基板の反りのばらつきを制御することができる。
前記基板成形制御部３００は、ストッパ５００を含む。ストッパ５００は、高さを制御するポスト５５０と、基板の反る力を支持／制御するランディング部５６０と、を備える。また、基板成形制御部３００は、ストッパ５００及びベースモールド４１０を貫通して形成された真空ノズル５８０を備え、基板の反りを調節する。これにより、ストッパ５００の高さによって基板の反りのばらつきが変わることができる。
例えば、隔壁４３０の高さとポスト５５０の高さとの差は、１μｍ〜１００μｍの範囲を有することができ、上記の高さ差の範囲を超過または未満である場合は、基板が反る程度が小さいため、後で行われる実装工程の際にチップダイと基板の接合が困難となる恐れがある。
真空成形機３０は、基板１００が成形可能な程度に加熱されると、真空吸引して、下方に反ったユニット基板を、図７Ａのように、上方に反るように成形することができる。このような基板の成形は、チップダイと方向性を一致させて実装を容易にするために行う。例えば、基板をビルドアップする過程で、上部と下部との銅密度の差によって基板が何れかの方向に反るが、この際、真空成形機により基板を成形することにより、チップと基板の反り方向を一致させることができる。基板上に実装されるチップダイは、例えば、電子部品としてインダクタなどであることができる。
次いで、基板処理システムは、基板に半田ペーストを印刷することができる（Ｓ８４０）。半田ペースト印刷は、ペースト印刷機により行われることができる。ペースト印刷機は、先ず、基板の上部に開口部がパターニングされたマスクを配置させることができる。この際、開口部は、後で形成されるバンプと対応する位置に形成されることができる。次に、ペースト印刷機は、マスクの上部に半田ペーストを塗布して、マスクの開口部を介して基板上に半田ペーストを印刷することができる。
次いで、基板処理システムは、基板の上部に電子素子を実装することができる（Ｓ８５０）。電子素子の実装は、実装機により行われることができる。実装機は、基板の上部のうち半田ペーストが印刷された領域に電子素子を実装することができる。
次いで、基板処理システムは、リフローを行うことができる（Ｓ８６０）。リフローは、リフロー機により行われることができる。リフロー機は、基板に印刷された半田ペーストを加熱して溶融させることができる。例えば、リフロー機は、熱風で半田ペーストを加熱することができるが、これに限定されるものではない。リフロー機は、熱風だけでなく、半田ペーストを溶融させることができる如何なる熱伝逹媒体も使用可能である。このように、リフロー機により半田ペーストが溶融されることで、半田ペーストの上部に実装された電子素子との接着力が向上されることができる。
本発明の実施例による基板処理方法は、基板成形制御部により基板の反り（ＣＡＷ）を制限的に形成して、基板の反り（ＣＡＷ）のばらつきを改善することにより、チップダイと基板のバンプとの間の接合信頼性及び実装収率を向上させることができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法に適用可能である。
１０ 基板処理システム
２０ 投入機
３０ 真空成形機
５０ ペースト印刷機
６０ 実装機
７０ リフロー機
８０ 受取機
９０ チップダイ
９５ バンプ
１００ 基板
１０５ バンプ
３００ 基板成形制御部
３１０ 真空部
３１５ 真空機
３５０ 加熱部
３５５ 加熱機
４１０ ベースモールド
４２０ 真空領域
４３０ 隔壁
５００ ストッパ
５５０ ポスト
５６０ ランディング部
５８０ 真空ノズル

Claims (21)

  1. 基板処理システムの内部に多数個のユニット基板を含む基板を投入する投入機と、
    前記投入機により投入された基板を成形する真空成形機と、
    前記真空成形機により成形された基板に半田ペーストを印刷するペースト印刷機と、
    前記半田ペーストが印刷された基板上に電子素子を実装する実装機と、
    前記電子素子が実装された基板にリフローを行うリフロー機と、を含み、
    前記真空成形機は、前記基板の成形を制御する基板成形制御部を備える、基板処理システム。
  2. 前記基板成形制御部は、前記基板の反りを支持して基板の反りのばらつきを制御する、請求項１に記載の基板処理システム。
  3. 前記基板成形制御部は、前記電子素子と前記成形された基板とが同一方向の反りを有するように制御する、請求項１に記載の基板処理システム。
  4. 前記真空成形機は、
    前記基板に熱を提供する加熱部と、
    前記基板に真空力を提供して前記基板の反りを形成する真空部と、を備える、請求項１に記載の基板処理システム。
  5. 前記加熱部は、ブロックヒーティング（ｂｌｏｃｋ ｈｅａｔｉｎｇ）により前記基板を加熱する、請求項４に記載の基板処理システム。
  6. 前記真空部は、前記加熱部と対応するように配置される赤外線ヒーティング部を含み、
    前記赤外線ヒーティング部から提供される熱エネルギーと前記真空部から提供される真空とを同時に前記基板に提供して、前記基板が一方向に反るようにする、請求項４に記載の基板処理システム。
  7. 前記リフロー機は、前記基板及び前記半田ペーストに熱を加えて、前記基板と前記電子素子とを接合させる、請求項１に記載の基板処理システム。
  8. 基板に熱を提供する加熱部と、
    前記加熱部に対応するように配置され、前記基板を真空吸引する真空領域を備えて前記基板を成形する真空部と、
    前記真空領域に配置され、前記基板の反りを支持する基板成形制御部と、を含む真空成形機。
  9. 前記真空部は、
    ベースモールドと、
    前記ベースモールの領域を区画し、前記基板を支持する隔壁と、
    前記隔壁により区画され、空洞からなる前記真空領域と、を含み、
    前記真空領域に前記基板成形制御部が配置される、請求項８に記載の真空成形機。
  10. 前記基板成形制御部は、
    前記真空領域に配置されるストッパと、
    前記ベースモールド及びストッパを貫通して形成された真空ノズルと、を含む、請求項９に記載の真空成形機。
  11. 前記ストッパは、
    前記隔壁の高さ方向に形成されたポストと、
    前記ポストの上部に形成され、前記基板の反り領域が接触／支持されるランディング部と、を含む、請求項１０に記載の真空成形機。
  12. 前記ポストは前記隔壁と互いに異なる高さに形成される、請求項１１に記載の真空成形機。
  13. 前記ストッパは前記真空領域にそれぞれ配置され、前記ポストは同一の高さに配置される、請求項１１に記載の真空成形機。
  14. 前記ポストの高さと前記隔壁の高さとの差は１μｍ〜１００μｍの範囲を有する、請求項１１に記載の真空成形機。
  15. 前記ストッパは、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、スズ（Ｓｎ）、チタン（Ｔｉ）、及びこれらを組み合わせた合金のうち何れか一つを含む金属で形成される、請求項１０に記載の真空成形機。
  16. 前記隔壁の上部が前記基板を支持する、請求項１０に記載の真空成形機。
  17. 基板に電子素子を実装するとともにユニット基板を受け取るための基板処理システムの内部に基板を投入する段階と、
    前記基板を成形する段階と、
    前記基板の反りを制御して基板の反りのばらつきを制御する段階と、
    前記基板に半田ペーストを印刷する段階と、
    前記基板の上部に前記電子素子を実装する段階と、
    前記基板にリフローを行う段階と、を含む基板処理方法。
  18. 前記基板を成形する段階は、前記基板を成形可能な温度に加熱した後、真空吸引することにより行われる、請求項１７に記載の基板処理方法。
  19. 前記基板の反りを制御して基板の反りのばらつきを制御する段階で、前記成形された基板の反りを支持することで基板の反り程度を制御する、請求項１７に記載の基板処理方法。
  20. 前記電子素子を実装する段階で、前記電子素子は前記半田ペースト上に実装される、請求項１７に記載の基板処理方法。
  21. 前記リフローを行う段階で、前記基板及び前記半田ペーストに熱を加えて前記基板と前記電子素子とを接合させる、請求項１７に記載の基板処理方法。
JP2014011833A 2013-08-26 2014-01-24 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法 Pending JP2015043405A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130101117A KR101508430B1 (ko) 2013-08-26 2013-08-26 진공 성형기 및 이를 구비한 기판처리 시스템
KR10-2013-0101117 2013-08-26

Publications (1)

Publication Number Publication Date
JP2015043405A true JP2015043405A (ja) 2015-03-05

Family

ID=52480728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011833A Pending JP2015043405A (ja) 2013-08-26 2014-01-24 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法

Country Status (3)

Country Link
US (1) US20150056754A1 (ja)
JP (1) JP2015043405A (ja)
KR (1) KR101508430B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825759B2 (en) 2018-03-05 2020-11-03 Delta Electronics (Shanghai) Co., Ltd. Power module and production method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2011215308A (ja) * 2010-03-31 2011-10-27 Brother Industries Ltd 光走査装置及び光走査装置の製造方法
JP2011222578A (ja) * 2010-04-05 2011-11-04 Murata Mfg Co Ltd 電子部品製造装置及び電子部品製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164665A (ja) 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 配線板成形用の真空成形装置
JP4148365B2 (ja) * 2004-11-19 2008-09-10 シーケーディ株式会社 プリント基板の検査装置
US8161633B2 (en) * 2007-04-03 2012-04-24 Harris Corporation Method of fabricating non-planar circuit board
KR101215451B1 (ko) * 2012-08-07 2012-12-26 주식회사 세기하이텍 열 가압 히트 스프레더 기반의 메탈기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
JP2011215308A (ja) * 2010-03-31 2011-10-27 Brother Industries Ltd 光走査装置及び光走査装置の製造方法
JP2011222578A (ja) * 2010-04-05 2011-11-04 Murata Mfg Co Ltd 電子部品製造装置及び電子部品製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825759B2 (en) 2018-03-05 2020-11-03 Delta Electronics (Shanghai) Co., Ltd. Power module and production method of the same

Also Published As

Publication number Publication date
KR101508430B1 (ko) 2015-04-07
US20150056754A1 (en) 2015-02-26
KR20150024097A (ko) 2015-03-06

Similar Documents

Publication Publication Date Title
TWI375309B (en) Wafer level package with die receiving through-hole and method of the same
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
US9953958B2 (en) Electronic component device
WO2006123554A1 (ja) フリップチップ実装体およびフリップチップ実装方法
US9905529B2 (en) Method for manufacturing semiconductor device
US20150364410A1 (en) Circuit board, manufacturing method therefor, and pillar-shaped terminal for circuit board
TW201942983A (zh) 具有適應性垂直互連的電子裝置和其製造方法
US8609462B2 (en) Methods for forming 3DIC package
TW201620091A (zh) 製造半導體裝置的方法
JP6142276B2 (ja) 電子部品実装装置および電子部品の製造方法
JP2015043405A (ja) 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法
TWI294638B (en) Integrated circuit die and substrate coupling
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI492344B (zh) 半導體封裝件及其製法
JP2011066078A (ja) 回路モジュールおよびその製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JP2015195319A (ja) モジュール部品及びその製造方法
JP5851719B2 (ja) マスクを用いてワークに導電性ボールを搭載する方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP3573104B2 (ja) 導電性ボールの搭載装置および搭載方法
KR102016480B1 (ko) 진공 성형기, 이를 구비한 기판처리 시스템 및 이를 이용한 기판처리 방법
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
JP2011187682A (ja) 半導体装置の製造方法、実装方法、及び製造装置
JP2011187699A (ja) 半導体装置およびその製造方法
KR101516045B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310