JP2015043235A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015043235A5 JP2015043235A5 JP2014231747A JP2014231747A JP2015043235A5 JP 2015043235 A5 JP2015043235 A5 JP 2015043235A5 JP 2014231747 A JP2014231747 A JP 2014231747A JP 2014231747 A JP2014231747 A JP 2014231747A JP 2015043235 A5 JP2015043235 A5 JP 2015043235A5
- Authority
- JP
- Japan
- Prior art keywords
- physical address
- memory access
- register
- processing system
- data value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 1
Claims (20)
- 変換されるべきデータ値を指定する第1のオペランドと、前記データ値の記憶先である代理メモリアクセスエージェントのレジスタの位置と関連付けられる仮想アドレスを指定する第2のオペランドとを含む、命令を受け取るステップと、
前記データ値が、第1の物理アドレスに変換されるようにするステップと、
前記仮想アドレスが、第2の物理アドレスに変換されるようにするステップと、
前記第1の物理アドレスを、第2の物理アドレスに基づいて、前記代理メモリアクセスエージェントのレジスタに記憶するステップと
を含む、方法。 - 変換されるべき第2のデータ値を指定する第3のオペランドと、前記第2のデータ値の記憶先である第2の代理メモリアクセスエージェントのレジスタの位置と関連付けられる第2の仮想アドレスを指定する第4のオペランドとを含む、第2の命令を受け取るステップと、
前記第2のデータ値が、第3の物理アドレスに変換されるようにするステップと、
前記第2の仮想アドレスが、第4の物理アドレスに変換されるようにするステップと、
前記第3の物理アドレスを、前記第4の物理アドレスに基づいて、前記第2の代理メモリアクセスエージェントのレジスタに記憶するステップと、
前記第1の物理アドレスを用いて、移動されるべきメモリ値の位置を特定するステップと、
前記メモリ値が、前記第3の物理アドレスを用いて、第2の位置に移動されるようにするステップと
をさらに含む、請求項1に記載の方法。 - 変換されるべき前記データ値を指定する前記第1のオペランドが、前記データ値によって表される第2の仮想アドレスの識別情報を含む、請求項1に記載の方法。
- 前記第2の物理アドレスが、前記代理メモリアクセスエージェントのレジスタの物理アドレスである、請求項1に記載の方法。
- 前記第1の物理アドレスを用いて、物理メモリの位置に記憶されるメモリ値を管理するステップ
をさらに含む、請求項1に記載の方法。 - プロセスから受け取られた命令を処理するように構成されるプロセッサユニットであって、前記命令が、変換されるべきデータ値を指定する第1のオペランドと、前記データ値の記憶先である代理メモリアクセスエージェントのレジスタの位置と関連付けられる仮想アドレスを指定する第2のオペランドとを含む、プロセッサユニットと、
前記データ値を第1の物理アドレスに変換し、前記仮想アドレスを第2の物理アドレスに変換するように構成される、メモリ管理ユニットと
を含み、
前記プロセッサユニットが、前記第1の物理アドレスを、前記第2の物理アドレスに基づいて、前記代理メモリアクセスエージェントのレジスタに記憶するように構成される、処理システム。 - 前記プロセッサユニットが、非特権モードで前記命令を処理するように構成される、請求項6に記載の処理システム。
- ポータブル通信デバイスに配置される、請求項6に記載の処理システム。
- 前記第1の物理アドレスを用いて、物理メモリの位置に記憶されるメモリ値を管理するように構成される、代理メモリアクセスエージェントをさらに含む、請求項6に記載の処理システム。
- 代理メモリアクセスエージェントが、ダイレクトメモリアクセス(DMA)チャネルである、請求項9に記載の処理システム。
- 前記第2の物理アドレスが、前記代理メモリアクセスエージェントのレジスタの物理アドレスである、請求項6に記載の処理システム。
- 命令によって指定される仮想アドレスを、レジスタの位置に対応する第1の物理アドレスに変換し、前記命令によって指定されるデータ値を、第2の物理アドレスに変換するように構成される、メモリ管理ユニットと、
前記レジスタを含む代理メモリアクセスエージェントであって、前記レジスタが、前記第1の物理アドレスを用いて前記第2の物理アドレスを記憶するように構成される、代理メモリアクセスエージェントと
を含む、処理システム。 - 前記メモリ管理ユニットが、第2の命令によって指定される第2のデータ値を第3の物理アドレスに変換し、前記第2の命令によって指定される第2の仮想アドレスを第4の物理アドレスに変換するように構成され、前記第4の物理アドレスが、第2のレジスタの位置を特定し、
前記代理メモリアクセスエージェントが前記第2のレジスタを含み、前記第2のレジスタが、前記第4の物理アドレスを用いて前記第3の物理アドレスを記憶するように構成される、請求項12に記載の処理システム。 - 前記代理メモリアクセスエージェントが、前記第1の物理アドレスを用いて、移動されるべきメモリ値の位置を特定し、前記第3の物理アドレスを用いて、前記移動されるべきメモリ値が第2の位置に移動されるようにするように構成される、請求項13に記載の処理システム。
- ポータブル通信デバイスに配置される、請求項12に記載の処理システム。
- 前記代理メモリアクセスエージェントが、前記第1の物理アドレスを用いて、物理メモリの位置に記憶されるメモリ値にアクセスするように構成される、請求項12に記載の処理システム。
- 前記代理メモリアクセスエージェントが、ダイレクトメモリアクセス(DMA)チャネルである、請求項12に記載の処理システム。
- 前記第1の物理アドレスが、前記代理メモリアクセスエージェントのレジスタの物理アドレスである、請求項12に記載の処理システム。
- プログラムコードが記憶されるコンピュータ可読記録媒体であって、前記プログラムコードが、
物理アドレスに変換されるべきデータ値によって表される第1の仮想アドレスを指定するための、プログラムコードと、
前記物理アドレスの記憶先である代理メモリアクセスエージェントのレジスタの位置と関連付けられる第2の仮想アドレスを指定するための、プログラムコードと
を含む、コンピュータ可読記録媒体。 - 前記プログラムコードが、非特権モードで動作するプロセッサによって処理されるように構成される、請求項19に記載のコンピュータ可読記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/777,324 US8924685B2 (en) | 2010-05-11 | 2010-05-11 | Configuring surrogate memory accessing agents using non-priviledged processes |
US12/777,324 | 2010-05-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510119A Division JP5685643B2 (ja) | 2010-05-11 | 2011-04-27 | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015043235A JP2015043235A (ja) | 2015-03-05 |
JP2015043235A5 true JP2015043235A5 (ja) | 2015-10-15 |
Family
ID=44121064
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510119A Active JP5685643B2 (ja) | 2010-05-11 | 2011-04-27 | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
JP2014231747A Pending JP2015043235A (ja) | 2010-05-11 | 2014-11-14 | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510119A Active JP5685643B2 (ja) | 2010-05-11 | 2011-04-27 | データ値を変換して記憶するための命令を用いた代理メモリアクセスエージェントの構成 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8924685B2 (ja) |
EP (1) | EP2569695B1 (ja) |
JP (2) | JP5685643B2 (ja) |
KR (1) | KR101429969B1 (ja) |
CN (2) | CN104598398B (ja) |
BR (1) | BR112012028622B1 (ja) |
TW (1) | TWI448893B (ja) |
WO (1) | WO2011142967A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9542333B2 (en) * | 2014-12-04 | 2017-01-10 | Qualcomm Incorporated | Systems and methods for providing improved latency in a non-uniform memory architecture |
US20160246712A1 (en) * | 2015-02-25 | 2016-08-25 | HGST Netherlands B.V. | Indirection data structures implemented as reconfigurable hardware |
US10725689B2 (en) * | 2015-08-31 | 2020-07-28 | Hewlett Packard Enterprise Development Lp | Physical memory region backup of a volatile memory to a non-volatile memory |
CN114385529A (zh) * | 2020-10-16 | 2022-04-22 | 瑞昱半导体股份有限公司 | 直接记忆体存取控制器、使用其之电子装置以及操作其的方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216809A (ja) | 1992-02-06 | 1993-08-27 | Nec Corp | Dma転送方式 |
JP3219826B2 (ja) * | 1992-02-21 | 2001-10-15 | 日本電気株式会社 | 情報処理装置 |
JPH05250260A (ja) * | 1992-03-04 | 1993-09-28 | Toshiba Corp | 物理アドレス読出し機能を持つ仮想記憶制御方式の情報処理装置 |
US5765022A (en) * | 1995-09-29 | 1998-06-09 | International Business Machines Corporation | System for transferring data from a source device to a target device in which the address of data movement engine is determined |
US6470437B1 (en) * | 1999-12-17 | 2002-10-22 | Hewlett-Packard Company | Updating and invalidating store data and removing stale cache lines in a prevalidated tag cache design |
US6681346B2 (en) * | 2000-05-11 | 2004-01-20 | Goodrich Corporation | Digital processing system including a DMA controller operating in the virtual address domain and a method for operating the same |
US6662289B1 (en) * | 2001-05-15 | 2003-12-09 | Hewlett-Packard Development Company, Lp. | Method and apparatus for direct conveyance of physical addresses from user level code to peripheral devices in virtual memory systems |
US7200691B2 (en) * | 2003-12-22 | 2007-04-03 | National Instruments Corp. | System and method for efficient DMA transfer and buffering of captured data events from a nondeterministic data bus |
EP1619589B1 (fr) * | 2004-07-23 | 2007-12-26 | Stmicroelectronics SA | Procédé de programmation d'un contrôleur de DMA dans un système sur puce et système sur puce associé |
CN100377117C (zh) | 2005-07-14 | 2008-03-26 | 中国科学院计算技术研究所 | 用于虚实地址变换及读写高速缓冲存储器的方法及装置 |
JP2007087177A (ja) | 2005-09-22 | 2007-04-05 | Canon Inc | 情報処理装置 |
JP2008102850A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 情報処理装置及び情報処理方法 |
US7827383B2 (en) * | 2007-03-09 | 2010-11-02 | Oracle America, Inc. | Efficient on-chip accelerator interfaces to reduce software overhead |
CN101556565B (zh) | 2009-01-22 | 2010-09-29 | 杭州中天微系统有限公司 | 嵌入式处理器的片上高性能dma |
US8166276B2 (en) * | 2009-02-27 | 2012-04-24 | Advanced Micro Devices, Inc. | Translate and verify instruction for a processor |
-
2010
- 2010-05-11 US US12/777,324 patent/US8924685B2/en active Active
-
2011
- 2011-04-27 EP EP11722646.4A patent/EP2569695B1/en active Active
- 2011-04-27 BR BR112012028622-6A patent/BR112012028622B1/pt active IP Right Grant
- 2011-04-27 CN CN201510062160.3A patent/CN104598398B/zh active Active
- 2011-04-27 CN CN201180023081.1A patent/CN102884506B/zh active Active
- 2011-04-27 WO PCT/US2011/034095 patent/WO2011142967A1/en active Application Filing
- 2011-04-27 JP JP2013510119A patent/JP5685643B2/ja active Active
- 2011-04-27 KR KR1020127032413A patent/KR101429969B1/ko active IP Right Grant
- 2011-05-11 TW TW100116570A patent/TWI448893B/zh active
-
2014
- 2014-11-14 JP JP2014231747A patent/JP2015043235A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017516228A5 (ja) | ||
JP2016507849A5 (ja) | ||
JP2018505501A5 (ja) | ||
JP2018524679A5 (ja) | ||
JP2015207223A5 (ja) | 情報処理装置、システム、情報処理方法、コンピュータプログラム | |
EP2674856A3 (en) | Zero cycle load instruction | |
EP2660715A3 (en) | Optimizing register initialization operations | |
JP2015043235A5 (ja) | ||
JP2013536486A5 (ja) | ||
WO2014139466A3 (en) | Data cache system and method | |
JP2016528753A5 (ja) | ||
JP2015201216A5 (ja) | ||
JP2013536487A5 (ja) | ||
JP2016163280A5 (ja) | ||
HRP20141105T1 (hr) | Upute za pohranu/blok pohrane za komunikaciju s adapterima | |
JP2015505091A5 (ja) | ||
CN105144122A (zh) | 外部可编程存储器管理单元 | |
JP2016514865A5 (ja) | ||
JP2015523668A5 (ja) | ||
JP2016511470A5 (ja) | ||
JP2015122094A5 (ja) | ||
JP2014522521A5 (ja) | ||
WO2015020900A3 (en) | Method and device for error correcting code (ecc) error handling | |
JP2016512908A5 (ja) | ||
JP2016505972A5 (ja) |