JP2015039148A5 - - Google Patents

Description

上記課題に鑑みて、本発明の一部の実施形態によるスペクトラム拡散クロック生成回路は、入力された基準クロックに基づいてスペクトラム拡散クロックを生成して出力する生成部と、１つの基準時刻について、当該基準時刻以降に前記生成部に入力された基準クロックのパルス数と、当該基準時刻以降に前記生成部から出力されたスペクトラム拡散クロックのパルス数との差を監視する監視部と、前記差が所定の範囲に含まれるように、前記生成部によって生成されるスペクトラム拡散クロックの周波数を制御する制御部とを備え、前記基準クロックの周波数は時間を通じて一定である。

Claims (13)

1. 入力された基準クロックに基づいてスペクトラム拡散クロックを生成して出力する生成部と、
   １つの基準時刻について、当該基準時刻以降に前記生成部に入力された基準クロックのパルス数と、当該基準時刻以降に前記生成部から出力されたスペクトラム拡散クロックのパルス数との差を監視する監視部と、
   前記差が所定の範囲に含まれるように、前記生成部によって生成されるスペクトラム拡散クロックの周波数を制御する制御部とを備え、
   前記基準クロックの周波数は時間を通じて一定であることを特徴とするスペクトラム拡散クロック生成回路。
2. 前記制御部は、前記差が閾値を超えたかどうかの判定を行い、前記差が前記閾値を超えた場合に、前記差が低減するように、前記生成部によって生成されるスペクトラム拡散クロックの周波数を制御することを特徴とする請求項１に記載のスペクトラム拡散クロック生成回路。
3. 前記制御部は、前記差が変化するごとに前記判定を行うことを特徴とする請求項２に記載のスペクトラム拡散クロック生成回路。
4. 前記制御部は、前記生成部に前記基準クロックが入力されるごと及び前記生成部から前記スペクトラム拡散クロックが出力されるごとに前記判定を行うことを特徴とする請求項２又は３に記載のスペクトラム拡散クロック生成回路。
5. 前記監視部は、
   前記基準クロックによって駆動される第１巡回シフトレジスタと、
   前記スペクトラム拡散クロックによって駆動される第２巡回シフトレジスタと、
   前記第１巡回シフトレジスタからの出力と前記第２巡回シフトレジスタからの出力とによって内部状態が決まるセットリセットフリップフロップ回路群と、
   前記セットリセットフリップフロップ回路群からの出力に基づいて前記差を取得する取得部とを含むことを特徴とする請求項１乃至４の何れか１項に記載のスペクトラム拡散クロック生成回路。
6. 前記制御部は、基準クロックのパルス数とスペクトラム拡散クロックのパルス数との前記差が、前記第１巡回シフトレジスタの段数以下、かつ、前記第２巡回シフトレジスタの段数以下に収まるように、スペクトラム拡散クロックの周波数を制御することを特徴とする請求項５に記載のスペクトラム拡散クロック生成回路。
7. 前記第１巡回シフトレジスタの段数と、前記第２巡回シフトレジスタの段数とは互いに等しく、
   前記セットリセットフリップフロップ回路群は、前記第１巡回シフトレジスタの段数に等しい個数のセットリセットフリップフロップ回路を含むことを特徴とする請求項５又は６に記載のスペクトラム拡散クロック生成回路。
8. 前記監視部は、
   前記生成部に入力された基準クロックのパルス数をカウントする第１カウンタと、
   前記生成部から出力されたスペクトラム拡散クロックのパルス数をカウントする第２カウンタと、
   前記第１カウンタと前記第２カウンタとの差を出力する減算器と、
   前記減算器からの出力に基づいて、基準クロックのパルス数とスペクトラム拡散クロックのパルス数との前記差を取得する取得部とを含むことを特徴とする請求項１乃至４の何れか１項に記載のスペクトラム拡散クロック生成回路。
9. 前記第２カウンタの出力はグレイコードであることを特徴とする請求項８に記載のスペクトラム拡散クロック生成回路。
10. 請求項１乃至９の何れか１項に記載のスペクトラム拡散クロック生成回路と、
    前記スペクトラム拡散クロック生成回路に供給される基準クロックを生成する発振回路と、
    前記スペクトラム拡散クロック生成回路から出力されたスペクトラム拡散クロックによって駆動される回路素子とを備えることを特徴とする集積回路。
11. 請求項１乃至９の何れか１項に記載のスペクトラム拡散クロック生成回路と、
    メモリと、
    基準クロックに従って入力データを前記メモリに書き込む書き込み部と、
    前記スペクトラム拡散クロック生成回路から出力されたスペクトラム拡散クロックに従って前記メモリからデータを読み出して出力する読み出し部とを備えることを特徴とするクロック乗せ換え回路。
12. 請求項５乃至７の何れか１項に記載のスペクトラム拡散クロック生成回路と、
    メモリと、
    前記スペクトラム拡散クロック生成回路から出力されたスペクトラム拡散クロックを受け、前記スペクトラム拡散クロックのパルスが入力されるごとに前記メモリからデータを読み出す読み出し部とを備えるクロック乗せ換え回路であって、
    前記第１巡回シフトレジスタの段数及び前記第２巡回シフトレジスタの段数はそれぞれＭ段であり、
    前記メモリは、少なくともＭ個のデータを保持し、
    前記制御部は、前記メモリ内の出力待ちのデータ数がＭ個以下となるように、前記スペクトラム拡散クロックの周波数を制御することを特徴とするクロック乗せ換え回路。
13. 請求項１１又は１２に記載のクロック乗せ換え回路と、
    前記クロック乗せ換え回路に供給される基準クロックを生成する発振回路と、
    原稿を読み取って画像データを生成し、当該画像データを前記クロック乗せ換え回路に供給する読み取り部と、
    前記クロック乗せ換え回路から出力された画像データを処理する処理部とを備えることを特徴とする画像読み取り装置。