JP6467246B2 - データ処理システム - Google Patents

Description

本発明は、ホスト装置と当該ホスト装置に接続されるメモリ装置とを備えるデータ処理システムに関する。

コンテンツデータが格納されたメモリ装置において、著作権保護の観点からコンテンツデータの不正コピーを防止することが重要な課題となっている。

メモリ装置がホスト装置に外部接続されて使用される利用態様において、コンテンツデータの不正コピーを企てる第三者は、ホスト装置の外部端子とメモリ装置の外部端子との間にプローブ等の外部機器を接続した後、まず、各外部端子の機能を特定する。具体的には、全ての外部端子の中から基準となる電源端子及びグランド端子を特定し、次に、残りの各データ端子の機能を特定する。そして、各データ端子を介してホスト装置とメモリ装置との間で送受信されるデータを解析することによって、メモリ装置に格納されているコンテンツデータを抜き取る。

下記特許文献１には、ホスト装置からメモリ装置へのデータアクセス量に基づいて複数のデータ端子の配置を切り替えることにより、第三者による各データ端子の機能特定を複雑化することが可能な装置間接続方式が開示されている。

特開２００７−３２３４７０号公報

しかし、上記特許文献１に開示された技術によると、基準となる電源端子及びグランド端子は端子切替の対象外であり、その端子位置は固定されている。従って、不正コピーを企てる第三者は、全ての外部端子のうち電源端子及びグランド端子として機能する外部端子を容易に特定でき、その結果、電源端子及びグランド端子を除く残りの外部端子を、データ端子として容易に特定することができる。従って、コンテンツデータの不正コピーを効果的に防止するためには、データ端子の配置切替とは異なる手法によって、第三者によるデータ解析を困難化させるような改良が望まれる。

本発明はかかる事情に鑑みて成されたものであり、ホスト装置とメモリ装置との間で送受信されるデータの電圧値を変動させることにより、第三者によるデータ解析を困難化することが可能なデータ処理システムを得ることを目的とするものである。

本発明の第１の態様に係るデータ処理システムは、ホスト装置と、前記ホスト装置に接続されるメモリ装置と、を備え、前記ホスト装置は、前記メモリ装置に接続される複数のホスト側外部端子と、前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、前記データ処理部のデータ端子から入力されたデータの電圧値を変換して前記ホスト側外部端子から出力する、ホスト側電圧変換部と、を有し、前記メモリ装置は、前記ホスト側外部端子に接続される複数のメモリ側外部端子と、前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、前記ホスト側電圧変換部による電圧変換制御に対応して、前記メモリ側外部端子から入力されたデータの電圧値を変換して前記メモリ部のデータ端子に入力する、メモリ側電圧変換部と、を有し、前記メモリ側電圧変換部は、前記メモリ部のデータ端子から入力されたデータの電圧値を反転するメモリ側反転処理部と、前記メモリ側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加するメモリ側オフセット処理部と、を有し、前記ホスト側電圧変換部は、前記ホスト側外部端子から入力されたデータの電圧値を反転するホスト側反転処理部と、前記ホスト側反転処理部から入力されたデータの電圧値に対して前記所定のオフセット電圧を付加するホスト側オフセット処理部と、を有することを特徴とするものである。

第１の態様に係るデータ処理システムによれば、ホスト側電圧変換部は、データ処理部のデータ端子から入力されたデータの電圧値を変換してホスト側外部端子から出力する。従って、不正コピーを企てる第三者がプローブ等の外部機器を用いてホスト側外部端子からメモリ側外部端子へ送信されるデータを抜き取ったとしても、ホスト側電圧変換部によって当該データの電圧値は変換されているため、第三者は当該データを正しく解析することができない。その結果、第三者によるデータ解析が困難となるため、メモリ装置に格納されたコンテンツデータの不正コピーを効果的に防止することが可能となる。

また、第１の態様に係るデータ処理システムによれば、ホスト側オフセット処理部は、データ処理部のデータ端子から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。

本発明の第２の態様に係るデータ処理システムは、ホスト装置と、前記ホスト装置に接続されるメモリ装置と、を備え、前記ホスト装置は、前記メモリ装置に接続される複数のホスト側外部端子と、前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、前記データ処理部のデータ端子から入力されたデータの電圧値を変換して前記ホスト側外部端子から出力する、ホスト側電圧変換部と、を有し、前記メモリ装置は、前記ホスト側外部端子に接続される複数のメモリ側外部端子と、前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、前記ホスト側電圧変換部による電圧変換制御に対応して、前記メモリ側外部端子から入力されたデータの電圧値を変換して前記メモリ部のデータ端子に入力する、メモリ側電圧変換部と、を有し、前記ホスト側電圧変換部は、前記データ処理部のデータ端子から入力されたデータの電圧値を反転するホスト側反転処理部と、前記ホスト側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加するホスト側オフセット処理部と、を有し、前記メモリ側電圧変換部は、前記メモリ側外部端子から入力されたデータの電圧値を反転するメモリ側反転処理部と、前記メモリ側反転処理部から入力されたデータの電圧値に対して前記所定のオフセット電圧を付加するメモリ側オフセット処理部と、を有することを特徴とするものである。

第２の態様に係るデータ処理システムによれば、ホスト側電圧変換部は、データ処理部のデータ端子から入力されたデータの電圧値を変換してホスト側外部端子から出力する。従って、不正コピーを企てる第三者がプローブ等の外部機器を用いてホスト側外部端子からメモリ側外部端子へ送信されるデータを抜き取ったとしても、ホスト側電圧変換部によって当該データの電圧値は変換されているため、第三者は当該データを正しく解析することができない。その結果、第三者によるデータ解析が困難となるため、メモリ装置に格納されたコンテンツデータの不正コピーを効果的に防止することが可能となる。
また、第２の態様に係るデータ処理システムによれば、ホスト側反転処理部は、データ処理部のデータ端子から入力されたデータの電圧値を反転し、ホスト側オフセット処理部は、ホスト側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。また、オフセット電圧を付加する前に反転処理を行うことにより、送信側のホスト装置と受信側のメモリ装置とで同一極性のオフセット電圧を使用することが可能となる。

本発明の第３の態様に係るデータ処理システムは、ホスト装置と、前記ホスト装置に接続されるメモリ装置と、を備え、前記メモリ装置は、前記ホスト装置に接続される複数のメモリ側外部端子と、前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、前記メモリ部のデータ端子から入力されたデータの電圧値を変換して前記メモリ側外部端子から出力する、メモリ側電圧変換部と、を有し、前記ホスト装置は、前記メモリ側外部端子に接続される複数のホスト側外部端子と、前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、前記メモリ側電圧変換部による電圧変換制御に対応して、前記ホスト側外部端子から入力されたデータの電圧値を変換して前記データ処理部のデータ端子に入力する、ホスト側電圧変換部と、を有し、前記メモリ側電圧変換部は、前記メモリ部のデータ端子から入力されたデータの電圧値に対して所定のオフセット電圧を付加するメモリ側オフセット処理部を有し、前記ホスト側電圧変換部は、前記ホスト側外部端子から入力されたデータの電圧値に対して、前記所定のオフセット電圧と逆極性のオフセット電圧を付加するホスト側オフセット処理部を有することを特徴とするものである。

第３の態様に係るデータ処理システムによれば、メモリ側電圧変換部は、メモリ部のデータ端子から入力されたデータの電圧値を変換してメモリ側外部端子から出力する。従って、不正コピーを企てる第三者がプローブ等の外部機器を用いてメモリ側外部端子からホスト側外部端子へ送信されるデータを抜き取ったとしても、メモリ側電圧変換部によって当該データの電圧値は変換されているため、第三者は当該データを正しく解析することができない。その結果、第三者によるデータ解析が困難となるため、メモリ装置に格納されたコンテンツデータの不正コピーを効果的に防止することが可能となる。

また、第３の態様に係るデータ処理システムによれば、メモリ側オフセット処理部は、メモリ部のデータ端子から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。

本発明の第４の態様に係るデータ処理システムは、ホスト装置と、前記ホスト装置に接続されるメモリ装置と、を備え、前記メモリ装置は、前記ホスト装置に接続される複数のメモリ側外部端子と、前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、前記メモリ部のデータ端子から入力されたデータの電圧値を変換して前記メモリ側外部端子から出力する、メモリ側電圧変換部と、を有し、前記ホスト装置は、前記メモリ側外部端子に接続される複数のホスト側外部端子と、前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、前記メモリ側電圧変換部による電圧変換制御に対応して、前記ホスト側外部端子から入力されたデータの電圧値を変換して前記データ処理部のデータ端子に入力する、ホスト側電圧変換部と、を有し、前記メモリ側電圧変換部は、前記メモリ部のデータ端子から入力されたデータの電圧値を反転するメモリ側反転処理部と、前記メモリ側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加するメモリ側オフセット処理部と、を有し、前記ホスト側電圧変換部は、前記ホスト側外部端子から入力されたデータの電圧値を反転するホスト側反転処理部と、前記ホスト側反転処理部から入力されたデータの電圧値に対して前記所定のオフセット電圧を付加するホスト側オフセット処理部と、を有することを特徴とするものである。

第４の態様に係るデータ処理システムによれば、メモリ側電圧変換部は、メモリ部のデータ端子から入力されたデータの電圧値を変換してメモリ側外部端子から出力する。従って、不正コピーを企てる第三者がプローブ等の外部機器を用いてメモリ側外部端子からホスト側外部端子へ送信されるデータを抜き取ったとしても、メモリ側電圧変換部によって当該データの電圧値は変換されているため、第三者は当該データを正しく解析することができない。その結果、第三者によるデータ解析が困難となるため、メモリ装置に格納されたコンテンツデータの不正コピーを効果的に防止することが可能となる。
また、第４の態様に係るデータ処理システムによれば、メモリ側反転処理部は、メモリ部のデータ端子から入力されたデータの電圧値を反転し、メモリ側オフセット処理部は、メモリ側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。また、オフセット電圧を付加する前に反転処理を行うことにより、送信側のメモリ装置と受信側のホスト装置とで同一極性のオフセット電圧を使用することが可能となる。

本発明の第５の態様に係るデータ処理システムは、第１〜第４のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、オフセット電圧値を変更可能であることを特徴とするものである。

第５の態様に係るデータ処理システムによれば、ホスト側オフセット処理部及びメモリ側オフセット処理部は、オフセット電圧値を変更可能である。固定値のオフセット電圧値を用いるのではなくオフセット電圧値を様々に変更することにより、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第６の態様に係るデータ処理システムは、第５の態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、前回の変更処理が完了してから、予め設定された所定時間が経過したことが含まれることを特徴とするものである。

第６の態様に係るデータ処理システムによれば、前回の変更処理が完了してから予め設定された所定時間が経過した場合に、オフセット電圧値の変更処理が実行される。このように、時間の経過に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第７の態様に係るデータ処理システムは、第５又は第６の態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、変更処理の実行を指示する所定のコマンドが前記ホスト装置から前記メモリ装置に送信されたことが含まれることを特徴とするものである。

第７の態様に係るデータ処理システムによれば、変更処理の実行を指示する所定のコマンドがホスト装置からメモリ装置に送信された場合に、オフセット電圧値の変更処理が実行される。このように、変更処理の実行を指示する専用コマンドがホスト装置から発行された場合にオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第８の態様に係るデータ処理システムは、第５〜第７のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、予め設定された所定値のデータが前記ホスト装置と前記メモリ装置との間で送受信されたことが含まれることを特徴とするものである。

第８の態様に係るデータ処理システムによれば、予め設定された所定値のデータがホスト装置とメモリ装置との間で送受信された場合に、オフセット電圧値の変更処理が実行される。このように、両装置間で送受信されるデータの内容に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第９の態様に係るデータ処理システムは、第５〜第８のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト装置及び／又は前記メモリ装置は、所定の外部環境要因を測定する測定部をさらに有し、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、前記測定部による測定値が所定のしきい値を超えたことが含まれることを特徴とするものである。

第９の態様に係るデータ処理システムによれば、測定部による外部環境要因の測定値が所定のしきい値を超えた場合に、オフセット電圧値の変更処理が実行される。このように、外部環境要因の測定結果に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第１０の態様に係るデータ処理システムは、第５〜第９のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト装置及び／又は前記メモリ装置は、前記ホスト側外部端子と前記メモリ側外部端子との間に外部機器が接続されているか否かを検出する検出部をさらに有し、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記検出部が前記外部機器を検出している場合には、前記検出部が前記外部機器を検出していない場合よりも、オフセット電圧値の変更処理の実行頻度を高く設定することを特徴とするものである。

第１０の態様に係るデータ処理システムによれば、ホスト側オフセット処理部及びメモリ側オフセット処理部は、ホスト側外部端子とメモリ側外部端子との間に外部機器が接続されていることを検出部が検出している場合には、検出部が外部機器を検出していない場合よりも、オフセット電圧値の変更処理の実行頻度を高く設定する。このように、プローブ等の外部機器が接続されていることが検出された場合には、オフセット電圧値の変更処理の実行頻度を高く設定することにより、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第１１の態様に係るデータ処理システムは、第５〜第１０のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト装置及び前記メモリ装置は、オフセット電圧の設定値が複数記述されたテーブルデータを格納するデータ格納部をさらに有し、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記テーブルデータに基づいてオフセット電圧値の変更処理を実行することを特徴とするものである。

第１１の態様に係るデータ処理システムによれば、ホスト装置及びメモリ装置のデータ格納部には、オフセット電圧の設定値が複数記述されたテーブルデータが格納されており、ホスト側オフセット処理部及びメモリ側オフセット処理部は、当該テーブルデータに基づいてオフセット電圧値の変更処理を実行する。このように、オフセット電圧の設定値が複数記述されたテーブルデータを予め準備してデータ格納部に格納しておくことにより、当該テーブルデータに基づいてオフセット電圧値を能動的に変更することが可能となる。また、ランダムな設定値をテーブルデータに記述できるため、オフセット電圧値のランダム性を向上することが可能となる。

本発明の第１２の態様に係るデータ処理システムは、第５〜第１０のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、共通のアルゴリズムによってオフセット電圧の設定値をそれぞれ生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行することを特徴とするものである。

第１２の態様に係るデータ処理システムによれば、ホスト側オフセット処理部及びメモリ側オフセット処理部は、共通のアルゴリズムによってオフセット電圧の設定値をそれぞれ生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行する。このように、ホスト側オフセット処理部及びメモリ側オフセット処理部が同一の設定値をそれぞれ生成することにより、当該設定値に基づいてオフセット電圧値を能動的に変更することが可能となる。また、オフセット電圧の設定値が複数記述されたテーブルデータが不要となるため、当該テーブルデータを格納するデータ格納部を省略することが可能となる。さらに、乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。また、ホスト側オフセット処理部及びメモリ側オフセット処理部が設定値をそれぞれ生成するため、ホスト装置とメモリ装置との間で設定値を送受信する必要がない。そのため、設定値の外部漏洩を防止することが可能となる。

本発明の第１３の態様に係るデータ処理システムは、第５〜第１０のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部は、オフセット電圧の設定値を生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行し、前記メモリ側オフセット処理部は、前記オフセット電圧の設定値を前記ホスト側オフセット処理部から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行することを特徴とするものである。

第１３の態様に係るデータ処理システムによれば、ホスト側オフセット処理部は自ら生成した設定値に基づいてオフセット電圧値の変更処理を実行し、メモリ側オフセット処理部はホスト側オフセット処理部から取得した設定値に基づいてオフセット電圧値の変更処理を実行する。このように、ホスト側オフセット処理部が設定値を生成することにより、ホスト装置及びメモリ装置の双方において、当該設定値に基づいてオフセット電圧値を能動的に変更することが可能となる。また、設定値が複数記述されたテーブルデータが不要となるため、当該テーブルデータを格納するデータ格納部を省略することが可能となる。さらに、ホスト側オフセット処理部が乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。しかも、ホスト側オフセット処理部は、設定値を生成するためのアルゴリズムを任意に変更することが可能となる。

本発明の第１４の態様に係るデータ処理システムは、第５〜第１０のいずれか一つの態様に係るデータ処理システムにおいて特に、前記メモリ側オフセット処理部は、オフセット電圧の設定値を生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行し、前記ホスト側オフセット処理部は、前記オフセット電圧の設定値を前記メモリ側オフセット処理部から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行することを特徴とするものである。

第１４の態様に係るデータ処理システムによれば、メモリ側オフセット処理部は自ら生成した設定値に基づいてオフセット電圧値の変更処理を実行し、ホスト側オフセット処理部はメモリ側オフセット処理部から取得した設定値に基づいてオフセット電圧値の変更処理を実行する。このように、メモリ側オフセット処理部が設定値を生成することにより、メモリ装置及びホスト装置の双方において、当該設定値に基づいてオフセット電圧値を能動的に変更することが可能となる。また、設定値が複数記述されたテーブルデータが不要となるため、当該テーブルデータを格納するデータ格納部を省略することが可能となる。さらに、メモリ側オフセット処理部が乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。しかも、メモリ側オフセット処理部は、設定値を生成するためのアルゴリズムを任意に変更することが可能となる。

本発明の第１５の態様に係るデータ処理システムは、第５〜第１０のいずれか一つの態様に係るデータ処理システムにおいて特に、オフセット電圧の設定値を生成する生成装置をさらに備え、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記オフセット電圧の設定値を前記生成装置から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行することを特徴とするものである。

第１５の態様に係るデータ処理システムによれば、生成装置がオフセット電圧の設定値を生成し、ホスト側オフセット処理部及びメモリ側オフセット処理部は、生成装置から取得した設定値に基づいてオフセット電圧値の変更処理を実行する。このように、生成装置がオフセット電圧の設定値を生成することにより、ホスト装置及びメモリ装置の双方において、当該設定値に基づいてオフセット電圧値を能動的に切り替えることが可能となる。また、設定値が複数記述されたテーブルデータが不要となるため、当該テーブルデータを格納するデータ格納部を省略することが可能となる。さらに、生成装置が乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。しかも、生成装置は、設定値を生成するためのアルゴリズムを任意に変更することが可能となる。

本発明の第１６の態様に係るデータ処理システムは、第５〜第１５のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記データ処理部の複数のデータ端子及び前記メモリ部の複数のデータ端子の各々に対して、オフセット電圧値を個別に設定可能であることを特徴とするものである。

第１６の態様に係るデータ処理システムによれば、ホスト側オフセット処理部及びメモリ側オフセット処理部は、データ処理部の複数のデータ端子及びメモリ部の複数のデータ端子の各々に対して、オフセット電圧値を個別に設定可能である。このように、各データ端子に対してオフセット電圧値を個別に設定することにより、オフセット電圧値をデータ端子毎に異ならせることができるため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明の第１７の態様に係るデータ処理システムは、第５〜第１６のいずれか一つの態様に係るデータ処理システムにおいて特に、前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、オフセット電圧値として、連続的に変動するアナログ信号の電圧値を使用することを特徴とするものである。

第１７の態様に係るデータ処理システムによれば、ホスト側オフセット処理部及びメモリ側オフセット処理部は、オフセット電圧値として、連続的に変動するアナログ信号の電圧値を使用する。その結果、ホスト側外部端子とメモリ側外部端子との間で送受信されるデータの電圧値は連続的に変動するため、第三者によるデータ解析をさらに困難化することが可能となる。

本発明によれば、ホスト装置とメモリ装置との間で送受信されるデータの電圧値を変動させることにより、第三者によるデータ解析を困難化することが可能となる。

本発明の実施の形態１に係るデータ処理装置の構成を示す図である。 テーブルデータを示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 ホスト装置からメモリ装置に送信されるデータの一例を示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 電圧変換部の処理を示す図である。 第１の変形例に係るデータ処理システムの構成を示す図である。 第２の変形例に係るデータ処理システムの構成を示す図である。 第３の変形例に係るデータ処理システムの構成を示す図である。 第４の変形例に係るデータ処理システムの構成を示す図である。 第４の変形例に係るデータ処理システムの構成を示す図である。 第５の変形例に係る電圧変換部の構成を示す図である。 第６の変形例に係るデータ処理システムの構成を示す図である。 電圧変換部の処理を模式的に示す図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

＜実施の形態１＞
図１は、本発明の実施の形態１に係るデータ処理システム１の構成を示す図である。図１に示すようにデータ処理システム１は、ホスト装置２と、ホスト装置２に着脱自在に外部接続されるメモリ装置３とを備えて構成されている。

ホスト装置２は、ＣＰＵ等のデータ処理部１１と、電圧変換部１２と、データ格納部１３と、複数の外部端子Ｂ（この例では１０個の外部端子Ｂ０〜Ｂ９）とを備えて構成されている。データ処理部１１は、複数の内部端子Ａ（この例では１０個の内部端子Ａ０〜Ａ９）を有している。この例において、内部端子Ａ０は電源電圧ＶＣＣを供給する電源端子であり、内部端子Ａ９はグランド端子であり、内部端子Ａ１〜Ａ８はデータ端子（入力端子、出力端子、又は入出力端子）であるものとする。内部端子Ａ０，Ａ９は外部端子Ｂ０，Ｂ９にそれぞれ接続されており、内部端子Ａ１〜Ａ８は、電圧変換部１２を介して外部端子Ｂ１〜Ｂ８にそれぞれ接続されている。以下の説明では、内部端子Ａ０及び外部端子Ｂ０を「電源端子」とも称し、内部端子Ａ９及び外部端子Ｂ９を「グランド端子」とも称し、内部端子Ａ１〜Ａ８及び外部端子Ｂ１〜Ｂ８を「データ端子」とも称する。なお、第三者によってデータ処理部１１と電圧変換部１２との間の送受信データが解析されないようにするために、データ処理部１１と電圧変換部１２とはワンチップ化されているのが望ましい。

メモリ装置３は、メモリコントローラ及びメモリアレイを有するメモリ部２１と、電圧変換部２２と、データ格納部２３と、複数の外部端子Ｃ（この例では１０個の外部端子Ｃ０〜Ｃ９）とを備えて構成されている。メモリ部２１は、複数の内部端子Ｄ（この例では１０個の内部端子Ｄ０〜Ｄ９）を有している。この例において、内部端子Ｄ０は電源端子であり、内部端子Ｄ９はグランド端子であり、内部端子Ｄ１〜Ｄ８はデータ端子（入力端子、出力端子、又は入出力端子）であるものとする。内部端子Ｄ０，Ｄ９は外部端子Ｃ０，Ｃ９にそれぞれ接続されており、内部端子Ｄ１〜Ｄ８は、電圧変換部２２を介して外部端子Ｃ１〜Ｃ８にそれぞれ接続されている。以下の説明では、内部端子Ｄ０及び外部端子Ｃ０を「電源端子」とも称し、内部端子Ｄ９及び外部端子Ｃ９を「グランド端子」とも称し、内部端子Ｄ１〜Ｄ８及び外部端子Ｃ１〜Ｃ８を「データ端子」とも称する。なお、第三者によってメモリ部２１と電圧変換部２２との間の送受信データが解析されないようにするために、メモリ部２１と電圧変換部２２とはワンチップ化されているのが望ましい。

図２は、データ格納部１３，２３に格納されているテーブルデータ１００を示す図である。テーブルデータ１００には、複数のオフセット電圧値（この例では２５６個のオフセット電圧値Ｖ０〜Ｖ２５５）が設定されている。インデックス値を指定することにより、対応するオフセット電圧値を任意に選択することができる。

図１を参照して、同一のテーブルデータ１００が予めデータ格納部１３，２３に格納されていても良いし、データ格納部１３，２３の一方のみに予めテーブルデータ１００が格納されていても良い。テーブルデータ１００が予めデータ格納部１３のみに格納されている場合には、データ処理システム１の起動時にメモリ装置３がホスト装置２から外部端子Ｂ，Ｃを介してテーブルデータ１００を取得して、当該テーブルデータ１００をデータ格納部２３に格納する。テーブルデータ１００が予めデータ格納部２３のみに格納されている場合には、データ処理システム１の起動時にホスト装置２がメモリ装置３から外部端子Ｂ，Ｃを介してテーブルデータ１００を取得して、当該テーブルデータ１００をデータ格納部１３に格納する。なお、テーブルデータ１００を送受信する際には、テーブルデータ１００を暗号化することが望ましい。また、システム起動時にテーブルデータ１００の送受信を実行するのではなく、ホスト装置２が専用コマンドを発行することによって、テーブルデータ１００の送受信を実行しても良い。また、テーブルデータ１００を送受信するための専用外部端子を、外部端子Ｂ，Ｃとは別に設けても良い。また、メモリ部２１内のメモリアレイの一部の領域を、データ格納部２３として使用しても良い。

ホスト装置２からメモリ装置３へデータを送信する場合には、電圧変換部１２は、データ処理部１１のデータ端子Ａから入力されたデータの電圧値を変換し、変換後のデータをデータ端子Ｂから出力する。また、電圧変換部２２は、データ端子Ｃから入力されたデータの電圧値を逆変換し、逆変換後のデータをメモリ部２１のデータ端子Ｄに入力する。

図３，４は、ホスト装置２からメモリ装置３へデータを送信する場合における、電圧変換部１２，２２の処理を示す図である。図３に示すように、電圧変換部１２はオフセット処理部３１を有しており、電圧変換部２２はオフセット処理部４１を有している。

データ処理システム１が起動されると、オフセット処理部３１，４１は、データ格納部１３，２３に格納されているテーブルデータ１００を参照することにより、インデックス値「０」で示される先頭のオフセット電圧値Ｖ０を取得して設定する。本実施の形態において、オフセット処理部３１，４１は、互いに逆極性のオフセット電圧値を付加する。以下の例では、オフセット処理部３１はプラスのオフセット電圧値を付加し、オフセット処理部４１はマイナスのオフセット電圧値を付加する。

図４を参照して、オフセット処理部３１は、データ端子Ａから入力されたデータＳ１１の電圧値に対してオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ０）を付加することにより、データＳ１１をデータＳ１２に変換し、変換後のデータＳ１２をデータ端子Ｂに入力する。データＳ１２は、データ端子Ｂからデータ端子Ｃに送信される。オフセット処理部４１は、データ端子Ｃから入力されたデータＳ１２の電圧値に対して、逆極性のオフセット電圧値−Ｖoff（この場合はオフセット電圧値−Ｖ０）を付加することにより、データＳ１２をデータＳ１１と同一のデータＳ１３に逆変換し、逆変換後のデータＳ１３をデータ端子Ｄからメモリ部２１に入力する。

前回の電圧変換処理（つまりオフセット処理部３１，４１によるオフセット電圧値Ｖ０の設定処理）が完了してから、予め設定された所定時間（第三者によるデータ解析の所要時間より短い時間に設定されている）が経過すると、オフセット処理部３１，４１は、テーブルデータ１００を参照することにより、次のインデックス値「１」で示されるオフセット電圧値Ｖ１を取得して設定する。

図５，６は、メモリ装置３からホスト装置２へデータを送信する場合における、電圧変換部１２，２２の処理を示す図である。

この例では、オフセット処理部３１，４１は、インデックス値「１」で示されるオフセット電圧値Ｖ１を設定しているものとする。

図６を参照して、オフセット処理部４１は、データ端子Ｄから入力されたデータＳ２１の電圧値に対してオフセット電圧値−Ｖoff（この場合はオフセット電圧値−Ｖ１）を付加することにより、データＳ２１をデータＳ２２に変換し、変換後のデータＳ２２をデータ端子Ｃに入力する。データＳ２２は、データ端子Ｃからデータ端子Ｂに送信される。オフセット処理部３１は、データ端子Ｂから入力されたデータＳ２２の電圧値に対して、逆極性のオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ１）を付加することにより、データＳ２２をデータＳ２１と同一のデータＳ２３に逆変換し、逆変換後のデータＳ２３をデータ端子Ａからデータ処理部１１に入力する。

以降は同様にオフセット処理部３１，４１は、前回の電圧変換処理が完了してから所定時間が経過する度に、次のインデックス値で示されるオフセット電圧値をテーブルデータ１００から取得して設定する。また、末尾のオフセット電圧値Ｖ２５５の次には、先頭のオフセット電圧値Ｖ０が設定される。

図２を参照して、オフセット電圧値Ｖ０〜Ｖ２５５としてはランダムな値が設定されていることが望ましい。また、オフセット電圧値の最大値をＶmaxとすると、電圧変換部１２，２２には、−Ｖmax（Ｖ）から＋ＶＣＣ＋Ｖmax（Ｖ）までの電圧を供給する必要がある。例えば、電源電圧ＶＣＣが２．０（Ｖ）、オフセット電圧値の最大値Ｖmaxが３．０（Ｖ）である場合には、−３．０（Ｖ）から＋５．０（Ｖ）までの電圧を電圧変換部１２，２２に供給する必要がある。

なお、テーブルデータ１００の開始位置は必ずしも先頭のオフセット電圧値Ｖ０である必要はなく、システムの起動時にデータ処理部１１が専用コマンドを発行し、当該専用コマンド内でインデックス値を指定することによって、テーブルデータ１００の開始位置を任意に指定しても良い。この場合、データ処理部１１は、任意の乱数生成アルゴリズムを用いることにより、あるいは、システム起動処理の開始時刻等の任意の変動要因を用いることにより、システムの起動処理毎に異なるインデックス値を指定することが望ましい。

図７は、ホスト装置２のデータ端子Ｂからメモリ装置３のデータ端子Ｃに送信されるデータの一例を示す図である。図７の（Ａ）には、電圧変換処理を行わない場合の例が示されている。この例では電源電圧ＶＣＣが２．０（Ｖ）であり、送信データの電圧値は、二値論理の「０」又は「１」に対応して０（Ｖ）又は２．０（Ｖ）となる。

図７の（Ｂ）には、（Ａ）と同じ送信データに対して電圧変換処理を行った場合の例が示されている。この例においてオフセット電圧値Ｖoffは、時刻ｔ０〜ｔ１の期間では２．０（Ｖ）に、時刻ｔ１〜ｔ２の期間では最大値Ｖmaxである３．０（Ｖ）に、時刻ｔ２〜ｔ３の期間では０．０（Ｖ）に、時刻ｔ３〜ｔ４の期間では１．０（Ｖ）に、それぞれ設定されている。送信データの電圧値は、二値論理の「０」又は「１」と、オフセット電圧値Ｖoffとに対応して、０（Ｖ）〜５．０（Ｖ）の範囲内で様々に変動している。その結果、コンテンツデータの不正コピーを企てる第三者が、電源電圧値未満の一定のしきい値電圧との比較によって二値論理の「０」又は「１」を判定する解析装置（ロジックアナライザ等）を用いてデータ解析を行った場合には、ほとんどの期間において「１」と判定されるため、第三者によるデータ解析が困難となる。

なお、変形例として、オフセット電圧値Ｖoffを変動させるのではなく、固定値としても良い。例えば、図７の（Ｃ）に示すようにオフセット電圧値Ｖoffを電源電圧値と同じ値に固定しても良い。この例においてオフセット電圧値Ｖoffは、時刻ｔ０〜ｔ１及び時刻ｔ３〜ｔ４の各期間では２．０（Ｖ）に、時刻ｔ１〜ｔ２及び時刻ｔ２〜ｔ３の各期間では０．０（Ｖ）に、それぞれ設定されている。図７の（Ｂ）では、時刻ｔ３において送信データの電圧値が電源電圧値未満の１．０（Ｖ）だけ上昇しており、このタイミングで何らかの電圧制御が行われたことが第三者に推測される可能性がある。これに対して図７の（Ｃ）では、送信データの電圧値の一回の変動幅は電源電圧値の倍数（この例では０．０（Ｖ）、２．０（Ｖ）、及び４．０（Ｖ）のいずれか）となるため、何らかの電圧制御が行われていること及びその制御タイミングが第三者に推測されにくい。

また、オフセット電圧値Ｖoffの固定値としては、電源電圧値とは異なる任意の値を用いても良い。固定値は、メモリ装置３の全ての個体で共通の値としても良いし、個体毎に異なる値に設定しても良い。

さらに、オフセット電圧値Ｖoffを変動させる場合の更新タイミングとしては、予め定められた所定時間が経過する度に更新するのではなく、システムの起動毎に更新しても良い。

このように本実施の形態に係るデータ処理システム１によれば、ホスト装置２の電圧変換部１２は、データ処理部１１のデータ端子Ａから入力されたデータの電圧値を変換して外部端子Ｂから出力する。また、メモリ装置３の電圧変換部２２は、メモリ部２１のデータ端子Ｄから入力されたデータの電圧値を変換して外部端子Ｃから出力する。従って、不正コピーを企てる第三者がプローブ等の外部機器を用いて外部端子Ｂ，Ｃ間の送受信データを抜き取ったとしても、電圧変換部１２，２２によって当該データの電圧値は変換されているため、第三者は当該データを正しく解析することができない。その結果、第三者によるデータ解析が困難となるため、メモリ装置３に格納されたコンテンツデータの不正コピーを効果的に防止することが可能となる。

また、本実施の形態に係るデータ処理システム１によれば、ホスト装置２のオフセット処理部３１は、データ処理部１１のデータ端子Ａから入力されたデータの電圧値に対して所定のオフセット電圧値＋Ｖoffを付加する。また、メモリ装置３のオフセット処理部４１は、メモリ部２１のデータ端子Ｄから入力されたデータの電圧値に対して所定のオフセット電圧値−Ｖoffを付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。

また、本実施の形態に係るデータ処理システム１によれば、オフセット処理部３１，４１は、オフセット電圧値を変更可能である。固定値のオフセット電圧値を用いるのではなくオフセット電圧値を様々に変更することにより、第三者によるデータ解析をさらに困難化することが可能となる。

また、本実施の形態に係るデータ処理システム１によれば、前回の変更処理が完了してから予め設定された所定時間が経過した場合に、オフセット電圧値の変更処理が実行される。このように、時間の経過に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

また、本実施の形態に係るデータ処理システム１によれば、データ格納部１３，２３には、オフセット電圧の設定値が複数記述されたテーブルデータ１００が格納されており、オフセット処理部３１，４１は、当該テーブルデータ１００に基づいてオフセット電圧値の変更処理を実行する。このように、オフセット電圧の設定値が複数記述されたテーブルデータ１００を予め準備してデータ格納部１３，２３に格納しておくことにより、当該テーブルデータ１００に基づいてオフセット電圧値を能動的に変更することが可能となる。また、ランダムな設定値をテーブルデータ１００に記述できるため、オフセット電圧値のランダム性を向上することが可能となる。

＜実施の形態２＞
以下、上記実施の形態１との相違点を中心に、本発明の実施の形態２に係るデータ処理システム１について説明する。

図８，９は、ホスト装置２からメモリ装置３へデータを送信する場合における、電圧変換部１２，２２の処理を示す図である。図８に示すように、電圧変換部１２はオフセット処理部３１及び反転処理部３２を有しており、電圧変換部２２はオフセット処理部４１及び反転処理部４２を有している。

データ処理システム１が起動されると、オフセット処理部３１，４１は、データ格納部１３，２３に格納されているテーブルデータ１００を参照することにより、インデックス値「０」で示される先頭のオフセット電圧値Ｖ０を取得して設定する。本実施の形態において、オフセット処理部３１，４１は、互いに同一極性のオフセット電圧値を付加する。以下の例では、オフセット処理部３１，４１はいずれもプラスのオフセット電圧値を付加する。

図９を参照して、反転処理部３２は、データ端子Ａから入力されたデータＳ３１の電圧値を反転することにより、データＳ３２を生成する。オフセット処理部３１は、反転処理部３２から入力されたデータＳ３２の電圧値に対してオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ０）を付加することにより、データＳ３２をデータＳ３３に変換し、変換後のデータＳ３３をデータ端子Ｂに入力する。データＳ３３は、データ端子Ｂからデータ端子Ｃに送信される。反転処理部４２は、データ端子Ｃから入力されたデータＳ３３の電圧値を反転することにより、データＳ３４を生成する。オフセット処理部４１は、反転処理部４２から入力されたデータＳ３４の電圧値に対してオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ０）を付加することにより、データＳ３４をデータＳ３１と同一のデータＳ３５に変換し、変換後のデータＳ３５をデータ端子Ｄからメモリ部２１に入力する。

図１０，１１は、メモリ装置３からホスト装置２へデータを送信する場合における、電圧変換部１２，２２の処理を示す図である。

この例では、オフセット処理部３１，４１は、インデックス値「１」で示されるオフセット電圧値Ｖ１を設定しているものとする。

図１１を参照して、反転処理部４２は、データ端子Ｄから入力されたデータＳ４１の電圧値を反転することにより、データＳ４２を生成する。オフセット処理部４１は、反転処理部４２から入力されたデータＳ４２の電圧値に対してオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ１）を付加することにより、データＳ４２をデータＳ４３に変換し、変換後のデータＳ４３をデータ端子Ｃに入力する。データＳ４３は、データ端子Ｃからデータ端子Ｂに送信される。反転処理部３２は、データ端子Ｂから入力されたデータＳ４３の電圧値を反転することにより、データＳ４４を生成する。オフセット処理部３１は、反転処理部３２から入力されたデータＳ４４の電圧値に対してオフセット電圧値＋Ｖoff（この場合はオフセット電圧値＋Ｖ１）を付加することにより、データＳ４４をデータＳ４１と同一のデータＳ４５に変換し、変換後のデータＳ４５をデータ端子Ａからデータ処理部１１に入力する。

本実施の形態において、オフセット電圧値の最大値をＶmaxとすると、電圧変換部１２，２２には、オフセット電圧値の付加方向がプラス方向である場合には−Ｖmax（Ｖ）から＋Ｖmax（Ｖ）までの電圧を供給する必要があり、オフセット電圧値の付加方向がマイナス方向である場合には−ＶＣＣ−Ｖmax（Ｖ）から＋ＶＣＣ＋Ｖmax（Ｖ）までの電圧を供給する必要がある。例えば、電源電圧ＶＣＣが２．０（Ｖ）、オフセット電圧値の最大値Ｖmaxが３．０（Ｖ）、オフセット電圧値の付加方向がマイナス方向である場合には、−５．０（Ｖ）から＋５．０（Ｖ）までの電圧を電圧変換部１２，２２に供給する必要がある。但し、オフセット電圧値の最大値Ｖmaxが電源電圧ＶＣＣ未満である場合には、−ＶＣＣ（Ｖ）から＋ＶＣＣ（Ｖ）までの電圧を電圧変換部１２，２２に供給すればよい。

このように本実施の形態に係るデータ処理システム１によれば、ホスト装置２からメモリ装置３へデータを送信する場合には、反転処理部３２は、データ処理部１１のデータ端子Ａから入力されたデータの電圧値を反転し、オフセット処理部３１は、反転処理部３２から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。また、メモリ装置３からホスト装置２へデータを送信する場合には、反転処理部４２は、メモリ部２１のデータ端子Ｄから入力されたデータの電圧値を反転し、オフセット処理部４１は、反転処理部４２から入力されたデータの電圧値に対して所定のオフセット電圧を付加する。このように、オフセット電圧を付加するという簡易な処理によって、データの電圧値を変換することが可能となる。また、オフセット電圧を付加する前に反転処理を行うことにより、ホスト装置２とメモリ装置３とで同一極性のオフセット電圧を使用することが可能となる。

＜第１の変形例＞
上記実施の形態１，２では、オフセット処理部３１，４１はデータ格納部１３，２３に格納されているテーブルデータ１００に基づいてオフセット電圧の付加処理（オフセット処理）を実行したが、テーブルデータ１００を参照するのではなく、オフセット処理部３１，４１の双方が自らオフセット電圧の設定値を生成しても良い。

図１２は、第１の変形例に係るデータ処理システム１の構成を示す図である。図１に示した構成からデータ格納部１３，２３が省略されている。

オフセット処理部３１，４１は、共通のアルゴリズムによってオフセット電圧の同一の設定値をそれぞれ作成し、当該設定値に基づいてオフセット処理を実行する。オフセット電圧の設定値を生成するためのアルゴリズムとしては、例えば、任意の乱数生成アルゴリズムを用いることができる。

第１の変形例に係るデータ処理システム１によれば、オフセット処理部３１，４１は、共通のアルゴリズムによってオフセット電圧の設定値をそれぞれ生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行する。このように、オフセット処理部３１，４１が同一の設定値をそれぞれ生成することにより、当該設定値に基づいてオフセット電圧値を能動的に変更することが可能となる。また、テーブルデータ１００が不要となるため、当該テーブルデータ１００を格納するデータ格納部１３，２３を省略することが可能となる。さらに、乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。また、オフセット処理部３１，４１が設定値をそれぞれ生成するため、ホスト装置２とメモリ装置３との間で設定値を送受信する必要がない。そのため、設定値の外部漏洩を防止することが可能となる。

＜第２の変形例＞
上記実施の形態１，２では、オフセット処理部３１，４１はデータ格納部１３，２３に格納されているテーブルデータ１００に基づいてオフセット処理を実行したが、テーブルデータ１００を参照するのではなく、オフセット処理部３１，４１の一方がオフセット電圧の設定値を生成しても良い。

第２の変形例に係るデータ処理システム１の構成は、図１２と同様である。

オフセット処理部３１がオフセット電圧の設定値を生成する第１の例として、オフセット処理部３１は、任意の乱数生成アルゴリズムによって乱数を生成し、当該乱数を用いてランダムな設定値を作成する。

オフセット処理部３１がオフセット電圧の設定値を生成する第２の例として、オフセット処理部３１は、メモリ装置３に送信するコマンド内又はメモリ装置３から受信したデータ内の特定領域の値を抽出し、抽出値をそのまま用いることにより、あるいは抽出値に対して所定の演算を行うことにより、オフセット電圧の設定値を生成する。

オフセット処理部３１がオフセット電圧の設定値を生成する第３の例として、オフセット処理部３１は、上記実施の形態１と同様のテーブルデータ１００を内部に保持しておき、上記抽出値をインデックス値として用いて、そのインデックス値に対応するオフセット電圧値をテーブルデータ１００から読み出すことによって、オフセット電圧の設定値を生成する。

オフセット処理部３１がオフセット電圧の設定値を生成する第４の例として、図１３に示すように、温度、湿度、照度、又は音圧等の任意の外部環境要因を測定する測定部５１をホスト装置２に実装しておき、オフセット処理部３１は、測定部５１から出力されたアナログの測定値をＡ／Ｄ変換することによって得られるディジタルの電圧値をそのまま用いることにより、あるいは当該電圧値に対して所定の演算を行うことにより、オフセット電圧の設定値を生成する。

上記第１〜第４の例は任意に組み合わせて適用可能であり、また、他の任意の例を組み合わせることもできる。

オフセット処理部３１は、上記の例で自ら生成したオフセット電圧の設定値に基づいてオフセット処理を実行する。また、オフセット処理部４１は、外部端子Ｂ，Ｃを介して、あるいはオフセット電圧の設定値を送受信するための専用外部端子を介して、オフセット処理部３１からオフセット電圧の設定値を取得する。そして、オフセット処理部３１から取得した設定値に基づいてオフセット処理を実行する。なお、オフセット電圧の設定値を送受信する際には、当該設定値を暗号化することが望ましい。また、オフセット電圧の設定値は、リードコマンド又はライトコマンド等の通常のコマンド内に埋め込んで送受信しても良いし、オフセット電圧の設定値を送受信するための専用コマンドによって送受信しても良い。また、上記第３の例においては、オフセット処理部４１内にもオフセット処理部３１と同様のテーブルデータ１００を保持しておくことにより、オフセット処理部３１からオフセット処理部４１にインデックス値のみを送信すればよい。

第２の変形例に係るデータ処理システム１によれば、オフセット処理部３１は自ら生成した設定値に基づいてオフセット処理を実行し、オフセット処理部４１はオフセット処理部３１から取得した設定値に基づいてオフセット処理を実行する。このように、オフセット処理部３１が設定値を生成することにより、ホスト装置２及びメモリ装置３の双方において、当該設定値に基づいてオフセット電圧値を能動的に変更することが可能となる。また、テーブルデータ１００が不要となるため、当該テーブルデータ１００を格納するデータ格納部１３，２３を省略することが可能となる。さらに、オフセット処理部３１が乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。しかも、オフセット処理部３１は、設定値を生成するためのアルゴリズムを任意に変更することが可能となる。

なお、以上の説明ではオフセット処理部３１がオフセット電圧の設定値を生成し、オフセット処理部４１はオフセット処理部３１から設定値を取得する例について述べたが、これとは逆に、オフセット処理部４１がオフセット電圧の設定値を生成し、オフセット処理部３１がオフセット処理部４１から当該設定値を取得する構成としても良く、上記と同様の効果を得ることができる。

＜第３の変形例＞
上記実施の形態１，２では、オフセット処理部３１，４１はデータ格納部１３，２３に格納されているテーブルデータ１００に基づいてオフセット処理を実行したが、テーブルデータ１００を参照するのではなく、ホスト装置２及びメモリ装置３の外部においてオフセット電圧の設定値を生成しても良い。

図１４は、第３の変形例に係るデータ処理システム１の構成を示す図である。図１に示した構成からデータ格納部１３，２３が省略されるとともに、ホスト装置２及びメモリ装置３の外部に、オフセット電圧の設定値を生成する生成装置４が追加されている。

生成装置４は、任意の乱数生成アルゴリズムによって乱数を生成し、当該乱数を用いてランダムな設定値を生成する。

オフセット処理部３１は、オフセット電圧の設定値を生成装置４から取得する。また、オフセット処理部４１は、当該設定値を、生成装置４からホスト装置２を介して取得する。具体的に、オフセット処理部４１は、外部端子Ｂ，Ｃを介して、あるいはオフセット電圧の設定値を送受信するための専用外部端子を介して、オフセット処理部３１から設定値を取得する。なお、上記の例とは逆に、オフセット処理部４１が、オフセット電圧の設定値を生成装置４から取得し、オフセット処理部４１が、当該設定値を生成装置４からメモリ装置３を介して取得しても良い。

第３の変形例に係るデータ処理システム１によれば、生成装置４がオフセット電圧の設定値を生成し、オフセット処理部３１，４１は、生成装置４から取得した設定値に基づいてオフセット処理を実行する。このように、生成装置４がオフセット電圧の設定値を生成することにより、ホスト装置２及びメモリ装置３の双方において、当該設定値に基づいてオフセット電圧値を能動的に切り替えることが可能となる。また、テーブルデータ１００が不要となるため、当該テーブルデータ１００を格納するデータ格納部１３，２３を省略することが可能となる。さらに、生成装置４が乱数生成アルゴリズムによってランダムな設定値を生成することにより、オフセット電圧値のランダム性を向上することが可能となる。しかも、生成装置４は、設定値を生成するためのアルゴリズムを任意に変更することが可能となる。

＜第４の変形例＞
上記実施の形態１，２では、オフセット処理部３１，４１は、前回の電圧変換処理が完了してから所定時間が経過することによってオフセット電圧値の変更処理を実行したが、経過時間以外の要因に基づいて変更処理を実行しても良い。

第４の変形例に係るデータ処理システム１の構成は、図１と同様である。

第１の例として、オフセット処理部３１，４１は、オフセット電圧値の変更処理の実行を指示する専用コマンドがホスト装置２からメモリ装置３に送信されたことを条件として、変更処理を実行する。当該専用コマンドは、外部端子Ｂ，Ｃを介して、あるいは当該専用コマンドを送受信するための専用外部端子を介して、ホスト装置２からメモリ装置３に送信される。

第２の例として、オフセット処理部３１，４１は、予め設定された所定値のデータがホスト装置２とメモリ装置３との間で送受信されたことを条件として、変更処理を実行する。例えば、上記所定値のデータとして８ビットの「５Ｅ」（ｈ）が設定されている場合において、メモリ装置３からホスト装置２に送信されたデータが「５Ｅ」（ｈ）である場合に、オフセット処理部３１，４１は変更処理を実行する。

第３の例として、図１５に示すように、温度、湿度、照度、又は音圧等の任意の外部環境要因を測定する測定部５２をホスト装置２（又はメモリ装置３）に実装しておき、測定部５２から出力された測定値が所定のしきい値を超えた場合に、オフセット処理部３１，４１は変更処理を実行する。なお、ホスト装置２及びメモリ装置３の双方に測定部５２を実装しておき、両者の測定値の差が所定のしきい値を超えた場合に変更処理を実行する構成としても良い。

第４の例として、図１６に示すように、静電容量又は負荷の測定等によってプローブ等の外部機器が外部端子Ｂ，Ｃ間に接続されているか否かを検出する検出部５３を、ホスト装置２及びメモリ装置３の少なくとも一方に実装しておき、検出部５３が外部機器の接続を検出している場合には、オフセット処理部３１，４１は、変更処理の実行頻度を通常時（非検出時）よりも高く設定する。例えば、通常時には１秒間隔で変更処理を実行している場合において、検出部５３が外部機器の接続を検出した場合には変更処理の実行間隔を０．５秒に設定する。あるいは、通常時にはオフセット電圧値の変更処理を実行せず、検出部５３が外部機器の接続を検出した場合に所定の時間間隔で変更処理を実行しても良い。

上記第１〜第４の例は任意に組み合わせて適用可能であり、また、他の任意の例を組み合わせることもできる。

第４の変形例に係るデータ処理システム１によれば、変更処理の実行を指示する所定のコマンドがホスト装置２からメモリ装置３に送信された場合に、オフセット電圧値の変更処理が実行される。このように、変更処理の実行を指示する専用コマンドがホスト装置２から発行された場合にオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

また、第４の変形例に係るデータ処理システム１によれば、予め設定された所定値のデータがホスト装置２とメモリ装置３との間で送受信された場合に、オフセット電圧値の変更処理が実行される。このように、両装置間で送受信されるデータの内容に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

また、第４の変形例に係るデータ処理システム１によれば、測定部５２による外部環境要因の測定値が所定のしきい値を超えた場合に、オフセット電圧値の変更処理が実行される。このように、外部環境要因の測定結果に基づいてオフセット電圧値の変更処理を実行することにより、オフセット電圧値が不定期的に変更されるため、第三者によるデータ解析をさらに困難化することが可能となる。

また、第４の変形例に係るデータ処理システム１によれば、オフセット処理部３１，４１は、外部端子Ｂ，Ｃ間に外部機器が接続されていることを検出部５３が検出している場合には、検出部５３が外部機器を検出していない場合よりも、オフセット電圧値の変更処理の実行頻度を高く設定する。このように、プローブ等の外部機器が接続されていることが検出された場合には、オフセット電圧値の変更処理の実行頻度を高く設定することにより、第三者によるデータ解析をさらに困難化することが可能となる。

＜第５の変形例＞
上記実施の形態１，２では、複数セット（上記の例では８セット）のデータ端子に対して共通のオフセット電圧値が設定されたが、データ端子のセット毎にオフセット電圧値を個別に設定しても良い。

図１７は、第５の変形例に係る電圧変換部１２，２２の構成を示す図である。電圧変換部１２は、オフセット処理部３１１〜３１８を有しており、電圧変換部２２はオフセット処理部４１１〜４１８を有している。例えば、オフセット処理部３１１，４１１はデータ端子Ａ１〜Ｄ１のセットに関してオフセット処理を実行し、オフセット処理部３１２，４１２はデータ端子Ａ２〜Ｄ２のセットに関してオフセット処理を実行する。

オフセット処理部３１１〜３１８，４１１〜４１８は、データ端子のセット毎に、オフセット電圧値を個別に設定する。また、オフセット電圧値に加えて、オフセット電圧の更新タイミングをセット毎に個別に制御しても良い。

第５の変形例に係るデータ処理システム１によれば、オフセット処理部３１１〜３１８，４１１〜４１８は、データ端子のセット毎にオフセット電圧値を個別に設定可能である。これにより、オフセット電圧値をデータ端子のセット毎に異ならせることができるため、第三者によるデータ解析をさらに困難化することが可能となる。

＜第６の変形例＞
上記実施の形態１，２では、オフセット処理部３１，４１は、一定の時間間隔毎にオフセット電圧値の変更処理を実行したが、連続的に変更処理を実行しても良い。

図１８は、第６の変形例に係るデータ処理システム１の構成を示す図である。図１に示したデータ格納部１３，２３に代えて、アナログ発振回路６１，６２が実装されている。

アナログ発振回路６１，６２は、連続的に変動するアナログ信号を生成する。例えば、アナログ発振回路６１は、振幅、周期、及び位相が一定の正弦波Ｗ１を生成し、アナログ発振回路６２は、正弦波Ｗ１に対して振幅及び周期が同一で位相が１８０度異なる正弦波Ｗ２を生成する。なお、正弦波Ｗ１，Ｗ２の振幅及び周期は、定期的又は不定期的に変更しても良い。また、本変形例を実施の形態２に適用する場合には、振幅、周期、及び位相が同一の正弦波Ｗ１，Ｗ２が使用される。

オフセット処理部３１は、正弦波Ｗ１の電圧値をオフセット電圧値として用いて、オフセット処理を実行する。同様に、オフセット処理部３２は、正弦波Ｗ２の電圧値をオフセット電圧値として用いて、オフセット処理を実行する。

図１９は、ホスト装置２からメモリ装置３へデータを送信する場合における、電圧変換部１２，２２の処理を模式的に示す図である。

オフセット処理部３１には、図１９の（Ａ）に示す二値論理の入力データが、データ処理部１１のデータ端子Ａから入力される。また、オフセット処理部３１には、図１９の（Ｂ）に示す正弦波Ｗ１が、アナログ発振回路６１から入力される。

オフセット処理部３１は、正弦波Ｗ１の電圧値をオフセット電圧値として用いて入力データのオフセット処理を実行することにより、図１９の（Ｃ）に示す送信データをデータ端子Ｂからメモリ装置３に送信する。

オフセット処理部４１には、図１９の（Ｃ）に示す送信データが、データ端子Ｃから入力される。また、オフセット処理部４１には、図１９の（Ｄ）に示す正弦波Ｗ２が、アナログ発振回路６２から入力される。

オフセット処理部６２は、正弦波Ｗ２の電圧値をオフセット電圧値として用いて送信データのオフセット処理を実行することにより、図１９の（Ｅ）に示すデータ（図１９の（Ａ）に示した入力データと同一のデータとなる）を再生し、当該データをデータ端子Ｄからメモリ部２１に入力する。

なお、正弦波に限らず、連続的に変動する任意のアナログ信号を使用することができる。

また、メモリ装置３側のアナログ発振回路６２を省略するとともに、ホスト装置２側のアナログ発振回路６１が生成した正弦波Ｗ１を反転することによってホスト装置２内で正弦波Ｗ２を生成し、当該正弦波Ｗ２をホスト装置２からメモリ装置３に入力しても良い。また、実施の形態２に適用する場合には、アナログ発振回路６１が生成した正弦波Ｗ１をホスト装置２からメモリ装置３に入力すれば良い。これにより、アナログ発振回路６１，６２間で正弦波Ｗ１，Ｗ２の同期をとる必要がないため、オフセット処理に用いるアナログ信号の自由度を向上できる。

第６の変形例に係るデータ処理システム１によれば、オフセット処理部３１，４１は、オフセット電圧値として、連続的に変動するアナログ信号の電圧値を使用する。その結果、データ端子Ｂ，Ｃ間で送受信されるデータの電圧値は連続的に変動するため、第三者によるデータ解析をさらに困難化することが可能となる。

なお、上述した第１〜第６の変形例は、必要に応じて適宜に組み合わせて適用することが可能である。

１ データ処理システム
２ ホスト装置
３ メモリ装置
４ 生成装置
１１ データ処理部
１２，２２ 電圧変換部
１３，２３ データ格納部
３１，４１ オフセット処理部
３２，４２ 反転処理部
５１，５２ 測定部
５３ 検出部
６１，６２ アナログ発振回路
１００ テーブルデータ

Claims (17)

1. ホスト装置と、
   前記ホスト装置に接続されるメモリ装置と、
   を備え、
   前記ホスト装置は、
   前記メモリ装置に接続される複数のホスト側外部端子と、
   前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、
   前記データ処理部のデータ端子から入力されたデータの電圧値を変換して前記ホスト側外部端子から出力する、ホスト側電圧変換部と、
   を有し、
   前記メモリ装置は、
   前記ホスト側外部端子に接続される複数のメモリ側外部端子と、
   前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、
   前記ホスト側電圧変換部による電圧変換制御に対応して、前記メモリ側外部端子から入力されたデータの電圧値を変換して前記メモリ部のデータ端子に入力する、メモリ側電圧変換部と、
   を有し、
   前記ホスト側電圧変換部は、前記データ処理部のデータ端子から入力されたデータの電圧値に対して所定のオフセット電圧を付加するホスト側オフセット処理部を有し、
   前記メモリ側電圧変換部は、前記メモリ側外部端子から入力されたデータの電圧値に対して、前記所定のオフセット電圧と逆極性のオフセット電圧を付加するメモリ側オフセット処理部を有する、データ処理システム。
2. ホスト装置と、
   前記ホスト装置に接続されるメモリ装置と、
   を備え、
   前記ホスト装置は、
   前記メモリ装置に接続される複数のホスト側外部端子と、
   前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、
   前記データ処理部のデータ端子から入力されたデータの電圧値を変換して前記ホスト側外部端子から出力する、ホスト側電圧変換部と、
   を有し、
   前記メモリ装置は、
   前記ホスト側外部端子に接続される複数のメモリ側外部端子と、
   前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、
   前記ホスト側電圧変換部による電圧変換制御に対応して、前記メモリ側外部端子から入力されたデータの電圧値を変換して前記メモリ部のデータ端子に入力する、メモリ側電圧変換部と、
   を有し、
   前記ホスト側電圧変換部は、
   前記データ処理部のデータ端子から入力されたデータの電圧値を反転するホスト側反転処理部と、
   前記ホスト側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加するホスト側オフセット処理部と、
   を有し、
   前記メモリ側電圧変換部は、
   前記メモリ側外部端子から入力されたデータの電圧値を反転するメモリ側反転処理部と、
   前記メモリ側反転処理部から入力されたデータの電圧値に対して前記所定のオフセット電圧を付加するメモリ側オフセット処理部と、
   を有する、データ処理システム。
3. ホスト装置と、
   前記ホスト装置に接続されるメモリ装置と、
   を備え、
   前記メモリ装置は、
   前記ホスト装置に接続される複数のメモリ側外部端子と、
   前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、
   前記メモリ部のデータ端子から入力されたデータの電圧値を変換して前記メモリ側外部端子から出力する、メモリ側電圧変換部と、
   を有し、
   前記ホスト装置は、
   前記メモリ側外部端子に接続される複数のホスト側外部端子と、
   前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、
   前記メモリ側電圧変換部による電圧変換制御に対応して、前記ホスト側外部端子から入力されたデータの電圧値を変換して前記データ処理部のデータ端子に入力する、ホスト側電圧変換部と、
   を有し、
   前記メモリ側電圧変換部は、前記メモリ部のデータ端子から入力されたデータの電圧値に対して所定のオフセット電圧を付加するメモリ側オフセット処理部を有し、
   前記ホスト側電圧変換部は、前記ホスト側外部端子から入力されたデータの電圧値に対して、前記所定のオフセット電圧と逆極性のオフセット電圧を付加するホスト側オフセット処理部を有する、データ処理システム。
4. ホスト装置と、
   前記ホスト装置に接続されるメモリ装置と、
   を備え、
   前記メモリ装置は、
   前記ホスト装置に接続される複数のメモリ側外部端子と、
   前記メモリ側外部端子に接続される複数のデータ端子を有するメモリ部と、
   前記メモリ部のデータ端子から入力されたデータの電圧値を変換して前記メモリ側外部端子から出力する、メモリ側電圧変換部と、
   を有し、
   前記ホスト装置は、
   前記メモリ側外部端子に接続される複数のホスト側外部端子と、
   前記ホスト側外部端子に接続される複数のデータ端子を有するデータ処理部と、
   前記メモリ側電圧変換部による電圧変換制御に対応して、前記ホスト側外部端子から入力されたデータの電圧値を変換して前記データ処理部のデータ端子に入力する、ホスト側電圧変換部と、
   を有し、
   前記メモリ側電圧変換部は、
   前記メモリ部のデータ端子から入力されたデータの電圧値を反転するメモリ側反転処理部と、
   前記メモリ側反転処理部から入力されたデータの電圧値に対して所定のオフセット電圧を付加するメモリ側オフセット処理部と、
   を有し、
   前記ホスト側電圧変換部は、
   前記ホスト側外部端子から入力されたデータの電圧値を反転するホスト側反転処理部と、
   前記ホスト側反転処理部から入力されたデータの電圧値に対して前記所定のオフセット電圧を付加するホスト側オフセット処理部と、
   を有する、データ処理システム。
5. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、オフセット電圧値を変更可能である、請求項１〜４のいずれか一つに記載のデータ処理システム。
6. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、
   前回の変更処理が完了してから、予め設定された所定時間が経過したこと
   が含まれる、請求項５に記載のデータ処理システム。
7. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、
   変更処理の実行を指示する所定のコマンドが前記ホスト装置から前記メモリ装置に送信されたこと
   が含まれる、請求項５又は６に記載のデータ処理システム。
8. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、
   予め設定された所定値のデータが前記ホスト装置と前記メモリ装置との間で送受信されたこと
   が含まれる、請求項５〜７のいずれか一つに記載のデータ処理システム。
9. 前記ホスト装置及び／又は前記メモリ装置は、所定の外部環境要因を測定する測定部をさらに有し、
   前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部がオフセット電圧値の変更処理を実行する実行条件には、
   前記測定部による測定値が所定のしきい値を超えたこと
   が含まれる、請求項５〜８のいずれか一つに記載のデータ処理システム。
10. 前記ホスト装置及び／又は前記メモリ装置は、前記ホスト側外部端子と前記メモリ側外部端子との間に外部機器が接続されているか否かを検出する検出部をさらに有し、
    前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記検出部が前記外部機器を検出している場合には、前記検出部が前記外部機器を検出していない場合よりも、オフセット電圧値の変更処理の実行頻度を高く設定する、請求項５〜９のいずれか一つに記載のデータ処理システム。
11. 前記ホスト装置及び前記メモリ装置は、オフセット電圧の設定値が複数記述されたテーブルデータを格納するデータ格納部をさらに有し、
    前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記テーブルデータに基づいてオフセット電圧値の変更処理を実行する、請求項５〜１０のいずれか一つに記載のデータ処理システム。
12. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、共通のアルゴリズムによってオフセット電圧の設定値をそれぞれ生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行する、請求項５〜１０のいずれか一つに記載のデータ処理システム。
13. 前記ホスト側オフセット処理部は、オフセット電圧の設定値を生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行し、
    前記メモリ側オフセット処理部は、前記オフセット電圧の設定値を前記ホスト側オフセット処理部から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行する、請求項５〜１０のいずれか一つに記載のデータ処理システム。
14. 前記メモリ側オフセット処理部は、オフセット電圧の設定値を生成し、当該設定値に基づいてオフセット電圧値の変更処理を実行し、
    前記ホスト側オフセット処理部は、前記オフセット電圧の設定値を前記メモリ側オフセット処理部から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行する、請求項５〜１０のいずれか一つに記載のデータ処理システム。
15. オフセット電圧の設定値を生成する生成装置をさらに備え、
    前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記オフセット電圧の設定値を前記生成装置から取得し、当該設定値に基づいてオフセット電圧値の変更処理を実行する、請求項５〜１０のいずれか一つに記載のデータ処理システム。
16. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、前記データ処理部の複数のデータ端子及び前記メモリ部の複数のデータ端子の各々に対して、オフセット電圧値を個別に設定可能である、請求項５〜１５のいずれか一つに記載のデータ処理システム。
17. 前記ホスト側オフセット処理部及び前記メモリ側オフセット処理部は、オフセット電圧値として、連続的に変動するアナログ信号の電圧値を使用する、請求項５〜１６のいずれか一つに記載のデータ処理システム。
    

Images