JP2014096644A - 半導体集積回路及びデータ転送方法 - Google Patents
半導体集積回路及びデータ転送方法 Download PDFInfo
- Publication number
- JP2014096644A JP2014096644A JP2012245894A JP2012245894A JP2014096644A JP 2014096644 A JP2014096644 A JP 2014096644A JP 2012245894 A JP2012245894 A JP 2012245894A JP 2012245894 A JP2012245894 A JP 2012245894A JP 2014096644 A JP2014096644 A JP 2014096644A
- Authority
- JP
- Japan
- Prior art keywords
- data
- secret information
- information data
- inverted
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明の半導体集積回路1は、CPU3、メモリ装置4A、4B、暗号コプロセッサ5の入出力端部に反転制御部6をそれぞれ設け、データ転送時に乱数発生装置7から出力される乱数ビットに応じて秘密情報データをランダムに反転させる構成とした。
【選択図】 図1
Description
以下、図1から図3を用いて本発明の実施の形態1に係る半導体集積回路について説明する。図1は実施の形態1に係る半導体集積回路の構成を示す図である。図2は実施の形態1に係る半導体集積回路においてメモリ装置からCPUへ秘密情報データを転送する際の動作フローチャートを示す図である。図3は実施の形態1に係る反転制御部の回路構成例を示す図である。
実施の形態1に係る半導体集積回路1は、CPU3に入力される秘密情報データを必ず真のデータに戻してから格納する構成とした。しかし、メモリ装置4AからCPU3を介してメモリ装置4Bに秘密情報データをコピーするような場合、CPU3の内部データバス(図示せず)には必ず真のデータが現れることとなり、電力解析攻撃によって秘密情報データを推定されるおそれがある。
Claims (9)
- 秘密情報データを格納又は出力するメモリと、
データバスを介して、前記メモリとの間で前記秘密情報データのデータ転送を行うCPUと、
前記メモリから秘密情報データを受けた場合、該秘密情報データのビットをランダムに反転して反転データとして前記CPUに出力し、
前記CPUから秘密情報データを受けた場合、該秘密情報データが反転データである場合は反転して前記メモリに出力し、非反転データである場合は反転せずに前記メモリへ出力する第1の反転制御部と、
前記CPUから秘密情報データを受けた場合、該秘密情報データのビットをランダムに反転して前記メモリに出力し、前記メモリから秘密情報データを受けた場合、該秘密情報データが反転データである場合は反転して前記CPUへ出力し、非反転データである場合は反転せずに前記CPUへ出力する第2の反転制御部と
を備えた半導体集積回路。 - 乱数ビットを出力する乱数発生装置を備え、
前記第1の反転制御部又は前記第2の反転制御部は、前記乱数ビットの値に基いて反転又は非反転とすることを特徴とする請求項1に記載の半導体集積回路。 - 前記メモリから前記CPUへ秘密情報データを転送する時、
前記第1の反転制御部は、
前記乱数発生装置から出力された乱数ビットに基いて秘密情報データを反転又は非反転とするとともに、前記乱数ビットを前記第2の反転制御部へ出力し、
前記第2の反転制御部は、前記第1の反転制御部から出力された乱数ビットを受けて前記秘密情報データが反転データか非反転データかを判断し、
前記CPUから前記メモリへ秘密情報データを転送する時、
前記第2の反転制御部は、
前記乱数発生装置から出力された乱数ビットに基いて秘密情報データを反転又は非反転とするとともに、前記乱数ビットを前記第1の反転制御部へ出力し、
前記第1の反転制御部は、前記第1の反転制御部から出力された乱数ビットを受けて前記秘密情報データが反転データか非反転データかを判断することを特徴とする
請求項2に記載の半導体集積回路。 - 前記第2の反転制御部は、
前記秘密情報データを反転せずに入力することを示す信号を前記CPUから受けた場合、
前記データバスから受けた前記秘密情報データを反転せずに前記CPUに出力することを特徴とする請求項1ないし請求項3に記載のいずれかに記載の半導体集積回路。 - 前記第2の反転制御部は、
前記秘密情報データを反転せずに出力することを示す信号を前記CPUから受けた場合、
前記CPUから受けた前記秘密情報データを反転せずに前記データバスに出力することを特徴とする請求項4に記載の半導体集積回路。 - 秘密情報データを格納又は出力するメモリと、
データバスを介して、前記メモリとの間で前記秘密情報データのデータ転送を行うCPUとを備えた半導体集積回路のデータ転送方法において、
前記メモリから秘密情報データを受けて、該秘密情報データのビットをランダムに反転して前記データバスに出力するステップと、
前記データバスから前記秘密情報データを受けて、該秘密情報データが反転データである場合は反転して入力し、非反転データである場合は反転せずに前記CPUへ出力するステップと
を有することを特徴とするデータ転送方法。 - 前記データバスから前記秘密情報データを受けて、該秘密情報データが反転データである場合は反転して入力し、非反転データである場合は反転せずに前記CPUへ出力するステップにおいて、
前記秘密情報データを反転せずに格納することを示す信号が前記CPUから出力された場合、前記転送データを反転せずに前記CPUに入力することを特徴とする請求項6に記載の半導体集積回路。 - メモリから出力されたランダムに反転された秘密情報データをデータバスから受けて非反転データとして出力する反転制御部と、
前記反転制御部から出力された秘密情報データを格納するCPUとを備え、
秘密情報データをコピーするプログラム実行時には、前記反転制御部は前記データバスから読み出す前記秘密情報データが非反転データか反転データかに関らず、反転せずに前記CPUに出力することを特徴とする中央処理装置。 - 秘密情報データが格納されたCPUと、
前記CPUから出力された秘密情報データを受けてランダムに反転してデータバスに出力する反転制御部とを備え、
秘密情報データをコピーするプログラム実行時には、前記反転制御部は前記CPUから出力される秘密情報データが反転データか非反転データかに関わらず、反転せずに前記データバスに出力することを特徴とする中央処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245894A JP2014096644A (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路及びデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245894A JP2014096644A (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路及びデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014096644A true JP2014096644A (ja) | 2014-05-22 |
Family
ID=50939421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245894A Pending JP2014096644A (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路及びデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014096644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016161590A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社メガチップス | データ処理システム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152241A (ja) * | 1986-12-17 | 1988-06-24 | Fujitsu Ltd | デ−タバス暗号化方式 |
JPH0399346A (ja) * | 1989-09-12 | 1991-04-24 | Fujitsu Ltd | 半導体記憶装置 |
JPH11203237A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体集積回路 |
JP2001005731A (ja) * | 1999-06-24 | 2001-01-12 | Hitachi Ltd | 情報処理装置、カード部材および情報処理システム |
JP2006277411A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 |
JP2008502283A (ja) * | 2004-06-08 | 2008-01-24 | エイチアールエル ラボラトリーズ,エルエルシー | 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ |
-
2012
- 2012-11-08 JP JP2012245894A patent/JP2014096644A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152241A (ja) * | 1986-12-17 | 1988-06-24 | Fujitsu Ltd | デ−タバス暗号化方式 |
JPH0399346A (ja) * | 1989-09-12 | 1991-04-24 | Fujitsu Ltd | 半導体記憶装置 |
JPH11203237A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体集積回路 |
JP2001005731A (ja) * | 1999-06-24 | 2001-01-12 | Hitachi Ltd | 情報処理装置、カード部材および情報処理システム |
JP2008502283A (ja) * | 2004-06-08 | 2008-01-24 | エイチアールエル ラボラトリーズ,エルエルシー | 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ |
JP2006277411A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016161590A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社メガチップス | データ処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959429B2 (ja) | ハードウェア・ブート・シーケンスをマスキングするためのシステムおよび方法 | |
US6792438B1 (en) | Secure hardware random number generator | |
US9418246B2 (en) | Decryption systems and related methods for on-the-fly decryption within integrated circuits | |
WO2016113886A1 (ja) | 乱数拡大装置、乱数拡大方法及び乱数拡大プログラム | |
JP2018109750A (ja) | ビットミキサにより暗号ラウンド鍵を生成するためのシステム及び方法 | |
CN108011706B (zh) | 数据处理装置和用于数据的加密处理的方法 | |
US20080215874A1 (en) | System and Method for Masking a Boot Sequence by Providing a Dummy Processor | |
US9325494B2 (en) | Method for generating a bit vector | |
US9678894B2 (en) | Cache-less split tracker architecture for replay protection trees | |
JP2007520951A (ja) | 電力解析攻撃対策保護 | |
JP2007334883A (ja) | マルチプロセッサ・システムのブートのためにランダム・プロセッサを選択するためのシステムおよび方法 | |
US8924740B2 (en) | Encryption key transmission with power analysis attack resistance | |
KR102628010B1 (ko) | 가상 암호화 연산을 수행하는 암호화 회로 | |
US20110200190A1 (en) | Cryptography processing device and cryptography processing method | |
US11886717B2 (en) | Interface for revision-limited memory | |
Homsirikamol et al. | Gmu hardware api for authenticated ciphers | |
Homsirikamol et al. | A universal hardware API for authenticated ciphers | |
US10210350B2 (en) | Electronic device against side channel attacks | |
Mühlbach et al. | Secure communication in microcomputer bus systems for embedded devices | |
JP2014096644A (ja) | 半導体集積回路及びデータ転送方法 | |
JP2005086670A (ja) | 暗号化/復号モジュール | |
US9014370B2 (en) | High performance hardware-based execution unit for performing C2 block cipher encryption/decryption | |
US20230400996A1 (en) | Apparatus, Device, and Method for a Memory Controller, Memory Controller, and System | |
Liu et al. | A low-overhead and high-reliability physical unclonable function (PUF) for cryptography | |
Muhlbach et al. | Secure and authenticated communication in chip-level microcomputer bus systems with tree parity machines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170307 |